KR20080056150A - 파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법 - Google Patents

파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법 Download PDF

Info

Publication number
KR20080056150A
KR20080056150A KR1020087004402A KR20087004402A KR20080056150A KR 20080056150 A KR20080056150 A KR 20080056150A KR 1020087004402 A KR1020087004402 A KR 1020087004402A KR 20087004402 A KR20087004402 A KR 20087004402A KR 20080056150 A KR20080056150 A KR 20080056150A
Authority
KR
South Korea
Prior art keywords
dies
unique feature
die
unique
response
Prior art date
Application number
KR1020087004402A
Other languages
English (en)
Other versions
KR100966777B1 (ko
Inventor
메나헴 레겐스부르거
유리 포스톨로브
Original Assignee
캠텍 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠텍 리미티드 filed Critical 캠텍 리미티드
Publication of KR20080056150A publication Critical patent/KR20080056150A/ko
Application granted granted Critical
Publication of KR100966777B1 publication Critical patent/KR100966777B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Biochemistry (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Dicing (AREA)
  • Image Analysis (AREA)

Abstract

대상물들을 검사하는 방법 및 검사 시스템으로서, 이 시스템은, 소정의 이미지 획득 방식에 따라, 다수의 다이들을 포함하는 다이싱된 웨이퍼의 다수의 부분들의 다수의 이미지들을 획득하도록 구성된 이미지 획득 유닛; 및 적어도 부분적으로 이미지들의 상기 획득 동안, 다수의 이미지들 내에 다수의 고유 피쳐 (unique feature) 들을 위치선정하고; 적어도 부분적으로 다수의 고유 피쳐들의 위치선정 동안, 다수의 고유 피쳐들을 다수의 다이들과 연관시키고; 적어도 부분적으로 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 동안, 고유 피쳐들의 위치선정들 및 그 고유 피쳐들의 다수의 다이들과의 연관들에 응답하여, 다수의 다이 좌표 시스템들 (13) 과 글로벌 좌표 시스템 (37) 사이의 다수의 변환들을 결정하며; 그리고, 적어도 부분적으로 다수의 변환들의 결정 동안, 상기 변환들에 응답하여, 다이들과 대응하는 기준 다이들 사이의 비교에 응답하여 결함들을 검출하도록 구성된 프로세서를 포함한다.
Figure P1020087004402
웨이퍼, 다이싱, 검사, 파이프 라이닝

Description

파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를 검사하는 방법{A PIPELINED INSPECTION SYSTEM AND A METHOD FOR INSPECTING A DICED WAFER}
관련 출원
본 출원은, 모두 2005년 8월 30일 출원된, "Wafer Mapping and Die Alignment for Post Diced Wafer with Non Linear Distortion of Dice" 라는 제목의 미국 가특허출원 제 60/712,144 호, "Automatic die-model creation and wafer mapping for on-line wafer inspection and random retrieval of die-model data" 라는 제목의 미국 가특허출원 제 60/712,143 호, 및 "Automatic Visual Inspection of Post Diced Wafer Placed on a Grid" 라는 제목의 미국 가특허출원 제 60/712,412 호에 기초하여 우선권을 주장한다.
발명의 분야
본 출원은 다이싱된 (diced) 웨이퍼들을 검사하는 방법들 및 파이프라이닝된 (pipelined) 검사 시스템에 관한 것이다.
발명의 배경
집적 회로는 고도로 복잡하고 고비용의 제조 프로세스에 의해 제조된다. 이 프로세스의 최초 단계들 동안 웨이퍼가 형성된다. 웨이퍼는 도 1 에 나타낸 바와 같이 서로 나란한 다이 (die) 들의 정렬된 어레이로 배열된 다수의 다이들을 포함한다. 직사각 형상의 다이들은 열들과 행들로 배열되고, 스크라이빙 라인 (scribe line) 들에 의해 분리된다. 다이들은 다이 X 축 피치 (26) 와 다이 Y 축 피치 (28) 에 의해 특성화된다. 도 1 을 참조하면, 웨이퍼 (11) 는 다수의 다이들 (12(0,0) - 12(k,j)) 를 포함하고, 이들 모두는 12 로 표시된다. 도 1 은 또한 X-축 (22) 및 Y-축 (24) 을 포함하는 글로벌 좌표 시스템 (20) 을 나타낸다. 다이들은 이들 가상의 축들과 평행하게 배치되고, 글로벌 좌표 시스템 (20) 에 따라 정렬된다.
웨이퍼의 최종 제조 단계들 동안, 웨이퍼는 상이한 다이들 사이를 분리하기 위해 다이싱 (또는 쏘잉) 된다. 웨이퍼는 통상적으로 테이프 상에 놓이고, 다이싱 프로세스 후에, 다이들은 편리하게 이상적으로 방사상의 힘을 이용하여 서로로부터 떨어진다. 도 2 는 다이싱된 웨이퍼 (13), 테이프 (37), 및 그 다이싱된 웨이퍼를 확장하는 힘들 (화살표 (35) 로 표시됨) 을 나타낸다.
쏘잉 및 다이들 분리 프로세스는 다이싱된 웨이퍼의 다이들 사이의 비선형적 공간 관계들을 초래한다. 각각의 다이는 그 이전 (다이싱 전) 위치에 대하여, 그리고 인접 다이들에 대하여 시프트되고, 로테이션되며, 쉬어링 (sheering) 되고, 스트레칭된다.
도 3 은 예시적인 다이싱된 웨이퍼 (13) 를 나타낸다. 다이싱된 웨이퍼 (13) 의 다이들 (모두 14 로 표시됨) 은 서로 평행하지 않고, 다이싱된 웨이퍼 (13) 는 또한 글로벌 좌표 시스템 (20) 에 대해 오정렬 (로테이션) 된다. 후자의 로테이션은 기계적 부정확성 뿐만 아니라 각의 오정렬로부터 발생할 수 있다.
웨이퍼들 및 다이싱된 웨이퍼들은 결함들에 대해 검사받는다. 검사는 다 이와 기준 다이 (reference die) 사이를 비교하는 것을 포함할 수 있다. 다음의 특허들 (이들 모두는 본 명세서에 참조로 포함된다) 은 다양한 웨이퍼 검사 장치들 및 방법들 및 등록과 정렬 방법들을 예시하고 있다: Gardopee 등의 미국 특허 제 5,610,102 호, Fredriksen 등의 미국 특허 제 6,021,380 호, O'Dell 등의 미국 특허 제 6,937,753 호, 및 O'Dell 등의 미국 특허 제 6,324,298 호, 및 Tsujita의 미국 특허 제 4,981,529 호.
다양한 종래 기술의 다이싱된 웨이퍼 검사 방법에는, 고유 피쳐 (unique feature) 를 위치선정 (location) 하는 단계, 그 고유 피쳐의 위치선정을 예상 위치선정과 비교하는 단계, 실제 위치선정과 예상 위치선정 사이의 차이에 응답하여 스캐닝 패턴을 변화시키는 단계, 및 고유 피쳐의 다음 예상 위치선정에 대해 계속하는 단계가 포함된다.
다이싱된 웨이퍼들을 검사할 수 있는 검사 시스템 및 다이싱된 웨이퍼들을 검사하는 방법을 제공할 필요가 있다.
발명의 요약
다수의 다이들을 포함하는 다이싱된 웨이퍼를 검사하는 방법으로서, 본 방법은, 소정의 이미지 획득 방식에 따라, 다이싱된 웨이퍼의 다수의 부분들의 다수의 이미지들을 획득하는 단계; 적어도 부분적으로 상기 획득하는 단계 동안, 상기 다수의 이미지들 내에 고유 피쳐들을 위치선정하는 단계; 적어도 부분적으로 상기 위치선정하는 단계 동안, 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 단계; 적어도 부분적으로 상기 연관시키는 단계 동안, 고유 피쳐들의 위치선정들 및 그 고유 피쳐들의 다수의 다이들과의 연관들에 응답하여, 다수의 다이 좌표 시스템들과 글로벌 좌표 시스템 사이의 다수의 변환 (transformation) 들을 결정하는 단계; 및 적어도 부분적으로 상기 결정하는 단계 동안, 상기 변환들에 응답하여, 다이들과 대응하는 기준 다이들 사이의 비교에 응답하여 결함들을 검출하는 단계를 포함한다.
검사 시스템으로서, 이 시스템은, 소정의 이미지 획득 방식에 따라, 다수의 다이들을 포함하는 다이싱된 웨이퍼의 다수의 부분들의 다수의 이미지들을 획득하도록 구성된 이미지 획득 유닛; 및 적어도 부분적으로 이미지들의 상기 획득 동안, 다수의 이미지들 내에 다수의 고유 피쳐들을 위치선정하고; 적어도 부분적으로 다수의 고유 피쳐들의 위치선정 동안, 다수의 고유 피쳐들을 다수의 다이들과 연관시키고; 적어도 부분적으로 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 동안, 고유 피쳐들의 위치선정들 및 그 고유 피쳐들의 다수의 다이들과의 연관들에 응답하여, 다수의 다이 좌표 시스템들과 글로벌 좌표 시스템 사이의 다수의 변환들을 결정하며; 그리고, 적어도 부분적으로 다수의 변환들의 결정 동안, 상기 변환들에 응답하여, 다이들과 대응하는 기준 다이들 사이의 비교에 응답하여 결함들을 검출하도록 구성된 프로세서를 포함한다.
도면의 간단한 설명
본 발명은, 도면과 함께 설명된 다음의 상세한 설명을 통해 더욱 완전하게 이해되고 인식될 것이다.
도 1 은 종래 기술의 웨이퍼를 도시한다.
도 2 는 종래 기술의 다이싱된 웨이퍼 및 그 다이싱된 웨이퍼를 확장하는 힘들을 도시한다.
도 3 은 종래 기술의 다이싱된 웨이퍼를 도시한다.
도 4 는 다수의 고유 피쳐들을 포함하는 다이를 도시한다.
도 5 는 본 발명의 일 실시형태에 따른 다수의 이미지들, 다이, 및 3 개의 좌표 시스템들을 도시한다.
도 6 은 본 발명의 일 실시형태에 따른 획득된 이미지 및 다이들의 다수의 이미지들을 도시한다.
도 7 은 본 발명의 일 실시형태에 따른 웨이퍼 검사 방법을 나타낸다.
도 8 은 본 발명의 일 실시형태에 따른 단계들의 시퀀스를 나타낸다.
도 9 는 본 발명의 일 실시형태에 따른 파이프라이닝된 검사 시스템을 도시한다.
도면의 자세한 설명
본 발명의 다양한 실시형태들이, 오직 예시적인 목적으로, 첨부 도면을 참조하여 설명된다. 이제 도면들을 더 자세히 구체적으로 참조할 터이지만, 도면에 나타낸 상세한 사항들은 단지 본 발명의 바람직한 실시형태들의 예시를 위해, 그리고, 도시적인 논의의 목적을 위한 것이고, 본 발명의 원리들 및 개념적 양태들의 가장 유용하고 쉽게 이해될 수 있는 설명을 제공하기 위해 제공된 것이라는 점을 강조할 필요가 있다. 이와 관련하여, 본 발명의 기본적인 이해를 위해 필요한 것보다 더 자세히 본 발명의 구조적인 상세한 내용들을 나타내고자 하는 시도는 이 루어지지 않았으며, 도면들과 함께 설명된 상세한 설명은 당업자로 하여금 본 발명의 몇몇 형태들이 어떻게 실제로 실시될 수도 있는지를 자명하게 알 수 있도록 할 것이다.
편리하게, 파이프라이닝된 검사 시스템 및 파이프라이닝된 방법이 제공된다. 시스템 및 방법의 스루풋은 다수의 프로세싱 단계들을 병렬적으로 수행함으로써 증가될 수 있다.
다이싱된 웨이퍼의 스캐닝 패턴들을 정의하는 소정의 이미지 획득 방식에 따라, 다수의 이미지들이 편리하게 획득된다. 획득 동안 적어도 하나의 프로세싱 단계가 실행된다. 본 방법은 고유 피쳐의 실제 위치선정과 이 피쳐의 예상 위치선정 사이의 차이에 응답하여 스캐닝 패턴을 조정하기 위해 스캐닝 프로세스를 중단할 필요가 없다.
또한, 스캐닝 패턴은 다이싱된 웨이퍼의 임의의 위치선정에서 시작할 수 있고, 다이싱된 웨이퍼의 상부 좌측과 같은 소정의 위치선정에서부터 시작할 필요가 없다.
본 발명의 일 실시형태에 따라, 소정의 이미지 획득 방식은, 고유 피쳐들의 검출들에 응답하여, 또는 심지어 결함 검출 동안에도, 변경되지 않는 어떤 스캐닝 패턴을 정의하는 단계를 포함한다. 스캐닝 패턴들은 래스터 (raster) 스캔 패턴들을 포함할 수 있지만, 이는 반드시 필요한 것은 아니다.
도 4 는 4 개의 고유 피쳐들 (34(0,0,1) - 34(0,0,4)) 을 포함하는 다이 (14(0,0)) 를 도시한다. 이들 고유 피쳐들은 다이싱 프로세스로 인해 제거되지 않는다. 일단 2 이상의 고유 피쳐들이 식별되면, 다이 (14(0,0)) 의 방향 및 그 위치가 결정될 수 있다.
도 5 는 본 발명의 일 실시형태에 따른 다수의 이미지들 (30(n-1,m) - 30(n+1,m+2)), 다이 (14(0,0)), 및 3 개의 좌표 시스템들을 도시한다.
다이 (14(0,0)) 는 다이 좌표 시스템 (60(0,0)) 을 정의한다. 다이싱된 웨이퍼 (13) 의 각각의 다이는 그 자신의 좌표 시스템을 정의한다. 이들 다이 좌표 시스템들은 통상적으로 글로벌 좌표 시스템 (20) 과 정렬되지 않는다.
도 5 는 이미지 획득 유닛에 의해 획득되는 이미지들을 나타내는 다수의 이미지들 (프레임들이라고 불리기도 한다) 을 또한 도시한다. 이들 이미지들은 프레임 좌표 시스템 (70) 과 정렬된다. 편리하게, 상이한 다이 좌표 시스템들은 프레임 좌표 시스템 (70) 과 정렬되지 않는다. 도 5 에 나타낸 바와 같이, 프레임 좌표 시스템 (70) 은 글로벌 좌표 시스템 (20) 과 정렬될 수 있지만, 이는 반드시 필요한 것은 아니다. 이 오정렬 (misalignment) 은 검사 시스템의 기계적 부정확성 및 다른 다른 이유들로 인해 발생할 수 있다. 통상적으로, 글로벌 좌표 시스템 (20) 과 프레임 좌표 시스템 (70) 사이의 공간 관계는 검사 시스템의 교정 (calibration) 시퀀스 동안 결정될 수 있다.
도 5 는 다이 (14(0,0)) 및 그 근접부근 (proximate vicinity) 을 커버하는 3×3 이미지들 (30(n-1,m-1) - 30(n+1,m+1)) 의 셋트를 도시한다. 도 5 는, 이미지 (30(n-1,m-1)) 가 고유 피쳐 (34(0,0,1)) 를 포함하고, 이미지 (30(n+1,m-1)) 는 고유 피쳐 (34(0,0,2)) 를 포함하며, 이미지 (30(n-1,m+1)) 가 고유 피쳐 (34(0,0,3)) 를 포함하고, 이미지 (30(n+1,m+1)) 는 고유 피쳐 (34(0,0,4)) 를 포함하는 것을 도시한다. 이미지 (30(n-1,m)) 는 고유 피쳐 (34(3,3,1)) 의 일부를 포함하고, 이미지 (30(n+1,m)) 는 고유 피쳐 (34(0,0,4)) 의 일부를 포함한다.
도 6 은 다수의 다이들 (14(0,0) - 14(2,1)) 의 이미지들을 포함하는 이미지 (30'(s,t)) 를 도시한다. 다이들 (14(0,0) - 14(2,1)) 은 DCS1 60(0,0) - DCS6 60(2,1) 로 표시되는 다수의 다이 좌표 시스템들과 연관된다. 이들 다이 좌표 시스템들은 서로 정렬되지 않는다. 각각의 다이 좌표 시스템은 그 각각의 다이 좌표 시스템과 글로벌 좌표 시스템 사이의 변환에 의해 특성화된다. 변환은, 동일 다이에 속하는 2 이상의 고유 피쳐들이 위치선정된 후에 계산될 수 있다. 계산은, (a) 프레임 좌표 시스템과 글로벌 좌표 시스템 사이의 공간 관계, 및 (b) 프레임 좌표 시스템과 각각의 다이 좌표 시스템들 사이의 관계들에 응답하여, (i) 프레임 좌표 시스템 (70) 과 각각의 다이 좌표 시스템 사이의 관계를 결정하는 단계, 및 (ii) 각각의 다이 좌표 시스템과 글로벌 좌표 시스템 사이의 변환을 계산하는 단계를 포함한다.
도 7 은 본 발명의 일 실시형태에 따라, 다이싱된 웨이퍼를 검사하는 방법 (200) 을 나타낸다.
방법 (200) 은 단계들 (220 - 280) 을 포함한다. 설명의 편의를 위해, 도 7 은 단계들 (220 - 280) 이 순차적 순서로 배열되는 것으로 나타낸다. 적어도 인접하는 단계들의 각각의 쌍은 적어도 부분적으로 중첩 (overlap) 된다는 것에 유의할 필요가 있다. 또한, 도 7 은 다수의 작업들의 병렬적 수행을 허용하 는 파이프라이닝된 프로세스를 나타내고 있다는 것을 유의할 필요가 있다.
방법 (200) 은 소정의 이미지 획득 방식에 따라 다이싱된 웨이퍼의 다수 부분들의 다수 이미지들을 획득하는 단계 (220) 에 의해 시작된다.
단계 (220) 는 연속 광원, 펄스 광원, 영역 조명, 스폿 광원, 명시야 (bright field) 검출 또는 암시야 (dark field) 검출 등의 적용에 의해 다이싱된 웨이퍼를 조명하는 단계를 포함할 수 있다.
편리하게, 단계 (220) 는 부분적으로 중첩하는 이미지들을 획득하는 단계를 포함한다.
편리하게, 단계 (220) 는 다수의 다이들의 이미지를 포함하는 적어도 하나의 획득된 이미지의 획득을 포함한다.
편리하게, 단계 (220) 는 다이의 오직 일 부분을 포함하는 적어도 하나의 획득된 이미지의 획득을 포함한다. 이 경우 단일 다이의 이미지는, 다수의 획득된 이미지들로부터 재구성될 수 있다.
단계 (240) 는 다수의 이미지들 내에 고유 피쳐들을 위치선정하는 것을 포함한다. 단계 (240) 는 적어도 부분적으로 단계 (220) 의 실행 동안 실행된다. 다시 말해, 새로운 이미지가 획득되는 동안 이 방법은 이미 획득된 이미지들의 고유 피쳐들을 위치선정한다.
편리하게, 단계 (240) 는 정규화된 상관 (normalized correlation) 또는 기하학적 해싱 (geometric hashing) 의 적용을 포함한다. 기하학적 해싱은, 모두 여기에서 참조로서 포함되는, 이하의 문헌들과 특허들: 패턴 인식에 대한 17th 국제 회의 회보 (ICPR'04) 에서, M. Lifshits, I. Blayvas, R. Goldenberg 및 E. Rivlin 의, "Rehashing for Bayesian Geometric Hashing", 1997 년 IEEE 의, IEEE 전산 과학 및 공학에서, H. J. Wolfson 및 I. Rigoutsos 의, "Geometric Hashing: An Overview", Wagman 등의 미국 특허 제 6,941,016 호, Simon 등의 미국 특허 제 7,027,651 호, 및 Silver 의 미국 특허 제 6,993,192 호에서 설명된다.
편리하게, 단계 (240) 는 다수의 이미지 인식 기술들의 적용을 포함한다.
단계 (260) 는 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 것을 포함한다. 단계 (260) 는 적어도 부분적으로 단계 (240) 의 실행 동안 실행된다. 다시 말해, 새로운 고유 피쳐들이 위치선정되는 동안 이 방법은 다이들을 이미 위치선정된 고유 피쳐들과 연관시킨다.
편리하게, 단계 (260) 의 실행은 단계 (220) 의 실행과 적어도 부분적으로 중첩된다.
편리하게, 단계 (260) 는 다수의 고유 피쳐들의 위치선정에 응답하고, 적어도 하나의 다이 불확실성 파라미터 (die uncertainty parameter) 에 응답하여, 다수의 다이들의 위치들을 결정하는 것을 포함한다.
편리하게, 단계 (240) 는 각각의 고유 피쳐를 획득된 이미지 내에 위치선정하고, 위치선정된 고유 피쳐 정보를 저장하는 것을 포함하고, 단계 (260) 은 적어도 부분적으로 위치선정과 저장 동안, 위치선정된 고유 피쳐 정보를 검색 (retrieve) 하고, 검색된 고유 피쳐 정보를 프로세싱하는 것을 포함한다.
단계 (270) 는, 고유 피쳐들의 위치선정 및 그 고유 피쳐들의 다수의 다이들과의 연관에 응답하여, 다수의 다이 좌표 시스템들과 글로벌 좌표 시스템 간의 다수의 변환들의 결정을 포함한다. 단계 (270) 는, 적어도 부분적으로 단계 (260) 의 실행 동안실행된다. 다시 말해, 새로운 고유 피쳐들이 위치선정된 새로운 다이들과 연관되는 동안, 이 방법은 위치선정된 고유 피쳐들과 이미 연관된 다이들 간의 변환들을 결정한다.
편리하게, 단계 (270) 의 실행은 단계 (240) 의 실행과 적어도 부분적으로 중첩된다. 편리하게, 단계 (270) 의 실행은 단계 (220) 의 실행과 적어도 부분적으로 중첩된다.
단계 (280) 는 변환들에 응답하여, 다이들과 대응하는 기준 다이들 간의 비교에 응답하여, 결함들을 검출하는 것을 포함한다. 단계 (280) 는, 적어도 부분적으로 단계 (270) 의 실행 동안 실행된다. 다시 말해, 새로운 변환들이 결정되는 동안, 이 방법은 다이들의 좌표 시스템과 글로벌 좌표 시스템 간의 계산된 변환에 의해 특성화되는 다이들 내의 결함들을 검출한다.
편리하게, 단계 (280) 의 실행은 단계 (260) 의 실행과 적어도 부분적으로 중첩된다. 편리하게, 단계 (280) 의 실행은 단계 (240) 의 실행과 적어도 부분적으로 중첩된다. 편리하게, 단계 (280) 의 실행은 단계 (220) 의 실행과 적어도 부분적으로 중첩된다.
편리하게, 다이 좌표 시스템이 적어도 하나의 위치선정된 고유 피쳐를 나타 내는 위치선정된 고유 피쳐 정보를 고려하여 정의될 수 있는 경우, 방법 (200) 은 적어도 부분적으로 연관 동안, 위치선정된 고유 피쳐 정보를 고려하여 다이 좌표 시스템을 정의하는 것을 포함한다.
도 8 은 본 발명의 일 실시형태에 따른 단계들의 시퀀스 (300) 를 나타낸다.
시퀀스 (300) 는 소정의 이미지 획득 방식에 따라, 다이싱된 웨이퍼의 다수의 부분들의 다수의 이미지들을 획득하는 단계 (220) 로 시작된다.
적어도 하나의 이미지가 획득된 후 단계 (310) 가 실행된다. 단계 (310) 는 획득된 이미지의 페치 (fetch) 를 포함한다.
최초 고유 피쳐가 발견될 때까지, 또는, 획득된 이미지가 임의의 고유 피쳐를 포함하지 않는다는 것을 판정할 때까지 페치된 획득된 이미지를 프로세싱하는 단계 (312) 가 단계 (310) 에 이어진다.
고유 피쳐가 발견된 경우에, 고유 피쳐 정보를 저장하는 단계 (314) 가 단계 (312) 에 이어진다. 고유 피쳐가 발견되지 않은 경우에, 단계 (340) 가 단계 (312) 에 이어진다.
다른 고유 피쳐가 발견될 때까지, 또는, 획득된 이미지가 다른 고유 피쳐를 포함하지 않는다는 것을 판정할 때까지, 획득된 이미지를 프로세싱하는 단계 (318) 가 단계 (314) 에 이어진다.
다른 고유 피쳐가 발견된 경우, 단계 (314) 가 단계 (318) 에 이어진다. 아니면, 단계 (340) 가 단계 (318) 에 이어진다.
단계 (340) 는 제어 기준 (다이싱된 웨이퍼의 모든 획득된 이미지들이 획득 된 것과 같은) 이 충족될 때까지 다른 획득된 이미지를 페치하는 것을 포함한다.
또한, 고유 피쳐 정보를 검색하는 단계 (350) 가 단계 (314) 에 이어진다. 검색된 고유 피쳐 정보에 의해 나타내어지는 적어도 하나의 고유 피쳐와 다이 사이를 연관시키는 단계 (354) 가 단계 (350) 에 이어진다. 연관은, 새로이 위치선정된 고유 피쳐가 이미 발견된 다이에 속하는지 또는 아직 발견되지 않은 다이에 속하는지 여부를 체크하는 것을 포함할 수 있다. 이 결정은, 이전에 위치선정된 다이들의 위치선정들, 다이 차원 (또는 다이 피치) 뿐 아니라 다이싱과 연관되는 불확실성, 및 확장 프로세스에 대응할 수 있다.
다이 좌표 시스템이 적어도 하나의 위치선정된 고유 피쳐를 나타내는 위치선정된 고유 피쳐 정보를 고려하여 정의될 수 있는 경우, 적어도 하나의 위치선정된 고유 피쳐를 나타내는 위치선정된 고유 피쳐 정보를 고려하여 다이 좌표 시스템을 정의하는 단계 (370) 가 단계 (354) 에 이어진다.
단계들 (380 및 390) 이 단계 (370) 에 이어진다. 단계 (380) 는 다른 다이 좌표 시스템이 정의될 수 있는지를 판정하는 것을 포함한다. 응답이 긍정적인 경우, 단계 (370) 가 단계 (380) 에 이어지며, 그렇지 않은 경우, 단계들 (312, 138 또는 340) 중의 임의의 하나가 단계 (380) 에 이어진다.
단계 (390) 는 적어도 하나의 다이와 적어도 하나의 기준 다이 간을 비교함으로써 결함들을 검출하는 것을 포함한다. 단계 (390) 는, 다이와 기준 다이의 동일 위치선정에 대응하는 다수의 기준 픽셀들과 획득된 이미지의 다수의 픽셀들 사이를 비교하는 것을 포함한다.
도 9 는 본 발명의 일 실시형태에 따른 시스템 (100) 을 도시한다. 시스템 (100) 은 이미지 획득 유닛 (111), 프로세서 (115), 조명기 (112), 광학기기 (113), X-Y 테이블 (114) 과 같은 기계적 스테이지, 및 저장 유닛 (116) 을 포함한다.
시스템 (100) 은 소정의 이미지 획득 방식을 정의 또는 수신하여 이에 따라 이미지들을 획득하는 동안 다이싱된 웨이퍼를 스캐닝할 수 있다.
X-Y 테이블 (114) 은, 다이싱된 웨이퍼와 이미지 획득 유닛 사이의 연속적인 기계적 병진 (continuous mechanical translation) 을 도입하도록 구성된다.
이미지 획득 유닛 (111) 은 조명기 (112) 에 의해 조명된 영역의 이미지를 획득할 수 있는 하나 이상의 검출기들을 포함할 수 있다. 광학기기 (113) 는 다이싱된 웨이퍼 (X-Y 테이블 (114) 상에 놓인) 의 조명을 제공할 뿐 아니라 집광 및 광의 이미지 획득 유닛 (111) 을 향한 조사를 제공한다. 저장 유닛 (116) 은 획득된 이미지를 저장하며, 프로세서 (115) 에 의해 액세스가능하다. 이미지 획득 유닛 (111) 으로부터의 검출 신호는 이미지들 (또는 프레임들) 의 제공을 위해 프로세서 (115) 에 의해 프로세싱될 수 있다.
다이싱된 웨이퍼는 프레임들의 중첩하는 이미지들을 형성하는, 중첩하는 광의 스트로브 (strobe) 들에 의해 조명될 수 있다.
X-Y 테이블 (114) 의 운동은 고정밀 제어 시스템에 의해 전기적으로 조작되며, 이는 글로벌 좌표 시스템 (20) 에 대해 스캐닝되는 대상 (이미지) 내의 각 픽셀의 정확한 위치선정을 상관시키는 것을 가능하게 한다.
편리하게, 이미지 획득 유닛 (112) 은 다수의 다이들을 포함하는 다이싱된 웨이퍼의 다수의 부분들의 다수의 이미지들을 획득하도록 구성되고, 프로세서 (115) 는, (ⅰ) 적어도 부분적으로 이미지들의 획득 동안, 다수의 이미지들 내에 다수의 고유 피쳐들을 위치선정하고; (ⅱ) 적어도 부분적으로 다수의 고유 피쳐들의 위치선정 동안, 다수의 고유 피쳐들을 다수의 다이들과 연관시키고; (ⅲ) 적어도 부분적으로 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 동안, 고유 피쳐들의 위치선정들과 고유 피치들의 다수의 다이들과의 연관에 응답하여, 다수의 다이 좌표 시스템들 및 글로벌 좌표 시스템 사이의 다수의 변환들을 결정하고, (ⅳ) 적어도 부분적으로 다수의 변환들을 결정하는 동안, 변환들에 응답하여, 다이들과 대응하는 기준 다이들 사이의 비교에 응답하여 결함들을 검출하도록 구성된다.
편리하게, 프로세서 (115) 는 이하의 동작들의 적어도 하나 또는 이들의 조합을 실행하도록 적용된다: (ⅰ) 다수의 고유 피쳐들의 위치선정들에 응답하고, 적어도 하나의 다이 불확실성 파라미터에 응답하여, 다수의 다이들의 위치들을 결정하는 동작, (ⅱ) 획득된 이미지 내에 각각의 고유 피쳐를 위치선정하고 위치선정된 고유 피쳐 정보를 저장하며, 적어도 부분적으로 각각의 고유 피쳐를 위치선정하고 위치선정된 고유 피쳐 정보를 저장하는 동안, 위치선정된 고유 피쳐 정보를 검색하고, 그 검색된 고유 피쳐 정보를 프로세싱하는 동작, (ⅲ) 다이 좌표 시스템이 적어도 하나의 위치선정된 고유 피쳐를 나타내는 위치선정된 고유 피쳐 정보를 고려하여 정의될 수 있는 경우, 적어도 부분적으로 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 동안, 위치선정된 고유 피쳐 정보를 고려하여 다이 좌표 시스템을 정의하는 동작, (ⅳ) 정규화된 상관 또는 기하학적 해싱을 적용함으로써 적어도 하나의 고유 피쳐를 위치선정하는 동작, 및 (ⅴ) 다수의 이미지 인식 기술들을 적용함으로써 적어도 하나의 고유 피쳐를 위치선정하는 동작.
메모리 유닛 (116) 은 다이싱된 웨이퍼의 다이들의 획득된 이미지들에 관련되는 정보 뿐만 아니라 기준 다이들의 이미지들도 저장할 수 있다. 메모리 유닛 (16) 은 기준 웨이퍼 맵, 및 대안적으로 또는 추가적으로 다이싱된 웨이퍼 맵을 저장할 수 있다.
이미지 획득 유닛 (111) 은 하나 이상의 라인 센서들, 포인트 센서들, 2 차원 센서 어레이들 등을 포함할 수 있다. 조명기 (112) 는, 레이저 소스, 램프를 포함할 수 있고, 광 펄스 또는 연속 조명을 제공할 수 있으며, 스폿 (spot) 을 조명하거나 영역을 조명할 수 있다. 조명기 (112) 는 명시야 조명기로서 설명되지만, 시스템 (100) 은, 추가적으로 또는 대안적으로, 암시야 조명을 적용할 수 있다.
또한, 프로세서 (115) 는 또한 시스템 (100) 의 다양한 컴포넌트들의 동작을 제어할 수 있지만 이는 반드시 그럴 필요는 없으며, 시스템 (100) 은 시스템 (100) 의 동작을 제어하는 하나 또는 다른 제어기를 포함할 수 있다.
편리하게, 저장 유닛 (116) 은, 시스템 (100) 의 프로세싱 속도를 높이기 위해, 직렬 또는 병렬 방식으로 액세스되는 하나 또는 다수의 저장 컴포넌트를 포함할 수도 있다. 상이한 저장 유닛 컴포넌트들은 상이한 타입의 정보 또는 동일 타입의 정보를 저장할 수 있다.
본 발명이 그 특정 실시형태와 함께 설명되었지만, 다수의 대안, 변형 및 변화들이 당업자에게 자명할 것이 분명하며, 따라서, 첨부된 청구범위의 사상과 최광위 범위에 속하는 이러한 모든 대안, 변형 및 변화들을 포함하도록 의도된다.

Claims (18)

  1. 다수의 다이들을 포함하는 다이싱된 웨이퍼를 검사하는 방법으로서,
    소정의 이미지 획득 방식에 따라, 상기 다이싱된 웨이퍼의 다수의 부분들의 다수의 이미지들을 획득하는 단계;
    적어도 부분적으로 상기 획득하는 단계 동안, 상기 다수의 이미지들 내에 고유 피쳐 (unique feature) 들을 위치선정하는 단계;
    적어도 부분적으로 상기 위치선정하는 단계 동안, 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 단계;
    적어도 부분적으로 상기 연관시키는 단계 동안, 고유 피쳐들의 위치선정들 및 그 고유 피쳐들의 다수의 다이들과의 연관들에 응답하여, 다수의 다이 좌표 시스템들과 글로벌 좌표 시스템 사이의 다수의 변환들을 결정하는 단계; 및
    적어도 부분적으로 상기 결정하는 단계 동안, 상기 변환들에 응답하여, 다이들과 대응하는 기준 다이들 사이의 비교에 응답하여 결함들을 검출하는 단계를 포함하는, 다이싱된 웨이퍼 검사 방법.
  2. 제 1 항에 있어서,
    상기 연관시키는 단계는, 상기 다수의 고유 피쳐들의 위치선정들에 응답하여, 그리고, 적어도 하나의 다이 불확실성 파라미터 (die uncertainty parameter) 에 응답하여, 다수의 다이들의 위치들을 결정하는 단계를 포함하는, 다이싱된 웨이 퍼 검사 방법.
  3. 제 1 항에 있어서,
    상기 위치선정하는 단계는, 각각의 고유 피쳐를 획득된 이미지 내에 위치선정하는 단계 및 그 위치선정된 고유 피쳐 정보를 저장하는 단계를 포함하고,
    상기 연관시키는 단계는, 적어도 부분적으로 상기 각각의 고유 피쳐를 위치선정하는 단계 및 상기 저장하는 단계 동안, 위치선정된 고유 피쳐 정보를 검색 (retrieve) 하는 단계 및 그 검색된 고유 피쳐 정보를 프로세싱하는 단계를 포함하는, 다이싱된 웨이퍼 검사 방법.
  4. 제 1 항에 있어서,
    상기 방법은,
    적어도 하나의 위치선정된 고유 피쳐를 나타내는 위치선정된 고유 피쳐 정보를 고려하여 다이 좌표 시스템이 정의될 수 있는 경우, 적어도 부분적으로 상기 연관시키는 단계 동안, 상기 위치선정된 고유 피쳐 정보를 고려하여 상기 다이 좌표 시스템을 정의하는 단계를 포함하는, 다이싱된 웨이퍼 검사 방법.
  5. 제 1 항에 있어서,
    상기 획득하는 단계는, 상기 다이싱된 웨이퍼와 이미지 획득 유닛 사이에 연속적인 기계적 병진 (continuous mechanical translation) 을 도입하는 단계를 포 함하는, 다이싱된 웨이퍼 검사 방법.
  6. 제 1 항에 있어서,
    상기 위치선정하는 단계는, 정규화된 상관 (normalized correlation) 또는 기하학적 해싱 (geometric hashing) 을 적용하는 단계를 포함하는, 다이싱된 웨이퍼 검사 방법.
  7. 제 1 항에 있어서,
    상기 위치선정하는 단계는, 다수의 이미지 인식 기술들을 적용하는 단계를 포함하는, 다이싱된 웨이퍼 검사 방법.
  8. 제 1 항에 있어서,
    단일의 획득된 이미지가 다수의 다이들의 이미지들을 포함하는, 다이싱된 웨이퍼 검사 방법.
  9. 제 1 항에 있어서,
    단일의 획득된 이미지가 다이의 이미지의 일 부분을 포함하는, 다이싱된 웨이퍼 검사 방법.
  10. 소정의 이미지 획득 방식에 따라, 다수의 다이들을 포함하는 다이싱된 웨이 퍼의 다수의 부분들의 다수의 이미지들을 획득하도록 구성된 이미지 획득 유닛; 및
    적어도 부분적으로 이미지들의 상기 획득 동안, 상기 다수의 이미지들 내에 다수의 고유 피쳐 (unique feature) 들을 위치선정하고; 적어도 부분적으로 상기 다수의 고유 피쳐들의 위치선정 동안, 다수의 고유 피쳐들을 다수의 다이들과 연관시키고; 적어도 부분적으로 상기 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 동안, 고유 피쳐들의 위치선정들 및 그 고유 피쳐들의 다수의 다이들과의 연관들에 응답하여, 다수의 다이 좌표 시스템들과 글로벌 좌표 시스템 사이의 다수의 변환들을 결정하며; 그리고, 적어도 부분적으로 상기 다수의 변환들의 결정 동안, 상기 변환들에 응답하여, 다이들과 대응하는 기준 다이들 사이의 비교에 응답하여 결함들을 검출하도록 구성된 프로세서를 포함하는, 검사 시스템.
  11. 제 10 항에 있어서,
    상기 프로세서는, 상기 다수의 고유 피쳐들의 위치선정들에 응답하여, 그리고, 적어도 하나의 다이 불확실성 파라미터 (die uncertainty parameter) 에 응답하여, 다수의 다이들의 위치들을 결정하도록 구성된, 검사 시스템.
  12. 제 10 항에 있어서,
    상기 프로세서는,
    각각의 고유 피쳐를 획득된 이미지 내에 위치선정하고, 그 위치선정된 고유 피쳐 정보를 저장하며,
    적어도 부분적으로 상기 각각의 고유 피쳐의 위치선정 및 상기 위치선정된 고유 피쳐 정보의 저장 동안, 위치선정된 고유 피쳐 정보를 검색 (retrieve) 하고, 그 검색된 고유 피쳐 정보를 프로세싱하도록 구성된, 검사 시스템.
  13. 제 10 항에 있어서,
    상기 프로세서는,
    적어도 하나의 위치선정된 고유 피쳐를 나타내는 위치선정된 고유 피쳐 정보를 고려하여 다이 좌표 시스템이 정의될 수 있는 경우, 적어도 부분적으로 상기 다수의 고유 피쳐들을 다수의 다이들과 연관시키는 동안, 상기 위치선정된 고유 피쳐 정보를 고려하여 상기 다이 좌표 시스템을 정의하도록 구성된, 검사 시스템.
  14. 제 10 항에 있어서,
    상기 시스템은, 상기 다이싱된 웨이퍼와 상기 이미지 획득 유닛 사이에 연속적인 기계적 병진 (continuous mechanical translation) 을 하면서 이미지들을 획득하도록 구성된, 검사 시스템.
  15. 제 10 항에 있어서,
    상기 프로세서는, 정규화된 상관 (normalized correlation) 또는 기하학적 해싱 (geometric hashing) 을 적용하여 적어도 하나의 고유 피쳐를 위치선정하도록 구성된, 검사 시스템.
  16. 제 10 항에 있어서,
    상기 프로세서는, 다수의 이미지 인식 기술들을 적용하여 적어도 하나의 고유 피쳐를 위치선정하도록 구성된, 검사 시스템.
  17. 제 10 항에 있어서,
    상기 이미지 획득 유닛은, 다수의 다이들의 이미지들을 포함하는 하나의 이미지를 획득하도록 구성된, 검사 시스템.
  18. 제 10 항에 있어서,
    상기 이미지 획득 유닛은, 다이의 이미지의 일 부분을 포함하는 하나의 이미지를 획득하도록 구성된, 검사 시스템.
KR1020087004402A 2005-08-30 2006-08-29 파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법 KR100966777B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US71214205P 2005-08-30 2005-08-30
US71214405P 2005-08-30 2005-08-30
US71214305P 2005-08-30 2005-08-30
US60/712,142 2005-08-30
US60/712,143 2005-08-30
US60/712,144 2005-08-30

Publications (2)

Publication Number Publication Date
KR20080056150A true KR20080056150A (ko) 2008-06-20
KR100966777B1 KR100966777B1 (ko) 2010-06-29

Family

ID=37809276

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087004401A KR100968386B1 (ko) 2005-08-30 2006-08-29 기준 프레임에 기초한 검사 시스템 및 결함 검출 방법
KR1020087004402A KR100966777B1 (ko) 2005-08-30 2006-08-29 파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087004401A KR100968386B1 (ko) 2005-08-30 2006-08-29 기준 프레임에 기초한 검사 시스템 및 결함 검출 방법

Country Status (6)

Country Link
US (3) US8238645B2 (ko)
EP (3) EP1929061A4 (ko)
JP (1) JP2009506339A (ko)
KR (2) KR100968386B1 (ko)
TW (3) TWI342043B (ko)
WO (3) WO2007026351A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160052198A (ko) * 2014-11-04 2016-05-12 세메스 주식회사 다이들의 위치 정보를 획득하는 방법
US9645097B2 (en) 2014-06-20 2017-05-09 Kla-Tencor Corporation In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning
US9885671B2 (en) 2014-06-09 2018-02-06 Kla-Tencor Corporation Miniaturized imaging apparatus for wafer edge

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544344B2 (ja) * 2011-09-26 2014-07-09 株式会社日立ハイテクノロジーズ 欠陥観察方法及び欠陥観察装置
JP5874398B2 (ja) 2012-01-05 2016-03-02 オムロン株式会社 画像検査装置の検査領域設定方法
US9916653B2 (en) * 2012-06-27 2018-03-13 Kla-Tenor Corporation Detection of defects embedded in noise for inspection in semiconductor manufacturing
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US10127652B2 (en) * 2014-02-06 2018-11-13 Kla-Tencor Corp. Defect detection and classification based on attributes determined from a standard reference image
US10127653B2 (en) 2014-07-22 2018-11-13 Kla-Tencor Corp. Determining coordinates for an area of interest on a specimen
TWI583941B (zh) * 2015-10-01 2017-05-21 All Ring Tech Co Ltd Grain defect detection method and device
KR20170046998A (ko) 2015-10-22 2017-05-04 삼성전자주식회사 웨이퍼 검사 장치
DE102016101452B4 (de) * 2016-01-27 2018-10-11 Infineon Technologies Ag Inspektion elektronischer Chips durch Rückseitenbeleuchtung
JP6752593B2 (ja) * 2016-03-07 2020-09-09 東レエンジニアリング株式会社 欠陥検査装置
KR102692769B1 (ko) * 2018-10-18 2024-08-08 삼성디스플레이 주식회사 표시 패널 검사 시스템, 표시 패널 검사 방법 및 이를 이용한 표시 패널.
KR20190103085A (ko) * 2019-08-15 2019-09-04 엘지전자 주식회사 지능형 진단 디바이스
US11201074B2 (en) * 2020-01-31 2021-12-14 Kla Corporation System and method for semiconductor device print check alignment
US20230013051A1 (en) * 2021-07-12 2023-01-19 Kla Corporation Fast and fuzzy pattern grouping
CN117038554B (zh) * 2023-10-10 2024-01-05 迈为技术(珠海)有限公司 芯片定位方法和芯片转移方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL99823A0 (en) * 1990-11-16 1992-08-18 Orbot Instr Ltd Optical inspection method and apparatus
US5495535A (en) * 1992-01-31 1996-02-27 Orbotech Ltd Method of inspecting articles
US5870187A (en) * 1997-08-08 1999-02-09 Applied Materials, Inc. Method for aligning semiconductor wafer surface scans and identifying added and removed particles resulting from wafer handling or processing
JP3435043B2 (ja) * 1997-12-26 2003-08-11 シャープ株式会社 画像形成装置
US6366690B1 (en) * 1998-07-07 2002-04-02 Applied Materials, Inc. Pixel based machine for patterned wafers
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
IL131282A (en) * 1999-08-05 2009-02-11 Orbotech Ltd Apparatus and methods for inspection of objects
US6701004B1 (en) * 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
TW501215B (en) * 2000-10-18 2002-09-01 Scs Hightech Inc Method and apparatus for multiple known good die processing
US6678404B1 (en) * 2000-10-31 2004-01-13 Shih-Jong J. Lee Automatic referencing for computer vision applications
US20020085761A1 (en) * 2000-12-30 2002-07-04 Gary Cao Enhanced uniqueness for pattern recognition
TW494516B (en) * 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions
KR100474458B1 (ko) 2002-06-26 2005-03-10 삼성전자주식회사 그래픽 화면으로 처리된 ｏｓｄ 화면을 구비한 영상재생장치
JP4038442B2 (ja) * 2003-02-28 2008-01-23 株式会社日立ハイテクノロジーズ 外観検査用画像処理装置
TWI225675B (en) * 2003-10-17 2004-12-21 Taiwan E & M Systems Inc Apparatus and method of inspecting and sorting dies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9885671B2 (en) 2014-06-09 2018-02-06 Kla-Tencor Corporation Miniaturized imaging apparatus for wafer edge
US9645097B2 (en) 2014-06-20 2017-05-09 Kla-Tencor Corporation In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning
KR20160052198A (ko) * 2014-11-04 2016-05-12 세메스 주식회사 다이들의 위치 정보를 획득하는 방법

Also Published As

Publication number Publication date
WO2007026350A3 (en) 2009-09-03
KR100968386B1 (ko) 2010-07-07
US20090304260A1 (en) 2009-12-10
US8233699B2 (en) 2012-07-31
KR100966777B1 (ko) 2010-06-29
WO2007026351A2 (en) 2007-03-08
US20090110260A1 (en) 2009-04-30
EP1929474A2 (en) 2008-06-11
WO2007026349A2 (en) 2007-03-08
TWI421960B (zh) 2014-01-01
EP1928578A2 (en) 2008-06-11
JP2009506339A (ja) 2009-02-12
TW200733283A (en) 2007-09-01
US8238645B2 (en) 2012-08-07
WO2007026349A3 (en) 2007-07-05
TW200725778A (en) 2007-07-01
EP1929061A4 (en) 2011-01-05
TWI406345B (zh) 2013-08-21
EP1929061A2 (en) 2008-06-11
US10203289B2 (en) 2019-02-12
WO2007026351A3 (en) 2009-04-09
TWI342043B (en) 2011-05-11
KR20080075491A (ko) 2008-08-18
TW200725719A (en) 2007-07-01
US20110310241A1 (en) 2011-12-22
WO2007026350A2 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100966777B1 (ko) 파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법
US6198529B1 (en) Automated inspection system for metallic surfaces
US4579455A (en) Photomask inspection apparatus and method with improved defect detection
US6487307B1 (en) System and method of optically inspecting structures on an object
US9983145B1 (en) Test probe card detection method and system thereof
KR20010077543A (ko) 웨이퍼 테두리 결함 검사장치 및 검사방법
JP2006308372A (ja) 外観検査装置及び外観検査方法
US6765666B1 (en) System and method for inspecting bumped wafers
JPH0588779B2 (ko)
JP3153476B2 (ja) 外観検査装置
US8208713B2 (en) Method and system for inspecting a diced wafer
JPH06302676A (ja) ウエハ異物検査装置
US9219885B2 (en) Imaging system with defocused and aperture-cropped light sources for detecting surface characteristics
JP2969011B2 (ja) はんだ付け状態の外観検査装置
JPH10144748A (ja) ウェハステージ
JP2000180377A (ja) 欠陥・異物検査装置
JPH04279041A (ja) パターン欠陥検出方法
JPS6315380A (ja) 繰返しパタ−ンをもつ物品の検査方法及びその装置
JP2996264B2 (ja) Ｉｃチップの除去エリアの消去方法
JPH04316346A (ja) パターン認識方法
JP2002198406A (ja) 外観検査方法
JP2000003444A (ja) パターンマッチング方法
JP2004340648A (ja) 外観検査装置
JP2006090990A (ja) 透明電極膜基板の検査装置及びその方法並びにプログラム
JP4886981B2 (ja) チップ検査装置及びチップ検査方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130614

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160609

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180315

Year of fee payment: 8

R401 Registration of restoration
LAPS Lapse due to unpaid annual fee