KR100967097B1 - 에스오아이 웨이퍼의 제조방법 - Google Patents

에스오아이 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100967097B1
KR100967097B1 KR1020030043038A KR20030043038A KR100967097B1 KR 100967097 B1 KR100967097 B1 KR 100967097B1 KR 1020030043038 A KR1020030043038 A KR 1020030043038A KR 20030043038 A KR20030043038 A KR 20030043038A KR 100967097 B1 KR100967097 B1 KR 100967097B1
Authority
KR
South Korea
Prior art keywords
silicon
wafer
oxide film
manufacturing
nanocrystals
Prior art date
Application number
KR1020030043038A
Other languages
English (en)
Other versions
KR20050002992A (ko
Inventor
김정남
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043038A priority Critical patent/KR100967097B1/ko
Publication of KR20050002992A publication Critical patent/KR20050002992A/ko
Application granted granted Critical
Publication of KR100967097B1 publication Critical patent/KR100967097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘 웨이퍼의 결함 발생을 방지하고 실리콘층과 절연층 사이의 뚜렷한 계면 경계를 가지는 SOI 웨이퍼의 제조방법을 제공한다.
본 발명은 실리콘 웨이퍼 표면에 산화막을 형성하는 단계; 실리콘 이온 주입 및 열처리를 순차적으로 진행하여 상기 산화막과 실리콘 웨이퍼의 계면에 실리콘 나노결정을 형성하는 단계; 상기 실리콘 나노결정 표면의 산화막을 제거하는 단계; 및 상기 실리콘 나노결정을 시드로 하여 실리콘층을 성장시키는 단계를 포함하는 에스오아이 웨이퍼의 제조방법에 의해 달성될 수 있다. 여기서, 실리콘 나노결정은 실리콘 이온을 주입한 후 약 1000℃의 온도에서 열처리를 수행하여 형성한다. 또한, 실리콘층의 성장은 에피택셜 공정으로 수행한다.
SOI, 웨이퍼, 나노결정, 이온주입, 에피택셜

Description

에스오아이 웨이퍼의 제조방법{METHOD OF MANUFACTURING SOI WAFER}
도 1a 내지 도 1c는 종래의 SOI 웨이퍼의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
20 : 실리콘 웨이퍼 21 : 산화막
22 : 실리콘 이온 23 : 실리콘 나노결정
24 : 실리콘층
본 발명은 웨이퍼 제조방법에 관한 것으로, 특히 에스오아이(SOI; Silicon On Insulator) 웨이퍼의 제조방법에 관한 것이다.
SOI 웨이퍼에 반도체 소자를 집적하게 되면 벌크(bulk) 실리콘의 단결정 실리콘 웨이퍼에 비해 작은 접합용량 및 낮은 문턱전압 확보가 가능하여 소자의 고속 화 및 저전압화가 용이할 뿐만 아니라 완전한 소자분리에 의해 래치업(latch-up) 등을 제거할 수 있는 장점이 있다.
이러한 SOI 웨이퍼의 제조방법은, 도 1a에 도시된 바와 같이, 실리콘 웨이퍼 (10)로 산소(O2) 이온(11)을 주입하여, 도 1b에 도시된 바와 같이, 실리콘 웨이퍼 (10) 내부에 산소이온층(11A)을 형성한 후, 열처리를 수행하여 도 1c에 도시된 바와 같이 실리콘 웨이퍼(10) 내부에 SiO2의 산화막(11B)을 형성하는 과정으로 이루어진다.
그러나, 산소이온 주입은 실리콘 웨이퍼 상부(10A)의 실리콘 격자들의 결합(bonding)을 파괴시켜(도 1b 참조), 열처리 후에는 전위(dislocation; 100) 및 점결함(point defect; 200) 등을 유발하여 신뢰성을 저하시킬 뿐만 아니라, 절연층인 산화막(11B)과의 계면 경계가 뚜렷하지 않은 문제가 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 실리콘 웨이퍼의 결함 발생을 방지하고 실리콘층과 절연층 사이의 뚜렷한 계면 경계를 가지는 SOI 웨이퍼의 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 실리콘 웨이퍼 표면에 산화막을 형성하는 단계; 실리콘 이온 주입 및 열처리를 순차적으로 진행하여 상기 산화막과 실리콘 웨이퍼의 계면에 실리콘 나노결정을 형성하는 단계; 상기 실리콘 나노결정 표면의 산화막을 제거하는 단계; 및 상기 실리콘 나노결정을 시드로 하여 실리콘층을 성장시키는 단계를 포함하는 에스오아이 웨이퍼의 제조방법에 의해 달성될 수 있다.
여기서, 실리콘 나노결정은 실리콘 이온을 주입한 후 약 1000℃의 온도에서 열처리를 수행하여 형성한다.
또한, 실리콘층의 성장은 에피택셜 공정으로 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 단면도이다.
도 2a에 도시된 바와 같이, 실리콘 웨이퍼(20)의 표면을 산화시켜 표면에 SiO2의 산화막(21)을 형성하고, 산화막(21)으로 Si 이온을 주입한 후 비교적 고온에서 열처리를 수행하여 실리콘 나노결정(nano-crystal; 23)을 형성한다. 바람직하게, 열처리는 약 1000℃의 온도에서 수행한다.
그 다음, 도 2b에 도시된 바와 같이, 실리콘 나노결정(23) 표면의 산화막 (21)을 제거한 후, 도 2c에 도시된 바와 같이, 실리콘 나노결정(23)을 시드(seed)로 하여 에피택셜 공정에 의해 실리콘을 성장시켜 실리콘층(24)을 형성함으로써, SOI 웨이퍼를 형성한다.
상기 실시예에 의하면, 산소이온 주입을 수행하는 것 없이 실리콘 웨이퍼 표면의 산화막 내에 나노결정을 형성하고 이를 시드로 하여 실리콘층을 형성함에 따라, 실리콘층과 절연층 사이의 계면 경계가 뚜렷해질 뿐만 아니라 실리콘 격자들의 결합파괴를 감소시켜 실리콘 웨이퍼의 결함발생을 방지할 수 있으므로, SOI 웨이퍼의 신뢰성을 향상시킬 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 실리콘 나노결정을 적용하여 실리콘 웨이퍼의 결함 발생을 방지할 수 있을 뿐만 아니라 실리콘층과 절연층 사이의 경계가 뚜렷해짐으로써 SOI 웨이퍼의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 실리콘 웨이퍼 표면에 산화막을 형성하는 단계;
    실리콘 이온 주입 및 열처리를 순차적으로 진행하여 상기 산화막과 실리콘 웨이퍼의 계면에 실리콘 나노결정을 형성하는 단계;
    상기 실리콘 나노결정 표면의 산화막을 제거하는 단계; 및
    상기 실리콘 나노결정을 시드로 하여 실리콘층을 성장시키는 단계
    를 포함하는 에스오아이 웨이퍼의 제조방법.
  2. 제 1 항에 있어서,
    상기 산화막은 SiO2를 포함하는 에스오아이 웨이퍼의 제조방법.
  3. 제 1 항에 있어서,
    상기 열처리는 1000℃의 온도에서 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
  4. 제 1 항에 있어서,
    상기 실리콘층의 성장은 에피택셜 공정으로 수행하는 것을 특징으로 하는 에스오아이 웨이퍼의 제조방법.
KR1020030043038A 2003-06-30 2003-06-30 에스오아이 웨이퍼의 제조방법 KR100967097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043038A KR100967097B1 (ko) 2003-06-30 2003-06-30 에스오아이 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043038A KR100967097B1 (ko) 2003-06-30 2003-06-30 에스오아이 웨이퍼의 제조방법

Publications (2)

Publication Number Publication Date
KR20050002992A KR20050002992A (ko) 2005-01-10
KR100967097B1 true KR100967097B1 (ko) 2010-07-01

Family

ID=37218239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043038A KR100967097B1 (ko) 2003-06-30 2003-06-30 에스오아이 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR100967097B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843741B1 (ko) * 2007-03-31 2008-07-04 동국대학교 산학협력단 실리콘적층 사파이어 박막의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436047A (en) * 1987-07-31 1989-02-07 Seiko Epson Corp Semiconductor device
JPH0982968A (ja) * 1995-09-12 1997-03-28 Toshiba Corp Ｓｏｉ基板の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436047A (en) * 1987-07-31 1989-02-07 Seiko Epson Corp Semiconductor device
JPH0982968A (ja) * 1995-09-12 1997-03-28 Toshiba Corp Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
KR20050002992A (ko) 2005-01-10

Similar Documents

Publication Publication Date Title
JP4428520B2 (ja) Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US6989570B2 (en) Strained-channel isolated-gate field effect transistor, process for making same and resulting integrated circuit
US7510945B2 (en) Element formation substrate, method of manufacturing the same, and semiconductor device
JP2005277420A (ja) テンシル歪み有する局所「Ｓｉｌｉｃｏｎ―Ｏｎ―Ｎｏｔｈｉｎｇ」ウエーハもしくは「Ｓｉｌｉｃｏｎ―Ｏｎ―Ｉｎｓｕｌａｔｏｒ」を形成する方法
KR20070032649A (ko) 실리콘을 갖는 스트레인드 Ｓｉ／ＳｉＧｅ 온 절연체를형성하는 방법
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
US9601568B2 (en) Semiconductor device including STI structure
JP2004311954A (ja) 犠牲シャロートレンチアイソレーション酸化物ライナーを有する歪みシリコンチャネルｃｍｏｓ
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
US7402477B2 (en) Method of making a multiple crystal orientation semiconductor device
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP2003347399A (ja) 半導体基板の製造方法
US5258322A (en) Method of producing semiconductor substrate
JP3253099B2 (ja) 半導体基板の作製方法
KR101903239B1 (ko) Soi 기판 및 제조 방법
US20030077882A1 (en) Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
KR100967097B1 (ko) 에스오아이 웨이퍼의 제조방법
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP4980049B2 (ja) 遷移後の薄層の緩和
KR100970551B1 (ko) 에스오아이 웨이퍼의 제조방법
JP2005019851A (ja) 半導体装置及びその製造方法
CN103745952B (zh) 带有绝缘埋层的混晶衬底的制备方法
JPH01239867A (ja) 絶縁膜上半導体の形成方法
JPS632374A (ja) 半導体記憶装置の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee