KR100951508B1 - 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

Abstract

플라즈마 디스플레이 패널의 구동 방법으로서, 1 필드 기간을, 방전 셀에서 선택적으로 기입 방전을 발생시키는 기입 기간과, 기입 방전을 발생시킨 방전 셀에서 휘도 가중치에 비례한 횟수의 유지 방전을 발생시키는 유지 기간을 갖는 복수의 서브필드로 구성하고, 유지 기간에 있어서 최후의 유지 펄스와 그 직전의 유지 펄스 사이에 표시 전극쌍을 모두 베이스 전위로 유지하는 기간을 마련하고, 또한 최후의 유지 방전을 발생시키기 위한 전압을 표시 전극쌍에 인가한 후, 그 서브필드에 있어서의 방전 셀의 점등률에 따른 시간 간격을 두고, 표시 전극쌍의 전극간의 전위차를 완화하도록 표시 전극쌍에 전압을 인가한다. 이러한 방법에 의해, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시켜, 크로스토크를 더 저감한다.

Description

플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법{PLASMA DISPLAY DEVICE AND PLASMA-DISPLAY-PANEL DRIVING METHOD}

본 발명은 벽걸이 텔레비젼이나 대형 모니터에 이용되는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.

플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류면 방전형 패널은, 대향 배치된 전면판과 배면판 사이에 다수의 방전 셀이 형성되어 있다. 전면판은, 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면 유리 기판상에 서로 평행하게 복수쌍 형성되고, 그것들 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다. 배면판은, 배면 유리 기판상에 복수의 평행한 데이터 전극과, 그것들을 덮는 유전체층과, 또한 그 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면과 형광체층이 형성되어 있다. 그리고, 표시 전극쌍과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는, 예컨대 분압비로 5%의 크세논을 포함하는 방전 가스가 봉입되어 있다. 여기서 표시 전극쌍과 데이터 전극 이 대향하는 부분에 방전 셀이 형성된다. 이러한 구성의 패널에 있어서, 각 방전 셀내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색의 형광체를 여기 발광시켜 컬러 표시를 행하고 있다.

패널을 구동하는 방법으로서는, 서브필드법, 즉, 1 필드 기간을 복수의 서브필드로 분할한 뒤에, 발광시키는 서브필드의 조합에 의해 계조 표시를 행하는 방법이 일반적으로 이용되고 있다.

각 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다. 초기화 기간에서는 초기화 방전을 발생하고, 계속되는 기입 동작에 필요한 벽 전하를 각 전극 상에 형성하고, 또한, 기입 방전을 안정하여 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다. 기입 기간에서는, 표시를 해야 할 방전 셀에 선택적으로 기입 펄스 전압을 인가하여 기입 방전을 발생시켜서 벽 전하를 형성한다(이하, 이 동작을 「기입」이라고도 기재함). 그리고 유지 기간에서는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 유지 펄스 전압을 인가하고, 기입 방전을 일으킨 방전 셀에서 유지 방전을 발생시켜, 대응하는 방전 셀의 형광체층을 발광시킴으로써 화상 표시를 행한다.

또한, 서브필드법 중에서도, 완만히 변화되는 전압 파형을 이용하여 초기화 방전을 행하고, 또한 유지 방전을 한 방전 셀에 대하여 선택적으로 초기화 방전을 함으로써 계조 표시에 관계하지 않는 발광을 최대한 삭감하여 콘트라스트비를 향상시킨 신규의 구동 방법이 개시되어 있다.

이 구동 방법에서는, 예컨대, 복수의 서브필드 중, 하나의 서브필드의 초기 화 기간에 있어서는 모든 방전 셀에서 초기화 방전을 발생시키는 초기화 동작(이하, 「전체 셀 초기화 동작」이라고 약기함)을 행하고, 다른 서브필드의 초기화 기간에 있어서는 유지 방전을 한 방전 셀만으로 초기화 방전을 발생시키는 초기화 동작(이하, 「선택 초기화 동작」이라고 약기함)을 행한다. 이와 같이 구동함으로써, 화상의 표시에 관계가 없는 발광은 전체 셀 초기화 동작의 방전에 동반하는 발광만으로 되고, 따라서 영상을 표시하지 않는 흑 표시 영역의 휘도(이하, 「흑휘도」라고 약기함)는 전체 셀 초기화 동작에 있어서의 미약 발광만으로 되어, 콘트라스트가 높은 화상 표시가 가능해진다(예컨대, 특허문헌 1 참조).

또한, 상술한 특허문헌 1에는, 유지 기간에 있어서의 최후의 유지 펄스의 펄스폭을 다른 유지 펄스의 펄스폭보다 짧게 하고, 표시 전극쌍 간의 벽 전하에 의한 전위차를 완화하는, 이른바 세폭 소거 방전에 대해서도 기재되어 있다. 이 세폭 소거 방전을 안정되게 발생시키는 것에 의해, 계속되는 서브필드의 기입 기간에 있어서 확실한 기입 동작을 행할 수 있어, 콘트라스트비가 높은 플라즈마 디스플레이 장치를 실현할 수 있다.

[특허문헌 1] 일본 특허공개 2000-242224호 공보

그러나, 최근 패널의 대화면화, 또는 고휘도화에 따른 세폭 소거 방전이 불안정해지는 경향이 있고, 그 때문에 기입 방전이 불안정해져, 표시를 해야 할 방전 셀에서 기입 방전이 발생하지 않아 화상 표시 품질을 열화시키거나, 또는 기입 방전을 발생시키기 위해 필요한 전압이 높아지는 등의 문제가 발생해 왔다. 또한, 방전을 안정되게 발생시키기 위해 방전 셀에 인가하는 전압을 높게 하면, 기입 동작이 행하여지지 않은 방전 셀에, 인접하는 방전 셀로부터의 영향에 의해 방전이 발생해 버리는 크로스토크라고 불리는 현상이 발생하여 화상 표시 품질이 열화한다고 한 문제가 있었다. 덧붙여, 패널의 방전 특성은, 패널에 통전한 시간의 누적 시간(이하, 「통전 누적 시간」이라고도 기재함)에 따라 변화되기 때문에, 기입을 안정되게 행하는 제어를 통전 누적 시간에 관계없이 최적의 조건으로 행하는 것도 용이하지 않았다.

본 발명은 이들 과제에 비추어 행해진 것으로서, 대화면·고휘도 패널이더라도, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시켜서, 크로스토크를 더 저감하여 화상 표시 품질을 좋게 한 플라즈마 디스플레이 장치 및 패널의 구동 방법을 제공한다. 또한, 고휘도화된 패널이더라도, 패널로의 통전 누적 시간에 관계없이, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시켜, 화상 표시 품질을 향상시킬 수 있는 플라즈마 디스플레이 장치 및 패널의 구동 방법을 제공한다.

본 발명의 플라즈마 디스플레이 장치는, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과, 방 전시킬 방전 셀을 선택하는 기입 기간과, 이 기입 기간에서 선택된 방전 셀에서 유지 방전을 발생시키는 유지 기간을 갖는 서브필드를 1 필드 기간내에 복수 마련하여 플라즈마 디스플레이 패널을 구동하는 구동 회로를 구비한다. 그리고, 구동 회로는, 표시 전극쌍의 전극간 용량에 축적된 전력을 회수하고 그 회수한 전력을 상기 표시 전극쌍에 공급하는 전력 회수 회로와 표시 전극쌍의 각각을 전원 전압에 클램프하는 스위칭 소자 및 베이스 전위로 클램프하는 스위칭 소자를 구비한 클램프 회로를 갖는 유지 펄스 발생 회로와, 표시 전극쌍의 전극간의 전위차를 완화하기 위한 전압을 표시 전극쌍에 인가하는 스위칭 소자를 갖는다. 또한, 유지 펄스 발생 회로는, 유지 기간에 있어서, 베이스 전위로부터 유지 방전을 발생시키는 전위로 변위하는 유지 펄스를 표시 전극쌍에 교대로 인가하고, 또한, 유지 기간에 있어서의 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 표시 전극쌍을 모두 베이스 전위로 하는 기간을 마련하도록 구성한 것을 특징으로 한다.

이 구성에 의해, 크로스토크를 저감하여 화상 표시 품질을 좋게 할 수 있다.

또한, 본 발명의 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널에 통전한 시간의 누적 시간을 계측하는 누적 시간 계측 회로를 더 구비하고, 유지 기간에 있어서의 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에 표시 전극쌍을 모두 베이스 전위로 하는 기간의 길이는, 상기 누적 시간 계측 회로가 계측한 누적 시간에 따라 변경되도록 구성한 것을 특징으로 한다.

이에 따라, 고휘도화된 패널이더라도, 패널로의 통전 누적 시간에 관계없이, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시키는 것이 가능해진다.

본 발명의 플라즈마 디스플레이 패널의 구동 방법은, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비하고, 1 필드 기간에 방전 셀에서 선택적으로 기입 방전을 발생시키는 기입 기간과, 기입 방전을 발생시킨 방전 셀에서 휘도 가중치에 따른 횟수의 유지 방전을 발생시키는 유지 기간을 갖는 복수의 서브필드를 마련한 플라즈마 디스플레이 패널의 구동 방법으로서, 유지 기간에 있어서 베이스 전위로부터 유지 방전을 발생시키는 전위로 변위하는 유지 펄스를 표시 전극쌍에 교대로 인가하는 단계와, 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 표시 전극쌍을 모두 베이스 전위의 전위로 하는 기간을 설정하는 단계를 갖는다.

이 방법에 의해, 크로스토크를 저감하여 화상 표시 품질을 좋게 할 수 있다.

또한, 본 발명의 플라즈마 디스플레이 패널의 구동 방법은, 플라즈마 디스플레이 패널에 통전한 시간의 누적 시간을 계측하는 단계와, 그 계측한 누적 시간에 따라 상기 표시 전극쌍을 모두 베이스 전위로 하는 기간의 길이를 변경하는 단계를 더 구비한다.

이에 따라, 고휘도화된 패널이더라도, 패널로의 통전 누적 시간에 관계없이, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시키는 것이 가능해진다.

본 발명의 플라즈마 디스플레이 장치 및 패널의 구동 방법은, 대화면·고휘도 패널이더라도, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시키고, 또한 크로스토크를 저감하여 화상 표시 품질을 좋게 하는 것이 가능하다. 또한, 고휘도화된 패널이더라도, 패널로의 통전 누적 시간에 관계없이, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입 방전을 발생시킬 수 있어, 화상 표시 품질이 좋은 플라즈마 디스플레이 장치 및 패널의 구동 방법으로서 유용하다.

(실시예 1)

이하, 본 발명의 실시예 1에 있어서의 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 설명한다.

도 1은 본 발명의 실시예 1에 있어서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21) 상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(24)이 복수 형성되어 있다. 그리고 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25) 상에 보호층(26)이 형성되어 있다.

또한, 보호층(26)은, 방전 셀에 있어서의 방전 개시 전압을 낮추기 위해서, 패널의 재료로서 사용 실적이 있고, 네온(Ne) 및 크세논(Xe) 가스를 봉입한 경우에 2차 전자 방출 계수가 커서 내구성이 우수한 MgO를 주성분으로 하는 재료로 형성되어 있다.

배면판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 또한 그 위에 '井'자 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33) 상에는 적색(R), 녹색(G) 및 청색(B)의 각 색으로 발광하는 형광체층(35)이 마련되어 있다.

이들 전면판(21)과 배면판(31)은, 미소한 방전 공간을 사이에 두고 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부가 유리 플리트 등의 봉착재에 의해 봉착되어 있다. 그리고 방전 공간에는, 예컨대 네온과 크세논의 혼합 가스가 방전 가스로서 봉입되어 있다. 그리고, 본 실시예 1에 있어서는, 휘도 향상을 위해 크세논 분압을 약 10%으로 한 방전 가스가 이용되고 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 구획되어 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되어 있다. 그리고 이들 방전 셀이 방전, 발광함으로써 화상이 표시된다.

또, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이라도 좋다. 또한, 방전 가스의 혼합 비율도 상술한 것에 한정되는 것은 아니고, 그 밖의 혼합 비율이더라도 좋다.

도 2는 본 발명의 실시예 1에 있어서의 패널(10)의 전극 배열도이다. 패널(10)에는, 행 방향으로 긴 n개의 주사 전극 SC1∼SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1∼SUn(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개 의 데이터 전극 D1∼Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCi(i=1∼n) 및 유지 전극 SUi와 하나의 데이터 전극 Dj(j=1∼m)가 교차한 부분에 방전 셀이 형성되고, 방전 셀은 방전 공간내에 m×n개 형성되어 있다. 또, 도 1, 도 2에 나타낸 바와 같이, 주사 전극 SCi와 유지 전극 SUi는 서로 평행하게 쌍으로 되어 형성되어 있기 때문에, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn의 사이에 큰 전극간 용량 Cp이 존재한다.

다음에, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작에 대하여 설명한다. 본 실시예 1에 있어서의 플라즈마 디스플레이 장치는, 서브필드법, 즉 1 필드 기간을 복수의 서브필드로 분할하고, 서브필드마다 각 방전 셀의 발광·비발광을 제어함으로써 계조 표시를 행한다. 각각의 서브필드는, 초기화 기간, 기입 기간 및 유지 기간을 갖는다.

각 서브필드에 있어서, 초기화 기간에서는 초기화 방전을 발생하고, 계속되는 기입 방전에 필요한 벽 전하를 각 전극 상에 형성한다. 덧붙여, 방전 지연을 작게 하여 기입 방전을 안정하여 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다고 하는 기능을 가진다. 이 때의 초기화 동작에는, 모든 방전 셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작과, 하나 앞의 서브필드에서 유지 방전을 한 방전 셀에서 초기화 방전을 발생시키는 선택 초기화 동작이 있다.

기입 기간에서는, 후에 계속되는 유지 기간에 있어서 발광시켜야 할 방전 셀에서 선택적으로 기입 방전을 발생하여 벽 전하를 형성한다. 그리고 유지 기간에 서는, 휘도 가중치에 비례한 수의 유지 펄스를 표시 전극쌍(24)에 교대로 인가하여, 기입 방전을 발생한 방전 셀에서 유지 방전을 발생시켜 발광시킨다. 이 때의 비례정수를 「휘도 배율」이라고 부른다.

또, 본 실시예 1에서는, 1 필드를 10개의 서브필드(제 1 SF, 제 2 SF, …, 제 10 SF)로 구성하고, 각 서브필드는 각각, 예컨대 (1, 2, 3, 6, 11, 18, 30, 44, 60, 80)의 휘도 가중치를 가지는 것으로 한다. 그리고, 제 1 SF의 초기화 기간에서는 전체 셀 초기화 동작을 행하고, 제 2 SF∼제 10 SF의 초기화 기간에서는 선택 초기화 동작을 행하는 것으로 한다. 그리고, 각 서브필드의 유지 기간에 있어서는, 각각의 서브필드의 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를 표시 전극쌍(24)의 각각에 인가한다.

그러나, 본 실시예 1은, 서브필드수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니라, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.

도 3은 본 발명의 실시예 1에 있어서의 패널을 이용한 플라즈마 디스플레이 장치의 회로 블럭도이다. 이 플라즈마 디스플레이 장치(1)는, 패널(10), 화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55), 점등률 산출 회로(58) 및 전원 회로(도시하지 않음)를 구비하고 있다.

화상 신호 처리 회로(51)는, 화상 신호 sig를 서브필드마다의 화상 데이터로 변환한다. 데이터 전극 구동 회로(52)는 서브필드마다의 화상 데이터를 각 데이터 전극 D1∼Dm에 대응하는 신호로 변환하여 각 데이터 전극 D1∼Dm을 구동한다. 점등률 산출 회로(58)는 서브필드마다의 화상 데이터에 근거하여 서브필드마다의 방전 셀의 점등률, 즉 점등하는 방전 셀수의 전 방전 셀수에 대한 비율(이하, 단지 「점등률」이라고 약기함)을 산출한다. 타이밍 발생 회로(55)는 수평 동기 신호 H, 수직 동기 신호 V 및 점등률 산출 회로(58)가 산출한 점등률을 바탕으로 하여 각종 타이밍 신호를 발생하여, 각 회로 블럭으로 공급하고 있다. 주사 전극 구동 회로(53)는 타이밍 신호에 근거하여 주사 전극 SC1∼SCn에 구동 전압 파형을 공급하고, 유지 전극 구동 회로(54)는 타이밍 신호에 근거하여 유지 전극 SU1∼SUn에 구동 전압 파형을 공급한다. 여기서, 주사 전극 구동 회로(53)는, 후술하는 유지 펄스를 발생시키기 위한 유지 펄스 발생 회로(100)를 구비하고, 유지 전극 구동 회로(54)에도 마찬가지로 유지 펄스 발생 회로(200)를 구비하고 있다.

다음에, 패널을 구동하기 위한 구동 전압 파형과 그 동작에 대하여 설명한다.

도 4는 본 발명의 실시예 1에 이용하는 패널의 각 전극에 인가하는 구동 전압 파형을 도시하는 도면이다. 1 필드를 복수의 서브필드로 분할하고, 각각의 서브필드는 초기화 기간, 기입 기간, 유지 기간을 갖고 있다. 또, 본 실시예 1에 있어서는, 1 필드를 10개의 서브필드(제 1 SF, 제 2 SF, …, 제 10 SF)로 분할하여 구동하는 것으로 하여 설명한다.

제 1 SF의 초기화 기간에서는, 우선 그 전반부에서, 데이터 전극 D1∼Dm 및 유지 전극 SU1∼SUn을 0(V)로 유지하고, 주사 전극 SC1∼SCn에 대하여 방전 개시 전압 이하로 되는 전압 Vi1로부터 방전 개시 전압을 넘는 전압 Vi2를 향하여 완만히 상승하는 경사 파형 전압(이하, 「램프(ramp) 전압」이라고 호칭함)을 인가한다. 그러면, 모든 방전 셀에서 미약한 초기화 방전을 일으키고, 주사 전극 SC1∼SCn 상에 부의 벽 전압이 축적되고, 유지 전극 SU1∼SUn 및 데이터 전극 D1∼Dm 상에 정의 벽 전압이 축적된다. 여기서, 전극 상의 벽 전압이란, 전극을 덮는 유전체층상이나 형광체층 상 등에 축적한 벽 전하에 의해 발생하는 전압을 가리킨다.

계속해서, 초기화 기간의 후반부에서, 유지 전극 SU1∼SUn을 정의 전압 Ve1로 유지하고, 주사 전극 SC1∼SCn에 전압 Vi3으로부터 전압 Vi4를 향하여 완만히 하강하는 램프 전압을 인가한다. 그러면, 모든 방전 셀에서 다시 미약한 초기화 방전을 일으키고, 주사 전극 SC1∼SCn 상과 유지 전극 SU1∼SUn 상과의 사이의 벽 전압이 약하게 되어, 데이터 전극 D1∼Dm 상의 정의 벽 전압이 기입 동작에 적합한 값으로 조정된다.

이와 같이, 본 실시예 1에 있어서는, 제 1 SF의 초기화 동작은, 모든 방전 셀에 대하여 초기화 방전을 행하는 전체 셀 초기화 동작이다.

계속되는 기입 기간에서는, 유지 전극 SU1∼SUn을 전압 Ve2로, 주사 전극 SC1∼SCn을 전압 Vc로 유지한다. 다음에, 1행째의 주사 전극 SC1에 부의 주사 펄스 전압 Va를 인가하고, 또한, 데이터 전극 D1∼Dm 중 1행째에 표시해야 할 방전 셀의 데이터 전극 Dk(k=1∼m)에 정의 기입 펄스 전압 Vd를 인가한다. 이 때 데이터 전극 Dk와 주사 전극 SC1과의 교차부의 전압은, 외부 인가 전압(Vd-Va)에 데이터 전극 Dk 상의 벽 전압과 주사 전극 SC1 상의 벽 전압이 가산된 것으로 되어, 방 전 개시 전압을 초과한다. 그리고, 데이터 전극 Dk와 주사 전극 SC1 사이 및 유지 전극 SU1과 주사 전극 SC1 사이에 기입 방전이 일어나, 이 방전 셀의 주사 전극 SC1 상에 정의 벽 전압이 축적되고, 유지 전극 SU1 상에 부의 벽 전압이 축적되며, 데이터 전극 Dk 상에도 부의 벽 전압이 축적된다. 이렇게 하여, 1행째에 표시해야 할 방전 셀에서 기입 방전을 일으켜 각 전극 상에 벽 전압을 축적하는 기입 동작이 행해진다. 한편, 기입 펄스 전압 Vd를 인가하지 않은 데이터 전극 D1∼Dm과 주사 전극 SC1과의 교차부의 전압은 방전 개시 전압을 넘지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n 행째의 방전 셀에 이를 때까지 순차적으로 행하고, 기입 기간이 종료한다.

계속되는 유지 기간에서는, 소비 전력을 삭감하기 위해 전력 회수 회로를 이용하여 구동을 행하고 있다. 구동 전압 파형의 상세에 대해서는 후술하는 것으로서, 여기서는 유지 기간에 있어서의 유지 동작의 개요에 대하여 설명한다. 우선 주사 전극 SC1∼SCn에 정의 유지 펄스 전압 Vs를 인가하고, 또한 유지 전극 SU1∼SUn에 베이스 전위로 되는 접지 전위, 즉 0(V)을 인가한다. 그러면 기입 방전을 일으킨 방전 셀에 있어서는, 주사 전극 SCi 상과 유지 전극 SUi 상 사이의 전압은 유지 펄스 전압 Vs에 주사 전극 SCi 상의 벽 전압과 유지 전극 SUi 상의 벽 전압이 가산된 것으로 되어 방전 개시 전압을 초과한다. 그리고, 주사 전극 SCi와 유지 전극 SUi 사이에 유지 방전이 일어나고, 이 때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극 SCi 상에 부의 벽 전압이 축적되고, 유지 전극 SUi 상에 정의 벽 전압이 축적된다. 또한 데이터 전극 Dk 상에도 정의 벽 전압이 축적된다. 기입 기간에 있어서 기입 방전이 일어나지 않은 방전 셀에서는 유지 방전은 발생하지 않아, 초기화 기간의 종료시의 벽 전압이 유지된다.

계속해서, 주사 전극 SC1∼SCn에는 0(V)을, 유지 전극 SU1∼SUn에는 유지 펄스 전압 Vs를 각각 인가한다. 그러면, 유지 방전을 일으킨 방전 셀에서는, 유지 전극 SUi 상과 주사 전극 SCi 상 사이의 전압이 방전 개시 전압을 넘기 때문에 다시 유지 전극 SUi와 주사 전극 SCi 사이에 유지 방전이 일어나, 유지 전극 SUi 상에 부의 벽 전압이 축적되어 주사 전극 SCi 상에 정의 벽 전압이 축적된다. 이후 마찬가지로, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn에 교대로 휘도 가중치에 따른 수의 유지 펄스 전압을 인가하여, 표시 전극쌍의 전극 사이에 전위차를 부여하는 것에 의해, 기입 기간에 있어서 기입 방전을 일으킨 방전 셀에서 유지 방전이 계속하여 행해진다.

그리고, 유지 기간의 최후에는 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn의 전극 사이에 이른바 세폭 펄스 형상의 전위차를 인가하여, 데이터 전극 Dk 상의 정의 벽 전하를 남긴 채로, 주사 전극 SCi 및 유지 전극 SUi 상의 벽 전압의 일부 또는 전부를 소거한다. 구체적으로는, 유지 전극 SU1∼SUn을 일단 0(V)로 되돌린 후, 유지 전극 SU1∼SUn과 주사 전극 SC1∼SCn을 모두 0(V)로 유지하는 기간(이하, 「접지 기간 Th3」이라고 호칭함)을 두고, 주사 전극 SC1∼SCn에 유지 펄스 전압 Vs를 인가한다. 그러면, 유지 방전을 일으킨 방전 셀에서, 유지 전극 SUi와 주사 전극 SCi 사이에 유지 방전이 일어난다. 그리고, 이 방전이 수속(收束)하기 전, 즉 방전으로 발생한 하전 입자가 방전 공간내에 충분히 잔류하고 있는 동안에, 유 지 전극 SU1∼SUn에 전압 Ve1을 인가한다. 이에 따라, 유지 전극 SUi와 주사 전극 SCi의 전극간의 전위차가 (Vs-Ve1)의 정도까지 약해진다. 그러면, 데이터 전극 Dk 상의 정의 벽 전하를 남긴 채로, 주사 전극 SC1∼SCn 상과 유지 전극 SU1∼SUn 상의 사이의 벽 전압은 각각의 전극에 인가한 전압의 차 (Vs-Ve1)의 정도까지 약하게 된다. 이하, 이 방전을 「소거 방전」이라고 호칭한다. 또한, 소거 방전을 발생시키기 위해 표시 전극쌍의 전극간, 즉 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn의 사이에 인가하는 전위차는, 폭이 좁은 세폭 펄스 형상의 전위차다.

이와 같이, 최후의 유지 방전, 즉 소거 방전을 발생시키기 위한 전압 Vs를 주사 전극 SC1∼SCn에 인가한 후, 소정의 시간 간격(이하, 「소거 위상차 Th1」이라고 호칭함)을 두고, 표시 전극쌍의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극 SU1∼SUn에 인가한다. 이렇게 해서 제 1 SF의 유지 기간에 있어서의 유지 동작이 종료한다.

제 2 SF의 초기화 기간에서는, 유지 전극 SU1∼SUn을 전압 Ve1로, 데이터 전극 D1∼Dm을 0(V)로 각각 유지하고, 주사 전극 SC1∼SCn에 전압 Vi3'로부터 전압 Vi4를 향하여 완만히 하강하는 램프 전압을 인가한다. 그러면 앞의 서브필드의 유지 기간에서 유지 방전을 한 방전 셀에서는 미약한 초기화 방전이 발생하고, 주사 전극 SCi 상 및 유지 전극 SUi 상의 벽 전압이 약하게 된다. 또한 데이터 전극 Dk에 대해서는, 직전의 유지 기간에 있어서 데이터 전극 Dk 상에 정의 벽 전압이 충분히 축적되어 있기 때문에, 이 벽 전압이 과잉으로 된 부분이 방전되어, 기입 동작에 적합한 벽 전압으로 조정된다. 한편, 앞의 서브필드에서 유지 방전을 행하지 않은 방전 셀에 대해서는 방전하는 경우는 없고, 앞의 서브필드의 초기화 기간 종료시의 벽 전하가 그대로 유지된다.

이와 같이 제 2 SF의 초기화 동작은, 직전의 서브필드의 유지 기간에서 유지 동작을 한 방전 셀에 대하여 선택적으로 초기화 방전을 행하는 선택 초기화 동작이다.

제 2 SF의 기입 기간의 동작은 제 1 SF와 마찬가지기 때문에 설명을 생략한다. 계속되는 유지 기간의 동작도 유지 펄스의 수를 제외하고 마찬가지이다. 제 3 SF∼제 10 SF에서의 초기화 기간의 동작은 제 2 SF와 동일한 선택 초기화 동작이며, 기입 기간의 기입 동작도 제 2 SF와 마찬가지다.

여기서, 본 실시예 1에 있어서는, 유지 기간의 최후에 표시 전극쌍의 각각에 인가하는 전압의 소거 위상차 Th1 및 그 직전에 표시 전극쌍을 모두 접지 전위로 유지하는 접지 기간 Th3을, 서브필드마다의 점등률에 의해 제어하고 있다.

도 5는 본 실시예 1에 있어서의 점등률과 소거 위상차 Th1 및 접지 기간 Th3과의 관계를 도시하는 도면이다. 도 5에 도시하는 바와 같이, 점등률에 의해 소거 위상차 Th1 및 접지 기간 Th3을 전환하고 있고, 점등률 44% 미만에서 소거 위상차 Th1을 150nsec, 접지 기간 Th3을 0nsec, 점등률 44% 이상에서 소거 위상차 Th1을 300nsec, 접지 기간 Th3을 500nsec가 되도록 제어하고 있다. 이와 같이, 본 실시예 1에서는, 점등률에 근거하여 소거 위상차 Th1 및 접지 기간 Th3을 전환하고 있다.

다음에, 유지 기간에 있어서의 동작의 상세에 대하여 설명한다. 우선은, 표 시 전극쌍의 각각에 교대로 유지 펄스를 인가하여 방전 셀을 유지 방전시키기 위한 구동 회로인 유지 펄스 발생 회로(100, 200)의 상세에 대하여 설명한다.

도 6은, 본 발명의 실시예 1에 있어서의 플라즈마 디스플레이 장치의 유지 펄스 발생 회로(100, 200)의 회로도이다. 유지 펄스 발생 회로(100)는 전력 회수부(110)와 클램프부(120)로 구성되어 있다. 전력 회수부(110)는, 전력 회수용의 콘덴서 C10, 스위칭 소자 Q11, Q12, 역류 방지용의 다이오드 D11, D12, 전력 회수용의 인덕터 L10을 갖고 있다. 클램프부(120)는, 전압값이 Vs인 전원 VS, 주사 전극(22)을 전원 VS로 클램프하기 위한 스위칭 소자 Q13, 주사 전극(22)을 접지 전위로 클램프하기 위한 스위칭 소자 Q14를 갖고 있다. 그리고 이들 전력 회수부(110) 및 클램프부(120)는, 주사 펄스 발생 회로를 거쳐 패널(10)의 전극간 용량 Cp의 일단인 주사 전극(22)에 접속되어 있다. 또, 도 6에서는 주사 펄스 발생 회로는 도시하지 않는다. 또한, 콘덴서 C10은 전극간 용량 Cp에 비해 충분히 큰 용량을 갖고, 전압값이 거의 Vs/2로 충전되어 있고, 전력 회수부(110)의 전원으로서 작용한다.

유지 펄스 발생 회로(200)도 유지 펄스 발생 회로(100)와 동일한 회로 구성이며, 전력 회수용의 콘덴서 C20, 스위칭 소자 Q21, Q22, 역류 방지용의 다이오드 D21, D22, 전력 회수용의 인덕터 L20을 갖는 전력 회수부(210)와, 전원 VS, 유지 전극(23)을 전원 VS로 클램프하기 위한 스위칭 소자 Q23, 유지 전극(23)을 접지 전위로 클램프하기 위한 스위칭 소자 Q24를 갖는 클램프부(220)를 구비하고, 유지 펄스 발생 회로(200)의 출력은 패널(10)의 전극간 용량 Cp의 타단인 유지 전극(23)에 접속되어 있다. 또, 도 6에는, 후의 설명을 위해, 전압 Ve1의 전원 VE, 표시 전극쌍의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극(23)에 인가하기 위한 스위칭 소자 Q28, Q29도 각각 나타내고 있다.

다음에, 구동 전압 파형의 상세에 대하여 설명한다.

도 7은, 본 발명의 실시예 1에 있어서의 플라즈마 디스플레이 장치의 유지 펄스 발생 회로(100, 200)의 동작을 설명하기 위한 타이밍차트이며, 도 4의 파선으로 둘러싼 부분의 상세한 타이밍차트이다. 우선 유지 펄스의 1주기를 T1∼T6으로 나타낸 6개의 기간으로 분할하고, 각각의 기간에 대하여 설명한다.

(기간 T1)

시각 t1에서 스위칭 소자 Q12를 도통시킨다(이하, 스위칭 소자를 도통시키는 것을 「ON(온)」, 차단시키는 것을 「OFF(오프)」라고 호칭함). 그러면 주사 전극(22)측의 전하는 인덕터 L10, 다이오드 D12, 스위칭 소자 Q12를 통해 콘덴서 C10에 흐르기 시작하고, 주사 전극(22)의 전압이 하강하기 시작한다. 인덕터 L10과 전극간 용량 Cp는 공진 회로를 형성하고 있기 때문에, 공진 주기의 1/2의 시간 경과 후의 시각 t2에서 주사 전극(22)의 전압은 0(V) 부근까지 저하한다. 그러나 공진 회로의 저항 성분 등에 의한 전력 손실 때문에, 주사 전극(22)의 전압은 0(V)까지는 내려가지 않는다. 또, 그동안, 스위칭 소자 Q24는 오프로 유지한다.

(기간 T2)

그리고 시각 t2에서 스위칭 소자 Q14를 온으로 한다. 그러면 주사 전극(22)은 스위칭 소자 Q14를 통해 직접 접지되기 때문에, 주사 전극(22)의 전압은 강제적 으로 0(V)로 저하한다.

또한, 시각 t2에서 스위칭 소자 Q21을 온으로 한다. 그러면, 전력 회수용의 콘덴서 C20으로부터 스위칭 소자 Q21, 다이오드 D21, 인덕터 L20을 통해 전류가 흐르기 시작하고, 유지 전극(23)의 전압이 올라가기 시작한다. 인덕터 L20과 전극간 용량 Cp는 공진 회로를 형성하고 있기 때문에, 공진 주기의 1/2의 시간 경과 후의 시각 t3에 있어서 유지 전극(23)의 전압은 Vs 부근까지 상승하지만, 공진 회로의 저항 성분 등에 의한 전력 손실 때문에, 유지 전극(23)의 전압은 Vs까지는 올라가지 않는다.

(기간 T3)

그리고 시각 t3에서 스위칭 소자 Q23을 온으로 한다. 그러면 유지 전극(23)은 스위칭 소자 Q23을 통해 직접 전원 VS에 접속되기 때문에, 유지 전극(23)의 전압은 강제적으로 Vs까지 상승한다. 그러면, 기입 방전을 일으킨 방전 셀에서는 주사 전극(22)-유지 전극(23)간의 전압이 방전 개시 전압을 넘어 유지 방전이 발생한다.

(기간 T4∼T6)

주사 전극(22)에 인가되는 유지 펄스와 유지 전극(23)에 인가되는 유지 펄스는 같은 파형이기 때문에, 기간 T4 내지 기간 T6까지의 동작은 기간 T1 내지 기간 T3까지의 동작으로 주사 전극(22)과 유지 전극(23)을 교체한 동작과 같기 때문에 설명을 생략한다.

또, 스위칭 소자 Q12는 시각 t2 이후, 시각 t5까지 오프하면 좋고, 스위칭 소자 Q21은 시각 t3 이후, 시각 t4까지 오프하면 좋다. 또한, 스위칭 소자 Q22는 시각 t5 이후, 다음 시각 t2까지 오프하면 좋고, 스위칭 소자 Q11은 시각 t6 이후, 다음 시각 t1까지 오프하면 좋다. 또한, 유지 펄스 발생 회로(100, 200)의 출력 임피던스를 낮추기 위해, 스위칭 소자 Q24는 시각 t2 직전에, 스위칭 소자 Q13은 시각 t1 직전에 오프로 하는 것이 바람직하고, 스위칭 소자 Q14는 시각 t5 직전에, 스위칭 소자 Q23은 시각 t4 직전에 오프로 하는 것이 바람직하다.

이상의 기간 T1∼T6의 동작을, 필요한 펄스수에 따라 반복한다. 또, 본 실시예 1에 있어서는, 상술의 공진 주기가 약 1200nsec로 설정되어 있고, 시각 t1 내지 시각 t2까지의 시간, 즉 기간 T1의 시간은 550nsec로 설정되어 있다. 또한, 기간 T2, T4, T5의 시간은 기간 T1의 시간과 마찬가지로 550nsec로 설정되어 있다. 또한, 기간 T3, T6의 시간은 1450nsec로 설정되어 있다.

다음에, 유지 기간의 최후의 소거 방전에 대하여, T7∼T11의 5개의 기간으로 나눠 상세히 설명한다.

(기간 T7)

이 기간은, 유지 전극(23)에 인가된 유지 펄스의 하강이며, 기간 T4와 동일하다. 즉, 시각 t7 직전에 스위칭 소자 Q23을 오프로 하고 시각 t7에서 스위칭 소자 Q22를 온으로 하는 것에 의해, 유지 전극(23)측의 전하는 인덕터 L20, 다이오드 D22, 스위칭 소자 Q22를 통해 콘덴서 C20에 흐르기 시작하고, 유지 전극(23)의 전압이 하강하기 시작한다.

(기간 T8)

시각 t8에서 스위칭 소자 Q24를 온하여, 유지 전극(23)의 전압을 강제적으로 0(V)로 저하시킨다. 또한, 스위칭 소자 Q14는 기간 T7부터 온으로 유지되고, 이에 따라 주사 전극(22)의 전압도 0(V)로 유지된 채이기 때문에, 기간 T8에서는, 표시 전극쌍, 즉 주사 전극(22), 유지 전극(23)은 모두 접지 전위 0(V)에 접속되어 있다.

(기간 T9)

시각 t9 직전에 스위칭 소자 Q14를 오프로 하고, 시각 t9에서 스위칭 소자 Q11을 온으로 한다. 그러면, 전력 회수용의 콘덴서 C10으로부터 스위칭 소자 Q11, 다이오드 D11, 인덕터 L10을 통해 전류가 흐르기 시작하여, 주사 전극(22)의 전압이 올라가기 시작한다.

(기간 T10)

인덕터 L10과 전극간 용량 Cp는 공진 회로를 형성하고 있기 때문에, 공진 주기의 1/2의 시간 경과 후에는 주사 전극(22)의 전압은 Vs 부근까지 상승하지만, 여기서는, 전력 회수부의 공진 주기의 1/2보다 짧은 기간, 즉 주사 전극(22)의 전압이 Vs 부근까지 상승하기 이전의 시각 t10에서 스위칭 소자 Q13을 온으로 한다. 그러면 주사 전극(22)은 스위칭 소자 Q13을 통해 직접 전원 VS에 접속되기 때문에, 주사 전극(22)의 전압은 급격히 Vs까지 상승한다. 그러면, 기입 방전을 일으킨 방전 셀에서는 주사 전극(22)-유지 전극(23) 사이의 전압이 방전 개시 전압을 넘어 유지 방전이 발생한다.

(기간 T11)

시각 t11 직전에 스위칭 소자 Q24를 오프로 하고, 시각 t11에서 스위칭 소자 Q28 및 스위칭 소자 Q29를 온으로 한다. 그러면 유지 전극(23)은 스위칭 소자 Q28, Q29를 통해 직접 소거용의 전원 VE에 접속되기 때문에, 유지 전극(23)의 전압은 강제적으로 Ve1까지 상승한다. 이 시각 t11은, 기간 T10에서 발생한 방전이 수속하기 전, 즉 방전으로 발생한 하전 입자가 방전 공간내에 충분히 잔류하고 있는 시간이다. 그리고 하전 입자가 방전 공간내에 충분히 잔류하고 있는 사이에 방전 공간내의 전계가 변화되기 때문에, 이 변화된 전계를 완화하도록 하전 입자가 재배치되어 벽 전하를 형성한다. 이 때, 주사 전극(22)에 인가되어 있는 전압 Vs와 유지 전극(23)에 인가되어 있는 전압 Ve1의 차가 작기 때문에, 주사 전극(22) 상 및 유지 전극(23) 상의 벽 전압이 약하게 된다. 이와 같이, 최후의 유지 방전을 발생시키는 전위차는, 최후의 유지 방전이 수속하기 전에 표시 전극쌍의 전극 사이에 인가하는 전위차를 완화하도록 변화시킨 세폭 펄스 형상의 전위차이며, 발생하는 유지 방전은 소거 방전이다. 또한, 데이터 전극(32)은 이 때 0(V)로 유지되어 있고, 데이터 전극(32)에 인가되어 있는 전압과 주사 전극(22)에 인가되어 있는 전압의 전위차를 완화하도록 방전에 의한 하전 입자가 벽 전하를 형성하기 때문에, 데이터 전극(32) 상에는 정의 벽 전압이 형성된다.

여기서, 소거 위상차 Th1은, 소거 방전을 발생시키기 위한 전압 Vs를 주사 전극(22)에 인가한 후, 표시 전극쌍의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극(23)에 인가하기까지의 시간 간격이지만, 그 제어는 본 실시예 1에 있어서는 스위칭 소자를 이용하여 행해진다. 즉, 유지 방전을 발생시키기 위한 전압 Vs를 주사 전극(22)에 인가하기 위한 스위칭 소자 Q13과, 표시 전극쌍의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극(23)에 인가하는 스위칭 소자 Q28, Q29를 구비하고, 스위칭 소자 Q13을 온으로 한 후, 그 서브필드에 있어서의 방전 셀의 점등률에 따른 시간 간격(이하, 「소거 위상차 Th2」라고 호칭함)을 두고, 스위칭 소자 Q28, Q29를 온으로 한다. 이 때, 소거 위상차 Th1와 소거 위상차 Th2는 엄밀하게는 동일하게 되지 않을 가능성이 있지만, 스위칭 소자의 지연 시간 등에 큰 차가 없는 한, 실제로는 같은 것으로 생각해도 좋다. 그 때문에 이하에서는, 소거 위상차 Th1을 단지 소거 위상차 Th라고 기재한다.

또, 시각 t10 내지 시각 t11까지의 시간, 즉 기간 T10의 시간은 소거 위상차 Th이며, 도 5, 도 7에 나타낸 바와 같이, 서브필드의 점등률에 의해 제어하고 있다. 즉, 소거 위상차 Th는, 점등률 44% 미만에서 150nsec, 점등률 44% 이상에서 300nsec가 되도록 제어하고 있다. 또한, 시각 t8 내지 시각 t9까지의 시간, 즉 기간 T8은 접지 기간 Th3이며, 도 5, 도 7에 나타낸 바와 같이, 서브필드의 점등률에 의해 제어하고 있다. 즉, 접지 기간 Th3은, 점등률 44% 미만에서 0nsec, 점등률 44% 이상에서 500nsec가 되도록 제어하고 있다.

이와 같이 본 실시예 1에서는, 최후의 유지 방전인 소거 방전을 발생시키기 위한 전압을 표시 전극쌍에 인가한 후, 소거 위상차 Th를 두고, 표시 전극쌍의 전극간의 전위차를 완화하도록 표시 전극쌍에 전압을 인가하고 있다. 이 소거 방전을 발생시키는 전위차는, 최후의 유지 방전이 수속하기 전에 표시 전극쌍의 전극 사이에 인가하는 전위차를 변화시킨 세폭 펄스 형상의 전위차이다. 그리고 소거 위상차 Th는, 도 5, 도 7에 나타낸 바와 같이, 방전 셀의 점등률이 높을 때의 소거 위상차 Th가 방전 셀의 점등률이 낮을 때의 소거 위상차 Th보다 길어지도록 제어하고 있다. 이와 같이 제어함으로써, 주사 펄스 전압 Va나 데이터 펄스 전압을 높게 하지 않고, 안정한 기입 방전을 발생시킬 수 있다.

또한 본 실시예 1에서는, 점등률이 높은 서브필드의 유지 기간에 있어서, 최후에서 2번째의 유지 펄스의 인가 후부터 최후의 유지 펄스를 인가하기까지의 사이에 표시 전극쌍을 함께 0(V)로 유지하는 접지 기간 Th3(기간 T8)을 마련하고 있다. 이에 따라, 크로스토크를 저감시킬 수 있다.

다음에, 소거 위상차 Th를 두고 표시 전극쌍의 전극간의 전위차를 완화하도록 표시 전극쌍에 전압을 인가함으로써, 주사 펄스 전압 Va나 데이터 펄스 전압을 높게 하지 않고, 안정한 기입 방전을 발생시킬 수 있는 이유에 대하여 설명한다.

상술한 바와 같이, 세폭 펄스에 의한 소거 방전은, 방전으로 발생한 하전 입자가 방전 공간내에 충분히 잔류하고 있는 사이에 방전 공간내의 전계를 변화시키고, 이 변화된 전계를 완화하도록 하전 입자를 재배치시켜 벽 전하를 형성함으로써 소망의 벽 전하를 형성하는 것이다. 따라서, 소거 위상차 Th가 길어지면, 방전으로 발생한 하전 입자가 재결합해서, 전계를 완화하기 위한 하전 입자가 부족하여 소망의 벽 전하를 형성할 수 없게 된다. 그리고 그 결과, 방전해야 할 방전 셀에서 기입 방전이 발생하지 않는다고 하는 기입 불량(이하, 「제 1 종 기입 불량」이라고 호칭함)이 증가하는 것이 확인되고 있다.

도 8(a)는, 정상적인 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압과 소거 위상차 Th의 관계를 모식적으로 도시하는 도면이다. 가로축이 소거 위상차 Th를, 세로축이 정상적인 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압을 나타내고 있다. 도 8(a)에 도시하는 바와 같이, 실험에 의해 소거 위상차 Th가 길어짐에 따라, 방전해야 할 방전 셀에서 확실히 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압이 높아지는 것이 확인되고 있다.

한편, 소거 위상차 Th가 지나치게 작아지면 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아진다는 것이 실험에 의해 밝혀졌다. 주사 펄스 전압 Va의 크기는, 선택된 행의 방전 셀과 선택되지 않은 행의 방전 셀을 구별하기 위한 전압이다. 실제 이 주사 펄스 전압 Va를 작게 하면, 어느 한 행의 방전 셀에서 기입 방전을 발생시키고 있는 사이에, 선택되지 않은 행의 방전 셀의 벽 전하를 빼앗겨, 본래 기입 방전을 발생시키고자 할 때 벽 전압이 부족하여 기입 방전이 발생하지 않는다고 하는 기입 불량(이하, 「제 2 종 기입 불량」이라고 호칭함)이 발생한다.

도 8(b)는, 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va와 소거 위상차 Th의 관계를 모식적으로 도시하는 도면이다. 가로축이 소거 위상차 Th를, 세로축이 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va를 나타내고 있다. 이 도면에 도시하는 바와 같이, 소거 위상차 Th가 작아질수록 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아진다는 것이 실험에 의해 밝혀졌다. 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아지면 상술한 제 2 종 기입 불량이 발생하기 쉬워지고, 이것 을 막기 위해서는 주사 펄스 전압 Va를 높게 해야만 하게 된다. 이와 같이, 소거 위상차 Th에 대하여 제 1 종 기입 불량과 제 2 종 기입 불량은 상반하는 특성을 나타내기 때문에, 실제로는 소거 위상차 Th를 어느 쪽의 기입 불량도 발생하지 않는 값으로 설정하는 것이 바람직한 것을 알았다.

또한 상세한 검토의 결과, 이 최적의 소거 위상차 Th는 서브필드의 점등률이 높아질수록 길어지는 것도 밝혀졌다.

도 8(c)는, 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va와 점등률의 관계를 모식적으로 도시하는 도면이다. 가로축이 점등률을, 세로축이 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va를 나타내고 있다. 도면에 도시하는 바와 같이, 점등률이 높아지면, 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아진다. 따라서, 점등률이 높게 되더라도 주사 펄스 전압 Va가 일정한 경우에는 기입 방전의 발생이 늦는 경향이 있다. 이것은, 점등률이 높아지면 방전 전류가 증가하고, 그것에 따르는 전압 강하가 커져 방전 셀에 인가되는 실효적인 전압이 저하하고, 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va가 높아진다고 생각할 수 있다. 따라서, 주사 펄스 전압 Va가 일정한 경우에는 방전 셀에 인가되는 실효적인 전압이 저하해 버려, 기입 방전의 발생이 지연되는 것으로 생각된다.

그리고, 기입 방전이 지연되면 소거 방전을 발생시키는 세폭 형상의 전위차의 폭이 등가적으로 좁아진, 즉 소거 위상차 Th가 줄어든 것과 동일한 방전으로 된다.

도 9는, 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va와 소거 위상차 Th 및 점등률의 관계를 모식적으로 도시하는 도면이다. 도 9에 도시하는 바와 같이, 소거 위상차 Th가 작아질수록 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 높아지고, 점등률이 높아질수록, 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압 Va는 더 높아진다. 따라서, 점등률이 높은 서브필드에서는 점등률이 낮은 서브필드와 비교하여 최적의 소거 위상차 Th는 길어진다.

그래서, 본 실시예 1에 있어서는, 점등률이 작은 경우에는 소거 위상차 Th를 상술한 소정의 값으로 제어하고, 점등률이 커짐에 따라 소거 위상차 Th를 길게 하여 실질적인 세폭 펄스폭을 적정하게 한다. 이에 따라, 점등률에 의존하지 않고 항상 적정한 소거 위상차 Th로 유지할 수 있어, 적정한 구동을 할 수 있다.

또한, 본 실시예 1에서는, 최후의 유지 펄스와 그 직전의 유지 펄스 사이에 접지 기간 Th3을 두는 것에 의해, 크로스토크의 발생을 저감하고 있다.

일반적으로, 유지 펄스 전압 Vs가 적정 범위로부터 벗어나 높아진 경우에 크로스토크가 발생하는 것이 알려져 있다. 이것은, 유지 펄스 전압 Vs가 적정 범위보다 지나치게 높아지면, 유지 방전 그 자체가 강하게 발생하기 때문에 인접하는 방전 셀에 강한 영향을 미치고, 기입 동작이 행하여지지 않은 방전 셀에 있어서도 인접하는 방전 셀로부터의 영향에 의해 방전이 발생해 버리는 것이 원인이라고 생각되고 있다.

그래서, 본 발명자는 크로스토크를 억제하기 위한 적정한 유지 펄스 전압 범 위를 조사하기 위한 실험을 했다. 또한, 이 실험에서는, 합쳐서 접지 기간 Th3을 마련하고, 또한 접지 기간 Th3의 시간을 바꾼 경우에 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs가 어떻게 변화될 지도 조사했다. 그 실험 결과를 도 10에 나타낸다.

도 10은, 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs와 접지 기간 Th3의 관계를 모식적으로 도시하는 도면이다. 가로축이 접지 기간 Th3을, 세로축이 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs를 나타내고 있다. 본 발명자는, 이 실험에서, 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs를 조사하고, 또한, 크로스토크가 발생하는 유지 펄스 전압 Vs의 하한값(도 10에 있어서, 「크로스토크 발생 전압」으로 나타냄)을 조사했다.

그 결과, 이하의 것이 분명해졌다. 도 10에 도시하는 바와 같이, 실험에서, 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs는 접지 기간 Th3의 영향을 거의 받지 않고 일정한 것이 분명해졌다. 한편, 접지 기간 Th3을 크게 하는 것으로 크로스토크 발생 전압은 높아진다. 그리고, 접지 기간 Th3을 크게 하는 것으로 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs와 크로스토크 발생 전압과의 차가 커지는 것도 알았다. 크로스토크 발생 전압이 높아지면, 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압 Vs에 대하여 크로스토크 발생 전압이 높아진 만큼 크로스토크가 발생하기 어렵게 된다. 접지 기간 Th3을 마련함으로써 크로스토크의 발생을 저감할 수 있기 때문이다.

또한 이하의 것이 분명해졌다. 접지 기간 Th를 약 500nsec로 한 경우의 크로스토크 발생 전압이, 접지 기간 Th가 0nsec일 때의 크로스토크 발생 전압보다 약 8(V) 높아, 충분한 크로스토크의 저감 효과를 얻을 수 있었다. 또한, 도 10에는 나타내지 않지만, 점등률이 낮은 경우보다 점등률이 높은 경우 쪽이 보다 높은 크로스토크의 저감 효과를 얻을 수 있는 것도 알았다. 이것은, 점등률이 높으면 유지 방전이 발생하는 방전 셀의 비율이 많아지는 것이 원인이라고 생각된다.

그런데, 설치 기간 TH3이 길어지면 유지 펄스가 줄어, 다계조의 표시가 곤란하게 된다. 그래서, 이들 실험 결과를 근거로 하고, 또한 접지 기간 Th3을 마련함으로써 유지 기간이 연장하는 것을 최저한으로 억제하기 위해서, 본 실시예 1에서는, 점등률이 비교적 높은 44% 이상의 경우만 500nsec의 접지 기간 Th3을 마련하는 구성으로 하고 있다. 이에 따라, 유지 기간이 연장하는 것을 최저한으로 억제하여 높은 크로스토크 저감 효과를 얻을 수 있다.

이상 설명한 바와 같이, 본 실시예 1에서는, 방전 셀의 점등률이 높을 때의 소거 위상차 Th가, 방전 셀의 점등률이 낮을 때의 소거 위상차 Th보다 길어지도록 제어하고 있다. 이러한 제어로 하는 것에 의해, 주사 펄스 전압 Va나 데이터 펄스 전압을 높게 하지 않고, 안정한 기입 방전의 발생을 실현하고 있다.

또한, 본 실시예 1에서는, 상술한 바와 같이, 비교적 휘도 가중치가 큰 서브필드에 있어서 점등률이 비교적 높은 경우만 접지 기간 Th3을 발생시키는 구성으로 하고 있다. 이에 따라, 유지 기간이 연장하는 것을 최저한으로 억제하여 높은 크로스토크 저감 효과를 달성하고 있다.

또, 본 실시예 1에 있어서 예시한 각 기간 T1∼T10의 시간의 값은 일례로서, 본 발명은 이들 값에 한정되는 것이 아니라, 패널의 방전 특성 등에 따라 설정하는 것이 바람직하다.

또, 본 실시예 1에 있어서는, 제 1 SF의 초기화 기간에는 전체 셀 초기화 동작을 행하고, 제 2 SF의 초기화 기간에는 선택 초기화 동작을 행하는 것으로 하여 설명했지만, 본 발명은 이것에 한정하는 것이 아니고, 각각의 서브필드에 있어서 전체 셀 초기화, 선택 초기화 동작을 임의로 행하여도 좋다.

또한, 본 실시예 1에 있어서는, 1 필드를 10개의 서브필드(제 1 SF, 제 2 SF, …, 제 10 SF)로 분할하는 것으로 하여 설명했지만, 본 발명은 서브필드수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니다.

또한, 본 실시예 1에 있어서는, 소거 위상차 Th는, 점등률이 44% 미만에서 150nsec로, 점등률이 44% 이상에서 300nsec로 되도록 제어하고, 접지 기간 Th3은, 점등률이 44% 미만에서 0nsec로, 점등률이 44% 이상에서 500nsec로 되도록 제어하는 것으로 하여 설명했지만, 본 발명은 이것에 한정되는 것이 아니라, 예컨대 서브필드마다 적당한 점등률로 전환하더라도 좋고, 또는 점등률에 따라 소거 위상차 Th 또는 접지 기간 Th3이 실질적으로 연속적으로 변화되도록 제어하더라도 좋다. 이와 같이 제어함으로써, 소거 위상차 Th 또는 접지 기간 Th3의 변화가 표시 화상에 부여하는 영향도 연속적으로 변화되기 때문에, 화상 표시 품질도 향상한다.

또한, 서브필드의 휘도 가중치에 따라, 소거 위상차 Th 및 접지 기간 Th3의 한쪽, 또는 양쪽을 전환하더라도 좋다.

또한, 본 실시예 1에서는 베이스 전위를 접지 전위로 하는 구성을 설명했지만, AC형 패널은 방전 셀의 주위가 유전체에 둘러싸여 있고 각 전극의 구동 파형은 용량 결합적으로 방전 셀에 인가되기 때문에, 베이스 전위를 포함하는 각 구동 파형은 DC적으로 레벨 시프트되어 있더라도 좋다.

(실시예 2)

다음에, 본 발명의 실시예 2에 있어서의 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 설명한다.

도 1은, 본 발명의 실시예 2에 있어서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21) 상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(24)이 복수 형성되어 있다. 그리고 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25) 상에 보호층(26)이 형성되어 있다.

또한, 보호층(26)은, 방전 셀에 있어서의 방전 개시 전압을 낮추기 위해서, 패널의 재료로서 사용 실적이 있고, 네온(Ne) 및 크세논(Xe) 가스를 봉입한 경우에 2차 전자 방출 계수가 크고 내구성이 우수한 MgO를 주성분으로 하는 재료로 형성되어 있다.

배면판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 또한 그 위에 '井'자 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33) 상에는 적색(R), 녹색(G) 및 청 색(B)의 각 색으로 발광하는 형광체층(35)이 마련되어 있다.

이들 전면판(21)과 배면판(31)은, 미소한 방전 공간을 사이에 두고 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부가 유리 플리트 등의 봉착재에 의해 봉착되어 있다. 그리고 방전 공간에는, 예컨대 네온과 크세논의 혼합 가스가 방전 가스로서 봉입되어 있다. 그리고, 본 실시예 2에 있어서는, 휘도 향상을 위해 크세논 분압을 약 10%으로 한 방전 가스가 이용되고 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 구획되어 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되어 있다. 그리고 이들 방전 셀이 방전, 발광함으로써 화상이 표시된다.

또, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이라도 좋다. 또한, 방전 가스의 혼합 비율도 상술한 것에 한정되는 것은 아니고, 그 밖의 혼합 비율이더라도 좋다.

도 2는 본 발명의 실시예 2에 있어서의 패널(10)의 전극 배열도이다. 패널(10)에는, 행 방향으로 긴 n개의 주사 전극 SC1∼SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1∼SUn(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개의 데이터 전극 D1∼Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCi(i=1∼n) 및 유지 전극 SUi와 하나의 데이터 전극 Dj(j=1∼m)가 교차한 부분에 방전 셀이 형성되고, 방전 셀은 방전 공간내에 m×n개 형성되어 있다. 또, 도 1, 도 2에 나타낸 바와 같이, 주사 전극 SCi와 유지 전극 SUi는 서로 평행하게 쌍으로 되어 형성되어 있기 위해서, 주사 전극 SC1∼SCn과 유지 전극 SU1∼ SUn의 사이에 큰 전극간 용량 Cp이 존재한다.

다음에, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작에 대하여 설명한다. 본 실시예 2에 있어서의 플라즈마 디스플레이 장치는, 서브필드법, 즉 1 필드 기간을 복수의 서브필드로 분할하고, 서브필드마다 각 방전 셀의 발광·비발광을 제어함으로써 계조 표시를 행한다. 각각의 서브필드는, 초기화 기간, 기입 기간 및 유지 기간을 갖는다.

각 서브필드에 있어서, 초기화 기간에서는 초기화 방전을 발생하고, 계속되는 기입 방전에 필요한 벽 전하를 각 전극 상에 형성한다. 덧붙여, 방전 지연을 작게 하고 기입 방전을 안정하여 발생시키기 위한 프라이밍 입자(방전을 위한 기폭제=여기 입자)를 발생시킨다고 하는 기능을 가진다. 이 때의 초기화 동작에는, 모든 방전 셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작과, 하나 앞의 서브필드에서 유지 방전을 한 방전 셀에서 초기화 방전을 발생시키는 선택 초기화 동작이 있다.

기입 기간에서는, 후에 계속되는 유지 기간에 있어서 발광시켜야 할 방전 셀에서 선택적으로 기입 방전을 발생하여 벽 전하를 형성한다. 그리고 유지 기간에서는, 휘도 가중치에 비례한 수의 유지 펄스를 표시 전극쌍(24)에 교대로 인가하여, 기입 방전을 발생한 방전 셀에서 유지 방전을 발생시켜 발광시킨다. 이 때의 비례정수를 「휘도 배율」이라고 부른다.

또, 본 실시예 2에서는, 1 필드를 10개의 서브필드(제 1 SF, 제 2 SF, …, 제 10 SF)로 구성하고, 각 서브필드는 각각, 예컨대 (1, 2, 3, 6, 11, 18, 30, 44, 60, 80)의 휘도 가중치를 가지는 것으로 한다. 그리고, 제 1 SF의 초기화 기간에서는 전체 셀 초기화 동작을 행하고, 제 2 SF∼제 10 SF의 초기화 기간에서는 선택 초기화 동작을 행하는 것으로 한다. 그리고, 각 서브필드의 유지 기간에 있어서는, 각각의 서브필드의 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를 표시 전극쌍(24)의 각각에 인가한다.

그러나, 본 실시예 2는, 서브필드수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니라, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.

본 실시예 2에서는, 후술하는 누적 시간 계측 회로로 계측되는 패널(10)에 통전한 시간의 누적 시간에 따라, 유지 기간의 최후에 발생시키는 소거 방전의 발생의 타이밍을 제어하고 있다. 구체적으로는, 유지 기간의 최후의 유지 펄스 전압을 인가하는 타이밍을, 패널(10)의 통전 누적 시간이 소정의 시간을 넘은 후에는, 소정의 시간을 넘기 전보다 지연시키고 있다. 이에 따라, 고휘도화된 패널이더라도, 패널로의 통전 누적 시간에 관계없이, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고 안정한 기입 방전을 발생시키는 것을 실현하고 있다. 이하, 구동 전압 파형의 개요에 대하여 우선 설명하고, 계속해서, 누적 시간 계측 회로로 계측되는 통전 누적 시간이 소정의 시간 이하일 때와, 소정의 시간을 넘은 후의 구동 전압 파형의 차이에 대하여 설명한다.

도 11은 본 발명의 실시예 2에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형도이며, 도 12는 도 11의 부분 확대도이다. 도 11에는, 2개의 서브필 드의 구동 전압 파형, 즉 전체 셀 초기화 동작을 행하는 서브필드(이하, 「전체 셀 초기화 서브필드」라고 호칭함)와, 선택 초기화 동작을 행하는 서브필드(이하, 「선택 초기화 서브필드」라고 호칭함)를 나타내고 있지만, 다른 서브필드에 있어서의 구동 전압 파형도 거의 마찬가지이다. 또한, 도 12는 도 11의 파선으로 둘러싼 부분의 확대도이며, 유지 기간의 최후의 부분을 나타낸다.

우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.

제 1 SF의 초기화 기간 전반부에서는, 데이터 전극 D1∼Dm, 유지 전극 SU1∼SUn에 각각 0(V)을 인가하고, 주사 전극 SC1∼SCn에는, 유지 전극 SU1∼SUn에 대하여 방전 개시 전압 이하의 전압 Vi1로부터, 방전 개시 전압을 넘는 전압 Vi2를 향하여 완만히 상승하는 경사 파형 전압(이하, 「상승 램프 파형 전압」이라고 호칭함)을 인가한다.

이 상승 램프 파형 전압이 상승하는 사이에, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn, 데이터 전극 D1∼Dm과의 사이에서 각각 미약한 초기화 방전이 지속하여 일어난다. 그리고, 주사 전극 SC1∼SCn 상부에 부의 벽 전압이 축적되고, 또한, 데이터 전극 D1∼Dm 상부 및 유지 전극 SU1∼SUn 상부에는 정의 벽 전압이 축적된다. 여기서, 전극 상부의 벽 전압이란 전극을 덮는 유전체층 상, 보호층 상, 형광체층 상 등에 축적된 벽 전하에 의해 발생하는 전압을 나타낸다.

초기화 기간 후반부에서는, 유지 전극 SU1∼SUn에 정의 전압 Ve1을 인가하고, 데이터 전극 D1∼Dm에 0(V)를 인가하며, 주사 전극 SC1∼SCn에는, 유지 전극 SU1∼SUn에 대하여 방전 개시 전압 이하로 되는 전압 Vi3으로부터 방전 개시 전압 을 넘는 전압 Vi4를 향하여 완만히 하강하는 경사 파형 전압(이하, 「하강 램프 파형 전압」이라고 호칭함)을 인가한다. 이 사이에, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn, 데이터 전극 D1∼Dm과의 사이에서 각각 미약한 초기화 방전이 지속하여 일어난다. 그리고, 주사 전극 SC1∼SCn 상부의 부의 벽 전압 및 유지 전극 SU1∼SUn 상부의 정의 벽 전압이 약하게 되어, 데이터 전극 D1∼Dm 상부의 정의 벽 전압은 기입 동작에 적합한 값으로 조정된다. 이상에 의해, 모든 방전 셀에 대하여 초기화 방전을 행하는 전체 셀 초기화 동작이 종료한다.

계속되는 기입 기간에서는, 유지 전극 SU1∼SUn에 전압 Ve2를, 주사 전극 SC1∼SCn에 전압 Vc을 인가한다.

그리고, 1행째의 주사 전극 SC1에 부의 주사 펄스 전압 Va를 인가하고, 또한, 데이터 전극 D1∼Dm 중 1행째에 발광시켜야 할 방전 셀의 데이터 전극 Dk(k=1∼m)에 정의 기입 펄스 전압 Vd를 인가한다. 이 때 데이터 전극 Dk 상과 주사 전극 SC1 상과의 교차부의 전압차는, 외부 인가 전압의 차(Vd-Va)에 데이터 전극 Dk 상의 벽 전압과 주사 전극 SC1 상의 벽 전압의 차가 가산된 것으로 되어 방전 개시 전압을 초과한다. 이에 따라, 데이터 전극 Dk와 주사 전극 SC1 사이에 방전이 발생한다. 또한, 유지 전극 SU1∼SUn에 전압 Ve2를 인가하고 있기 때문에, 유지 전극 SU1 상과 주사 전극 SC1 상의 전압차는, 외부 인가 전압의 차인 (Ve2-Va)에 유지 전극 SU1 상의 벽 전압과 주사 전극 SC1 상의 벽 전압의 차가 가산된 것으로 된다. 이 때, 전압 Ve2를, 방전 개시 전압을 약간 하회하는 정도의 전압값으로 설정하는 것으로, 유지 전극 SU1과 주사 전극 SC1 사이를, 방전에는 이르지 않지만 방 전이 발생하기 쉬운 상태로 할 수 있다. 이에 따라, 데이터 전극 Dk와 주사 전극 SC1 사이에 발생하는 방전을 방아쇠(trigger)로 하여, 데이터 전극 Dk와 교차하는 영역에 있는 유지 전극 SU1과 주사 전극 SC1 사이에 방전을 발생시킬 수 있다. 이렇게 해서, 발광시켜야 할 방전 셀에 기입 방전이 일어나, 주사 전극 SC1 상에 정의 벽 전압이 축적되고, 유지 전극 SU1 상에 부의 벽 전압이 축적되고, 데이터 전극 Dk 상에도 부의 벽 전압이 축적된다.

이렇게 하여, 1행째에 발광시켜야 할 방전 셀에서 기입 방전을 일으켜 각 전극 상에 벽 전압을 축적하는 기입 동작이 행해진다. 한편, 기입 펄스 전압 Vd를 인가하지 않은 데이터 전극 D1∼Dm과 주사 전극 SC1과의 교차부의 전압은 방전 개시 전압을 넘지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n 행째의 방전 셀에 이를 때까지 행하rh, 기입 기간이 종료한다.

계속되는 유지 기간에서는, 우선 주사 전극 SC1∼SCn에 정의 유지 펄스 전압 Vs를 인가하고, 또한 유지 전극 SU1∼SUn에 베이스 전위로 되는 접지 전위, 즉 0(V)을 인가한다. 그러면 기입 방전을 일으킨 방전 셀에서는, 주사 전극 SCi 상과 유지 전극 SUi 상의 전압차가 유지 펄스 전압 Vs에 주사 전극 SCi 상의 벽 전압과 유지 전극 SUi 상의 벽 전압의 차가 가산된 것으로 되어 방전 개시 전압을 초과한다.

그리고, 주사 전극 SCi와 유지 전극 SUi 사이에 유지 방전이 일어나고, 이 때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극 SCi 상에 부의 벽 전압이 축적되고, 유지 전극 SUi 상에 정의 벽 전압이 축적된다. 또한 데 이터 전극 Dk 상에도 정의 벽 전압이 축적된다. 기입 기간에 있어서 기입 방전이 일어나지 않은 방전 셀에서는 유지 방전은 발생하지 않고, 초기화 기간의 종료시의 벽 전압이 유지된다.

계속해서, 주사 전극 SC1∼SCn에는 베이스 전위로 되는 0(V)를, 유지 전극 SU1∼SUn에는 유지 펄스 전압 Vs를 각각 인가한다. 그러면, 유지 방전을 일으킨 방전 셀에서는, 유지 전극 SUi 상과 주사 전극 SCi 상과의 전압차가 방전 개시 전압을 넘기 때문에 다시 유지 전극 SUi와 주사 전극 SCi 사이에 유지 방전이 일어나, 유지 전극 SUi 상에 부의 벽 전압이 축적되어 주사 전극 SCi 상에 정의 벽 전압이 축적된다. 이후 마찬가지로, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn에 교대로 휘도 가중치에 휘도 배율을 곱한 수의 유지 펄스를 인가하고, 표시 전극쌍(24)의 전극 사이에 전위차를 부여하는 것에 의해, 기입 기간에 있어서 기입 방전을 일으킨 방전 셀에서 유지 방전이 계속하여 행해진다.

그리고, 도 12에도 도시하는 바와 같이, 유지 기간의 최후에는 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn 사이에 이른바 세폭 펄스 형상의 전압차를 인가하여, 데이터 전극 Dk 상의 정의 벽 전압을 남긴 채로, 주사 전극 SCi 및 유지 전극 SUi 상의 벽 전압을 조정하고 있다.

구체적으로는, 유지 전극 SU1∼SUn을 일단 베이스 전위로 되는 0(V)로 되돌린 후, 유지 전극 SU1∼SUn과 주사 전극 SC1∼SCn을 모두 0(V)로 유지하는 기간(이하, 「접지 기간 ThG」라고 호칭함)을 두고, 주사 전극 SC1∼SCn에 유지 펄스 전압 Vs를 인가한다.

그러면, 유지 방전을 일으킨 방전 셀의 유지 전극 SUi와 주사 전극 SCi 사이에서 유지 방전이 일어난다. 그리고 이 방전이 수속하기 전, 즉 방전으로 발생한 하전 입자가 방전 공간내에 충분히 잔류하고 있는 사이에, 유지 전극 SU1∼SUn에 전압 Ve1을 인가한다. 이에 따라 유지 전극 SUi와 주사 전극 SCi 사이의 전압차가 (Vs-Ve1)의 정도까지 약해진다. 그러면, 데이터 전극 Dk 상의 정의 벽 전하를 남긴 채로, 주사 전극 SC1∼SCn 상과 유지 전극 SU1∼SUn 상 사이의 벽 전압은 각각의 전극에 인가한 전압의 차 (Vs-Ve1)의 정도까지 약하게 된다. 이하, 이 방전을 「소거 방전」이라고 호칭한다. 또한, 소거 방전을 발생시키기 위해 표시 전극쌍(24)의 전극간, 즉 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn의 사이에 인가하는 전위차는, 폭이 좁은 세폭 펄스 형상의 전위차이다.

이와 같이, 최후의 유지 방전, 즉 소거 방전을 발생시키기 위한 전압 Vs를 주사 전극 SC1∼SCn에 인가한 후, 소정의 시간 간격(이하, 「소거 위상차 Th1」이라고 호칭함)의 후, 표시 전극쌍(24)의 전극간의 전위차를 완화하기 위한 전압 Ve1을 유지 전극 SU1∼SUn에 인가한다. 이렇게 해서 제 1 SF의 유지 기간에 있어서의 유지 동작이 종료한다.

여기서, 본 실시예 2에 있어서는, 후술하는 누적 시간 계측 회로가 계측하는 패널(10)의 통전 누적 시간에 따라, 유지 기간의 최후에 발생시키는 소거 방전의 발생의 타이밍을 제어하고 있다. 구체적으로는, 소거 방전의 발생의 타이밍을 제어하기 위해서, 도 12에도 도시하는 바와 같이, 유지 기간의 최후에 주사 전극 SC1∼SCn에 유지 펄스 전압을 인가하기 직전에 표시 전극쌍(24)을 함께 베이스 전위인 접지 전위로 유지하는 접지 기간 ThG를 마련하고, 그 접지 기간 ThG의 길이를 누적 시간 계측 회로가 계측하는 패널(10)의 통전 누적 시간에 따라 변경하고 있다. 이 구성의 상세에 대해서는 후술한다. 이에 따라, 고휘도화된 패널이더라도, 패널로의 통전 누적 시간에 관계없이, 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고 안정한 기입 방전을 발생시키는 것을 실현하고 있다.

다음에, 선택 초기화 서브필드인 제 2 SF의 동작에 대하여 설명한다.

제 2 SF의 선택 초기화 기간에서는, 유지 전극 SU1∼SUn에 전압 Ve1을, 데이터 전극 D1∼Dm에 0(V)를 각각 인가한 채로, 주사 전극 SC1∼SCn에 전압 Vi3'로부터 전압 Vi4를 향하여 완만히 하강하는 하강 램프 파형 전압을 인가한다.

그러면 앞의 서브필드의 유지 기간에서 유지 방전을 일으킨 방전 셀에서는 미약한 초기화 방전이 발생하고, 주사 전극 SCi 상 및 유지 전극 SUi 상의 벽 전압이 약하게 된다. 또한 데이터 전극 Dk에 대해서는, 직전의 유지 방전에 의해 데이터 전극 Dk 상에 충분한 정의 벽 전압이 축적되어 있기 때문에, 이 벽 전압의 과잉 부분이 방전되어, 기입 동작에 적합한 벽 전압으로 조정된다.

한편, 앞의 서브필드에서 유지 방전을 일으키지 않은 방전 셀에 대해서는 방전하는 경우는 없고, 앞의 서브필드의 초기화 기간 종료시의 벽 전하가 그대로 유지된다. 이와 같이 선택 초기화 동작은, 직전의 서브필드의 유지 기간에서 유지 동작을 한 방전 셀에 대하여 선택적으로 초기화 방전을 행하는 초기화 동작이다.

계속되는 기입 기간의 동작은 전체 셀 초기화 서브필드의 기입 기간의 동작과 마찬가지기 때문에 설명을 생략한다. 계속되는 유지 기간의 동작도 유지 펄스 의 수를 제외하고 마찬가지이다. 또한, 제 3 SF∼제 10 SF에서, 초기화 기간의 동작은 제 2 SF와 동일한 선택 초기화 동작이며, 기입 기간의 기입 동작도 제 2 SF와 마찬가지이며, 유지 기간의 동작도 유지 펄스의 수를 제외하고 마찬가지이다.

다음에, 누적 시간 계측 회로로 계측되는 통전 누적 시간이, 소정의 시간 이하일 때와, 소정의 시간을 넘은 후의 구동 전압 파형의 차이에 대하여, 도 13을 이용하여 설명한다.

도 13은 본 발명의 실시예 2에 있어서의 패널의 통전 누적 시간과 접지 기간 ThG의 관계를 도시하는 도면이다.

본 실시예 2에서는, 상술한 바와 같이, 후술하는 누적 시간 계측 회로에 의해 계측되는 패널(10)의 통전 누적 시간이 소정의 시간 이하인지 여부에 따라, 접지 기간 ThG를 2개의 다른 길이로 전환하여 발생시키는 구성으로 하고 있다.

구체적으로는, 누적 시간 계측 회로에 있어서 패널(10)의 통전 누적 시간을 소정의 시간 이하(본 실시예 2에서는, 500 시간 이하)라고 판정한 경우에는, 접지 기간 ThG를 0nsec로 하고, 패널(10)의 통전 누적 시간이 소정의 시간을 넘었다(본 실시예 2에서는, 500 시간 초과)고 판정한 경우에는, 접지 기간 ThG를 500nsec로 한다.

이와 같이, 본 실시예 2에서는, 패널(10)의 통전 누적 시간이 소정의 시간을 넘은 후에는, 넘기 전보다, 접지 기간 ThG의 길이를 연장하여 발생시키는 구성으로 하는 것에 의해, 안정한 기입 방전을 실현하고 있다. 이것은 다음과 같은 이유에 의한다.

방전 특성은 패널(10)의 통전 누적 시간에 의존하여 변화하고, 방전 지연(방전을 발생시키기 위한 전압을 방전 셀에 인가하고 나서 실제로 방전이 발생하기까지의 시간 지연인 것)이나, 암(暗) 전류(방전과는 관계없이 방전 셀내에 발생하는 전류인 것)와 같은 방전을 불안정하게 하는 요소도 패널(10)의 통전 누적 시간에 의존하여 변화된다. 따라서, 안정한 기입 방전을 발생시키기 위해 필요한 인가 전압도 패널(10)의 통전 누적 시간에 의존하여 변화된다.

도 14는, 본 발명의 실시예 2에 있어서의 패널의 통전 누적 시간과 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd의 관계를 도시하는 도면이다. 도 14에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd를 나타내고, 가로축은 패널(10)의 통전 누적 시간을 나타낸다.

이 도 14에 도시하는 바와 같이, 패널(10)의 통전 누적 시간이 길어짐에 따라, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 높아진다. 예컨대, 통전 누적 시간이 약 0 시간인 초기 상태에서는, 필요한 기입 펄스 전압 Vd는 약 60(V)인 데 비하여, 통전 누적 시간이 약 500 시간이 되면, 필요한 기입 펄스 전압 Vd는 약 73(V)로, 약 13(V)도 상승한다. 또한, 통전 누적 시간이 약 1000 시간에 달하고 난 이후는, 필요한 기입 펄스 전압 Vd는 약 75(V)로 되어, 거의 변화가 없어진다.

한편, 세폭 펄스에 의한 소거 방전은, 상술한 바와 같이, 방전으로 발생한 하전 입자가 방전 공간내에 충분히 잔류하고 있는 사이에 방전 공간내의 전계를 변화시키고, 이 변화된 전계를 완화하도록 하전 입자를 재배치시켜 벽 전하를 형성함 으로써 소망의 벽 전하를 형성하는 것이다. 그리고, 이 소거 방전의 방전 강도는, 접지 기간 ThG에 따라 변화하는 것을 알고 있다. 이것은, 소거 방전의 직전의 유지 방전으로 형성되는 벽 전하의 상태가 접지 기간 ThG의 길이에 따라 변화되기 때문이라고 생각된다. 그리고, 접지 기간 ThG의 길이에 따라, 계속되는 기입 방전에 필요한 인가 전압도 변화하는 것이 확인되고 있고, 이들 사이에는, 다음에 나타내는 것과 같은 관계가 있다.

도 15는, 본 발명의 실시예 2에 있어서의 접지 기간 ThG와 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd의 관계를 도시하는 도면이다. 도 15에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd를 나타내고, 가로축은 접지 기간 ThG를 나타낸다.

이 도 15에 도시하는 바와 같이, 접지 기간 ThG의 길이에 따라 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd도 변화하고, 접지 기간 ThG를 길게 하면, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 낮아진다. 예컨대, 접지 기간 ThG가 약 0nsec일 때에는 기입에 필요한 기입 펄스 전압 Vd가 약 74(V)인 데 비하여, 접지 기간 ThG를 약 500nsec로 하면 필요한 기입 펄스 전압 Vd는 약 68(V)로 되어, 약 6(V) 낮아진다.

이와 같이, 통전 누적 시간이 길어지면, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 높아지지만, 한편, 접지 기간 ThG의 길이를 길게 하는 것으로, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd는 낮아지는 것이 확인되었다. 즉, 통전 누적 시간에 따라 접지 기간 ThG의 길이를 변 경하는 것으로, 통전 누적 시간이 길어지는 것에 따라 발생하는 기입에 필요한 기입 펄스 전압 Vd의 상승분을 보충할 수 있어, 필요한 기입 펄스 전압 Vd를 높이지 않고, 안정한 기입 방전을 발생시킬 수 있다.

그래서, 본 실시예 2에서는, 후술하는 누적 시간 계측 회로에 의해 패널(10)의 통전 누적 시간을 계측하고, 도 13에 도시하는 바와 같이, 통전 누적 시간이 소정의 시간 이하(본 실시예 2에서는, 500 시간 이하)일 때에는, 접지 기간 ThG를 약0nsec로 하고, 통전 누적 시간이 소정의 시간을 넘고 난 이후(본 실시예 2에서는, 500 시간 초과)는, 접지 기간 ThG를 약 500nsec로 하여 발생시키는 구성으로 한다. 이에 따라, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압 Vd를 높게 하지 않고, 안정한 기입을 실현하는 것이 가능해진다.

또, 접지 기간 ThG를 길게 하면, 기입 펄스 전압 Vd일 때와는 반대로, 기입에 필요한 전압 Ve2의 전압값은 커져 버리는 것이 확인되었다.

도 16은, 본 발명의 실시예 2에 있어서의 접지 기간 ThG와 안정한 기입 방전을 발생시키기 위해 필요한 전압 Ve2의 관계를 도시하는 도면이다. 도 16에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 전압 Ve2를 나타내고, 가로축은 접지 기간 ThG를 나타낸다. 이 도 16에 도시하는 바와 같이, 접지 기간 ThG의 길이에 따라 안정한 기입 방전을 발생시키기 위해 필요한 전압 Ve2도 변화하고, 예컨대, 접지 기간 ThG가 약 0nsec일 때에는 기입에 필요한 전압 Ve2는 약 156(V)인 데 비하여, 접지 기간 ThG를 약 500nsec로 하면 필요한 전압 Ve2는 약 158(V)로 되어, 약 2(V) 높아진다.

그러나, 한편, 통전 누적 시간이 길어지면, 기입 펄스 전압 Vd의 때와는 반대로, 기입에 필요한 전압 Ve2의 전압값은 작아지는 것도 확인되었다.

도 17은, 본 발명의 실시예 2에 있어서의 패널의 통전 누적 시간과 안정한 기입 방전을 발생시키기 위해 필요한 전압 Ve2의 관계를 도시하는 도면이다. 도 17에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 전압 Ve2를 나타내고, 가로축은 패널(10)의 통전 누적 시간을 나타낸다. 이 도 17에 도시하는 바와 같이, 패널(10)의 통전 누적 시간이 길어짐에 따라, 안정한 기입 방전을 발생시키기 위해 필요한 전압 Ve2는 낮아지고, 예컨대, 통전 누적 시간이 약 0 시간인 초기 상태에서는, 필요한 전압 Ve2는 약 152(V)인 데 비하여, 통전 누적 시간이 약 500 시간이 되면, 필요한 전압 Ve2는 약 140(V)로, 약 12(V) 낮아진다.

즉, 전압 Ve2에 관해서는, 통전 누적 시간이 소정의 시간 이하일 때에는 접지 기간 ThG의 길이를 될 수 있는 한 짧게 한 쪽이 바람직하고, 통전 누적 시간이 소정의 시간을 넘은 후에는 접지 기간 ThG의 길이를 연장하더라도 특히 문제로 되지는 않는다는 것이 확인되었다.

또한, 접지 기간 ThG가 지나치게 길어지면, 소거 방전이 불충분해져, 전계를 완화하기 위한 하전 입자가 부족하여 소망의 벽 전하를 형성할 수 없고, 본래 기입 방전을 발생시키고자 할 때 벽 전압이 부족하여 기입 방전이 발생하지 않는다고 하는 기입 불량이 발생하는 것도 확인되었다. 따라서, 본 실시예 2에서는, 이러한 것을 고려하여, 접지 기간 ThG의 전환을 0nsec와 500nsec로 행하는 구성으로 했다.

또, 이들 실험은 표시 전극쌍수 1080개인 50인치의 패널을 사용하여 행하고 있고, 상술한 수치는 그 패널에 근거하는 것으로서, 본 실시예 2는 전혀 이들 수치에 한정되는 것이 아니다.

다음에, 본 실시예 2에 있어서의 플라즈마 디스플레이 장치의 구성에 대하여 설명한다.

도 18은 본 발명의 실시예 2에 있어서의 플라즈마 디스플레이 장치의 회로 블럭도이다. 플라즈마 디스플레이 장치(2)는, 패널(10), 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 타이밍 발생 회로(45), 누적 시간 계측 회로(48) 및 각 회로 블럭에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.

화상 신호 처리 회로(41)는, 입력된 화상 신호 sig를 서브필드마다의 발광·비발광을 나타내는 화상 데이터로 변환한다. 데이터 전극 구동 회로(42)는 서브필드마다의 화상 데이터를 각 데이터 전극 D1∼Dm에 대응하는 신호로 변환하여 각 데이터 전극 D1∼Dm을 구동한다.

누적 시간 계측 회로(48)는, 패널(10)로의 통전 기간 동안, 단위 시간마다 수치가 일정량 증가하는 적산 기능을 갖는 일반적으로 알려진 타이머(81)를 갖는다. 타이머(81)에서는, 그 계측 시간이 리세트되지 않고 누적되고, 이에 따라, 패널(10)의 통전 시간의 누적 시간을 계측할 수 있다. 그리고, 누적 시간 계측 회로(48)는, 타이머(81)로 계측한 패널(10)의 통전 누적 시간을 미리 정한 임계값과 비교하여 패널(10)의 통전 누적 시간이 소정의 시간을 넘었는지 여부를 판정하고, 그 판정의 결과를 나타내는 신호를 타이밍 발생 회로(45)에 출력한다.

또, 본 실시예 2에서는, 이 임계값을 500 시간으로 설정하고 있지만, 이 수치에 전혀 한정되는 것이 아니라, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 근거하여 최적의 값으로 설정하는 것이 바람직하다.

타이밍 발생 회로(45)는 수평 동기 신호 H, 수직 동기 신호 V 및 누적 시간 계측 회로(48)가 계측한 패널(10)의 통전 누적 시간을 바탕으로 하여 각 회로 블럭의 동작을 제어하는 각종 타이밍 신호를 발생하고, 각각의 회로 블럭으로 공급한다. 그리고, 상술한 바와 같이, 본 실시예 2에 있어서는, 접지 기간 ThG를, 통전 누적 시간에 근거하여 제어하고 있고, 그것에 따른 타이밍 신호를 유지 전극 구동 회로(44)에 출력한다. 이에 따라, 기입 동작을 안정시키는 제어를 행한다.

주사 전극 구동 회로(43)는, 초기화 기간에 있어서 주사 전극 SC1∼SCn에 인가하는 초기화 파형 전압을 발생하기 위한 초기화 파형 발생 회로(도시하지 않음), 유지 기간에 있어서 주사 전극 SC1∼SCn에 인가하는 유지 펄스 전압을 발생하기 위한 유지 펄스 발생 회로(50), 기입 기간에 있어서 주사 전극 SC1∼SCn에 인가하는 주사 펄스 전압을 발생하기 위한 주사 펄스 발생 회로(도시하지 않음)를 갖고, 타이밍 신호에 근거하여 각 주사 전극 SC1∼SCn을 각각 구동한다. 유지 전극 구동 회로(44)는, 유지 펄스 발생 회로(60) 및 전압 Ve1, 전압 Ve2를 발생하기 위한 회로를 구비하고, 타이밍 신호에 근거하여 유지 전극 SU1∼SUn을 구동한다.

다음에, 유지 펄스 발생 회로(50, 60)의 상세와 그 동작에 대하여 설명한다.

도 19는 본 발명의 실시예 2에 있어서의 유지 펄스 발생 회로(50, 60)의 회로도이다. 또, 도 19에는 패널(10)의 전극간 용량을 Cp로서 나타내고, 주사 펄스 및 초기화 전압 파형을 발생시키는 회로는 생략하고 있다.

유지 펄스 발생 회로(50)는, 전력 회수 회로(56)와 클램프 회로(57)를 구비하고 있고, 전력 회수 회로(56) 및 클램프 회로(57)는, 주사 펄스 발생 회로(유지 기간 동안은 단락 상태로 되기 때문에 도시하지 않음)를 거쳐 패널(10)의 전극간 용량 Cp의 일단인 주사 전극 SC1∼SCn에 접속되어 있다.

전력 회수 회로(56)는, 전력 회수용의 콘덴서 C10, 스위칭 소자 Q11, Q12, 역류 방지용의 다이오드 D11, D12, 공진용의 인덕터 L10을 갖고 있다. 그리고, 전극간 용량 Cp와 인덕터 L10을 LC 공진시켜 유지 펄스의 상승 및 하강을 한다. 이와 같이, 전력 회수 회로(56)는 전원으로부터 전력을 공급시키지 않고 LC 공진에 의해 주사 전극 SC1∼SCn의 구동을 행하기 때문에, 이상적으로는 소비 전력이 0으로 된다. 또, 전력 회수용의 콘덴서 C10은 전극간 용량 Cp에 비해 충분히 큰 용량을 갖고, 전력 회수 회로(56)의 전원으로서 작용하도록, 전압값 Vs의 절반인 약 Vs/2로 충전되어 있다.

클램프 회로(57)는, 주사 전극 SC1∼SCn을 전압 VS로 클램프하기 위한 스위칭 소자 Q13, 주사 전극 SC1∼SCn을 0(V)로 클램프하기 위한 스위칭 소자 Q14를 갖고 있다. 그리고, 스위칭 소자 Q13을 거쳐서 주사 전극 SC1∼SCn을 전원 VS에 접속하여 전압 Vs로 클램프하고, 스위칭 소자 Q14를 거쳐 주사 전극 SC1∼SCn을 접지하여 0(V)로 클램프한다. 따라서, 전압 클램프 회로(57)에 의한 전압 인가시의 임피던스는 작고, 강한 유지 방전에 의한 큰 방전 전류를 안정하여 흘릴 수 있다.

그리고, 유지 펄스 발생 회로(50)는, 타이밍 발생 회로(45)로부터 출력되는 타이밍 신호에 의해 스위칭 소자 Q11, Q12, Q13, Q14의 도통과 차단을 전환하는 것에 따라 전력 회수 회로(56)와 전압 클램프 회로(57)를 동작시켜, 유지 펄스 전압 Vs를 발생시킨다. 이 상세에 대해서는 후술한다. 또, 이들 스위칭 소자는, MOSFET이나 IGBT 등의 일반적으로 알려진 소자를 이용하여 구성할 수 있다.

유지 펄스 발생 회로(60)는, 전력 회수용의 콘덴서 C20, 스위칭 소자 Q21, Q22, 역류 방지용의 다이오드 D21, D22, 공진용의 인덕터 L20을 갖는 전력 회수 회로(61)와, 유지 전극 SU1∼SUn을 전압 VS로 클램프하기 위한 스위칭 소자 Q23 및 유지 전극 SU1∼SUn을 접지 전위로 클램프하기 위한 스위칭 소자 Q24를 갖는 클램프 회로(62)를 구비하고, 패널(10)의 전극간 용량 Cp의 일단인 유지 전극 SU1∼SUn에 접속되어 있다. 또, 유지 펄스 발생 회로(60)의 동작은 유지 펄스 발생 회로(50)와 마찬가지기 때문에 설명을 생략한다.

또한, 도 19에는, 전압 Ve1을 발생하는 전원 VE1, 전압 Ve1을 유지 전극 SU1∼SUn에 인가하기 위한 스위칭 소자 Q26, Q27, 전압 ΔVe를 발생하는 전원 ΔVE, 역류 방지용의 다이오드 D30, 콘덴서 C30, 전압 Ve1에 전압 ΔVe를 축적하여 전압 Ve2로 하기 위한 스위칭 소자 Q28, Q29를 나타내고 있다. 예컨대, 도 11에 나타낸 전압 Ve1을 인가하는 타이밍에서는, 스위칭 소자 Q26, Q27을 도통시켜 유지 전극 SU1∼SUn에 다이오드 D30, 스위칭 소자 Q26, Q27을 거쳐 정의 전압 Ve1을 인가한다. 또, 이 때 스위칭 소자 Q28을 도통시켜, 콘덴서 C30의 전압이 전압 Ve1이 되도록 충전해 놓는다. 또한, 도 11에 나타낸 전압 Ve2를 인가하는 타이밍에서는, 스위칭 소자 Q26, Q27은 도통시킨 채로, 스위칭 소자 Q28을 차단시키고, 또한 스위 칭 소자 Q29를 도통시켜 콘덴서 C30의 전압에 전압 ΔVe를 중첩하고, 유지 전극 SU1∼SUn에 전압 Ve1+ΔVe, 즉 전압 Ve2를 인가한다. 이 때, 역류 방지용의 다이오드 D30의 동작에 의해, 콘덴서 C30으로부터 전원 VE1로의 전류는 차단된다.

또, 전압 Ve1, 전압 Ve2를 인가하는 회로에 대해서는, 도 19에 나타낸 회로에 한정되는 것이 아니라, 예컨대, 전압 Ve1을 발생시키는 전원과 전압 Ve2를 발생시키는 전원과 각각의 전압을 유지 전극 SU1∼SUn에 인가하기 위한 복수의 스위칭 소자를 이용하여, 각각의 전압을 필요한 타이밍에서 유지 전극 SU1∼SUn 인가하는 구성으로 할 수도 있다.

또, 전력 회수 회로(56)의 인덕터 L10과 패널(10)의 전극간 용량 Cp의 LC 공진의 주기, 및 전력 회수 회로(61)의 인덕터 L20과 동 전극간 용량 Cp의 LC 공진의 주기(이하, 「공진 주기」라고 기재함)는, 인덕터 L10, L20의 인덕턴스를 각각 L이라고 하면, 계산식「2π√(LCp)」에 의해 구할 수 있다. 그리고, 본 실시예 2에서는, 전력 회수 회로(56, 61)에 있어서의 공진 주기가 약 1100nsec로 되도록 인덕터 L10, L20을 설정하고 있지만, 이 수치는 실시예 2에 있어서의 일례에 지나지 않고, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰 최적의 값으로 설정하면 좋다.

다음에, 유지 기간에 있어서의 구동 전압 파형의 상세에 대하여 설명한다.

도 20은, 본 발명의 실시예 2에 있어서의 유지 펄스 발생 회로(50, 60)의 동작을 설명하기 위한 타이밍차트이며, 도 11의 파선으로 둘러싼 부분의 상세한 타이 밍차트이다. 우선 유지 펄스의 1주기를 T1∼T6으로 나타낸 6개의 기간으로 분할하고, 각각의 기간에 대하여 설명한다.

또, 이하의 설명에 있어서 스위칭 소자를 도통시키는 동작을 온, 차단시키는 동작을 오프로 표기하고, 도면에는 스위칭 소자를 온시키는 신호를 「ON」, 오프시키는 신호를 「OFF」라고 표기한다.

(기간 T1)

시각 t1에서 스위칭 소자 Q12를 온으로 한다. 그러면 주사 전극 SC1∼SCn 측의 전하는 인덕터 L10, 다이오드 D12, 스위칭 소자 Q12를 통해 콘덴서 C10에 흐르기 시작하고, 주사 전극 SC1∼SCn의 전압이 하강하기 시작한다. 인덕터 L10과 전극간 용량 Cp는 공진 회로를 형성하고 있기 때문에, 공진 주기의 1/2의 시간 경과 후의 시각 t2에 있어서 주사 전극 SC1∼SCn의 전압은 0(V) 부근까지 저하한다. 그러나 공진 회로의 저항 성분 등에 의한 전력 손실 때문에, 주사 전극 SC1∼SCn의 전압은 0(V)까지는 내려가지 않는다. 또, 그 동안, 스위칭 소자 Q24는 온으로 유지한다.

(기간 T2)

그리고 시각 t2에서 스위칭 소자 Q14를 온으로 한다. 그러면 주사 전극 SC1∼SCn은 스위칭 소자 Q14를 통해 직접 접지되기 때문에, 주사 전극 SC1∼SCn의 전압은 강제적으로 0(V)로 저하한다.

또한, 시각 t2에서 스위칭 소자 Q21을 온으로 한다. 그러면, 전력 회수용의 콘덴서 C20으로부터 스위칭 소자 Q21, 다이오드 D21, 인덕터 L20을 통해 전류가 흐 르기 시작하고, 유지 전극 SU1∼SUn의 전압이 올라가기 시작한다. 인덕터 L20과 전극간 용량 Cp는 공진 회로를 형성하고 있기 때문에, 공진 주기의 1/2의 시간 경과 후의 시각 t3에 있어서 유지 전극 SU1∼SUn의 전압은 Vs 부근까지 상승하지만, 공진 회로의 저항 성분 등에 의한 전력 손실 때문에, 유지 전극 SU1∼SUn의 전압은 Vs까지는 올라가지 않는다.

(기간 T3)

그리고 시각 t3에서 스위칭 소자 Q23을 온으로 한다. 그러면 유지 전극 SU1∼SUn은 스위칭 소자 Q23을 통해 직접 전원 VS에 접속되기 때문에, 유지 전극 SU1∼SUn의 전압은 강제적으로 Vs까지 상승한다. 그러면, 기입 방전을 일으킨 방전 셀에서는 주사 전극 SCi-유지 전극 SUi 사이의 전압이 방전 개시 전압을 넘어 유지 방전이 발생한다.

(기간 T4∼T6)

주사 전극 SC1∼SCn에 인가되는 유지 펄스와 유지 전극 SU1∼SUn에 인가되는 유지 펄스는 같은 파형이며, 기간 T4 내지 기간 T6까지의 동작은, 기간 T1부터 기간 T3까지의 동작을 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn을 교체하여 구동하는 동작과 같기 때문에 설명을 생략한다.

또, 스위칭 소자 Q12는 시각 t2 이후, 시각 t5까지 오프하면 좋고, 스위칭 소자 Q21은 시각 t3 이후, 시각 t4까지 오프하면 좋다. 또한, 스위칭 소자 Q22는 시각 t5 이후, 다음 시각 t2까지 오프하면 좋고, 스위칭 소자 Q11은 시각 t6 이후, 다음 시각 t1까지 오프하면 좋다. 또한, 유지 펄스 발생 회로(50, 60)의 출력 임 피던스를 낮추기 위해서, 스위칭 소자 Q24는 시각 t2 직전에, 스위칭 소자 Q13은 시각 t1 직전에 오프로 하는 것이 바람직하고, 스위칭 소자 Q14는 시각 t5 직전에, 스위칭 소자 Q23은 시각 t4 직전에 오프로 하는 것이 바람직하다.

유지 기간에 있어서는, 이상의 기간 T1∼T6의 동작을, 필요한 펄스수에 따라 반복한다. 이렇게 하여, 베이스 전위인 0(V)부터 유지 방전을 발생시키는 전위인 전압 Vs로 변위하는 유지 펄스 전압을, 표시 전극쌍(24)의 각각에 교대로 인가하여 방전 셀을 유지 방전시킨다.

다음에, 유지 기간의 최후의 소거 방전에 대하여, T7∼T11의 5개의 기간으로 나누어 상세히 설명한다.

(기간 T7)

이 기간은 유지 전극 SU1∼SUn에 인가된 유지 펄스의 하강이며, 기간 T4와 동일하다. 즉, 시각 t7 직전에 스위칭 소자 Q23을 오프로 하고 시각 t7에서 스위칭 소자 Q22를 온으로 하는 것에 의해, 유지 전극 SU1∼SUn 측의 전하는 인덕터 L20, 다이오드 D22, 스위칭 소자 Q22를 통해 콘덴서 C20에 흐르기 시작하고, 유지 전극 SU1∼SUn의 전압이 하강하기 시작한다.

(기간 T8)

시각 t8에서 스위칭 소자 Q24를 온으로 하여, 유지 전극 SU1∼SUn의 전압을 강제적으로 0(V)로 저하시킨다. 또한, 스위칭 소자 Q14는 기간 T7부터 온으로 유지되고, 이에 따라 주사 전극 SC1∼SCn의 전압도 0(V)로 유지된 채이기 때문에, 기간 T8에서는, 표시 전극쌍(24), 즉 주사 전극 SC1∼SCn, 유지 전극 SU1∼SUn은 모 두 베이스 전위인 접지 전위 0(V)로 유지되어 있다.

이렇게 하여, 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 표시 전극쌍(24)을 모두 베이스 전위인 0(V)로 클램프하고 표시 전극쌍(24)을 모두 베이스 전위인 0(V)로 하는 기간을 마련하고, 접지 기간 ThG로 한다.

(기간 T9)

시각 t9 직전에 스위칭 소자 Q14를 오프로 하고, 시각 t9에서 스위칭 소자 Q11을 온으로 한다. 그러면, 전력 회수용의 콘덴서 C10으로부터 스위칭 소자 Q11, 다이오드 D11, 인덕터 L10을 통해 전류가 흐르기 시작하고, 주사 전극 SC1∼SCn의 전압이 올라가기 시작한다.

또, 본 실시예 2에 있어서, 접지 기간 ThG의 제어는, 유지 전극 SU1∼SUn을 0(V)로 클램프하기 위한 스위칭 소자 Q24를 온으로 한 후, 누적 시간 계측 회로(48)에 있어서 계측하는 패널(10)의 통전 누적 시간에 따른 시간 간격(본 실시예 2에서는 0nsec 또는 500nsec)을 두고, 주사 전극 SC1∼SCn에 전력 회수용의 콘덴서 C10으로부터 전력을 공급하기 위한 스위칭 소자 Q11을 온으로 함으로써 행하고 있다. 따라서, 스위칭 소자에 제어 신호를 입력하고 나서 실제로 스위칭 소자가 스위칭 동작을 시작할 때까지는, 스위칭 소자의 지연 시간 등에 의한 지연이 발생하지만, 실용상은, 스위칭 소자에 입력하는 제어 신호의 시간 간격, 즉 시각 t8부터 시각 t9까지를 접지 기간 ThG라고 간주할 수 있다.

(기간 T10)

인덕터 L10과 전극간 용량 Cp는 공진 회로를 형성하고 있기 때문에, 공진 주기의 1/2의 시간 경과 후에는 주사 전극 SC1∼SCn의 전압은 Vs 부근까지 상승하지만, 여기서는, 전력 회수 회로의 공진의 주기의 1/2보다 짧은 기간, 즉 주사 전극 SC1∼SCn의 전압이 Vs 부근까지 상승하기 이전의 시각 t10에서 스위칭 소자 Q13을 온으로 한다. 그러면 주사 전극 SC1∼SCn은 스위칭 소자 Q13을 통해 직접 전원 VS에 접속되기 때문에, 주사 전극 SC1∼SCn의 전압은 급격히 Vs까지 상승하고, 최후의 유지 방전이 발생한다.

(기간 T11)

시각 t11 직전에 스위칭 소자 Q24를 오프로 하고, 시각 t11에서 스위칭 소자 Q26, Q27을 온으로 한다. 그러면 유지 전극 SU1∼SUn은 스위칭 소자 Q26, Q27을 통해 직접 소거용의 전원 VE1에 접속되기 때문에, 유지 전극 SU1∼SUn의 전압은 강제적으로 Ve1까지 상승한다. 이 시각 t11은, 기간 T10으로 발생한 방전이 수속하기 전, 즉 방전으로 발생한 하전 입자가 방전 공간내에 충분히 잔류하고 있는 시간이다. 그리고 하전 입자가 방전 공간내에 충분히 잔류하고 있는 사이에 방전 공간내의 전계가 변화되기 때문에, 이 변화된 전계를 완화하도록 하전 입자가 재배치되어 벽 전하를 형성한다.

이 때, 유지 전극 SU1∼SUn에 전압 Ve1을 인가하는 것으로 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn의 전압차가 작아지고, 주사 전극 SC1∼SCn 상 및 유지 전극 SU1∼SUn 상의 벽 전압은 약하게 된다. 이와 같이, 최후의 유지 방전을 발생 시키는 전위차는, 최후의 유지 방전이 수속하기 전에 표시 전극쌍(24)의 전극 사이에 인가하는 전위차를 완화하도록 변화시킨 세폭 펄스 형상의 전위차이며, 발생하는 유지 방전은 소거 방전이다. 또한, 도 20에는 나타내지 않지만, 데이터 전극 D1∼Dm은 이 때 0(V)로 유지되어 있고, 데이터 전극 D1∼Dm에 인가되어 있는 전압과 주사 전극 SC1∼SCn에 인가되어 있는 전압과의 전위차를 완화하도록 방전에 의한 하전 입자가 벽 전하를 형성하기 때문에, 데이터 전극 D1∼Dm 상에는 정의 벽 전압이 형성된다. 또, 주사 전극 SC1∼SCn 및 유지 전극 SU1∼SUn 상의 벽 전하의 극성이 변하지 않도록, 전압 Ve1은 전압 Vs보다 작은 전압값으로 하고 있다.

이렇게 하여, 최후의 유지 방전을 발생시키기 위한 유지 펄스를 주사 전극 SC1∼SCn에 인가하고 나서, 표시 전극쌍(24)의 전극간의 전위차를 완화하기 위한 전압을 유지 전극 SU1∼SUn에 전압을 인가할 때까지 소정의 시간 간격을 마련하고, 그 시간 간격을 소거 위상차 Th1로 한다.

이상 설명한 바와 같이, 본 실시예 2에서는, 유지 기간에 있어서의 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 표시 전극쌍(24)을 모두 베이스 전위인 접지 전위로 클램프하고 표시 전극쌍(24)을 모두 베이스 전위인 접지 전위로 하는 접지 기간 ThG를 마련하는 구성으로 하고, 패널(10)의 통전 누적 시간에 따라 이 접지 기간 ThG의 길이를 변경하는 구성으로 한다. 즉, 누적 시간 계측 회로(48)에 있어서 패널(10)의 통전 누적 시간이 소정의 시간 이하(본 실시예 2에서는, 500 시간 이하)라고 판정된 때에는 접지 기간 ThG를 0nsec로 하고, 통전 누적 시간이 소정의 시간을 넘었다(본 실시예 2에서는, 500 시 간 초과)고 판정된 때에는 접지 기간 ThG를 500nsec로 하는 구성으로 한다. 이에 따라, 안정한 기입 방전을 발생시키기 위해 필요한 전압을 높게 하지 않고, 안정한 기입을 실현할 수 있다.

또, 본 실시예 2에서는, 통전 누적 시간이 소정의 시간 이하일 때에는, 모든 서브필드에 있어서 접지 기간 ThG를 0nsec로 하고, 통전 누적 시간이 소정의 시간을 넘은 후에는, 모든 서브필드에 있어서 접지 기간 ThG를 500nsec로 하는 구성을 설명했지만, 본 발명은 조금도 이 구성에 한정되는 것이 아니라, 이외의 서브필드 구성이더라도 좋다.

예컨대, 통전 누적 시간이 소정의 시간 이하일 때에, 접지 기간 ThG를 500nsec로 하여 발생시키는 서브필드를 갖는 구성으로 해도 상관없다. 또한, 통전 누적 시간이 소정의 시간을 넘은 후에, 접지 기간 ThG를 0nsec로 하여 발생시키는 서브필드를 갖는 구성으로 해도 상관없다. 본 발명에 있어서는, 통전 누적 시간이 소정의 시간을 넘은 후에, 접지 기간 ThG를 연장하여 발생시키는 서브필드를 1 필드 기간에 적어도 하나 갖도록 구성하면 좋고, 이에 따라 상술한 바와 동일한 효과를 얻을 수 있다.

또한, 본 실시예 2에서는, 통전 누적 시간이 소정의 시간 이하일 때에 접지 기간 ThG를 0nsec로 하고, 통전 누적 시간이 소정의 시간을 넘은 후에 접지 기간 ThG를 500nsec로 하는 구성을 설명했다. 그러나, 이들 수치는 단순한 일례이며, 예컨대, 통전 누적 시간이 소정의 시간 이하일 때에 접지 기간 ThG를 100nsec나 200nsec와 같은 길이로 설정하거나, 또는 통전 누적 시간이 소정의 시간을 넘은 후 에 접지 기간 ThG를 400nsec나 600nsec와 같은 길이로 설정하는 구성으로 해도 상관없다. 이들 수치는 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰 최적의 값으로 설정하면 좋고, 본 실시예 2에서는, 통전 누적 시간이 소정의 시간을 넘은 후에 접지 기간 ThG의 길이를 연장하도록 설정되어 있으면 좋다.

또, 본 실시예 2에서는, 소정의 시간으로서 500 시간을 설정하고, 통전 누적 시간이 500 시간 이하인지 500 시간 초과인지에 따라 접지 기간 ThG의 길이를 변경하는 구성을 설명했지만, 소정의 시간은 조금도 이 수치에 한정되는 것이 아니라, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰 최적의 값으로 설정하면 좋다. 또한, 예컨대, 500 시간, 750 시간, 1000 시간과 같은 복수의 임계값을 설정하고, 통전 누적 시간이 각 임계값을 넘을 때마다, 서서히 접지 기간 ThG의 길이를 연장하는 구성으로 하거나, 또는, 접지 기간 ThG의 길이를 연장하여 발생시키는 서브필드의 1 필드 기간에 있어서의 비율을 서서히 증가시키는 구성으로 해도 좋다.

또, 본 실시예 2에서는, 통전 누적 시간이 소정의 시간을 넘은 후에 접지 기간 ThG의 길이를 변경하는 구성을 설명했지만, 통전 누적 시간이 소정의 시간을 넘은 후, 일단 플라즈마 디스플레이 장치가 비동작 상태로 될 때까지는, 그때까지와 동일한 구동 파형에 의한 구동을 계속하고, 다음 동작 개시의 타이밍에서 접지 기간 ThG의 길이를 변경하는 구성으로 해도 좋다. 예컨대, 플라즈마 디스플레이 장치(2)가 동작 상태일 때, 즉 타이밍 발생 회로(45)가 동작 상태에 있고 패널(10)을 구동하기 위한 각 타이밍 신호를 출력하고 있는 도중에, 누적 시간 계측 회로(48) 로부터 통전 누적 시간이 소정의 시간을 넘은 것을 나타내는 신호가 출력되더라도, 타이밍 발생 회로(45)는 패널(10)을 구동하기 위한 각 타이밍 신호를 그때까지와 동일한 타이밍 신호로서 출력한다. 그리고, 일단 플라즈마 디스플레이 장치의 전원이 오프로 되고, 다음에 플라즈마 디스플레이 장치의 전원이 온되어 패널(10)의 구동이 시작될 때에, 타이밍 발생 회로(45)는, 접지 기간 ThG의 길이를 연장하여 발생시키기 위한 타이밍 신호를 출력하도록 구성하더라도 좋다. 이 구성에 의하면, 플라즈마 디스플레이 장치(2)의 동작 도중에 접지 기간 ThG의 길이를 변경함으로써 발생할 우려가 있는 밝기의 변동을 방지할 수 있고, 화상 표시 품질을 더 높일 수 있다.

또, 본 실시예 2에서는, 방전 가스의 크세논 분압을 10%로 했지만, 다른 크세논 분압이더라도 그 패널에 따른 구동 전압으로 설정하면 좋다.

또한, 본 실시예 2에 있어서 이용한 그 밖의 구체적인 각 수치는, 단지 일례를 든 것에 지나지 않고, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰, 적절히 최적의 값으로 설정하는 것이 바람직하다. 또한, 이들 각 수치는, 상술한 효과를 얻을 수 있는 범위에서의 편차를 허용하는 것으로 한다.

도 1은 본 발명의 실시예 1 및 2에 이용하는 패널의 주요부를 나타내는 분해 사시도,

도 2는 본 발명의 실시예 1 및 2에 이용하는 패널의 전극 배열도,

도 3은 본 발명의 실시예 1에 이용하는 패널을 이용한 플라즈마 디스플레이 장치의 회로 블럭도,

도 4는 본 발명의 실시예 1에 이용하는 패널의 각 전극에 인가하는 구동 전압 파형을 도시하는 도면,

도 5는 본 발명의 실시예 1에 있어서의 점등률과 소거 위상차 및 접지 기간과의 관계를 도시하는 도면,

도 6은 본 발명의 실시예 1에 있어서의 플라즈마 디스플레이 장치의 유지 펄스 발생 회로의 회로도,

도 7은 본 발명의 실시예 1에 있어서의 플라즈마 디스플레이 장치의 유지 펄스 발생 회로의 동작을 설명하기 위한 타이밍차트,

도 8(a)는 정상적인 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압과 소거 위상차의 관계를 모식적으로 도시하는 도면,

도 8(b)는 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압과 소거 위상차의 관계를 모식적으로 도시하는 도면,

도 8(c)는 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압과 점등률과의 관계를 모식적으로 도시하는 도면,

도 9는 정상적인 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압과 소거 위상차 및 점등률의 관계를 모식적으로 도시하는 도면,

도 10은 정상적인 유지 방전을 발생시키기 위해 필요한 유지 펄스 전압과 접지 기간의 관계를 모식적으로 도시하는 도면,

도 11은 본 발명의 실시예 2에 있어서의 패널의 각 전극에 인가하는 구동 전압 파형도,

도 12는 본 발명의 실시예 2에 있어서의 패널의 각 전극에 인가하는 구동 전압 파형의 부분 확대도,

도 13은 본 발명의 실시예 2에 있어서의 패널의 통전 누적 시간과 접지 기간과의 관계를 도시하는 도면,

도 14는 본 발명의 실시예 2에 있어서의 패널의 통전 누적 시간과 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압의 관계를 도시하는 도면,

도 15는 본 발명의 실시예 2에 있어서의 접지 기간과 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스 전압의 관계를 도시하는 도면,

도 16은 본 발명의 실시예 2에 있어서의 접지 기간과 안정한 기입 방전을 발생시키기 위해 필요한 전압의 관계를 도시하는 도면,

도 17은 본 발명의 실시예 2에 있어서의 패널의 통전 누적 시간과 안정한 기입 방전을 발생시키기 위해 필요한 전압의 관계를 도시하는 도면,

도 18은 본 발명의 실시예 2에 있어서의 플라즈마 디스플레이 장치의 회로 블럭도,

도 19는 본 발명의 실시예 2에 있어서의 유지 펄스 발생 회로의 회로도,

도 20은 본 발명의 실시예 2에 있어서의 유지 펄스 발생 회로의 동작을 설명하기 위한 타이밍차트이다.

부호의 설명

1, 2 : 플라즈마 디스플레이 장치 10 : 패널

21 : 전면판 22 : 주사 전극

23 : 유지 전극 24 : 표시 전극쌍

25, 33 : 유전체층 26 : 보호층

31 : 배면판 32 : 데이터 전극

34 : 격벽 35 : 형광체층

41, 51 : 화상 신호 처리 회로 42, 52 : 데이터 전극 구동 회로

43, 53 : 주사 전극 구동 회로 44, 54 : 유지 전극 구동 회로

45, 55 : 타이밍 발생 회로 48 : 누적 시간 계측 회로

58 : 점등률 산출 회로

50, 60, 100, 200 : 유지 펄스 발생 회로

56, 61 : 전력 회수 회로 110, 210 : 전력 회수부

57, 62 : 클램프 회로 120, 220 : 클램프부

81 : 타이머

Q11, Q12, Q13, Q14, Q21, Q22, Q23, Q24, Q26, Q27, Q28, Q29 : 스위칭 소 자

C10, C20, C30 : 콘덴서 L10, L20 : 인덕터

D11, D12, D21, D22, D30 : 다이오드

Claims (6)

1. 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과,

   방전시킬 상기 방전 셀을 선택하는 기입 기간과, 상기 기입 기간에서 선택된 상기 방전 셀에서 유지 방전을 발생시키는 유지 기간을 갖는 서브필드를 1 필드 기간 내에 복수 마련하여 상기 플라즈마 디스플레이 패널을 구동하는 구동 회로와,

   상기 플라즈마 디스플레이 패널에 통전한 시간의 누적 시간을 계측하는 누적 시간 계측 회로

   를 구비하고,

   상기 구동 회로는,

   상기 표시 전극쌍의 전극간 용량에 축적된 전력을 회수하고 그 회수한 전력을 상기 표시 전극쌍에 공급하는 전력 회수 회로와, 상기 표시 전극쌍의 각각을 전원 전압으로 클램프(clamp)하는 제 1 스위칭 소자 및 베이스 전위로 클램프하는 제 2 스위칭 소자를 구비한 클램프 회로를 갖는 유지 펄스 발생 회로와,

   상기 표시 전극쌍의 전극간 전위차를 완화하기 위한 전압을 상기 표시 전극쌍에 인가하는 제 3 스위칭 소자

   를 갖고,

   상기 유지 펄스 발생 회로는, 상기 유지 기간에 있어서, 상기 베이스 전위로부터 유지 방전을 발생시키는 전위로 변위하는 유지 펄스를 상기 표시 전극쌍에 교대로 인가하고, 또한, 상기 유지 기간에 있어서의 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간을 마련하고,

   상기 유지 기간에 있어서의 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간의 길이는, 상기 누적 시간 계측 회로가 계측한 누적 시간이 증가함에 따라 길어지도록 구성한

   것을 특징으로 하는 플라즈마 디스플레이 장치.
2. 제 1 항에 있어서,

   상기 누적 시간 계측 회로는 계측한 상기 누적 시간이 미리 정해진 소정의 시간을 넘었는지 여부의 판정을 행하도록 구성하고,

   상기 구동 회로는, 상기 누적 시간 계측 회로에 있어서 상기 누적 시간이 상기 소정의 시간을 넘었다고 판정된 후에는, 그 전보다 상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간의 길이를 연장하여 발생시키는 상기 서브필드를 1 필드 기간에 적어도 하나 포함하도록 구성한

   것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제 2 항에 있어서,

   상기 구동 회로는, 상기 누적 시간 계측 회로에서 상기 누적 시간이 상기 소정의 시간을 넘었다고 판정되고 나서 플라즈마 디스플레이 장치가 일단 비동작 상태로 될 때까지는 구동을 계속하도록 구성하고, 또한, 그 다음에 플라즈마 디스플레이 장치가 동작 상태로 된 시점으로부터 상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간의 길이를 변경하여 발생시키도록 구성한 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비하고, 1 필드 기간에 상기 방전 셀에서 선택적으로 기입 방전을 발생시키는 기입 기간과, 상기 기입 방전을 발생시킨 상기 방전 셀에서 휘도 가중치에 따른 횟수의 유지 방전을 발생시키는 유지 기간을 갖는 복수의 서브필드를 마련한 플라즈마 디스플레이 패널의 구동 방법으로서,

   상기 유지 기간에 있어서 베이스 전위로부터 유지 방전을 발생시키는 전위로 변위하는 유지 펄스를 상기 표시 전극쌍에 교대로 인가하는 단계와,

   최후의 유지 방전을 발생시키기 위한 유지 펄스를 인가한 후 상기 표시 전극쌍의 전위차를 완화하기 위한 전압을 상기 표시 전극쌍에 인가하는 단계와,

   상기 최후의 유지 방전을 발생시키기 위한 유지 펄스와 그 직전의 유지 펄스 사이에, 상기 표시 전극쌍을 모두 상기 베이스 전위의 전위로 하는 기간을 설정하는 단계와,

   상기 플라즈마 디스플레이 패널에 통전한 시간의 누적 시간을 계측하는 단계와,

   상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간의 길이를, 그 계측한 누적 시간이 증가함에 따라 길어지도록 설정하는 단계

   를 포함하는

   플라즈마 디스플레이 패널의 구동 방법.
5. 제 4 항에 있어서,

   상기 누적 시간이 미리 정해진 소정의 시간을 넘은 후에는, 상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간의 길이를 연장하여 발생시키는 단계를 더 갖는 플라즈마 디스플레이 패널의 구동 방법.
6. 제 5 항에 있어서,

   상기 누적 시간이 상기 소정의 시간을 넘고 나서 플라즈마 디스플레이 장치가 일단 비동작 상태로 될 때까지는 구동을 계속하고, 그 다음에 플라즈마 디스플레이 장치가 동작 상태로 된 시점으로부터 상기 표시 전극쌍을 모두 상기 베이스 전위로 하는 기간의 길이를 변경하는 단계를 더 갖는 플라즈마 디스플레이 패널의 구동 방법.

Images