KR100948636B1 - 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진전주가공물 - Google Patents
전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진전주가공물 Download PDFInfo
- Publication number
- KR100948636B1 KR100948636B1 KR1020050106662A KR20050106662A KR100948636B1 KR 100948636 B1 KR100948636 B1 KR 100948636B1 KR 1020050106662 A KR1020050106662 A KR 1020050106662A KR 20050106662 A KR20050106662 A KR 20050106662A KR 100948636 B1 KR100948636 B1 KR 100948636B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- workpiece
- master
- chip bonding
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
본 발명은 전주가공물에 칩본딩하는 것을 특징으로 하는 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진 전주가공물에 대한 것이다.
본 발명은 절연부에 의하여 경계가 형성되어지는 금속 전주마스타에 전주욕조 내에서 전주가공을 실시하여 좌측 칩단부와 우측 칩단부로 분리되어진 전주가공물을 형성하는 제 1 공정과
상기 좌측 칩단부와 우측 칩단부의 상부에, 좌측 칩단부와 칩단부를 칩으로 연결하여 칩본딩을 시키는 제 2 공정과
상기 제 2공정에서 형성되어진 칩본딩부와 상기 제 1공정에서 형성되어진 전주가공물 전체를 시트 상의 물질로 접착시키는 제 3 공정과
금속 전주마스타로부터 상기 제 3공정에서 형성되어진 칩본딩부와 전주가공물 전체를 이탈시키는 제 4공정으로 이루어 지는 것을 특징으로 한다.
전주마스타, 절연부, 칩, 칩본딩
Description
도 1도은 절연부가 형성된 금속 전주마스타의 단면도이다.
도 2는 본 발명의 제 1 공정에 대한 설명도이다.
도 3는 본 발명의 제 2 공정에 대한 설명도이다.
도 4는 본 발명의 제 3 공정에 대한 설명도이다.
도 5는 본 발명의 제 4 공정에 대한 설명도이다.
도 6은 본발명의 의하여 형성되어진 RFID의 실시예이다.
본 발명은 전주가공물에 칩본딩하는 것을 특징으로 하는 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진 전주가공물에 대한 것이다.
종래에는 폴리에마이드 필름 면에 구리등의 진공증착 금속박막을 형성한 후, 상기 금속박막에 에칭공법을 통하여 원하는 형상을 구성하며, 상기 에칭에 의하여 형성된 원하는 형상의 형체에 칩을 본딩하는 방법이 있었다. 본 발명은 전주가공에 의하여 형성되어진 전주가공물에 칩을 본딩한 후, 전사법에 의하여 칩이 본딩이 되어진 전주가공물을 전주마스타로부터 이탈시키어 칩본딩이 되어진 전주가공물을 얻는 것을 특징으로 한다.
이러한 종래의 에칭방법에 의하여 원하는 형상의 물체를 형성시킨 후, 칩본딩을 시키는 방법에 비하여 본 발명은 보다 신속하며 낮은 코스트의 제작비로서 칩본딩을 한 전주가공물을 얻는 것을 본 발명의 기술적 과제로 한다.
본 발명은 절연부에 의하여 경계가 형성되어지는 금속 전주마스타에 전주욕조 내에서 전주가공을 실시하여 좌측 칩단부와 우측 칩단부로 분리되어진 전주가공물을 형성하는 제 1 공정과:
상기 좌측 칩단부와 우측 칩단부의 상부에, 좌측 칩단부와 칩단부를 칩으로 연결하여 칩본딩을 시키는 제 2 공정과;
상기 제 2공정에서 형성되어진 칩본딩부와 상기 제 1공정에서 형성되어진 전주가공물 전체를 시트 상의 물질로 접착시키는 제 3 공정과;
금속 전주마스타로부터 상기 제 3공정에서 형성되어진 칩본딩부와 전주가공 물 전체를 이탈시키는 제 4공정으로 이루어 지는 것을 특징으로 하는 전주가공물의 칩본딩 방법과 이러한 공정을 통하여 제작이 되어지는 칩이 결합되어진 전주가공물에 대한 것이다.
이하에서는 도면을 바탕으로 상세히 설명한다.
도 1도은 절연부가 형성된 금속 전주마스타의 단면도이다. 금속 전주마스타(1)에는 실리콘 등의 절연소재로 형성이 되어지는 절연부(2)가 구성이 된다. 이러한 절연부는 금속 전주마스타의 내부에 빠고들어 있는 듯한 뿌리부가 형성되어 잘 이탈이 되지 않도록 구성이 된다.
도 2는 본 발명의 제 1 공정에 대한 설명도이다. 본 발명의 금속 전주마스타에 전주가공을 실시하여 전주마스타의 금속부에 전주가공물(6)을 얇게 형성시킨다. 전주가공물은 가운데 형성되어 있는 절연부에 의하여 좌우로 분리되어 구성이 되어진다. 절연부에 의하여 경계가 형성되어지는 전주가공물의 좌편을 좌측 칩단부라 정의하며 우편을 우측 칩단부라 정의한다.
도 3는 본 발명의 제 2 공정에 대한 설명도이다.
상기 좌측 칩단부와 우측 칩단부의 상부에, 좌측 칩단부와 칩단부를 칩(7)으로 연결하여 칩본딩을 시키는 공정이다. 물론 칩을 좌우 칩단부에 결합시키는 방법으로서는 솔더링 또는 전도성 접착제등으로 다양한 본딩이 가능하다.
좌우측의 칩단부에 칩을 결합을 시켰을 때의 높이가 전주가공물의 표면높이와 같이 하는 것이 바람직한 경우에는 본 설명도에서와 같이 좌우측 칩단부가 형성되어지는 금속 전주마스타의 부분을 다른 전주가공물의 표면보다 칩의 높이만큼 낮 게 형성하는 것이 바람직하다.
도 4는 본 발명의 제 3 공정에 대한 설명도이다. 좌우측 칩단부에 칩이 본딩이 되어진 상태에서 열접착성 수지 또는 접착제에 의하여 얇은 시트상의 물체에 이들을 접합을 시킨다.
도 5는 본 발명의 제 4 공정에 대한 설명도이다. 제 4도에서와 같이 시트상의 물체에 칩이 본딩이 된 전주가공물 전체를 상기 금속 전주마스타로부터 이탈시킨다.
도 6은 본발명의 의하여 형성되어진 RFID의 실시예이다. 이것은 본 발명의 공정에 의하여 형성된 칩이 형성된 안테나이다. 안테나의 좌우측 칩단부(6)와 칩(7)을 시트(8)에 결합시킨 상태이다.
종래에는 칩 본딩에 의하여 수지가 변형되는 것을 방지하기 위하여 주 열에 강한 폴리에마이드 필름을 사용하여 왔다. 그러나 본 발명에서는 금속 전주 마스타상에서 칩이 본딩이 되어지고, 본딩 되어진 칩을 접합제에 의하여 수지 등의 시트에 전사시키는 방법에 의한 공정을 채택하게 됨으로써 고온에 견디는 폴리 에마이드 수지를 사용하지 않아도 되는 장점이 있다.
또한 본 발명에 의하면 전주마스타 상에서 칩본딩을 시킬 수가 있으므로 종래의 에칭에 의한 많은 공정이 대폭 줄어들어 제작 단가를 현격하게 줄일 수가 있는 장점이 있게 된다.
Claims (3)
- 절연부에 의하여 경계가 형성되어지는 금속 전주마스타에 전주욕조 내에서 전주가공을 실시하여 좌측 칩단부와 우측 칩단부로 분리되어진 전주가공물을 형성하는 제 1 공정과:상기 좌측 칩단부와 우측 칩단부의 상부에, 좌측 칩단부와 칩단부를 칩으로 연결하여 칩본딩을 시키는 제 2 공정과;상기 제 2공정에서 형성되어진 칩본딩부와 상기 제 1공정에서 형성되어진 전주가공물 전체를 시트 상의 물질로 접착시키는 제 3 공정과;금속 전주마스타로부터 상기 제 3공정에서 형성되어진 칩본딩부와 전주가공물 전체를 이탈시키는 제 4공정으로 이루어 지는 것을 특징으로 하는 전주가공물의 칩본딩 방법.
- 제 1 항에 있어서, 절연부가 금속 전주마스타의 내부에 뿌리부가 형성된 것을 특징으로 하는 전주가공물의 칩본딩 방법.
- 제 1항 또는 제 2항에 의한 전주가공물의 칩본딩 방법에 의하여 형성된 것을 특징으로 하는 칩이 결합되어진 전주가공물.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050106662A KR100948636B1 (ko) | 2005-11-08 | 2005-11-08 | 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진전주가공물 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050106662A KR100948636B1 (ko) | 2005-11-08 | 2005-11-08 | 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진전주가공물 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070049497A KR20070049497A (ko) | 2007-05-11 |
| KR100948636B1 true KR100948636B1 (ko) | 2010-03-24 |
Family
ID=38273472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050106662A KR100948636B1 (ko) | 2005-11-08 | 2005-11-08 | 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진전주가공물 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100948636B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050682A (ko) * | 2002-12-10 | 2004-06-16 | 김정식 | 전주가공에 의한 리드프레임 및 그 제작방법 |
| KR20040051464A (ko) * | 2002-12-12 | 2004-06-18 | 김정식 | 전주가공에 의한 칩 온 필름과 그의 제작방법. |
| KR20040054457A (ko) * | 2002-12-18 | 2004-06-25 | 김정식 | 전주마스타와 그 제작방법. |
| KR100485436B1 (ko) | 2002-12-24 | 2005-05-06 | (주)에스알 아이텍 | 전주금속키패드및그제조방법 |
-
2005
- 2005-11-08 KR KR1020050106662A patent/KR100948636B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050682A (ko) * | 2002-12-10 | 2004-06-16 | 김정식 | 전주가공에 의한 리드프레임 및 그 제작방법 |
| KR20040051464A (ko) * | 2002-12-12 | 2004-06-18 | 김정식 | 전주가공에 의한 칩 온 필름과 그의 제작방법. |
| KR20040054457A (ko) * | 2002-12-18 | 2004-06-25 | 김정식 | 전주마스타와 그 제작방법. |
| KR100485436B1 (ko) | 2002-12-24 | 2005-05-06 | (주)에스알 아이텍 | 전주금속키패드및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070049497A (ko) | 2007-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11658098B2 (en) | Leadframe package with side solder ball contact and method of manufacturing | |
| US9437459B2 (en) | Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure | |
| CN105097571B (zh) | 芯片封装方法及封装组件 | |
| CN108367994B (zh) | 铜陶瓷基板、制备铜陶瓷基板的铜半成品及制备铜陶瓷基板的方法 | |
| US5314606A (en) | Leadless ceramic package with improved solderabilty | |
| CN109417854A (zh) | 陶瓷基板及其制造方法 | |
| KR101307030B1 (ko) | 반도체 소자 탑재용 기판 및 그 제조 방법 | |
| US20210013142A1 (en) | Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure | |
| US10187997B2 (en) | Method for making contact with a component embedded in a printed circuit board | |
| KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
| DE102015214228A1 (de) | Verfahren zur Herstellung eines Bauelements und ein Bauelement | |
| CN106328625B (zh) | 封装基板及其制作方法 | |
| KR100948636B1 (ko) | 전주가공물의 칩본딩 방법 및 그에 의한 칩이 결합되어진전주가공물 | |
| JP6233973B2 (ja) | 金属−セラミックス回路基板の製造方法 | |
| CN102111964B (zh) | 电路板制作方法 | |
| JP4195994B2 (ja) | 回路板の製造方法及び回路板 | |
| US20130285223A1 (en) | Method for manufacturing electronic devices | |
| US5924193A (en) | Method of making mandrels and circuits therefrom | |
| US20170111999A1 (en) | Method of fabricating cavity printed circuit board | |
| JP6340204B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20150366075A1 (en) | Multi-level metalization on a ceramic substrate | |
| JP2006324460A (ja) | チップ部品の製造方法 | |
| US20150333029A1 (en) | Package substrate and method for fabricating the same | |
| US7071571B2 (en) | Semiconductor component having a plastic housing and methods for its production | |
| CN110383471B (zh) | 用于制造用于集成电路封装的引线框架的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180104 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200310 Year of fee payment: 11 |