KR100940263B1 - 듀얼 폴리 게이트의 불순물 도핑 방법 - Google Patents
듀얼 폴리 게이트의 불순물 도핑 방법 Download PDFInfo
- Publication number
- KR100940263B1 KR100940263B1 KR1020070065844A KR20070065844A KR100940263B1 KR 100940263 B1 KR100940263 B1 KR 100940263B1 KR 1020070065844 A KR1020070065844 A KR 1020070065844A KR 20070065844 A KR20070065844 A KR 20070065844A KR 100940263 B1 KR100940263 B1 KR 100940263B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- impurity
- impurity ions
- dual
- poly gate
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 78
- 150000002500 ions Chemical class 0.000 title claims abstract description 59
- 230000009977 dual effect Effects 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 238000011109 contamination Methods 0.000 abstract description 3
- 238000010884 ion-beam technique Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 8
- 230000001629 suppression Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 듀얼 폴리 게이트의 불순물 도핑방법은, 제1 영역 및 제2 영역을 갖는 기판 위에서 게이트절연막을 개재하여 배치되는 폴리실리콘막을 포함하는 듀얼 폴리 게이트의 불순물 도핑 방법에 있어서, 폴리실리콘막의 제2 영역에 제2 도전형의 불순물이온을 수직이온주입 및 틸트이온주입을 혼합하여 주입시키는 단계를 포함한다.
듀얼 폴리 게이트, 이중감속(Dual Decelaration), 에너지 오염(Energt Contamination), 수직이온주입, 틸트이온주입
Description
도 1은 드리프트 모드와 이중감속 모드를 사용한 불순물이온주입 방법을 비교하기 위하여 나타내 보인 표이다.
도 2는 도 1의 결과 주입된 불순물이온의 농도분포를 나타내 보인 그래프이다.
도 3은 이중감속 모드를 이용한 에너지 이온주입장치를 개략적으로 나타내 보인 도면이다.
도 4 내지 도 6은 도 3의 이중감속 모드를 이용한 에너지 이온주입장치를 사용하여 듀얼 폴리 게이트에 불순물을 도핑하는 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 7은 0°이온주입과 7°이온주입에 의해 주입된 불순물이온의 농도분포를 각각 나타내 보인 그래프이다.
도 8은 이온주입 경사에 따른 불순물이온 농도분포를 나타내 보인 그래프이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 듀얼 폴리 게이트의 불순물 도핑 방법에 관한 것이다.
일반적으로 상보형 모스(CMOS; Complementary Metal Oxide Semiconductor) 소자는 p채널형의 PMOS 트랜지스터와 n채널형의 NMOS 트랜지스터를 하나의 반도체기판에 형성하여 상보적인 동작을 수행하도록 한 반도체소자이다. 이와 같은 구조는 반도체소자 전체의 효율을 높이고 동작속도를 개선할 수 있는 등의 특성을 가지고 있으므로, 고속 및 고성능을 요구하는 로직소자 및 메모리소자에 적용되고 있다. 상보형 모스 소자에 있어서, PMOS 트랜지스터와 NMOS 트랜지스터의 각 게이트는 서로 다른 도전형으로 도핑되는데, 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 한다. 특히 디램(DRAM)에서 듀얼게이트 구조는 p채널형 모스트랜지스터의 매몰된-채널 구조를 방지함으로써 저전력 및 고속도 특성을 구현할 수 있다.
듀얼 게이트 중에서 특히 폴리실리콘 재질로 구성되는 듀얼 폴리 게이트는, 도핑되지 않거나 또는 n형으로 도핑된 폴리실리콘막의 NMOS 트랜지스터 영역을 n형 불순물로 도핑시키고, PMOS 트랜지스터 영역을 p형 불순물로 카운터 도핑(counter doping)시켜 형성한다. 이 중에서, 특히 n형으로 도핑된 폴리실리콘막에 p형 불순물로 카운터 도핑시키는 경우, 카운터 도핑의 특성상 충분한 이온주입 에너지로 p형 불순물이온을 주입하여야 한다. 그러나 이온주입 에너지를 높게 하면, 주입된 p형 불순물이온이 하부의 게이트절연막을 관통하여 실리콘기판의 채널영역까지 확산되는 경우가 발생한다. 따라서 p형 불순물이온의 카운터 도핑시 이온주입 에너지가 충분한 크기를 갖도록 하는데 한계가 있다.
도 1은 드리프트 모드와 이중감속 모드를 사용한 불순물이온주입 방법을 비교하기 위하여 나타내 보인 표이다. 그리고 도 2는 도 1의 결과 주입된 불순물이온의 농도분포를 나타내 보인 그래프이다.
도 1에 나타낸 바와 같이, 보론(B)을 5×1015의 농도로 주입하는 경우, 먼저 드리프트 모드를 사용하는 경우, 빔 전류는 2.68mA가 사용되고, 웨이퍼 스캔 횟수는 116회이며, 그리고 주입하는데 소요되는 시간은 7분 9초가 걸린다. 반면에 이중감속(Dual Deceleration) 모드를 사용하는 경우, 빔 전류는 8.06mA가 사용되고, 웨이퍼 스캔 횟수는 40회이며, 그리고 주입하는데 소요되는 시간은 2분 13초가 걸린다. 이와 같이 드리프트 모드를 사용하는 경우, 소요되는 시간도 오래일 뿐더러 빔전류의 크기가 너무 작아서 양산성이 거의 없다. 반면에 이중감속 모드를 사용하는 경우, 소요되는 시간도 작고 빔전류도 충분한 크기를 갖는다.
그런데 이중감속 모드를 사용하게 되면, 에너지 오염(EC; Energy Contamination) 현상이 발생하는 것으로 알려져 있다. 즉 도 2에 나타낸 바와 같이, 이중감속 모드를 사용하지 않는 경우(210으로 나타낸 선 참조)에는, 도면에서 "A"로 나타낸 바와 같이, 테일(tail)부에서 에너지 오염(EC) 현상이 발생하지 않는다. 반면에 이중감속 모드를 사용하는 경우(220으로 나타낸 선 참조)에는, 도면에서 "B"로 나타낸 바와 같이, 테일부에서 에너지 오염(EC) 현상이 발생한다. 이와 같이 에너지 오염(EC) 현상이 발생하게 되면, 테일부, 즉 폴리실리콘막 하부에서의 불순물이온 농도가 증가하고, 이와 같은 농도증가에 의해 불순물이온이 게이트절연막을 관통하여 기판으로 확산하는 현상이 여전히 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 이중감속 모드를 사용하더라도 에너지 오염(EC) 현상의 발생이 억제되도록 하여 불순물이온이 게이트절연막을 관통하는 현상의 발생이 억제되도록 하는 듀얼 폴리 게이트의 불순물 도핑 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 듀얼 폴리 게이트의 불순물 도핑 방법은, 제1 영역 및 제2 영역을 갖는 기판 위에서 게이트절연막을 개재하여 배치되는 폴리실리콘막을 포함하는 듀얼 폴리 게이트의 불순물 도핑 방법에 있어서, 상기 폴리실리콘막의 제2 영역에 제2 도전형의 불순물이온을 수직이온주입 및 틸트이온주입을 혼합하여 주입시키는 단계를 포함한다.
상기 수직이온주입 및 틸트이온주입을 혼합한 제2 도전형의 불순물이온주입은 이중감속 모드를 사용하여 수행할 수 있다.
상기 수직이온주입에 의한 제2 도전형의 불순물이온 주입은 드리프트 모드를 사용하여 수행하고, 상기 틸트이온주입에 의한 제2 도전형의 불순물이온 주입은 이중감속 모드를 사용하여 수행할 수도 있다.
상기 폴리실리콘막의 제1 영역을 제1 도전형으로 도핑시키는 단계를 더 포함할 수 있다.
상기 틸트이온주입에 의한 불순물이온의 주입시 주입경사각도는 1°내지 45°가 되도록 할 수 있다.
상기 틸트이온주입에 의한 불순물이온의 주입시 주입경사각도는 7°가 되도록 할 수 있다.
상기 틸트이온주입을 먼저 수행하고, 다음에 상기 수직이온주입을 수행할 수 있다.
상기 수직이온주입 및 틸트이온주입을 혼합하여 제2 도전형의 불순물이온을 주입시키는 단계는, 상기 제2 도전형의 불순물이온의 전체 도즈 중 일부는 상기 틸트이온주입시 주입하고 나머지 도즈를 상기 수직이온주입시 주입하도록 수행할 수 있다.
이하 첨부도면을 참조하면서 본 발명의 실시예를 보다 상세하게 설명하기로 한다.
도 3은 이중감속 모드를 이용한 에너지 이온주입장치를 개략적으로 나타내 보인 도면이다. 도 3을 참조하면, 이중감속 모드를 이용한 에너지 이온주입장치는, 빔 소스(beam source)(310)와, 소스 서프레션(source suppression)(310)과, 소스 익스트렉션(source extraction)(320)과, 그리고 제1 애널라이저(analyzer)(330)를 포함하여 이온빔을 발생시키는 이온빔 발생부와, 제1 감속전극(341) 및 제1 감속 서프레션(342)을 포함하여 이온빔 발생부로부터 발생된 이온빔의 에너지를 1차 감속시키는 제1 감속부와, 제2 감속전극(351), 제2 에널라이저(360) 및 제2 감속 서프레션(352)을 포함하여 1차 감속된 이온빔의 에너지를 2차 감속시키는 제2 감속부 와, 그리고 웨이퍼(400)를 지지하는 웨이퍼 지지대(370)를 포함하여 제2 감속부로부터의 이온빔이 웨이퍼에 주입되도록 하는 엔드 스테이션(end station)(370)으로 이루어진다.
이와 같은 이중감속 모드를 이용한 에너지 이온주입장치의 동작을 설명하면, 빔 소스(310)로부터 발생된 이온 가스는 소스 서프레션(310) 및 소스 익스트렉션(320)을 통해 이온 입자 형태로 제1 애널라이저(330)로 들어간다. 제1 애널라이저(330)는 들어오는 이온 입자들 중 필요한 이온 입자만 선별적으로 원하는 경로로 이동시켜 이온빔을 발생시킨다. 제1 감속전극(341)은 제1 애널라이저(330)로부터의 이온빔을 원래의 에너지보다 낮은 에너지로 감속시킨다. 낮은 에너지로 감속된 이온빔은 제1 감속 서프레션(342)에 의해 가속되어 일정 경로로 이온빔을 통과시킨다. 제2 감속전극(351)은 제1 감속 서프레션(342)으로부터 들어오는 이온빔의 에너지를 2차 감속시킨다. 제2 감속전극(351)에 의해 에너지가 감속된 이온빔은 제2 애널라이저(360)로 들어간다. 제2 애널라이저(360)는 들어오는 이온빔 중 필요한 이온빔만 선별적으로 원하는 경로로 이동시시킨다. 제2 애널라이저(360)를 통과한 이온빔은 제2 감속 서프레션(352)에 의해 가속되어 웨이퍼(400)로 공급된다. 참고로 드리프트 모드는 상기 에너지의 1차 감속 및 2차 감속이 이루어지지 않도록 하는 모드이다.
도 4 내지 도 6은 도 3의 이중감속 모드를 이용한 에너지 이온주입장치를 사용하여 듀얼 폴리 게이트에 불순물을 도핑하는 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4에 나타낸 바와 같이, n형 모스트랜지스터가 형성될 제1 영역(501) 및 p형 모스트랜지스터가 형성될 제2 영역(502)을 갖는 기판(600)을 준비한다. 이 기판(600) 위에 게이트절연막으로서 게이트산화막(610)을 형성하고, 그 위에 게이트도전막으로서 폴리실리콘막(620)을 형성한다. 비록 도면에 나타내지는 않았지만, 게이트산화막(610)을 형성한 후 게이트산화막(610) 표면에 질화처리를 할 수도 있다. 폴리실리콘막(620)은 n형으로 도핑될 수도 있고, 또는 도핑되지 않을 수도 있다. 다음에 폴리실리콘막(620)의 제1 영역(501)에 n형 불순물이온을 주입한다.
다음에 폴리실리콘막(620)의 제2 영역(502)에 p형 불순물이온을 주입한다. 이를 위해 비록 도면에 나타내지는 않았지만, 폴리실리콘막(620) 위에는 제1 영역(501)은 덮고 제2 영역(502)을 노출시키는 마스크막패턴(미도시)이 미리 형성될 수 있다. p형 불순물이온의 주입은 두 단계로 나누어서 수행한다. 첫번째 단계로서 p형 불순물이온을 폴리실리콘(620)의 제2 영역(502)에 수직이온주입(이하 0°이온주입)한다. p형 불순물이온의 0°이온주입은 도 3에 나타낸 에너지 주입장치를 사용하여 이중감속 모드로 수행한다. 이때 주입되는 p형 불순물이온의 도즈(dose)는 주입되어야 할 전체 도즈 중에서 일부가 되도록 한다. 예컨대 0°이온주입에 의해 주입되는 p형 불순물이온의 도즈는 전체 도즈 중 대략 50%가 되도록 할 수 있다.
다음에 도 5에 나타낸 바와 같이, 두번째 단계로서, 주입하여야 할 p형 불순물이온의 전체 도즈 중 0°이온주입하고 남은 도즈의 p형 불순물이온을 일정한 주입경사각도를 갖는 틸트(tilt) 이온주입으로 주입한다. p형 불순물이온의 틸트 이온주입도 도 3에 나타낸 에너지 주입장치를 사용하여 이중감속 모드로 수행한다. 이때 주입경사각도는 대략 1°내지 45°의 범위 내로 설정한다. 본 실시예에서는 7°의 각도로 주입하는 것을 예로 들기로 한다.
다음에 도 6에 나타낸 바와 같이, 폴리실리콘막(도 5의 620) 및 게이트절연막(도 5의 610)을 패터닝하여, 제1 영역(501)의 기판(600) 위에서 제1 게이트산화막패턴(611) 및 제1 폴리실리콘막패턴(621)이 배치되어 구성되는 제1 게이트스택(631)과, 제2 영역(502)의 기판(600) 위에서 제2 게이트산화막패턴(612) 및 제2 폴리실리콘막패턴(622)이 배치되어 구성되는 제2 게이트스택(632)을 형성한다. 제1 게이트스택(631)은 n형 불순물이온이 도핑된 n형 게이트스택이고, 제2 게이트스택(632)은 p형 불순물이온이 도핑된 p형 게이트스택이다.
도 7은 0°이온주입과 7°이온주입에 의해 주입된 불순물이온의 농도분포를 각각 나타내 보인 그래프이다. 도 7을 참조하면, 도면에서 "710"으로 나타낸 0°이온주입으로 불순물이온을 주입하는 경우와, 도면에서 "720"으로 나타낸 7°이온주입으로 불순물이온을 주입하는 경우 모두 최대농도깊이(Rp; Projection Range)가 유사하다. 그러나 깊이가 깊어질수록, 즉 농도 분포의 테일(tail)부에서의 농도는 0°이온주입으로 불순물이온을 주입하는 경우(710 참조)보다 7°이온주입으로 불순물이온을 주입하는 경우(720 참조)에 보다 더 낮아진다. 따라서 본 발명에서와 같이 0°이온주입으로 전체 도즈의 일부, 예컨대 70%를 주입하고 7°이온주입으로 나머지 도즈, 예컨대 30%를 주입하게 되면, 에너지 오염(EC)이 발생하더라도 테일부에서의 농도가 낮아지므로, 불순물이온이 게이트산화막을 관통하여 기판으로 확산되는 현상이 억제된다.
도 8은 이온주입 경사에 따른 불순물이온 농도분포를 나타내 보인 그래프이다. 도 8을 참조하면, 도면에서 "810"으로 나타낸 7°이온주입으로 불순물이온을 주입하는 경우와, 도면에서 "820"으로 나타낸 0°이온주입으로 불순물이온을 주입하는 경우와, 그리고 도면에서 "830"으로 나타낸 0°이온주입과 7°이온주입을 혼합하여 불순물이온을 주입한 경우, 최대농도깊이(Rp)는 유사하게 나타난다. 그러나 도면에서 "C"로 나타낸 바와 같이, 0°이온주입과 7°이온주입을 혼합하여 불순물이온을 주입한 경우(830 참조) 테일부에서의 농도는 0°이온주입에 의해 불순물이온을 주입한 경우(820 참조)에 비하여 상대적으로 더 낮게 나타난다. 따라서 본 발명에서와 같이 0°이온주입과 7°이온주입을 혼합하여 불순물이온을 주입하게 되면, 주입된 불순물이온 농도분포의 테일부에서의 농도를 감소시키며, 따라서 이중감속 모드를 사용하더라도 테일부에서의 에너지 오염(EC)에 대한 영향을 보다 적게 받을 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 듀얼 폴리 게이트의 불순물 도핑 방법에 따르면, 이중감속 모드를 사용하여 듀얼 폴리의 p형 영역에 p형 불순물이온을 도핑시키되, 이중감속 모드의 사용시 발생하는 에너지 오염(EC)의 영향을 억제하기 위하여 0°이온주입과 7°이온주입을 혼합하여 p형 불순물이온을 주입시킴으로써, 듀얼 폴리 하부에 주입된 p형 불순물이온이 게이트절연막을 관통하여 기판 내로 확산하는 현상을 억제시킬 수 있다는 이점이 제공된다.
Claims (8)
- 제1 영역 및 제2 영역을 갖는 기판 위에서 게이트절연막을 개재하여 배치되는 폴리실리콘막을 포함하는 듀얼 폴리 게이트의 불순물 도핑 방법에 있어서,상기 폴리실리콘막의 제2 영역에 제2 도전형의 불순물이온을 수직이온주입 및 틸트이온주입을 혼합하여 주입시키되, 상기 불순물이온 주입은 이중감속 모드를 사용하여 수행하는 단계를 포함하는 듀얼 폴리 게이트의 불순물 도핑 방법.
- 삭제
- 제1항에 있어서,상기 수직이온주입에 의한 제2 도전형의 불순물이온 주입은 드리프트 모드를 사용하여 수행하고, 상기 틸트이온주입에 의한 제2 도전형의 불순물이온 주입은 이중감속 모드를 사용하여 수행하는 듀얼 폴리 게이트의 불순물 도핑 방법.
- 제1항에 있어서,상기 폴리실리콘막의 제1 영역을 제1 도전형으로 도핑시키는 단계를 더 포함하는 듀얼 폴리 게이트의 불순물 도핑 방법.
- 제1항에 있어서,상기 틸트이온주입에 의한 불순물이온의 주입시 주입경사각도는 1°내지 45°가 되도록 하는 듀얼 폴리 게이트의 불순물 도핑 방법.
- 제1항에 있어서,상기 틸트이온주입에 의한 불순물이온의 주입시 주입경사각도는 7°가 되도록 하는 듀얼 폴리 게이트의 불순물 도핑 방법.
- 제1항에 있어서,상기 틸트이온주입을 먼저 수행하고, 다음에 상기 수직이온주입을 수행하는 듀얼 폴리 게이트의 불순물 도핑 방법.
- 제1항에 있어서,상기 수직이온주입 및 틸트이온주입을 혼합하여 제2 도전형의 불순물이온을 주입시키는 단계는, 상기 제2 도전형의 불순물이온의 전체 도즈 중 일부는 상기 틸트이온주입시 주입하고 나머지 도즈를 상기 수직이온주입시 주입하도록 수행하는 듀얼 폴리 게이트의 불순물 도핑 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065844A KR100940263B1 (ko) | 2007-06-29 | 2007-06-29 | 듀얼 폴리 게이트의 불순물 도핑 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065844A KR100940263B1 (ko) | 2007-06-29 | 2007-06-29 | 듀얼 폴리 게이트의 불순물 도핑 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090002482A KR20090002482A (ko) | 2009-01-09 |
| KR100940263B1 true KR100940263B1 (ko) | 2010-02-04 |
Family
ID=40485474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070065844A KR100940263B1 (ko) | 2007-06-29 | 2007-06-29 | 듀얼 폴리 게이트의 불순물 도핑 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100940263B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153714A (ja) * | 1993-09-08 | 1995-06-16 | At & T Corp | 半導体集積回路の作成方法 |
| KR20010109637A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 폴리 실리콘층 형성 방법 |
| KR20020096380A (ko) * | 2001-06-19 | 2002-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 |
| KR20060135191A (ko) * | 2005-06-24 | 2006-12-29 | 주식회사 하이닉스반도체 | 이중 게이트 소자 제조방법 |
-
2007
- 2007-06-29 KR KR1020070065844A patent/KR100940263B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153714A (ja) * | 1993-09-08 | 1995-06-16 | At & T Corp | 半導体集積回路の作成方法 |
| KR20010109637A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 폴리 실리콘층 형성 방법 |
| KR20020096380A (ko) * | 2001-06-19 | 2002-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 |
| KR20060135191A (ko) * | 2005-06-24 | 2006-12-29 | 주식회사 하이닉스반도체 | 이중 게이트 소자 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090002482A (ko) | 2009-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100681969B1 (ko) | 저에너지 높은 경사각 이온 주입을 이용하는 반도체장치의 제조 방법 | |
| US8377783B2 (en) | Method for reducing punch-through in a transistor device | |
| KR20000000919A (ko) | 씨모스 트랜지스터의 제조 방법 | |
| KR20060053174A (ko) | 고성능 ０．１ 서브마이크론 트랜지스터를 위한소스/드레인 구조물 | |
| US9024281B2 (en) | Method for dual energy implantation for ultra-shallow junction formation of MOS devices | |
| US6762086B2 (en) | Method for fabricating semiconductor device with triple well structure | |
| KR100940263B1 (ko) | 듀얼 폴리 게이트의 불순물 도핑 방법 | |
| KR20000051431A (ko) | 반도체장치 및 그의 제조방법 | |
| JP4045373B2 (ja) | 三重ウェル構造を持つ半導体素子の製造方法 | |
| US20120329256A1 (en) | Method of manufacturing semiconductor device and ion implanter | |
| KR100598162B1 (ko) | 반도체장치의 게이트 형성방법 | |
| CN101295675B (zh) | 半导体器件的制作方法 | |
| KR100806139B1 (ko) | 플라즈마도핑을 이용한 반도체소자의 제조 방법 | |
| KR100636912B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR100821091B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02214114A (ja) | 半導体装置の製造方法 | |
| KR20030000497A (ko) | Ｎｍｏｓ 트랜지스터의 제조방법 | |
| KR100998960B1 (ko) | 복합 메모리 장치내 ｍｏｓ 및 바이폴라 트랜지스터의제조 방법 | |
| CN113555362A (zh) | Cmos器件及工艺方法 | |
| CN110660656A (zh) | P型阱的离子注入方法、p型阱结构及cmos器件制作方法 | |
| CN110911282A (zh) | N沟道半导体元器件的制造方法及n沟道半导体元器件 | |
| KR100223994B1 (ko) | 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법 | |
| KR20010039770A (ko) | 피채널 모스 트랜지스터 및 반도체 장치의 제조방법 | |
| KR100843024B1 (ko) | 반도체 소자의 제조방법 | |
| Simoen et al. | The effect of substrate radiation-induced defects on the operation of deep submicron silicon technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |