KR100937331B1 - 반도체 소자의 층간 절연막 - Google Patents
반도체 소자의 층간 절연막 Download PDFInfo
- Publication number
- KR100937331B1 KR100937331B1 KR1020020035618A KR20020035618A KR100937331B1 KR 100937331 B1 KR100937331 B1 KR 100937331B1 KR 1020020035618 A KR1020020035618 A KR 1020020035618A KR 20020035618 A KR20020035618 A KR 20020035618A KR 100937331 B1 KR100937331 B1 KR 100937331B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- hole
- trench
- delete delete
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229920000642 polymer Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- -1 and C x H y F z (x Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000008239 natural water Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 층간 절연막에 관한 것으로, HBr 가스를 포함한 가스를 이용하여 유기 층간 절연막의 소정 영역을 식각하여 홀 및 트렌치를 형성함으로써 측벽에 Br-C-H-O 계열의 폴리머를 형성하여 측벽으로의 식각등을 효과적으로 제어할 수 있어 플러그 및 배선의 프로파일이 왜곡되는 것을 방지할 수 있으므로 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막이 제시된다.
유기 층간 절연막, HBr 혼합 가스, 측벽 폴리머, 패시트, 프로파일
Description
도 1(a) 및 도 1(b)는 본 발명의 일 실시 예에 따른 반도체 소자의 층간 절연막을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 및 도 2(b)는 본 발명의 다른 실시 예에 따른 반도체 소자의 층간 절연막을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 층간 절연막
13 및 25 : 홀 14 및 26 : 트렌치
15 및 27 : 폴리머 23 및 24 : 제 1 및 제 2 하드 마스크층
본 발명은 반도체 소자의 층간 절연막에 관한 것으로, 특히 HBr 가스를 포함한 가스를 이용하여 유기 층간 절연막의 소정 영역을 식각하여 홀 및 트렌치를 형성함으로써 측벽에 Br-C-H-O 계열의 폴리머를 형성하여 측벽으로의 식각등을 효과적으로 제어하여 플러그 및 배선의 프로파일이 왜곡되는 것을 방지할 수 있으므로 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막에 관한 것이다.
반도체 산업의 최대 목표는 반도체 소자의 고집적화와 고성능화를 실현하는데 있다고 해도 과언이 아니다. 이러한 반도체 산업의 목표를 실현하기 위한 방법으로 층간 절연막의 유전 상수를 낮추는 방법과 금속 배선의 저항을 감소시키는 방법에 대한 연구가 활발하게 진행중이며, 현재 많은 부분이 실용화되고 있지만, 더욱 안정성을 얻기 위해 노력중이다.
금속 배선의 저항을 감소시켜 반도체 소자의 고집적화와 고성능화를 실현하기 위해서 최근 가장 큰 관심사로 떠오르는 공정이 구리 배선 공정이다. 그러나, 구리 배선은 일반적인 식각 물질로는 거의 식각되지 않기 때문에 층간 절연막을 먼저 식각한 후 구리를 매립하고 평탄화시키는 다마신 공정을 이용하고 있다. 이러한 다마신 공정을 이용하여 구리 배선을 형성하는 방법은 매우 다양한데, 구리 배선과 하부 구조가 연결되는 플러그 부분인 홀을 먼저 형성한 후 구리 배선이 형성될 부분인 트렌치를 형성하는 방법과 1차 식각으로 홀이 형성될 부분을 소정 깊이로 패터닝한 후 2차 식각 공정으로 트렌치와 홀을 동시에 형성하는 자기 정렬 방법등이 있다. 그런데, 이러한 방법들은 노광 장비의 적층 능력(overlay)에 매우 문제가 많아서 0.13㎛급의 고성능 반도체 소자의 금속 배선 공정에서 많은 문제점을 야기시킬 수 있게 된다. 즉, 0.13㎛급에서의 금속 배선과 그 아래의 홀 부분의 적층은 0.01㎛ 이하인 부분이 디자인 룰에 따라 충분히 존재할 수 있으나, 노광 장비에서의 적층 능력은 0.03㎛ 이하로는 제어하기 어렵다. 또한, 실제 반도체 소자의 제작 공정에서는 증착막의 두께 균일도, 장비 상태에 따른 변동 범위가 0.07㎛ 이상이기 때문에 여러가지 다마신 공정이 제약을 받게 된다.
한편, 낮은 유전 상수를 갖는 층간 절연막을 적용하기 위해 SILKTM, FlareTM등과 같은 유기(organic) 물질을 이용하기도 하고, 미세 기공등을 형성하는 등의 많은 노력을 기울이고 있다. 그러나, 유기 물질의 무른 특성 때문에 식각시 많은 제약을 받게 된다. 즉, 홀을 먼저 형성하고 트렌치를 형성하는 방법이든, 자기 정렬 방법이든 먼저 식각된 부분은 산소 및 질소 가스에 오랜 시간 노출되기 때문에 측벽으로의 식각 진행 및 패시트(facet) 현상이 심화되어 프로파일 왜곡을 초래하게 된다. 이런 현상은 홀과 배선이 동시에 형성되는 구리 매립 공정에서는 층간 절연막의 식각 프로파일이 플러그와 배선의 모양을 결정하기 때문에 패시트나 마이크로트렌치등은 억제해야 할 가장 큰 요소중의 하나이다. 특히 측벽 폴리머를 형성하기 위해서 CxHyFz(x, y, z는 0과 자연수)와 같은 폴리머 형성이 유리한 가스를 첨가할 경우에는 식각 후 반드시 이를 제거하기 위하여 세정 공정이 매우 중요하게 되며, 또한 C-H-F 계열의 가스는 산소 또는 질소 가스를 이용하여 유기 층간 절연 막을 건식 식각할 때 측벽 폴리머 형성이 적절치 못하여 측벽으로의 식각 진행을 제어하기 어렵게 된다. 따라서, 홀 또는 트렌치의 측벽으로의 식각을 제어하기 어렵고, 패시트 현상등이 심하게 발생하여 배선의 신뢰성에 많은 문제점을 초래하게 된다.
본 발명의 목적은 유기 층간 절연막의 소정 영역에 홀 및 트렌치를 형성할 때 홀 및 트렌치의 측벽에 폴리머를 형성하여 측벽 식각을 방지할 수 있는 반도체 소자의 층간 절연막 식각 방법을 제공하는데 있다.
본 발명의 다른 목적은 유기 층간 절연막의 소정 영역에 홀 및 트렌치를 형성할 때 HBr 가스를 포함하는 가스를 이용하여 식각 공정을 진행하여 홀 및 트렌치 측벽에 폴리머를 형성함으로써 측벽으로의 식각을 방지하여 수직 프로파일의 홀 및 트렌치를 형성할 수 있는 반도체 소자의 층간 절연막 식각 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 층간 절연막은 반도체 기판상에 형성된 층간 절연막과, 상기 층간 절연막에 형성되며 하부에 상기 반도체 기판이 노출되는 홀과, 상기 홀의 상부에 상기 홀보다 넓은 폭을 갖도록 형성된 트렌치 및상기 층간 절연막의 상기 홀 및 상기 트렌치의 측벽에 형성된 폴리머를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시 예에 따른 반도체 소자의 층간 절연막 식각 방법은 반도체 기판상에 형성된 층간 절연막과, 상기 층간 절연막에 형성되며 하부에 상기 반도체 기판이 노출되는 홀과, 상기 홀의 상부에 상기 홀보다 넓은 폭을 갖도록 형성된 트렌치와, 상기 층간 절연막의 상기 홀 및 상기 트렌치의 측벽에 형성된 폴리머 및 상기 층간 절연막 상에 형성된 하드 마스크층을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 1(a) 및 도 1(b)는 본 발명의 일 실시 예에 따른 반도체 소자의 층간 절연막을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 홀을 먼저 형성한 후 트렌치를 형성하는 방법을 예로 설명하기 위한 것이다.
도 1(a)를 참조하면, 소정의 구조, 예를들어 하부 구리 배선이 형성된 반도체 기판(11) 상부에 층간 절연막(12)을 형성한다. 층간 절연막(12)은 낮은 유전 상 수를 갖는 유기 물질로 형성하며, 층간 절연막(12)의 열적, 기계적 안정성을 확보하기 위해 베이크(bake) 및 큐어링(curing) 등의 공정을 실시한다. 이후 마스크 및 식각 공정을 실시하여 반도체 기판(11)의 소정 영역을 노출시키는 홀(13)을 형성한다.
도 1(b)를 참조하면, 마스크 및 식각 공정으로 층간 절연막(12)의 소정 영역을 식각하여 배선이 형성될 트렌치(14)를 형성한다. 여기서, 식각 공정은 산소, 질소 또는 CxHyFz(x, y, z는 0과 자연수) 가스를 선택하여 HBr 가스를 혼합한 가스를 이용한 건식 식각 공정으로 실시한다. 이에 의해 홀(13) 및 트렌치(14)의 측벽에 HBr을 원천으로 하는 Br-C-H-O 등을 포함한 폴리머(15)가 형성되며, 폴리머(15)에 의해 홀(13)의 측벽 식각이 방지되어 수직 프로파일을 갖게 된다. 이때, 건식 식각 공정을 실시하기 위한 건식 식각 장비의 전극등의 구성품이 실리콘등이 포함된 경우 Br에 의한 손실을 방지하기 위해 알루미늄 또는 탄소등을 이용하여 구성품의 손실을 방지한다. 한편, HBr 대신에 수소와 Br2의 혼합 가스, 수소와 염소의 혼합 가스 또는 HCl등을 사용할 수도 있다. 또한, SO, SO2, SO3 또는 SO4를 첨가하여 측벽 폴리머 형성을 보조할 수 있다.
도 2(a) 및 도 2(b)는 본 발명의 다른 실시 예에 따른 반도체 소자의 층간 절연막 식각 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 자기 정렬 방법으로 홀 및 트렌치를 형성하는 방법을 설명하기 위한 것이다.
도 2(a)를 참조하면, 소정의 구조, 예를들어 하부 구리 배선이 형성된 반도체 기판(21) 상부에 층간 절연막(22)을 형성한다. 층간 절연막(22)은 낮은 유전 상수를 갖는 유기 물질로 형성하며, 층간 절연막(22)의 열적, 기계적 안정성을 확보하기 위해 베이크(bake) 및 큐어링(curing) 등의 공정을 실시한다. 전체 구조 상부에 제 1 및 제 2 하드 마스크층(23 및 24)을 형성하는데, 질화막, 질화 산화막 또는 탄화 실리콘막을 선택하여 적층하여 이중 구조로 형성한다. 트렌치를 형성하기 위한 마스크를 이용한 리소그라피 공정 및 식각 공정으로 제 2 하드 마스크층(24)을 패터닝한 후 홀을 형성하기 위한 마스크를 이용한 리소그라피 공정 및 식각 공정으로 제 1 하드 마스크층(23)을 패터닝한다. 제 1 하드 마스크층(23)을 마스크로 층간 절연막(22)을 소정 깊이로 식각하여 홀 패턴을 형성한다.
도 2(b)를 참조하면, 제 2 하드 마스크층(24)을 마스크로 제 1 하드 마스크층(23) 및 층간 절연막(22)을 식각하여 홀(25) 및 트렌치(26)를 형성한다. 여기서, 식각 공정은 산소, 질소 또는 CxHyFz(x, y, z는 0과 자연수) 가스를 선택하여 HBr 가스를 혼합한 가스를 이용한 건식 식각 공정으로 실시한다. 이에 의해 홀(25) 및 트렌치(26)의 측벽에 HBr을 원천으로 하는 Br-C-H-O 등을 포함한 폴리머(27)가 형성되며, 폴리머(27)에 의해 홀(25)의 측벽 식각이 방지되어 수직 프로파일을 갖게 된다. 이때, 건식 식각 공정을 실시하기 위한 건식 식각 장비의 전극등의 구성품이 실리콘등이 포함된 경우 Br에 의한 손실을 방지하기 위해 알루미늄 또는 탄소등을 이용하여 구성품의 손실을 방지한다. 한편, HBr 대신에 수소와 Br2의 혼합 가 스, 수소와 염소의 혼합 가스 또는 HCl등을 사용할 수도 있다. 또한, SO, SO2, SO3 또는 SO4를 첨가하여 측벽 폴리머 형성을 보조할 수 있다.
상술한 바와 같이 본 발명에 의하면 HBr 가스를 포함한 가스를 이용하여 유기 층간 절연막의 소정 영역을 식각하여 홀 및 트렌치를 형성함으로써 측벽에 Br-C-H-O 계열의 폴리머를 형성하여 측벽으로의 식각등을 효과적으로 제어하여 플러그 및 배선의 프로파일이 왜곡되는 것을 방지할 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.
Claims (18)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 기판상에 형성된 층간 절연막;상기 층간 절연막에 형성되며 하부에 상기 반도체 기판이 노출되는 홀;상기 홀의 상부에 상기 홀보다 넓은 폭을 갖도록 형성된 트렌치; 및상기 층간 절연막의 상기 홀 및 상기 트렌치의 측벽에 형성된 폴리머를 포함하고,상기 트렌치는 HBr에 산소, 질소 및 CxHyFz(x, y, z는 0과 자연수) 가스로 이루어진 군에서 선택된 어느 하나를 혼합하고, SO, SO2, SO3 및 SO4 으로 이루어진 군에서 선택된 어느 하나를 더욱 첨가한 혼합 가스를 이용한 건식 식각 공정으로 형성되는반도체 소자의 층간 절연막.
- 반도체 기판상에 형성된 층간 절연막;상기 층간 절연막에 형성되며 하부에 상기 반도체 기판이 노출되는 홀;상기 홀의 상부에 상기 홀보다 넓은 폭을 갖도록 형성된 트렌치; 및상기 층간 절연막의 상기 홀 및 상기 트렌치의 측벽에 형성된 폴리머를 포함하고,상기 트렌치는 수소와 Br2의 혼합 가스, 수소와 염소의 혼합 가스 및 HCl 가스로 이루어진 군에서 선택된 어느 하나에, 산소, 질소 및 CxHyFz(x, y, z는 0과 자연수) 가스로 이루어진 군에서 선택된 어느 하나를 혼합한 가스를 이용한 건식 식각 공정으로 형성하는반도체 소자의 층간 절연막.
- 제12항에 있어서,상기 폴리머는 Br-C-H-O를 포함하는 반도체 소자의 층간 절연막.
- 제12항 또는 제13항에 있어서,상기 층간 절연막은 상기 반도체 기판상에 형성된 구리 배선 상에 배치되는 반도체 소자의 층간 절연막.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020035618A KR100937331B1 (ko) | 2002-06-25 | 2002-06-25 | 반도체 소자의 층간 절연막 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020035618A KR100937331B1 (ko) | 2002-06-25 | 2002-06-25 | 반도체 소자의 층간 절연막 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040000701A KR20040000701A (ko) | 2004-01-07 |
| KR100937331B1 true KR100937331B1 (ko) | 2010-01-18 |
Family
ID=37312524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020035618A KR100937331B1 (ko) | 2002-06-25 | 2002-06-25 | 반도체 소자의 층간 절연막 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100937331B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8709191B2 (en) * | 2008-05-15 | 2014-04-29 | Kimberly-Clark Worldwide, Inc. | Latent elastic composite formed from a multi-layered film |
| US9782449B2 (en) * | 2011-07-27 | 2017-10-10 | American Life Naturally | Method for the treatment of addiction to tobacco |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036490A (ko) * | 1996-11-18 | 1998-08-05 | 김광호 | 반도체소자의 트렌치 및 이의 형성방법 |
| KR19990057941A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| KR20010063763A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 제조 방법 |
-
2002
- 2002-06-25 KR KR1020020035618A patent/KR100937331B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036490A (ko) * | 1996-11-18 | 1998-08-05 | 김광호 | 반도체소자의 트렌치 및 이의 형성방법 |
| KR19990057941A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| KR20010063763A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040000701A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691246A (en) | In situ etch process for insulating and conductive materials | |
| KR100382376B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR19990088401A (ko) | 반도체장치및그제조방법 | |
| KR100706380B1 (ko) | 물결무늬 금속화층 생성을 위한 리소그래피 방법 | |
| US20090081873A1 (en) | Methods of Patterning Insulating Layers Using Etching Techniques that Compensate for Etch Rate Variations | |
| JP2005276931A (ja) | 半導体装置およびその製造方法 | |
| US6074957A (en) | Methods of forming openings and methods of controlling the degree of taper of openings | |
| KR100937331B1 (ko) | 반도체 소자의 층간 절연막 | |
| KR100792386B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100843239B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
| KR20040027364A (ko) | 폴리실리콘 에칭 방법 | |
| US6878637B2 (en) | Method for fabricating semiconductor device capable of improving process margin of self align contact | |
| KR100833421B1 (ko) | 반도체 소자의 층간 절연막 식각 방법 | |
| KR100546092B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR101063796B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100430690B1 (ko) | 반도체소자의콘택형성방법 | |
| US7655562B2 (en) | Method of manufacturing semiconductor memory device | |
| KR101024871B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20090095750A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100670652B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20000008838A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100481549B1 (ko) | 다공성 실리콘의 증발을 이용한 반도체 ｓｔｉ 형성 방법 | |
| KR100668733B1 (ko) | 반도체 소자의 비아 콘택 홀 형성 방법 | |
| KR100744105B1 (ko) | 콘택 플러그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |