KR100919552B1 - 반도체 소자의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 캐패시터의 하부 전극을 형성하는데 있어서 하부 전극 형성 후 딥아웃(Dip out) 공정을 수행하면서 하부 전극이 쓰러지는 문제를 해결하기 위하여, 반도체 기판에 수직하는 방향으로 전기장을 가함으로써, 하부 전극에 자석과 같은 성질이 인가되도록 하고 이로 인한 하부 전극 간의 반발력에 의하여 딥아웃 공정에서 쓰러지지 않고, 반도체 소자의 형성 공정 수율 및 신뢰성을 향상시킬 수 있도록 하는 발명에 관한 것이다.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 캐패시터의 하부 전극을 형성하는데 있어서 하부 전극 형성 후 딥아웃(Dip out) 공정을 수행하면서 하부 전극이 쓰러지는 문제를 해결하여, 반도체 소자의 형성 공정 수율 및 신뢰성을 향상시킬 수 있도록 하는 발명에 관한 것이다.

현재 반도체 소자의 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터(Capacitor)를 얻기 위한 다양한 기술들이 제안되고 있다.

캐패시터는 하부 전극(Storage Node)용 하부 전극과 상부 전극인 플레이트 전극 사이에 유전체막(Dielectric)이 개재된 구조를 가진다. 캐패시터의 정전용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들 간의 간격, 즉 유전체막의 두께에 반비례한다. 따라서, 정전용량이 높은 캐패시터를 제조하기 위하여 유전율이 큰 유전체막을 사용하는 방법, 유전체막의 두께를 줄이는 방법, 하부 전극 표면적을 확대시키는 방법, 또는 전극들 간의 거리를 축소시키는 방법 등이 개발되었다.

하지만, 반도체 메모리 소자의 집적도의 증가로 소자 크기가 점차 감소함에 따라, 충분한 정전용량을 확보할 수 있는 캐패시터를 제조하는 것이 점점 어려워졌다. 이에, 하부 전극의 구조를 개선하는 연구가 꾸준히 이루어지고 있으며, 그 해결책으로, 3차원 구조를 가지는 콘케이브형(Concave Type) 또는 실린더형(Cylinder Type) 캐패시터가 개발되었다. 최근에는 내부 면적만 전극 면적으로 사용하는 콘케이브형 캐패시터보다는 내부 면적은 물론 외부 면적까지도 전극 면적으로 사용하는 실린더형 캐패시터를 더욱 선호하는 추세이다. 이로 인해 캐패시터의 용량은 증가 하지만 셀 영역의 딥아웃(Dip Out) 공정 후 캐패시터의 하부 전극이 쓰러지는 현상 또는 뽑힘 등 많은 기술적 문제가 발생하고 있다.

반도체 소자의 캐패시터 형성 공정은 하부 전극을 형성하는 희생층으로 산화막을 사용한다.

도 1a 내지 도 1e는 종래 기술에 따른 캐패시터의 하부 전극을 형성하는 방법을 도시한 단면도들이다.

도 1a를 참조하면, 반도체 기판(미도시) 상부에 저장전극 콘택 플러그(20)를 포함하는 층간절연막(10)을 형성한다. 다음에는, 층간절연막(10) 상부에 식각 정지막(30) 및 하부 전극 형성용 희생산화막층(40)을 순차적으로 형성한다. 그 다음에는, 희생산화막층(40) 상부에 하부 전극용 감광막 패턴(70)을 형성한다.

도 1b를 참조하면, 감광막 패턴(70)을 식각 마스크로 희생산화막층(40) 및 식각 정지막(30)을 식각하여 하부 전극 영역(80)을 형성한다. 이때, 식각된 희생산화막층(40)을 희생산화막 패턴(45)이라 한다.

도 1c를 참조하면, 하부 전극 영역(80)을 포함하는 반도체 기판 전면에 하부 전극 물질(90)을 형성한다.

도 1d를 참조하면, 희생산화막 패턴(45) 상부에 형성된 하부 전극 물질(90)을 제거하여 각각의 저장전극 콘택 플러그(20)에 하나의 하부 전극(95)만 접속되도록 한다.

도 1e를 참조하면, 희생산화막 패턴(45)을 습식식각 방법으로 모두 제거한다. 이때, 습식식각 공정을 딥아웃(Dip out) 공정이라 하는데 하부 전극(95)이 쓰러지는 문제가 발생하여 후속의 캐패시터 형성 공정이 정상적으로 수행되지 못하는 문제가 있다.

본 발명은 하부 전극 형성을 위한 딥아웃 공정을 수행하기 전에 하부 전극을 전기장 사이에 위치시켜 하부 전극 내부에 포함된 (+) 전하 또는 (-) 전하를 각각 상부 및 하부 방향으로 이동시킴으로써, 하부 전극의 상부 및 하부에 각각 밀어내는 힘이 작용하도록 하여 딥아웃 공정 시 하부 전극이 쓰러지지 않도록 하는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.

본 발명에 따른 반도체 소자의 형성 방법은,

반도체 기판 상부에 저장 전극 콘택 플러그를 포함하는 층간절연막을 형성하는 단계와,

상기 층간절연막 상부에 희생산화막층을 형성하는 단계와,

상기 희생산화막층을 식각하여 상기 저장 전극 콘택 플러그를 노출시키는 저장 전극 영역을 형성하는 단계와,

상기 저장 전극 영역의 표면에 하부 전극을 형성하는 단계 및

상기 희생산화막층을 제거하는 딥아웃(Dip out) 공정을 수행하되, 상기 반도체 기판의 상/하를 가로지르는 전기장을 가하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 하부 전극은 티타늄, 티타늄 질화막 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하고, 상기 하부 전극은 간에는 척력이 작용하도록 전기장을 가하는 것을 특징으로 하고, 상기 전기장을 가하는 방법은 상기 딥 아웃(Dip out) 공정에서 사용되는 식각 장치의 상/하부에 전극판을 형성하여 수행하는 것을 특징으로 하고, 상기 하부 전극 및 이와 인접한 전극판 사이에는 인력이 작용하도록 전기장을 가하는 것을 특징으로 하고, 상기 식각 장치는 식각 용액을 담을 수 있는 배스(bath)와, 상기 배스의 바닥부분 중심부에 형성된 웨이퍼 지지부와, 상기 웨이퍼 지지부의 양측에 형성되며 상기 배스를 관통하는 식각 용액 유입관과, 상기 식각 용액 유입관에 형성된 식각 용액 유입구와, 상기 웨이퍼 지지부에 고정되는 웨이퍼와 평행하게 위치하는 상기 배스의 양 측벽에 형성되는 제 1 전극판 및 제 2 전극판 및 상기 배스 내부에 전기장을 형성할 수 있도록 상기 제 1 전극판 및 제 2 전극판에 전압을 인가하는 전원 공급 장치를 포함하는 식각 장치를 이용하는 것을 특징으로 하고, 상기 전원 공급 장치는 가변 전압 장치를 이용하는 것을 특징으로 한다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하기로 한다.

도 2는 본 발명에 따른 반도체 소자의 제조 장치를 도시한 개략도이다.

도 2를 참조하면, 식각 용액을 담을 수 있는 배스(bath)(130)가 구비된다. 이때, 배스(130)는 사각형의 박스 형태로 형성되며, 웨이퍼(100)를 담글 수 있을 정도의 크기로 형성된다.

다음에는, 배스(130)의 바닥부분 중심부에 웨이퍼 지지부(120)가 형성된다. 이때, 웨이퍼 지지부(120)는 웨이퍼(100)를 지면에서 수직한 방향으로 세울 수 있는 형태로 구비되며, 2개 이상 평행하게 세울 수 있는 형태로 형성된다.

그 다음에는, 웨이퍼 지지부(120)의 양측으로 식각 용액 유입관(140)이 형성된다. 식각 용액 유입관(140)은 배스(130)의 길이 방향으로 관통하는 형태가 되며, 배스(130)의 내측에 위치하는 식각 용액 유입관(140)에는 식각 용액 유입구(145)가 구비되어, 식각 용액 유입구(145)를 통하여 배스(130) 내부에 식각 용액이 채워지도록 한다.

그 다음에는, 웨이퍼(100)와 평행하게 위치하는 배스(130)의 양 측벽에 제 1 전극판(150) 및 제 2 전극판(160)을 형성한다.

그 다음에는, 제 1 전극판(150) 및 제 2 전극판(160)에 전압을 인가하는 전원 공급 장치(170)가 형성된다. 이때, 전원 공급 장치(170)는 가변 전압 장치 형태로 구비되며 제 1 전극판(150) 및 제 2 전극판(160)에 전압을 인가하여 배스(130) 내부에 웨이퍼(100)와 수직하는 방향으로 전기장이 형성될 수 있도록 한다.

이와 같은 반도체 소자의 제조 장치는 특히 캐패시터의 하부 전극을 형성하기 위한 딥아웃(Dip out) 공정에서 사용되어 하부 전극이 쓰러지는 현상을 방지할 수 있다. 전기장이 형성되면 실린더형의 하부 전극에 포함된 (+) 전하는 전기장이 들어가는 전극판 방향으로 몰리고, (-) 전하는 전기장이 나오는 전극판 방향으로 몰리게 되므로 하부 전극 사이에 척력이 작용하여 쓰러짐 현상을 방지할 수 있게 되는 것이다.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.

도 3a를 참조하면, 반도체 기판(200)에 활성영역(220)을 정의하는 소자분리막(230)을 형성한다.

다음에는, 반도체 기판(200) 상부에 게이트(240)를 형성한다. 이때, 게이트(240)는 리세스 게이트로 형성한다.

그 다음에는, 게이트(240) 사이에 노출되는 활성영역(220) 상부에 랜딩플러그(245)를 형성한다.

그 다음에는, 반도체 기판(200) 전면에 층간절연막(250)을 형성한다.

그 다음에는, 층간절연막(250)을 식각하여 활성영역(220)의 양 에지부에 형성된 랜딩플러그(245)를 노출시키는 저장전극콘택홀을 형성한 후 플러그 물질을 매립하여 저장 전극 콘택 플러그(255)를 형성한다.

그 다음에는, 저장 전극 콘택 플러그(255) 및 층간절연막(250) 상부에 식각정지막(260)을 형성하고, 그 상부에 희생산화막층(270)을 형성한다.

그 다음에는, 희생산화막층(270) 및 식각정지막(260)을 식각하여 저장 전극 콘택 플러그(255)를 노출시키는 저장 전극 영역을 형성한다. 이때, 콘택홀 마스크를 이용한 식각 공정으로 저장 전극 영역이 실린더 형으로 형성되도록 한다.

그 다음에는, 저장 전극 영역의 표면에 하부 전극(280)을 형성한다. 이때, 하부 전극(280)은 후속 공정에서 이용하는 전기장 효과 최대한으로 끌어올리기 위하여 전기적 특성이 우수한 티타늄, 티타늄 질화막 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것이 바람직하다.

그 다음에는, 희생산화막층(270)을 딥아웃 공정으로 제거하는 공정을 수행하는데, 이때, 반도체 기판(200)의 하부 및 상부에 각각 제 1 전극판(300) 및 제 2 전극판(320)을 로딩시킨다. 여기서는, 상기 도 2에서 설명한 배스를 이용하는 것으로 한다.

그 다음에는, 제 1 전극판(300) 및 제 2 전극판(320)에 전압을 인가하여 반도체 기판(200)을 수직으로 가르는 전기장(330)을 형성한다. 이때, 제 2 전극판(320)에 (+) 전압을 인가하고, 제 1 전극판(300)에 (-)의 전압을 인가하는 것으로 한다.

도 3b를 참조하면, 전기장(330)에 의해서 하부 전극(280)에 포함된 (+) 또는 (-)의 전하가 각각 한쪽 방향으로 움직이게 된다. (+) 전압이 인가되어 전기장이 발산되는 제 2 전극판(320) 방향으로는 (-)의 전하들이 몰리고, 그 반대인 제 1 전극판(300)에는 (+) 전하들이 몰리게 된다.

도 3c를 참조하면, 식각 용액에 의해서 희생산화막층을 제거한다. 이때, 하부 전극(280)의 상부에는 (-) 전하가 몰려서 하부 전극(280) 사이에 밀어내는 힘(360)이 작용하게 되고, 또한, 제 2 전극판(320)과 하부 전극(280) 사이에는 인력(370)이 작용하게 된다. 따라서, 하부 전극(280)은 쓰러지지 않게 된다.

도 3d를 참조하면, 제 1 전극판 및 제 2 전극판을 제거하고, 정상적인 형태의 하부 전극(280)을 완성한다.

상술한 바와 같이, 본 발명은 캐패시터의 하부 전극을 형성하는데 있어서 쓰러짐 문제가 발생하는 것을 방지하기 위하여, 하부 전극 형성을 위한 딥아웃 공정을 수행하기 전에 하부 전극을 전기장 사이에 위치시켜 하부 전극 내부에 포함된 (+) 전하 또는 (-) 전하가 각각 한쪽 방향으로 몰릴 수 있도록 한다. 이렇게 되면 하부 전극은 자석과 같은 성질을 띌 수 있게 되므로 하부 전극 사이에는 서로 간에 서로 밀어내는 힘이 작용하게 된다. 따라서, 딥아웃 공정시에도 쓰러지는 문제가 발생하지 않도록 할 수 있다.

본 발명에 따른 반도체 소자의 형성 방법은 하부 전극에 전기장을 가함으로써, 하부 전극에 자석과 같은 성질이 인가되도록 하고 이로 인한 하부 전극 간의 반발력 및 제 2 전극판과 하부전극 사이의 인력에 의하여 딥아웃 공정시에서 쓰러지는 문제가 발생하지 않도록 할 수 있다. 따라서, 반도체 소자의 형성 공정 수율 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1a 내지 도 1e는 종래 기술에 따른 캐패시터의 하부 전극을 형성하는 방법을 도시한 단면도들.

도 2는 본 발명에 따른 반도체 소자의 제조 장치를 도시한 개략도.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.

Claims (8)

1. 반도체 기판 상부에 저장 전극 콘택 플러그를 포함하는 층간절연막을 형성하는 단계;

   상기 층간절연막 상부에 희생산화막층을 형성하는 단계;

   상기 희생산화막층을 식각하여 상기 저장 전극 콘택 플러그를 노출시키는 저장 전극 영역을 형성하는 단계;

   상기 저장 전극 영역의 표면에 하부 전극을 형성하는 단계; 및

   상기 희생산화막층을 제거하는 딥 아웃(Dip out) 공정을 수행하되, 상기 반도체 기판의 상/하를 가로지르는 전기장을 가하는 단계를 포함하며,

   상기 하부 전극 간에는 척력이 작용하도록 전기장을 가하는 것을 특징으로 하는 반도체 소자의 형성 방법.
2. 제 1 항에 있어서,

   상기 하부 전극은 티타늄, 티타늄 질화막 및 이들의 조합 중 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
3. 삭제
4. 삭제
5. 제 1 항에 있어서,

   상기 하부 전극 및 이와 인접한 전극판 사이에는 인력이 작용하도록 전기장을 가하는 것을 특징으로 하는 반도체 소자의 형성 방법.
6. 제 1 항에 있어서,

   상기 식각 장치는 식각 용액을 담을 수 있는 배스(bath)와, 상기 배스의 바닥부분 중심부에 형성된 웨이퍼 지지부와, 상기 웨이퍼 지지부의 양측에 형성되며 상기 배스를 관통하는 식각 용액 유입관과, 상기 식각 용액 유입관에 형성된 식각 용액 유입구와, 상기 웨이퍼 지지부에 고정되는 웨이퍼와 평행하게 위치하는 상기 배스의 양 측벽에 형성되는 제 1 전극판 및 제 2 전극판 및 상기 배스 내부에 전기장을 형성할 수 있도록 상기 제 1 전극판 및 제 2 전극판에 전압을 인가하는 전원 공급 장치를 포함하는 식각 장치를 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
7. 제 6 항에 있어서,

   상기 전원 공급 장치는 가변 전압 장치를 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
8. 제 1 항에 있어서,

   상기 전기장을 가하는 방법은 상기 딥 아웃(Dip out) 공정에서 사용되는 식각 장치의 상/하부에 전극판을 형성하여 수행하는 것을 특징으로 하는 반도체 소자의 형성 방법.