KR100908286B1 - 프린트 배선기판의 제조 방법 - Google Patents

프린트 배선기판의 제조 방법 Download PDF

Info

Publication number
KR100908286B1
KR100908286B1 KR1020057010376A KR20057010376A KR100908286B1 KR 100908286 B1 KR100908286 B1 KR 100908286B1 KR 1020057010376 A KR1020057010376 A KR 1020057010376A KR 20057010376 A KR20057010376 A KR 20057010376A KR 100908286 B1 KR100908286 B1 KR 100908286B1
Authority
KR
South Korea
Prior art keywords
resin layer
wiring board
printed wiring
resin
circuit pattern
Prior art date
Application number
KR1020057010376A
Other languages
English (en)
Other versions
KR20050090991A (ko
Inventor
게이이치 무라카미
Original Assignee
가부시키가이샤 노다스크린
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 노다스크린 filed Critical 가부시키가이샤 노다스크린
Publication of KR20050090991A publication Critical patent/KR20050090991A/ko
Application granted granted Critical
Publication of KR100908286B1 publication Critical patent/KR100908286B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

회로 패턴이 형성된 프린트 배선기판 상에 패턴간을 메우도록 열경화성의 수지층을 형성하고, 그 수지층을 감압한 감압실내에서 평활판을 꽉 누르면서 가열 경화시킨 후, 회로 패턴을 덮고 경화한 수지층을 연마함으로써 회로 패턴을 노출시키는 프린트 배선 기판의 제조방법으로서, 수지층을 감압실내에서 가열 경화시키는 공정에 있어서, 다음의 공정을 순서대로 실행한다. 공정1:감압실내에서 평활판을 통해 수지층을 가압한 상태에서, 그 수지층이 경화하지 않는 비경화 온도로 유지한다. 공정2:가압 상태에서 수지층이 경화하는 경화 온도까지 수지층을 가열한다. 공정3:가압 상태 및 경화 온도를 유지한 상태에서 감압실내에 외기를 유입시킨다. 공정4:경화 온도를 유지한 상태에서 평활판으로의 가압력을 감소시킨다. 공정5:수지층을 냉각한다.
Figure 112005030299372-pct00001
회로 패턴, 프린트 배선기판, 열경화성의 수지층, 감압실, 프린트 배선기판,경화 온도, 평활판

Description

프린트 배선기판의 제조 방법{METHOD FOR MANUFACTURING PRINTED WIRING BOARD}
본 발명은 프린트 배선기판의 제조 방법에 관한 것이다.
예를 들면 빌드업법으로 다층 프린트 배선판을 제조하기 위해서는, 배선의 고밀도화를 위해서 하층기판의 표면을 평탄화하는 것이 필요하다. 그런데, 프린트 기판의 회로 패턴은 일반적으로 동박의 불필요한 부분을 에칭에 의해 제거하는 서브트랙트법에 의해 제조되기 때문에, 회로 패턴 부분이 기재 표면으로부터 솟아오른 요철형상으로 형성되어 버린다.
그래서, 이렇게 표면이 요철형상으로 형성된 프린트 기판을 평탄화하기 위해서, 예를 들면 회로 패턴간에 열경화성의 수지를 메워 넣어서 가열 경화시키고, 그 후에, 수지표면을 평면 연마하는 방법이 종래부터 제안되고 있다.
그런데, 상기한 바와 같이 수지를 회로 패턴간에 메워 넣는 방법으로서는, 예를 들면 스크린인쇄에 의해 수지를 도포하거나, 반경화 상태의 수지 시트를 적층시키거나 하는 방법이 있다. 그러나, 스크린인쇄에 의해 수지를 도포할 경우에는, 인쇄 시에 수지내에 공기가 말려드는 것을 피할 수 없고, 말려든 공기가 미소한 기포가 되어서 수지층에 보이드를 생성시킨다는 문제가 있다. 또, 수지 시트를 적층 시킬 경우에는, 수지 시트와 기판과의 사이에 들어간 공기가 기포가 되어, 마찬가지로 수지층에 보이드를 생성시킨다는 문제가 있다. 이들 보이드는, 후공정의 가열의 단계에서 파열하거나, 기판의 전기적 특성을 열화시키거나 할 우려가 있어, 바람직하지 못하다.
보이드의 원인이 되는 수지 중의 기포를 제거하는 방법으로서, 최근, 수지층을 감압 분위기 중에서 프레스하는 기술이 제안되고 있다. 수지 중의 기포는, 감압 분위기 중에서 프레스됨으로써, 수지층의 표면으로 이동해서 이윽고 외부로 방출되는데, 이 경우, 수지의 점도가 낮을수록 기포는 수지 중을 이동하기 쉬워져, 효과적으로 제거된다. 그러나 한편으로는, 수지의 점도를 낮게 하면, 수지층을 프레스 할 때에 수지가 회로 패턴간으로부터 흘러 나가 버린다는 문제가 있다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 수지 중의 기포를 충분히 제거할 수 있고, 또한, 전체적으로 양호한 수지의 경화 상태를 얻을 수 있는 프린트 배선기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 이루어진 본 발명은, 회로 패턴이 형성된 프린트 배선기판 상에 패턴간을 메우도록 열경화성의 수지층을 형성하고, 그 수지층을 감압한 감압실내에서 평활판을 꽉 누르면서 가열 경화시킨 후, 상기 회로 패턴을 덮고 경화한 상기 수지층을 연마함으로써 상기 회로 패턴을 노출시키는 프린트 배선기판의 제조 방법으로서, 상기 수지층을 상기 감압실내에서 가열 경화시키는 공정에 있어서, 상기 감압실내에서 상기 평활판을 통해 상기 수지층을 가압한 상태에서, 그 수지층이 경화하지 않는 비경화 온도로 유지하는 공정(공정1)과, 상기 가압 상태에서 상기 수지층이 경화하는 경화 온도까지 상기 수지층을 가열하는 공정(공정2)과, 상기 가압 상태 및 상기 경화 온도를 유지한 상태에서 상기 감압실내에 외기를 유입시키는 공정(공정3)과, 상기 경화 온도를 유지한 상태에서 상기 평활판으로의 가압력을 감소시키는 공정(공정4)과, 상기 수지층을 냉각하는 공정(공정5)을 순서대로 실행하는 것을 특징으로 한다.
본 발명의 공정1에 있어서, 가압력을 단계적으로 상승시켜도 좋다. 또, 수지층은 액상의 수지를 패턴간을 메우도록 해서 프린트 배선기판 상에 부착시키거나, 반경화 상태의 수지 시트를 프린트 배선기판에 포개거나 하고, 그 위에 수지층에 대향하는 면이 조면화된 금속박을 포개도 좋다. 이 경우, 금속박은 회로 패턴과는 이종의 금속에 의해 형성할 수 있다.
본 발명에 의하면, 기판 상에 형성된 수지층을 감압한 감압실내에서 평활판을 꽉 누르면서 가열 경화시키는 공정에 있어서, 우선, 감압실내에서 평활판을 통해 수지층을 가압한 상태에서, 그 수지층이 경화하지 않는 비경화 온도로 유지한다 (공정1). 이 경우의 비경화 온도로서는, 수지의 점도가 지나치게 떨어져 수지가 회로 패턴간으로부터 흘러 나가지 않는 정도의 온도가 바람직하고, 예를 들면 에폭시계 수지에서는 100∼140℃정도가 바람직하다. 또, 비경화 온도로 유지하는 시간으로서는, 수지층의 온도가 표면부근의 온도와 내부온도와의 온도차가 실질적으로 문제가 되지 않는 시간인 것이 바람직하다. 배선 기판 상에 패턴간을 메우도록 열경화성의 수지층을 형성했을 경우에, 그 수지층이 회로 패턴의 형성 부분에서 솟아올라 있어도, 공정1에서 수지층이 연화되어 평활판을 통해 가압됨으로써 눌러 으깨져, 수지층 전체가 평활판과 기판과의 간극에 얇게 퍼진다. 또, 가령 수지층내에 기포가 포함되어 있었다고 해도, 수지층에 대한 가압은 감압된 감압실내에서 행해지기 때문에, 수지 중의 기포는 제거된다. 또 이 때, 수지는 적당히 연화되어 있기 때문에, 기포는 수지 중을 용이하게 이동할 수 있다.
이렇게, 수지층이 평탄화되고, 수지 중의 기포가 충분히 제거되면, 다음에 가압 상태를 유지한 채 수지층이 경화하는 경화 온도까지 수지층을 가열한다(공정2). 이에 따라, 수지층은 기포를 포함하지 않는 상태 그대로 경화된다. 또, 수지에 경화에 의한 수축이 생긴 경우라도, 수지층은 평활판에 의해 프레스 된 상태로 있으므로, 수지층 표면을 평탄하게 유지할 수 있다.
다음에, 가압 상태 및 경화 온도를 유지한 상태에서, 감압실내에 외기를 유입시킨다(공정3). 그러면, 수지층의 표면은 유입된 외기에 의해 식기 때문에, 수지층 표면의 경도가 높아져, 수지의 과잉 유출을 억제할 수 있다.
다음에, 수지의 경화 온도를 유지한 상태에서 평활판으로의 가압력을 감소시킨다(공정4). 이에 따라, 더욱 수지의 과잉 유출을 방지할 수 있다.
그 후, 가열을 중지하고 수지층을 냉각한다(공정5).
이상의 공정을 순서대로 실행함으로써, 회로 패턴 상에는 극히 얇은 수지층만이 남고, 회로 패턴간은 기포를 거의 포함하지 않는 수지층으로 메워 넣어진 평탄기판이 얻어진다. 그래서, 회로 패턴을 상처 입히지 않는 세기로 연마를 행하면, 회로 패턴 상의 매우 얇은 수지층은 용이하게 연마되고, 회로 패턴이 노출된 평활한 기판을 얻을 수 있다.
또한, 평활판을 기판 상의 수지층에 꽉 누를 시에, 평활판과 수지층과의 사이에 수지층에 대향하는 면이 조면화된 금속박을 개재시키면, 수지층은 보다 얇게 퍼지기 쉽게 되고, 더군다나, 그 수지층의 표면은 금속박의 조면화 표면에 따라 미세한 요철형상이 된다. 이 결과, 잔류 수지층의 연마를 보다 용이하게 행할 수 있다.
또한, 평활판과 수지층과의 사이에 개재시키는 금속박이, 회로 패턴과는 이종의 금속으로 형성했을 경우에는, 금속박만을 용해시켜서 회로 패턴의 금속에는 영향을 주지 않는 선택적인 에칭에 의해 금속박을 제거할 수 있다.
도 1은 동 적층판의 단면도이다.
도 2는 마찬가지로 스루홀을 형성한 배선 기판의 단면도이다.
도 3은 마찬가지로 도금층을 형성한 배선 기판의 단면도이다.
도 4는 마찬가지로 회로 패턴을 형성한 배선 기판의 단면도이다.
도 5는 본 발명의 제1실시형태에 관한 수지층을 형성한 배선 기판의 단면도이다.
도 6은 마찬가지로 감압 프레스 시의 레이 아웃을 도시한 배선 기판의 단면도이다.
도 7은 마찬가지로 수지를 경화시킬 때의 온도-압력-진공도의 관계를 나타내는 그래프이다.
도 8은 마찬가지로 수지 경화 후의 배선 기판의 단면도이다.
도 9는 마찬가지로 금속박을 제거한 후의 배선 기판의 단면도이다.
도 10은 마찬가지로 연마한 후의 배선 기판의 단면도이다.
(발명을 실시하기 위한 최선의 형태)
본 실시형태에서는 도 1에 도시한 바와 같이, 기재로서, 예를 들면 두께 100∼3000㎛의 글래스 에폭시 기판(11)의 양면에 동박(12)을 첩부해서 이루어지는 동 적층판(10)을 사용하고 있다. 이 동 적층판(10)의 소요 개소에, 주지의 드릴 등을 이용하여 스루홀(13)을 뚫어 가공하고(도 2참조), 화학 도금 및 전해 도금을 행하여 스루홀(13)의 내주면도 포함시킨 전역에 동 도금층(14)을 형성하고, 기판표면의 도체층의 두께를 약 20㎛로 한다(도 3참조). 그리고 스루홀(13)내에 수지를 충전해서 경화시키고, 기판표면으로 밀려나온 수지를 연마해서 평탄화한다. 그 후, 그 평활 기판 상에 주지의 포토 에칭법에 의해 회로 패턴(15)을 형성한다(도 4참조).
다음에, 도 5에 도시한 바와 같이, 배선 기판에 예를 들면 스크린 인쇄 등에 의해 액상의 열경화성 에폭시 수지를 약 30∼80㎛의 두께가 되도록 부착시키고, 회로 패턴(15)을 수지층(16)에 의해 완전하게 메워 넣는다. 그리고, 140℃로 가열해서 수지층(16)을 반경화의 상태로 한다. 이 때, 수지층(16) 중에는 미소한 기포가 포함되어 있는 경우가 있다. 또, 수지층(16) 표면은 회로 패턴(15) 부분이 솟아오른 완만한 기복 상태가 되어 있다. 다음에, 도 6에 도시한 바와 같이, 편면이 침상 도금에 의해 조면화된 두께 18㎛의 니켈 박(17)을, 조면이 수지층(16)과 대향하 도록 하여 수지층(16) 상에 싣는다.
이상과 같이, 배선 기판 상에 수지층(16) 및 니켈 박(17)을 포갠 적층체를 13조 준비하고, 각 적층체를 이형 필름으로서의 테플론 시트(18)를 개재시켜서 서로 포갠다. 또한 그 외측으로부터, 두께 약1㎜의 평활한 스테인레스판(19)을 테플론 시트(18)를 개재시켜서 포갠다. 또한, 도 6에서는, 1조의 적층체를 스테인레스판(19)으로 끼운 개략도를 도시한다. 이 적층체에 대하여 이하의 공정이 순서대로 실행된다(도 7참조).
우선, 감압한 감압실(도시하지 않는다)내에서 수지층(16)에 대하여 140℃로 30분 가열을 행하면서, 스테인레스판(19)에 대한 가압력을 단계적으로 상승시키고, 최종적으로 30㎏/㎠의 가압력으로 한다(공정1). 그러면, 완만한 기복 상태로 있는 수지층(16) 표면은, 평활한 스테인레스판(19)에 눌러 으깨지도록 해서 평탄화되는 동시에, 수지층(16) 전체가 기판 상에 얇게 퍼진다. 또, 수지층(16)중의 기포는 수지층(16)의 표면 부근에 떠올라서 수지내부로부터 제거된다.
다음에, 스테인레스판(19)에 대한 가압력을 유지한 상태에서, 수지층(16)에 대하여 180℃로 가열을 행하고, 수지층(16)을 본경화시킨다(공정2). 이에 따라, 수지층(16)은 기포를 포함하지 않는 상태 그대로 경화된다. 또, 수지층(16)이 180℃에 도달하고, 본경화가 개시된 후, 상기 가압 상태 및 온도를 유지한 채 감압실내에 외기를 유입시킨다(공정3). 이 외기의 유입에 의해, 수지층(16)의 노출된 표면의 온도가 내려가고, 경도가 오르기 때문에, 회로 패턴으로부터 수지가 과잉으로 흘러 나가는 것이 억제된다.
그 후, 수지층(16) 전체가 거의 경화된 시점에서, 스테인레스판(19)에 대한 가압력 감소시킨다(공정4). 이에 따라, 수지층이 과잉으로 으깨지는 것이 방지되고, 또한 수지가 흘러 나가는 것을 방지할 수 있다. 그리고, 수지층(16)이 충분히 경화된 후, 적층체(16) 전체를 냉각한다(공정5).
다음에, 수지층(16) 표면에 부착되어 있는 니켈 박(17)을 니켈 전용의 에칭액에 의해 제거한다(도 8 및 도 9참조). 그러면, 동의 회로 패턴(15) 상의 잔사 수지층은 5㎛이하로 되어 있는 동시에, 그 표면은 거칠게 된 상태로 되어 있다. 그래서 마지막으로, 세라믹 버프에 의해 회로 패턴(15) 상의 수지층(16)을 제거하는 1차 평활 표면 연마와, 평면연삭기에 의해 면내 평균 거칠기 정밀도를 3㎛이하로 하는 2차 마무리 연마에 의해, 기판을 평탄화시킨다(도 10참조). 이 표면 연마 시에는, 회로 패턴(15) 상에 남아있는 수지층(16)은 5㎛로 매우 얇은데다가, 그 표면이 거칠게 되어 있으므로, 연마는 용이하게 행해진다.
이렇게, 본 실시형태의 프린트 배선기판의 제조 방법에 의하면, 수지층을 감압실내에서 가열 경화시키는 공정에 있어서, 상기 공정1에서 공정5를 순서대로 실행함으로써, 수지내에 기포를 포함하지 않고, 또한 전체적으로 양호한 수지의 경화 상태를 얻을 수 있다.
본 발명은 상기 기술 및 도면에 의해 설명한 실시형태로 한정되는 것이 아니라, 예를 들면 다음과 같은 실시형태도 본 발명의 기술적 범위에 포함되고, 또한, 하기 이외에도 요지를 벗어나지 않는 범위내에서 여러가지 변경해서 실시할 수 있다.
(1)상기 실시형태에서는, 액상의 수지를 스크린 인쇄로 기판 상에 부착시킴으로써 수지층을 형성하는 구성으로 했지만, 이에 한정되지 않고, 코팅이나 커튼 코트법 등을 사용해도 된다. 또, 반경화 상태의 수지 시트를 적층시키는 구성으로 해도 된다. 그 경우도, 수지층을 감압실내에서 가열 경화시키는 공정에 있어서, 상기 실시형태와 마찬가지로, 공정1에서 공정5를 순서대로 실행함으로써, 수지 내에 기포를 포함하지 않고, 또한 전체적으로 양호한 수지의 경화 상태를 얻을 수 있다.
(2)상기 실시형태에서는 회로 패턴을 서브트랙티브법에 의해 형성했지만, 애디티브법에 의해 형성하는 구성으로 해도 된다.
(3)상기 실시형태에서는 수지층의 재료로서 열경화성 에폭시 수지를 사용했지만, 이에 한정하지 않고, 요소수지, 멜라민수지, 페놀수지, 아크릴수지, 불포화 폴리에스테르 수지 등의 열경화성 수지를 사용해도 좋다.
(4)상기 실시형태에서는 금속박 재료로서 니켈을 사용했지만, 이에 한정하지 않고, 동 등의 다른 금속을 사용해도 좋다.
이상 설명한 바와 같이, 본 발명에 의하면, 수지 중의 기포를 충분히 제거할 수 있고, 또한, 전체적으로 양호한 수지의 경화 상태를 얻을 수 있는 프린트 배선기판을 제조할 수 있다.

Claims (6)

  1. 회로 패턴이 형성된 프린트 배선기판 상에 패턴간을 메우도록 열경화성의 수지층을 형성하고, 그 수지층을 감압한 감압실내에서 평활판을 꽉 누르면서 가열 경화시킨 후, 상기 회로 패턴을 덮고 경화한 상기 수지층을 연마함으로써 상기 회로 패턴을 노출시키는 프린트 배선기판의 제조 방법으로서, 상기 수지층을 상기 감압실내에서 가열 경화시키는 공정에 있어서,
    상기 감압실내에서 상기 평활판을 통해 상기 수지층을 가압한 상태에서, 그 수지층이 경화하지 않는 비경화 온도로 유지하는 공정(공정1)과,
    상기 가압 상태에서 상기 수지층이 경화하는 경화 온도까지 상기 수지층을 가열하는 공정(공정2)과,
    상기 가압 상태 및 상기 경화 온도를 유지한 상태에서 상기 감압실내에 외기를 유입시키는 공정(공정3)과,
    상기 경화 온도를 유지한 상태에서 상기 평활판으로의 가압력을 감소시키는 공정(공정4)과,
    상기 수지층을 냉각하는 공정(공정5)을 순서대로 실행하고,
    상기 수지층은 액상의 수지를 상기 패턴간을 메우도록 해서 상기 프린트 배선기판 상에 부착시켜서 형성하는 동시에, 그 위에 상기 수지층에 대향하는 면이 조면화된 금속박이 포개지는 것을 특징으로 하는 프린트 배선기판의 제조 방법.
  2. 제 1 항에 있어서, 상기 공정1에 있어서, 가압력을 단계적으로 상승시키는 것을 특징으로 하는 프린트 배선기판의 제조 방법.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서, 상기 수지층은 반경화 상태의 수지 시트를 프린트 배선기판에 포개서 형성하는 동시에, 그 위에 상기 수지층에 대향하는 면이 조면화된 금속박이 포개지는 것을 특징으로 하는 프린트 배선기판의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 금속박은 상기 회로 패턴과는 이종의 금속에 의해 형성되어 있는 것을 특징으로 하는 프린트 배선기판의 제조 방법.
  6. 제 4 항에 있어서, 상기 금속박은 상기 회로 패턴과는 이종의 금속에 의해 형성되어 있는 것을 특징으로 하는 프린트 배선기판의 제조 방법.
KR1020057010376A 2002-12-09 2002-12-09 프린트 배선기판의 제조 방법 KR100908286B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/012842 WO2004054336A1 (ja) 2002-12-09 2002-12-09 プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20050090991A KR20050090991A (ko) 2005-09-14
KR100908286B1 true KR100908286B1 (ko) 2009-07-17

Family

ID=32500599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010376A KR100908286B1 (ko) 2002-12-09 2002-12-09 프린트 배선기판의 제조 방법

Country Status (5)

Country Link
US (1) US7716825B2 (ko)
JP (1) JPWO2004054336A1 (ko)
KR (1) KR100908286B1 (ko)
CN (1) CN100444704C (ko)
WO (1) WO2004054336A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004054337A1 (ja) * 2002-12-09 2006-04-13 株式会社野田スクリーン プリント配線基板の製造方法
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
KR101077239B1 (ko) * 2006-12-15 2011-10-27 니혼 하츠쵸 가부시키가이샤 도전성 접촉자 홀더 및 도전성 접촉자 유닛
JP5743038B2 (ja) * 2013-01-09 2015-07-01 株式会社村田製作所 樹脂多層基板およびその製造方法
JP7509502B2 (ja) * 2017-11-28 2024-07-02 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP7099373B2 (ja) * 2019-03-11 2022-07-12 トヨタ自動車株式会社 圧粉磁心の製造方法
CN112188733A (zh) * 2019-07-03 2021-01-05 深圳碳森科技有限公司 一种真空塞孔方法
US11997799B2 (en) 2021-02-05 2024-05-28 Shennan Circuits Co., Ltd. Method for manufacturing printed circuit board
CN114885514A (zh) * 2021-02-05 2022-08-09 深南电路股份有限公司 印制线路板的制作方法及印制线路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332387A (ja) * 1999-05-21 2000-11-30 Noda Screen:Kk プリント配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334494A (ja) 1989-06-30 1991-02-14 Tanaka Kikinzoku Kogyo Kk 水平プリント回路基板の製造方法
JP3659666B2 (ja) * 1994-07-18 2005-06-15 オリンパス株式会社 フレキシブルプリント基板の製造方法
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
WO1998049726A1 (fr) * 1997-04-30 1998-11-05 Hitachi Chemical Company, Ltd. Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur
JP2001203453A (ja) 2000-01-21 2001-07-27 Matsushita Electric Works Ltd 多層積層板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332387A (ja) * 1999-05-21 2000-11-30 Noda Screen:Kk プリント配線基板の製造方法

Also Published As

Publication number Publication date
US20060115582A1 (en) 2006-06-01
CN100444704C (zh) 2008-12-17
JPWO2004054336A1 (ja) 2006-04-13
KR20050090991A (ko) 2005-09-14
US7716825B2 (en) 2010-05-18
WO2004054336A1 (ja) 2004-06-24
CN1709015A (zh) 2005-12-14

Similar Documents

Publication Publication Date Title
KR100875625B1 (ko) 복합 배선 기판 및 그 제조 방법
KR100736518B1 (ko) 회로 형성 기판의 제조 방법 및 회로 형성 기판의 제조용재료
KR100908286B1 (ko) 프린트 배선기판의 제조 방법
US20120216946A1 (en) Method of manufacturing wiring substrate
JPH11186698A (ja) 回路基板の製造方法および回路基板
KR100536933B1 (ko) 층간 접속 구조 및 그 형성 방법
US7172925B2 (en) Method for manufacturing printed wiring board
JP3488839B2 (ja) プリント配線基板の製造方法
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
KR20060037238A (ko) 회로 기판의 제조 방법
JP3674662B2 (ja) 配線基板の製造方法
KR100908288B1 (ko) 프린트 배선기판의 제조 방법
TWI253889B (en) Manufacturing method of printed wiring substrate
KR20140048022A (ko) 유전체 두께의 제어가 개선된 다층 전자 구조
JP3325903B2 (ja) 配線基板の製造方法
JP5406241B2 (ja) 配線板の製造方法
TWI253891B (en) Manufacturing method of printed wiring substrate
JPH02237195A (ja) プリント配線基板とその製造方法
TWI291847B (en) Multilayer circuit substrate and method of producing the same
JP2023034910A (ja) 配線基板の製造方法
KR20050090992A (ko) 프린트 배선기판의 제조 방법
JP2001274536A (ja) プリント配線基板の製造方法
JPS6184096A (ja) 多層プリント板の製造法
JPH03234530A (ja) 金属ベース基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130509

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 11