KR100905663B1

KR100905663B1 - 배터리 장치의 회로 동작 전류 밸런싱 장치 및 방법

Info

Publication number: KR100905663B1
Application number: KR1020060066034A
Authority: KR
Inventors: 이달훈; 에구치 야스히토; 쇼지 타니나; 김지호
Original assignee: 주식회사 엘지화학
Priority date: 2006-07-13
Filing date: 2006-07-13
Publication date: 2009-06-30
Also published as: EP2050178A1; US20090315514A1; JP4663811B2; WO2008007924A1; EP2050178A4; EP2050178B1; JP2009543539A; US8283895B2; KR20080006821A; CN101501955A; CN101501955B

Abstract

본 발명은 배터리 장치를 구성하는 각 유니트의 회로 동작 전류의 밸런싱을 이행하는 배터리 장치의 회로 동작 전류 밸런싱 장치 및 방법을 제공하는 것을 그 목적으로 한다.

상기한 본 발명에 따르면, 하나 이상의 셀로 구성되는 셀 스택이 다수 구비된 배터리 장치에서, 상기 다수의 셀 스택 각각 연결된 회로의 회로 동작 전류를 밸런싱하는 장치는, 해당 셀 스택의 출력 전압과 해당 셀 스택에 연결된 회로의 전압을 비교하는 비교부; 상기 비교부의 출력에 대응되게 상기 회로의 회로 동작 전류에 더미 전류를 가감하는 전류원을 포함하는 것을 특징으로 한다.

배터리 장치, 회로 동작 전류

Description

배터리 장치의 회로 동작 전류 밸런싱 장치 및 방법{CIRCUIT CURRENT BALANCING METHOD AND APPARATUS FOR BATTERY APPARATUS}

도 1은 종래 기술에 따른 배터리 장치의 개략적인 구성도.

도 2는 본 발명의 바람직한 실시예에 따른 배터리 장치의 구성도.

도 3은 본 발명의 바람직한 실시예에 따른 회로 동작 전류 밸런싱 장치의 구성도.

도 4 및 도 5는 전압 제어형 전류원의 구성을 도시한 도면.

도 6은 본 발명의 바람직한 실시예에 따른 회로 동작 전류 밸런싱 장치의 동작예를 도시한 도면.

본 발명은 배터리 장치에 관한 것으로, 더욱 상세하게는 상기 배터리 장치의 각 유니트간 회로 동작 전류의 밸런싱을 조절하는 배터리 장치의 회로 동작 전류 밸런싱 장치 및 방법에 관한 것이다.

일반적인 배터리 장치의 개략적인 구성을 도 1을 참조하여 설명한다.

상기 배터리 장치는 하나 이상의 전지 셀을 직렬로 접속시킨 전지 셀 스 택(C1~CN)을 다수 구비하고, 상기 다수의 전지 셀 스택(C1~CN) 각각에는 아날로그 전처리 회로(A1~AN)가 연결된다.

상기 다수의 아날로그 전처리 회로(A1~AN)는 전압 및 전류 검출, 제어, 레귤레이팅 기능을 수행하며, 상기 하나의 아날로그 전처리 회로(A1~AN)에 연결되는 전지 셀은 어플리케이션의 종류에 의해 가변 가능하다.

상기 아날로그 전처리 회로(A1~AN)에는 각 전지 셀 스택(C1~CN)을 제어하는 제어부(M1~MN)가 연결된다.

상기한 아날로그 전처리부(A1~AN)는 상기 각 전지 셀 스텍(C1~CN)의 전압 및 전류를 검출하여 해당 제어부(M1~MN)에 제공하며, 각 제어부(M1~MN)는 상기 검출결과에 따라 각 전지 셀의 과전압, 과전류, 과방전 등의 상태를 인지해, 스위칭 소자(CFET, DFET)의 온/오프를 제어함으로써, 배터리 장치의 보호를 이행한다.

상기한 배터리 장치에서, 하나의 전지 셀 스택과, 그 전지 셀 스택에 연결된 하나의 아날로그 전처리 회로, 그 아날로그 전처리 회로에 연결된 하나의 제어부를 하나의 유니트라 칭한다.

상기 배터리 장치에 구비되는 다수의 유니트 중 어느 한 유니트에 흐르는 회로 동작 전류를 Icc라 할 때, 접지(GND)를 기준으로서 N번째의 유니트의 회로 동작 전류는 Iccn이라 칭할 수 있다.

상기 배터리 장치의 외부 부하에 흐르는 전류는 CFET -> DFET -> 제N셀 스택(CN) -> ... -> 제1셀 스택 -> 전류 검출저항(Rshunt)의 경로로 흐른다.

상기 배터리 장치에 있어서, 상기 제1 내지 제N유니트의 회로 동작 전류 Icc1, Icc2,.... Iccn은, 전지 셀 전압의 불균형(unevenness) 또는 전압 및 전류 검출 회로에서의 전류의 불균형, 온도 특성에 의한 전압 및 전류 검출 회로 동작 전류에서의 불균형 등에 의해, 항상 일정하게 유지되지는 않는다.

이를 수학식으로 표현하면 하기 수학식 1과 같다.

Icc1 ≠ Icc2 ≠ Iccn

이와 같이 제1 내지 제N유니트의 회로 동작 전류가 동일하지 않으며, 이와 같은 회로 동작 전류의 불균형은 셀 스택의 방전 전류에 영향을 미쳐 각 유니트간 방전 전류의 불균형을 야기한다. 이는 상기 회로 동작 전류가 상기 전지 셀 스택의 방전 전류에 더해지기 때문이다.

이러한 상태가 장기간 유지되면, 시간의 경과와 함께 각 유니트간 잔존 용량에 불균형이 야기된다.

예를 들어, 제1전지 셀 스택(C1)의 잔존용량이 50%, 제2 전지 셀 스택(C2)의 잔존용량이 30%, 제N전지 셀 스택(CN)의 잔존용량이 40%라 가정한다.

이와 같이 각 전지 셀 스택의 잔존 용량에 불균형이 생긴 채로 배터리 팩을 충전하면, 가장 잔존 용량이 큰 전지 셀 스택인 제1전지 셀 스택(C1)이 만충전이 될 시에 배터리 장치 전체의 충전이 완료된 것으로 판단되어, 충전 개시시의 잔존 용량의 불균형이 그대로 유지된다.

이러한 상태로 충전이 종료되면, 제2전지 셀 스택(C2)의 잔존 용량은 80%, 제N전지 셀 스택(CN)의 잔존 용량은 90%가 되므로, 완전한 만충전이 불가능하게 된 다.

또한, 각 유니트 간의 회로 동작 전류의 불균형, 즉 회로에 의한 방전 전류의 불균형은, 장기 보존시에 각 유니트가 동시에 과방전 영역으로 들어가지 않고, 어느 유니트는 과방전 영역에 빨리 들어가고, 어느 유니트는 늦게 들어가게 하여, 전지 셀의 열화에도 불균형이 발생되는 원인이 되었다.

이에 종래에는 배터리 장치에서 각 유니트의 회로 동작 전류의 밸런싱을 이행하는 기술의 개발이 절실하게 요망되었다.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 배터리 장치를 구성하는 각 유니트의 회로 동작 전류의 밸런싱을 이행하는 배터리 장치의 회로 동작 전류 밸런싱 장치 및 방법을 제공하는 것을 목적으로 한다.

상기의 목적을 이루고 종래기술의 문제점을 해결하기 위한 본 발명에 따르면, 하나 이상의 셀로 구성되는 셀 스택이 다수 구비된 배터리 장치에서, 상기 다수의 셀 스택 각각 연결된 회로의 회로 동작 전류를 밸런싱하는 장치는, 해당 셀 스택의 출력 전압과 해당 셀 스택에 연결된 회로의 전압을 비교하는 비교부; 상기 비교부의 출력에 대응되게 상기 회로의 회로 동작 전류에 더미 전류를 가감하는 전류원을 포함하는 것을 특징으로 한다.

본 발명은 배터리 장치를 구성하는 각 유니트의 회로 동작 전류의 밸런싱을 이행함으로써, 배터리 장치에 구비되는 다수의 전지 셀의 만충전을 가능하게 함은 물론이며, 전지 셀의 열화를 미연에 방지한다.

상기한 본 발명은 배터리 장치를 구성하는 각 유니트마다 회로 동작 전류에 더미 전류를 가감함으로써, 각 유니트의 회로 동작 전류가 동일하게 되도록 밸런싱한다.

상기한 본 발명에 따르는 배터리 장치의 회로 동작 전류 밸런싱 장치의 구성을 도 2를 참조하여 설명한다. 여기서, 종래 배터리 장치의 구성과 동일한 부분에 대해서는 그 설명을 생략한다.

상기 배터리 장치에 구비되는 다수의 전지 셀은 하나 이상이 그룹화되어 제1 내지 제N전지 셀 스택(CE1~CEN)으로 구성된다. 상기 제1 내지 제N전지 셀 스택(CE1~CEN)에는 각각 제1 내지 제N아날로그 전처리 회로(A1~AN)가 연결된다.

상기 제1 내지 제N아날로그 전처리 회로(A1~AN) 각각에는 본 발명의 바람직한 실시예에 따라 회로 동작 전류 밸런싱 장치가 포함된다. 상기 회로 동작 전류 밸런싱 장치는 비교기(S1~SN)와 전류원(P1~PN)으로 구성된다.

상기 비교기(S1~SN) 각각은 해당 전지 셀 스택의 전압출력단자들과 연결되어, 전지 셀 스택 전압 출력단자 중 어느 한 단자의 전압과 자신이 속하는 아날로그 전처리 회로의 접지단자의 전압을 비교한 결과, 전지 셀 스택 전압 출력단자 중 어느 다른 단자의 전압과 자신이 속하는 아날로그 전처리 회로의 전압단자의 전압을 비교한 결과를 이용하여, 그 비교결과에 대응되는 더미전류를 생성하기 위한 제어전압을 출력한다.

상기 전류원(P1~PN) 각각은 상기 비교기(S1~SN)가 출력하는 제어전압에 대 응되는 더미 전류를 회로 동작 전류에 가감한다.

즉, 상기 전류원(P1~PN) 각각은 하기 수학식 2와 같이 각 유니트의 회로 동작 전류에 Icc1, Icc2, …, Iccn에, 더미 전류 Idummy1,Idummy2, …, Idummyn를 흘려, 각 Unit마다의 회로 동작전류가 동일하게 되게 한다.

Idummy1 + Icc1 = Idummy2 + Icc2 = Idummyn + Iccn = Iccttl(Total Current)

상기한 제1 내지 제N아날로그 전처리부(A1~AN)에 구비되는 회로 동작 전류 밸런싱 장치의 구성 및 동작은 동일하므로, 이하 제2아날로그 전처리부(A2)에 구비되는 회로 동작 전류 밸런싱 장치의 구성만을 상세히 설명한다.

상기 비교기(S2)는 제1 및 제2비교기(CA1,CA2), 제1 및 제2가산기(AD1,AD2)로 구성된다.

상기 제1비교기(CA1)는 제2전지 셀 스택(CE2)의 출력전압 Vcs2와 회로 전압 VDD2를 비교하여, 회로 전압 VDD2가 크면 플러스 전압을 발생하고, 제2전지 셀 스택(CE2)의 출력전압 Vcs2가 크면 마이너스 전압을 발생한다.

상기 제2비교기(CA2)는 회로 접지 전압 GND2와 제2전지 셀 스택(CE2)의 전압 GND2Cell를 비교하여, 회로 접지 전압 GND2가 크면 마이너스 전압을 발생하고, 제2전지 셀 스택(CE2)의 전압 GND2Cell이 크면 플러스 전압을 발생한다.

제1 및 제2가산기(AD1,2)는 상기 제1 및 제2비교기(CA1,CA2)의 출력에 의한 전압 제어형 전류원(P1)에 대한 동작점을 제어하기 위한 오프셋 전압을 가산하여 출력한다.

상기 제1 및 제2가산기(AD1,2)의 출력단자는 서로 연결되어, 상기 제1 및 제2가산기(AD1,2)의 출력이 중첩되어 전압 제어형 전류원(P1)의 제어전압으로 상기 전압 제어형 전류원(P1)으로 입력된다.

상기 전압 제어형 전류원(P1)은 상기 제1 및 제2가산기(AD1,2)의 출력을 가산한 제어전압을 제공받아, 상기 제어전압에 대응되는 전류 Idummy2를 출력한다. 상기한 전압 제어형 전류원(P1)은 도 4 및 도 5와 같이 구성될 수 있으며, 상기 도 3 및 도 4에 도시한 전압 제어형 전류원(P1)의 구성은 공지된 일반적인 구성이므로 그 상세한 설명은 생략한다.

상기 제1 및 제2가산기(AD1,2)의 출력은 각각 다이오드(D1,D2)를 통과하여 연결되며, 상기 연결단자는 저항(R)을 통해 접지된다. 상기 다이오드(D1,2) 및 저항(R)은 상기 제1 및 제2가산기(AD1,2)의 출력을 안정화하기 위한 것이다.

또한, 제2전지 셀 스택(CE2)과 회로 접지 GND2간에 연결된 커패시터(Capacitor C2)는 피드 백 루프(Feed back Loop)의 안정성과 주파수 특성을 제한하기 위해서 삽입된다.

그리고, 제2전지 셀 스택(CE2)과 회로 접지 GND2간에 연결된 다이오드(Diode D3)는, 더미 전류를 제어할 때, 회로 접지 GND2가 과도적으로 마이너스 전압이 되는 경우에, 이 마이너스 전압을 제한하기 위해서 삽입된다. 여기서, 상기 다이오드(D3)은 더미 전류를 흘리는 본 발명의 회로가 정상적으로 동작하고 있을 때에는 동작하지 않는다.

또한, 본 발명에 따르는 회로 동작 전류 밸런싱 장치는 더미 전류 Idummy가 미미할 경우에는 제1 또는 제2비교기(CA1,CA2) 중 어느 하나만을 실장하는 것만으로도 원하는 기능을 실현할 수 있다.

상기한 본 발명의 바람직한 실시예에 따른 회로 동작 전류 밸런싱 장치의 동작을 도 6을 참조하여 상세히 설명한다. 여기서, 편이상 제2전지 셀 스택(CE2)에 연결된 아날로그 전처리 회로에 구비된 회로 동작 전류 밸런싱 장치의 동작만을 예로 들어 설명한다.

먼저, 제2전지 셀 스택(CE2)의 접속점이 되는 Vcs2의 전압과 GND2Cell의 전압이 변화하지 않았을 때를 가정하여 설명한다.

회로의 초기 상태로서 Idummy1 + Icc1 = Idummy2 + Icc2 = Idummyn + Iccn = Iccttl　이라고 가정하면, 이 경우 Vcs2와 VDD2는 같고, GND2Cell와 GND2도 같다.

여기서, 제1 내지 제3저항(Rcircuit1, Rcircuit2, Rcircuit3)은, 각 유니트의 아날로그 전처리 회로의 저항 성분을 나타낸다. 여기에서, 상기 저항 중 제2저항(Rcircuit2)만이 동작 상태에 의해 ＋ 또는 －ΔRcircuit2만 변화했다고 가정하고, 나머지 제1 및 제3저항(Rcircuit1, Rcircuit3)은 변화하지 않는 고정치로 가정한다.

이러한 상태에서, 제2저항(Rcircuit2)이＋ΔRcircuit2만큼 변화하여 Icc2가 감소되면, VDD2 전압은＋ΔVDD2만 변화하고, GND2 전압은 -ΔGND2만 변화할 수 있다.

이때, 제2셀 스택(CE2)의 전압 Vcs2 및 접지 GND2Cell는 고정되어 있으므로, 제1 및 제2비교기(CA1,CA2)는 ＋error 출력이 발생한다.

가산기(AD)는 동작점을 조정하기 위해서 오프셋 전압과 상기 제1 및 제2비교기(CA1,CA2)의 출력을 가산하여 출력한다. 여기서, 상기 가산기(AD)는 도 3의 예와 같이 제1 및 제2비교기(CA1,CA2)의 출력 각각에 대해 오프셋 전압을 가산하고, 그 결과를 다시 가산하는 방법을 사용하거나, 상기 오프셋 전압과 제1 및 제2비교기(CA1,CA2)의 출력을 가산하는 방법을 사용할 수 있다.

상기 가산기(AD)로부터 출력된 제어전압은 버퍼(B)를 통해 전압 제어형 전류원(P1)에 제공된다. 상기 전압 제어형 전류원(P1)은 가산기(AD)의 출력전압이 ＋라면 Idummy2는 증가하여 VDD2 전압이 -방향으로 변화(저하)하고, GND2 전압이 ＋방향으로 변화(상승)된다. 따라서, VDD2는 일정하게 제어되는 네가티브 피드백 루프가 구성된다.

상기한 바와 다르게 제2저항(Rcircuit2)가 -ΔRcircuit2만큼 변화하여 Icc2가 감소하고, VDD2 전압은 -ΔVDD2만 변화하고, GND2 전압은 ＋ΔGND2만 변화할 수 있다.

이때 제2셀 스택(CE2)의 전압 Vcs2 및 접지 GND2Cell는 고정되어 있으므로, 제1 및 제2비교기(CA1,CA2)는 -error를 출력한다. 가산기(AD)는 오프셋 전압과 상기 제1 및 제2비교기(CA1,CA2)의 출력을 가산하여 출력한다.

상기 가산기(AD)의 출력전압은 버퍼(B)를 경유해 전압 제어형 전류원(P1)에 제공된다. 상기 전압 제어형 전류원(P1)은 상기 가산기(AD)의 출력이 -라면 Idummy2는 감소해, VDD2 전압이 ＋방향으로 변화(상승)하고, GND2 전압이 -방향으로 변화(저하)된다. 따라서, VDD2를 일정에 제어하는 네가티브 피드백 루프가 구성된다.

상기한 본 발명의 전압 제어형 전류원은 Iccn의 회로 소비 전류가 0 mA에서 5 mA까지 변화한다고 하면, 상기 변화 범위를 커버할 수 있는 것의 채용이 바람직하다.

또한 상기 동작점을 조정하기 위해 제공되는 오프셋 전압의 설정은 다음 두 가지의 방법으로 설정될 수 있다.

그 중 하나는 작은 오프셋 전압으로 설정하여, 어느 정도의 ΔVDD2의 전압과 ΔGND2의 전압의 변화를 허락하면서, 전류를 밸런스 제어하는 방법이며, 이는 Idummy가 항상 흐르고 있는 것은 아니기 때문에, 소비 전류를 낮게 억제할 수가 있다.

다른 하나는 큰 오프셋 전압으로 설정하여, ΔVDD2의 전압과 ΔGND2의 전압을 일정하게 유지하면서 밸런스 제어하는 방법이며, 이는 Idummy가 항상 흐르고 있으므로, 소비 전류가 증가하지만, VDD2=Vcs2, GND2=GND2Cell의 조건을 유지할 수 있다.

상기한 바와 같이 본 발명은 배터리 장치를 구성하는 각 유니트의 회로 동작 전류의 밸런싱을 이행함으로써, 배터리 장치에 구비되는 다수의 전지 셀의 만충전을 가능하게 함은 물론이며, 전지 셀의 열화를 미연에 방지한다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.

Claims

하나 이상의 셀로 구성되는 셀 스택이 다수 구비된 배터리 장치에서, 상기 다수의 셀 스택 각각 연결된 회로의 회로 동작 전류를 밸런싱하는 장치에 있어서,

해당 셀 스택의 출력 전압과 해당 셀 스택에 연결된 회로의 전압을 비교하는 비교부;

상기 비교부의 출력에 대응되게 상기 회로의 회로 동작 전류에 더미 전류를 가감하는 전류원

을 포함하는 것을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 장치.
제1항에 있어서,

상기 비교부의 출력에 소정 오프셋 전압을 가산하여 상기 전류원으로 제공하는 가산기가 더 포함됨을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 장치.
제1항에 있어서,

상기 비교부가,

상기 셀 스택의 양단의 전압 중 어느 한 전압과 상기 회로의 양단의 전압 중 어느 한 전압을 비교하는 제1비교부;

상기 셀 스택의 양단의 전압 중 다른 한 전압과 상기 회로의 양단의 전압 중 다른 한 전압을 비교하는 제2비교부

상기 제1 및 제2비교부의 출력을 가산하여 상기 전류원에 제공하는 가산부

를 포함하는 것을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 장치.
제3항에 있어서,

상기 가산부가,

상기 제1비교부의 출력과 소정 오프셋 전압을 가산하고,

상기 제2비교부의 출력과 소정 오프셋 전압을 가산하고,

상기 가산결과를 다시 더함을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 장치.
제3항에 있어서,

상기 가산부가,

상기 제1비교부의 출력과 상기 제2비교부의 출력과 소정 오프셋 전압을 가산함을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 장치.
하나 이상의 셀로 구성되는 셀 스택이 다수 구비된 배터리 장치에서, 상기 다수의 셀 스택 각각 연결된 회로의 회로 동작 전류를 밸런싱하는 방법에 있어서,

해당 셀 스택의 출력 전압과 해당 셀 스택에 연결된 회로의 전압을 비교하는 단계;

상기 비교 결과에 대응되게 상기 회로의 회로 동작 전류에 더미 전류를 가감하는 단계

을 포함하는 것을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 방법.
제6항에 있어서,

상기 비교 결과에 소정 오프셋 전압을 가산하여 상기 더미 전류 생성의 동작점을 조정함을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 방법.
제6항에 있어서,

상기 비교단계가,

상기 셀 스택의 양단의 전압 중 어느 한 전압과 상기 회로의 양단의 전압 중 어느 한 전압을 비교하는 단계;

상기 셀 스택의 양단의 전압 중 다른 한 전압과 상기 회로의 양단의 전압 중 다른 한 전압을 비교하는 단계;

상기 두 비교 결과를 가산하여 최종 비교 결과로 출력하는 단계

를 포함하는 것을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 방법.
제8항에 있어서,

상기 비교단계가,

상기 비교 결과 각각에 소정 오프셋 전압을 가산한 후에, 다시 그 가산 결과들을 가산하여 최종 비교 결과로 출력함을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 방법.
제8항에 있어서,

상기 비교단계가.

상기 두 비교 결과 및 소정 오프셋 전압을 가산하여 최종 비교 결과로 출력함을 특징으로 하는 배터리 장치의 회로 동작 전류 밸런싱 방법.