KR100904424B1 - 반도체 메모리 장치와 그의 구동 방법 - Google Patents

반도체 메모리 장치와 그의 구동 방법 Download PDF

Info

Publication number
KR100904424B1
KR100904424B1 KR1020070112037A KR20070112037A KR100904424B1 KR 100904424 B1 KR100904424 B1 KR 100904424B1 KR 1020070112037 A KR1020070112037 A KR 1020070112037A KR 20070112037 A KR20070112037 A KR 20070112037A KR 100904424 B1 KR100904424 B1 KR 100904424B1
Authority
KR
South Korea
Prior art keywords
counting
value
output
counting value
unit
Prior art date
Application number
KR1020070112037A
Other languages
English (en)
Other versions
KR20090046092A (ko
Inventor
신범주
윤상식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070112037A priority Critical patent/KR100904424B1/ko
Priority to US12/215,728 priority patent/US7813217B2/en
Publication of KR20090046092A publication Critical patent/KR20090046092A/ko
Application granted granted Critical
Publication of KR100904424B1 publication Critical patent/KR100904424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

본 발명은 DLL 클럭에 따라 카운팅하여 제1 카운팅 값을 출력하기 위한 제1 카운팅값 출력수단과, 읽기명령이 입력되기까지 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 제2 카운팅 값을 출력하기 위한 제2 카운팅값 출력수단과, 상기 제1 및 제2 카운팅 값을 비교하여 상기 카스레이턴시 정보에 대응하는 출력인에이블 신호를 출력하기 위한 비교수단, 및 상기 카스레이턴시 정보에 응답하여 상기 출력인에이블 신호를 쉬프팅한 다수의 출력인에이블 신호와 상기 출력인에이블 신호 중 어느 하나를 최종 출력인에이블 신호로서 출력하기 위한 출력인에이블 신호 생성수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
Figure R1020070112037
도메인 크로싱, 출력인에이블 신호, 카스레이턴시

Description

반도체 메모리 장치와 그의 구동 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 장치의 출력 인에이블 신호 생성장치에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)과 같은 동기식 반도체 메모리 장치는 외부클럭(CLK_EXT)에 응답하여 외부에서 데이터를 입력받거나 외부로 데이터를 출력한다. 하지만, 반도체 메모리 장치 내부에서는 일반적으로 내부클럭에 응답하여 데이터를 처리한다. 데이터 입장에서 보면 데이터에 동기되는 클럭이 변하는 것으로, 이를 일반적으로 "도메인 크로싱(domain crossing)"이라 한다.
반도체 메모리 장치 내에는 이러한 도메인 크로싱을 보장해 주기 위한 여러 가지 회로가 구비되어 있으며, 이런 회로 중에는 출력인에이블 신호 생성장치가 있다. 출력인에이블 신호 생성장치는 내부클록에 동기되어 전달되는 데이터가 카스레 이턴시 이후 마치 외부클럭(CLK_EXT)에 동기되어 출력되는 것을 보장해 주기 위한 회로이다.
도 1은 종래의 반도체 메모리 장치의 출력인에이블 신호 생성장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 출력인에이블 신호 생성장치는 카운터 리셋신호 생성부(10)와, 초기화부(20)와, DLL클럭 카운팅부(30)와, 지연모델부(40)와, 외부클럭 카운팅부(50), 래칭부(60), 및 비교부(70)를 구비하고 있다.
카운터 리셋신호 생성부(10)는 외부명령(예컨대, /RAS, /CAS, /CS, /WE)에 대응하는 리셋신호(RST)와 DLL 클럭(CLK_DLL)에 응답하여 DLL클럭 카운팅부(30)를 리셋(reset)하기 위한 제1 리셋신호(RST_DLL)를 출력한다.
초기화부(20)는 카스레이턴시(CL)에 대응하는 초기 카운팅 값을 DLL클럭 카운팅부(30)에 제공한다. 아래 [표 1]에는 카스레이턴시(CL) 3에서 카스레이턴시(CL) 6에 대응하는 초기 카운팅 값과 그에 따라 초기화부(20)에서 출력되는 신호(S<0:2>)가 나타나 있다.
CL 초기 카운팅 값 S<2> S<1> S<0>
3 4 5 6 5 4 3 2 1 1 0 0 0 0 1 1 1 0 1 0
DLL클럭 카운팅부(30)는 제1 리셋신호(RST_DLL)에 의하여 활성화(enable)되며, DLL 클럭(CLK_DLL)에 따라 초기 카운팅 값에서부터 카운팅하여 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 예컨데, 카스레이턴시(CL)에 따라 초기 카운팅 값이 4로 설정되어 있다면 DLL클럭 카운팅부(30)는 DLL 클럭(CLK_DLL)에 따라 4에서부터 카운팅을 시작하고, 초기 카운팅 값이 3으로 설정되어 있다면 DLL클럭 카운팅부(30)는 3에서부터 카운팅을 시작한다. 그래서, DLL클럭 카운팅부(30)는 카스레이턴시(CL)가 바뀔 때마다 그에 대응하는 초기 카운팅 값으로 세팅된다.
지연 모델부(40)는 DLL 클럭(CLK_DLL)이 데이터가 출력되기까지의 지연요소를 모델링(modeling)한 것으로, 제1 리셋신호(RST_DLL)에 모델링한 지연시간을 반영하여 제2 리셋신호(RST_CLK)를 생성한다.
외부클럭 카운팅부(50)는 제2 리셋신호(RST_CLK)에 응답하여 외부클럭(CLK_EXT)을 카운팅한다. 외부클럭 카운팅부(50)의 초기 카운팅 값은 0으로 셋팅된다.
래칭부(60)는 읽기명령(RD)에 응답하여 외부클럭 카운팅부(50)의 출력신호(CNT_CLK<0:2>)를 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로서 출력한다.
비교부(70)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 두 값이 동일한 경우 출력인에이블 신호(OE)를 출력한다. 이때 출력되는 출력인에이블 신호(OE)는 DLL 클럭(CLK_DLL)에 동기된 신호로서 초기 카운팅 값으로 설정할 수 있는 최소 카스레이턴시에서 최대 카스레이턴시까지에 대응되는 신호가 된다. 참고적으로, 데이터는 출력인에이블 신호(OE)와 버스트 랭스(burst length) 정보를 이용하여 출력된다.
도 2는 도 1의 출력인에이블 신호 생성장치의 동작 타이밍을 설명하기 위한 타이밍도이다. 설명의 편의를 위해 카스레이턴시(CL)가 4인 경우를 "CL4"로 도시하고, 카스레이턴시(CL)가 5인 경우를 "CL5"로 도시하며, 카스레이턴시(CL)가 6인 경우를 "CL6"으로 도시한다.
우선, 카스레이턴시(CL)가 4인 경우를 살펴보도록 한다.
초기화부(20)의 초기 카운팅 값은 표 1에 따라 4로 설정된다. 제1 리셋신호(RST_DLL)가 논리'하이(high)'로 활성화되면 DLL클럭 카운팅부(30)는 DLL 클럭(CLK_DLL)에 응답하여 초기 카운팅 값인 4에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다.
한편, 지연모델부(40)는 제1 리셋신호(RST_DLL)에 지연시간(D)을 반영하여 제2 리셋신호(RST_CLK)를 출력한다. 제2 리셋신호(RST_CLK)가 논리'하이'로 활성화되면 외부클럭 카운팅부(50)는 외부클럭(CLK_EXT)에 응답하여 0에서부터 카운팅을 시작한다.
이때, 읽기명령(RD)이 입력되면 래칭부(60)는 외부 클럭(CLK_EXT)을 카운팅 한 값(CNT_CLK<0:2>)인 3을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(70)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 3이 되면 출력인에이블 신호(OE)를 출력한다.
이제, 카스레이턴시(CL)가 5인 경우를 살펴보도록 한다.
초기화부(20)의 초기 카운팅 값은 표 1에 따라 3으로 설정된다. 제1 리셋신호(RST_DLL)가 논리'하이'로 활성화되면 DLL클럭 카운팅부(30)는 DLL 클럭(CLK_DLL)에 응답하여 초기 카운팅 값인 3에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 외부클럭 카운팅부(50)는 외부클럭(CLK_EXT)에 응답하여 0에서부터 카운팅을 시작한다.
이때, 읽기명령(RD)이 입력되면 래칭부(60)는 외부 클럭(CLK_EXT)을 카운팅 한 값(CNT_CLK<0:2>)인 3을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(70)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 3이 되면 출력인에이블 신호(OE)를 출력한다.
마지막으로, 카스레이턴시(CL)가 6인 경우를 살펴보도록 한다.
초기화부(20)의 초기 카운팅 값은 표 1에 따라 2로 설정된다. 제1 리셋신호(RST_DLL)가 논리'하이'로 활성화되면 DLL클럭 카운팅부(30)는 DLL 클럭(CLK_DLL)에 응답하여 초기 카운팅 값인 2에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 외부클럭 카운팅부(50)는 외부클럭(CLK_EXT)에 응답하여 0에서부터 카운팅을 시작한다.
이때, 읽기명령(RD)이 입력되면 래칭부(60)는 외부 클럭(CLK_EXT)을 카운팅 한 값(CNT_CLK<0:2>)인 3을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(70)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 3이 되면 출력인에이블 신호(OE)를 출력한다.
지금까지는 일반적인 출력인에이블 신호 생성장치의 구성 및 동작에 대한 설명을 하였으며, 이하, 출력 인에이블 신호 생성장치의 취약점 및 문제점을 살펴보도록 한다.
도 1과 도 2를 참조하면, DLL클럭 카운팅부(30)의 초기 카운팅 값이 카스레이턴시(CL)에 따라 변하는 것을 볼 수 있다. 즉, 카스레이턴시(CL)가 4인 경우 DLL클럭 카운팅부(30)의 초기 카운팅 값은 4로 설정되어야 하고, 카스레이턴시(CL)가 5인 경우 DLL 클럭 카운팅부(30)의 초기 카운팅 값은 3으로 설정되어야 하며, 카스레이턴시(CL)가 6인 경우 DLL 클럭 카운팅부(30)의 초기 카운팅 값은 2로 설정되어야 한다.
다시 설명하면, 카스레이턴시(CL)는 모드 레지스터 셋에서 출력되는 신호이다. 때문에, 초기화부(20)는 모드 레지스터 셋이 설정을 마친 이후에나 비로소 초기 카운팅 값이 설정되는 제약을 가지고 있다.
또한, 반도체 메모리 장치의 동작 중 셀프 리플레쉬(self-refresh) 명령과 같은 스텐바이(standby) 상태 등에서 카스레이턴시(CL)가 바뀌는 경우, 초기화부(20)는 그때마다 초기 카운팅 값을 변경해줘야 하며, 이에 따라 DLL클럭 카운팅부(30)도 리셋 되어야만 하는 불편함 및 이에 따른 문제점이 발생한다.
이어서, 이와 같은 구성에서 DLL클럭 카운팅부(30)가 제대로 리셋되지 않는다면 출력 인에이블 신호(OE)는 원하는 카스레이턴시(CL)에 대응하여 제대로 생성되지 못할 것이고, 데이터 역시 이에 맞게 출력되어 반도체 메모리 장치의 신뢰성을 떨어트리는 문제점을 유발시킨다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영함으로써, 불필요한 리셋 동작 없이도 원하는 최종 출력 인에이블 신호를 생성할 수 있는 반도체 메모리 장치를 제공하는데 그 목적이 있다.
또한, 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 원하는 최종 출력 인에이블 신호를 생성할 수 있는 반도체 메모리 장치의 구동 방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, DLL 클럭에 따라 카운팅하여 제1 카운팅 값을 출력하기 위한 제1 카운팅값 출력수단; 읽기명령이 입력되기까지 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 제2 카운팅 값을 출력하기 위한 제2 카운팅값 출력수단; 상기 제1 및 제2 카운팅 값을 비교하여 상기 카스레이턴시 정보에 대응하는 출력인에이블 신호를 출력하기 위한 비교수단; 및 상기 카스레이턴시 정보에 응답하여 상기 출력인에이블 신호를 쉬프팅한 다수의 출력인에이블 신호와 상기 출력인에이블 신호 중 어느 하나를 최종 출력인에이블 신호로서 출력하기 위한 출력인에이블 신호 생성수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치가 제공된다.
상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따르면, DLL 클럭에 따라 카운팅하여 제1 카운팅 값을 출력하는 단계; 읽기명령이 입력되기까지 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 제2 카운팅 값을 출력하는 단계; 상기 제1 및 제2 카운팅 값을 비교하여 상기 카스레이턴시 정보에 대응하는 출력인에이블 신호를 출력하는 단계; 상기 DLL 클럭에 따라 상기 출력인에이블 신호를 쉬프팅하여 다수의 출력인에이블 신호를 생성하는 단계; 및 상기 카스레이턴시 정보에 응답하여 상기 출력인에이블 신호와 상기 다수의 출력인에이블 신호 중 어느 하나를 최종 출력인에이블 신호로서 출력하는 단계를 포함하는 반도체 메모리 장치의 구동 방법이 제공된다.
본 발명에서는 예정된 초기 카운팅 값에서부터 DLL 클럭을 카운팅한 제1 카운팅 값과 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영한 제2 카운팅 값을 비교하여 일부 카스레이턴시에 대응하는 출력 인에이블 신호를 생성하고, 이 출력 인에이블 신호를 쉬프팅하여 나머지 카스레이턴시에 대응하는 다수의 출력인에이블 신호를 생성함으로써, 제1 카운팅값 출력수단의 리셋 동작에 의한 번거로움 및 이에 따른 문제점을 개선할 수 있으며, 원하는 최종 출력 인에이블 신호를 생성할 수 있다.
상술한 본 발명은 카스레이턴시가 바뀌더라도 제1 카운팅값 출력수단의 불필요한 리셋 동작을 막아줌으로써, 리셋 동작에 따른 번거로움 및 문제점을 개선해 주는 효과를 얻을 수 있다.
또한, 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 원하는 최종 출력 인에이블 신호를 생성함으로써, 반도체 메모리 장치가 정확하고 신뢰성있는 데이터를 출력할 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 반도체 메모리 장치의 출력인에이블 신호 생성장치를 설명하기 위한 블록도이다.
도 3을 참조하면, 출력인에이블 신호 생성장치는 예정된 초기 카운팅 값에서부터 DLL 클럭(CLK_DLL)에 따라 카운팅한 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력하기 위한 제1 카운팅값 출력부(210)와, 읽기명령(RD)이 입력되기까지 외부 클럭(CLK_EXT)을 카운팅한 값에 카스레이턴시(CL)를 반영하여 외부클럭 카운팅 값(CNT_RD<0:2>)을 출력하기 위한 제2 카운팅값 출력부(230)와, DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 카스레이턴시(CL)에 대응하는 출력인에이블 신호(OE)를 출력하기 위한 비교부(250), 및 카스레이턴시(CL)에 응답하여 출력인에이블 신호(OE)를 쉬프팅한 다수의 출력인에이블 신호(OE8, OE9, ... OE11)와 출력인에이블 신호(OE) 중 어느 하나를 최종 출력인에 이블 신호(OE_FIN)로서 출력하기 위한 출력인에이블 신호 생성부(270)을 구비할 수 있다.
한편, 본 발명에 따르면 외부명령(예컨대, /RAS, /CAS, /CS, /WE)에 대응하는 리셋신호(RST)와 DLL 클럭(CLK_DLL)에 응답하여 제1 리셋신호(RST_DLL)를 생성하는 카운터 리셋신호 생성부(292)와, 제1 리셋신호(RST_DLL)에 DLL 클럭(CLK_DLL)의 지연요소를 반영하여 제2 리셋신호(RST_CLK)를 생성하는 지연 모델부(294)를 더 구비할 수 있다.여기서, 제1 리셋신호(RST_DLL)는 제1 카운팅값 출력부(210)를 활성화시키기 위한 것으로 DLL클럭 카운팅부(214)에 입력되고, 제2 리셋신호(RST_CLK)는 제2 카운팅값 출력부(230)를 활성화시키기 위한 것으로 외부클럭 카운팅부(232)에 입력된다.
제1 카운팅값 출력부(210)는 초기화부(212)와, DLL클럭 카운팅부(214)를 구비할 수 있다.
초기화부(212)는 초기 카운팅 값을 DLL클럭 카운팅부(214)에 제공하고, DLL클럭 카운팅부(214)는 제1 리셋신호(RST_DLL)에 응답하여 활성화되고 초기 카운팅 값에서부터 DLL 클럭(CLK_DLL)에 따라 카운팅하여 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다.
여기서, DLL클럭 카운팅부(214)는 종래와 동일하게 3-비트 카운터를 구비할 수 있으며, 초기 카운팅 값은 카운터가 카운팅할 수 있는 최대 카운팅 값과 비교부(250)에서 출력되는 출력인에이블 신호(OE)가 확보할 수 있는 최대 카스레인턴시에 따라 설정되는 것이 바람직하다. 다시 말하면, 카운터의 최대 카운팅 값이 8이 고 비교부(250)에서 출력되는 출력인에이블 신호(OE)가 확보할 수 있는 최대 카스레이턴시가 6인 경우 초기 카운팅 값은 2로 설정될 수 있으며, 이는 설계자의 의도에 따라 다르게 설정될 수 있다.
한편, 제2 카운팅값 출력부(230)는 외부클럭 카운팅부(232)와, 카스레이턴시 반영부(234), 및 래칭부(236)를 구비할 수 있다.
외부클럭 카운팅부(232)는 지연 모델부(294)에서 출력되는 제2 리셋신호(RST_CLK)에 응답하여 활성화되고 외부 클럭(CLK_EXT)에 따라 0에서부터 카운팅한다. 카스레이턴시 반영부(234)는 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 카스레이턴시(CL)를 반영한 카스레이턴시 반영 값(CNT_ADD<0:2>)을 출력하며, 래칭부(236)는 읽기명령(RD)에 응답하여 카스레이턴시 반영 값(CNT_ADD<0:2>)을 래칭(latching)하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로서 출력한다.
여기서, 외부클럭 카운팅부(232)는 종래와 동일하게 3-비트 카운터를 구비할 수 있으며, DLL클럭 카운팅부(214)에 대응하여 설계하는 것이 바람직히다. 그리고, 래칭부(236)는 읽기명령(RD)에 응답하여 카스레이턴시 반영 값(CNT_ADD<0:2>)을 저장하기 위한 것으로 당업자로 하여금 용이하게 실시할 수 있음으로 그 동작 및 회로에 대한 설명은 생략하기로 한다.
이하, 본 발명에 밀접한 관련이 있는 카스레이턴시 반영부(234)에 대해 살펴보도록 한다.
도 4는 도 3의 카스레이턴시 반영부(234)를 설명하기 위한 블록도이다.
도 3과 도 4를 참조하면, 카스레이턴시 반영부(234)는 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)과 카스레이턴시(CL)에 대응하는 코드 값(A<0:2>)를 연산하는 것을 특징으로 코드화부(410)와, 연산부(430)를 구비할 수 있으며, 이를 통해 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 카스레이턴시(CL)를 반영할 수 있다.
코드화부(410)는 카스레이턴시(CL)에 대응하는 코드 값(A<2:0>)을 생성하고, 연산부(430)는 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)과 코드 값(A<0:2>)을 합산한다. 여기서 코드 값(A<0:2>)은 카스레이턴시(CL)에 대응하는 값(표 2 참조)의 2의 보수일 수 있으며, 연산부(430)는 코드 값(A<0:2>)과 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)을 합산한다.
CL 대응하는 값 2의 보수 A<2> A<1> A<0>
6 5 4 3 0 -1 -2 -3 +000(0) +111(7) +110(6) +101(5) 0 1 1 1 0 1 1 0 0 1 0 1
다시 말하면, 연산부(430)는 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)과 카스레이턴시(CL)에 대응하는 값의 2의 보수를 합산한다. 연산부(430)는 일반적인 덧셈기(adder)를 사용하여도 되며, carry look-ahead adder와 같은 덧셈기를 사용하는 것도 가능하다.
결국, 카스레이턴시 반영부(234)는 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 카스레이턴시(CL)에 대응하는 코드 값(A<0:2>)을 더하고, 래칭부(236)는 카스레이턴시 반영 값(CNT_ADD<0:2>)을 래칭하여 외부클럭 카운팅 값(CNT_RD<0:2>)으로써 출력할 수 있다. 즉, 외부클럭 카운팅 값(CNT_RD<0:2>)에 카스레이턴시(CL)가 반영된다.
이를 종래 기술과 비교하여 살펴보면, 종래의 경우 카스레이턴(CL)에 따라 카운터가 리셋 동작을 수행하여야만 했다. 하지만, 본 발명에 따르면 외부클럭 카운팅 값(CNT_RD<0:2>)에 카스레이턴시(CL)를 반영함으로써 불필요한 리셋 동작을 제거해 주었다.
도 5 내지 도 8은 도 3의 출력인에이블 신호 생성장치의 동작 타이밍을 설명하기 위한 타이밍도이다.
도 5는 카스레이턴시(CL)가 6인 경우 즉, 출력인에이블 신호(OE)가 다섯 번째(CLK_DLL의 5) DLL 클럭(CLK_DLL)에 응답하여 생성되는 경우이며, 초기 카운팅 값을 2로 설정하였다.
우선, 제1 리셋신호(RST_DLL)가 논리'하이'가 되면 DLL클럭 카운팅부(214)는 초기 카운팅 값인 2에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 제1 리셋신호(RST_DLL)에 지연모델부(249)의 지연시간이 반영된 이후 제2 리셋신호(RST_CLK)가 논리'하이'가 되면 외부클럭 카운팅부(232)는 0에서부터 카운팅되는 값(CNT_CLK<0:2>)을 출력한다. 카스레이턴시 반영부(234)는 카스레이턴시(CL)가 6이기 때문에 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 0(표 2참조)을 더하여 카스레이턴시 반영 값(CNT_ADD<0:2>)을 출력한다.
이때, 읽기명령(RD)이 입력되면 래칭부(236)는 카스레이턴시 반영 값(CNT_ADD<0:2>)인 3을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(250)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 3이 되면 출력인에이블 신호(OE)를 출력한다.
이렇게 생성된 출력인에이블 신호(OE)는 신호 다중화부(274)에서 카스레이턴시(CL)에 응답하여 최종 출력인에이블 신호(OE_FIN)로서 선택된다. 데이터는 이렇게 선택된 최종 출력인에이블 신호(OE_FIN)를 이용하여 출력단(DQ)으로 출력된다.
도 6은 카스레이턴시(CL)가 5인 경우 즉, 출력인에이블 신호(OE)가 네 번째(CLK_DLL의 4) DLL 클럭(CLK_DLL)에 응답하여 생성되는 경우이며, 초기 카운팅 값은 도 5에서처럼 2로 설정하였다.
우선, 제1 리셋신호(RST_DLL)가 논리'하이'가 되면 DLL클럭 카운팅부(214)는 초기 카운팅 값인 2에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 제1 리셋신호(RST_DLL)에 지연모델부(249)의 지연시간이 반영된 이후 제2 리셋신호(RST_CLK)가 논리'하이'가 되면 외부클럭 카운팅부(232)는 0에서부터 카운팅되는 값(CNT_CLK<0:2>)을 출력한다. 카스레이턴시 반영부(234)는 카스레이턴시(CL)가 5이기 때문에 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 7(표 2참조)을 더하여 카스레이턴시 반영 값(CNT_ADD<0:2>)을 출력한다.
이때, 읽기명령(RD)이 입력되면 래칭부(236)는 카스레이턴시 반영 값(CNT_ADD<0:2>)인 2을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(250)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 2가 되면 출력인에이블 신호(OE)를 출력한다.
이렇게 생성된 출력인에이블 신호(OE)는 신호 다중화부(274)에서 카스레이턴시(CL)에 응답하여 최종 출력인에이블 신호(OE_FIN)로서 선택된다. 데이터는 이렇게 선택된 최종 출력인에이블 신호(OE_FIN)를 이용하여 출력단(DQ)으로 출력된다.
도 7은 카스레이턴시(CL)가 4인 경우 즉, 출력인에이블 신호(OE)가 세 번째(CLK_DLL의 3) DLL 클럭(CLK_DLL)에 응답하여 생성되는 경우이며, 초기 카운팅 값은 도 5에서처럼 2로 설정하였다.
우선, 제1 리셋신호(RST_DLL)가 논리'하이'가 되면 DLL클럭 카운팅부(214)는 초기 카운팅 값인 2에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 제1 리셋신호(RST_DLL)에 지연모델부(249)의 지연시간이 반영된 이후 제2 리셋신호(RST_CLK)가 논리'하이'가 되면 외부클럭 카운팅부(232)는 0에서부터 카운팅되는 값(CNT_CLK<0:2>)을 출력한다. 카스레이턴시 반영부(234)는 카스레이턴시(CL)가 4이기 때문에 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 6(표 2참조)을 더하여 카스레이턴시 반영 값(CNT_ADD<0:2>)을 출력한다.
이때, 읽기명령(RD)이 입력되면 래칭부(236)는 카스레이턴시 반영 값(CNT_ADD<0:2>)인 1을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(250)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 1이 되면 출력인에이블 신호(OE)를 출력한다.
이렇게 생성된 출력인에이블 신호(OE)는 신호 다중화부(274)에서 카스레이턴시(CL)에 응답하여 최종 출력인에이블 신호(OE_FIN)로서 선택된다. 데이터는 이렇게 선택된 최종 출력인에이블 신호(OE_FIN)를 이용하여 출력단(DQ)으로 출력된다.
도 8은 카스레이턴시(CL)가 3인 경우 즉, 출력인에이블 신호(OE)가 두 번째(CLK_DLL의 2) DLL 클럭(CLK_DLL)에 응답하여 생성되는 경우이며, 초기 카운팅 값은 도 5에서처럼 2로 설정하였다.
우선, 제1 리셋신호(RST_DLL)가 논리'하이'가 되면 DLL클럭 카운팅부(214)는 초기 카운팅 값인 2에서부터 카운팅하는 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 출력한다. 제1 리셋신호(RST_DLL)에 지연모델부(249)의 지연시간이 반영된 이후 제2 리셋신호(RST_CLK)가 논리'하이'가 되면 외부클럭 카운팅부(232)는 0에서부터 카운팅되는 값(CNT_CLK<0:2>)을 출력한다. 카스레이턴시 반영부(234)는 카스레이턴시(CL)가 3이기 때문에 외부클럭 카운팅부(232)의 출력 값(CNT_CLK<0:2>)에 5(표 2참조)을 더하여 카스레이턴시 반영 값(CNT_ADD<0:2>)을 출력한다.
이때, 읽기명령(RD)이 입력되면 래칭부(236)는 카스레이턴시 반영 값(CNT_ADD<0:2>)인 0을 래칭하고 외부클럭 카운팅 값(CNT_RD<0:2>)으로 출력한다. 비교부(250)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 동일한 경우, 즉, DLL클럭 카운팅 값(CNT_DLL<0:2>)이 0이 되면 출력인에이블 신호(OE)를 출력한다.
이렇게 생성된 출력인에이블 신호(OE)는 신호 다중화부(274)에서 카스레이턴시(CL)에 응답하여 최종 출력인에이블 신호(OE_FIN)로서 선택된다. 데이터는 이렇게 선택된 최종 출력인에이블 신호(OE_FIN)를 이용하여 출력단(DQ)으로 출력된다.
다시 도 3을 참조하면, 출력인에이블 신호 생성부(270)는 쉬프팅부(272)와, 신호 다중화부(274)를 구비한다.
쉬프팅부(272)는 다수의 디 플립프롭으로 구성될 수 있으며, DLL 클럭(CLK_DLL)에 응답하여 출력인에이블 신호(OE)를 쉬프팅한 다수의 출력인에이블 신호(OE8, OE9, ... OE11)를 생성하기만 하면 된다. 이렇게, 플립플롭 동작을 통해 생성되는 다수의 출력인에이블 신호(OE8, OE9, ... OE11)는 7 내지 11의 카스레이턴시(CL)에 대응하는 출력인에이블 신호로서 설계자가 설정하기에 따라 바뀔 수 있다.
신호 다중화부(274)는 카스레이턴시(CL)에 응답하여 출력인에이블 신호(OE)와 다수의 출력인에이블 신호(OE8, OE9, ... OE11) 중 어느 하나를 최종 출력인에이블 신호(OE_FIN)로서 출력한다. 쉬프팅부(272)와 신호 다중화부(274)는 종래와 실질적으로 동일한 구성을 가질 수 있으며, 이에 대한 회로 구성 및 동작 설명은 생략하기로 한다.
본 발명에서는 예정된 초기 카운팅 값에서부터 DLL 클럭(CLK_DLL)을 카운팅한 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 카스레이턴(CL)가 반영된 외부클럭 카운팅 값(CNT_RD<0:2>)을 비교하여 일부 카스레이턴시(CL6 이하)에 대응하는 출력인에이블 신호(OE)를 확보할 수 있으며, 이 출력인에이블 신호(OE)를 쉬프팅하여 나머지 카스레이턴시(CL7 내지 CL11)에 대응하는 다수의 출력인에이블 신호(OE8, OE9, ... OE11)도 확보할 수 있다. 그래서, 최종적으로 카스레이턴시(CL)에 대응하는 최종 출력인에이블 신호(OE_FIN)를 출력할 수 있다.
결국, 반도체 메모리 장치의 동작 중 셀프 리플레쉬(self-refresh) 명령과 같은 스텐바이(standby) 상태 등에서 카스레이턴시(CL)가 바뀌더라도 초기화부(212)가 예정된 초기 카운팅 값을 가지므로 DLL클럭 카운팅부(214)는 이에 따른 리셋동작을 하지 않아도 되며, 바뀐 카스레이턴시(CL)는 카스레이턴시 반영부(234)에 의해 외부클럭 카운팅 값(CNT_RD<0:2>)에 반영되므로 바뀐 카스레이턴시(CL)에 대응하는 원하는 최종 출력인에이블 신호(OE_FIN)를 출력할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 DLL 클럭(CLK_DLL)과 외부클럭(CLK_EXT)의 도메인 크로싱하는 경우를 일례로 들어 설명하였으나, 본 발명은 서로 다른 클럭간의 도메인 크로싱에도 적용할 수 있다.
도 1은 종래의 반도체 메모리 장치의 출력인에이블 신호 생성장치를 설명하기 위한 블록도.
도 2는 도 1의 출력인에이블 신호 생성장치의 동작 타이밍을 설명하기 위한 타이밍도.
도 3은 본 발명에 따른 반도체 메모리 장치의 출력인에이블 신호 생성장치를 설명하기 위한 블록도.
도 4는 도 3의 카스레이턴시 반영부를 설명하기 위한 블록도.
도 5 내지 도 8은 도 3의 출력인에이블 신호 생성장치의 동작 타이밍을 설명하기 위한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
210 : 제1 카운팅값 출력부 212 : 초기화부
214 : DLL클럭 카운팅부 230 : 제2 카운팅값 출력부
232 : 외부클럭 카운팅부 234 : 카스레이턴시 반영부
236 : 래칭부 250 : 비교부
270 : 출력인에이블 신호 생성부 272 : 쉬프팅부
274 : 신호 다중화부 292 : 카운터 리셋 신호 생성부
294 : 지연 모델부

Claims (20)

  1. DLL 클럭에 따라 카운팅하여 제1 카운팅 값을 출력하기 위한 제1 카운팅값 출력수단;
    읽기명령이 입력되기까지 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 제2 카운팅 값을 출력하기 위한 제2 카운팅값 출력수단;
    상기 제1 및 제2 카운팅 값을 비교하여 상기 카스레이턴시 정보에 대응하는 출력인에이블 신호를 출력하기 위한 비교수단; 및
    상기 카스레이턴시 정보에 응답하여 상기 출력인에이블 신호를 쉬프팅한 다수의 출력인에이블 신호와 상기 출력인에이블 신호 중 어느 하나를 최종 출력인에이블 신호로서 출력하기 위한 출력인에이블 신호 생성수단
    을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    외부명령에 대응하는 신호와 상기 DLL 클럭에 응답하여 상기 제1 카운팅값 출력수단을 활성화시키기 위한 제1 리셋신호를 생성하는 리셋신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 제1 카운팅값 출력수단은,
    초기 카운팅 값을 제공하기 위한 초기화부와,
    상기 제1 리셋신호에 응답하여 활성화되고 상기 초기 카운팅 값에서부터 상기 DLL 클럭에 따라 카운팅하여 상기 제1 카운팅 값을 출력하기 위한 DLL클럭 카운팅부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 DLL클럭 카운팅부는 상기 초기 카운팅 값에 대응하는 카운터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 초기 카운팅 값은 상기 카스레이턴시 정보와 상기 카운터의 최대 카운팅 값에 따라 설정되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제2항에 있어서,
    상기 제1 리셋신호에 상기 DLL 클럭의 지연요소를 반영하여 상기 제2 카운팅 값 출력수단을 활성화시키기 위한 제2 리셋신호를 생성하는 지연 모델부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 제2 카운팅값 출력수단은,
    상기 제2 리셋신호에 응답하여 활성화되고 상기 외부클럭에 따라 카운팅하기 위한 외부클럭 카운팅부;
    상기 외부클럭 카운팅부의 출력 값에 상기 카스레이턴시 정보를 반영하기 위한 카스레이턴시 반영부; 및
    상기 읽기 명령에 응답하여 상기 카스레이턴시 반영부의 출력 값을 래칭하고 상기 제2 카운팅 값으로서 출력하기 위한 래칭부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 카스레이턴시 반영부는 상기 외부클럭 카운팅부의 출력 값과 상기 카스레이턴시 정보에 대응하는 값을 연산하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서,
    상기 카스레이턴시 반영부는,
    상기 카스레이턴시 정보에 대응하는 코드 값을 생성하기 위한 코드화부와,
    상기 코드 값과 상기 외부클럭 카운팅부의 출력 값을 연산하기 위한 연산부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제1항에 있어서,
    상기 제1 카운팅 값과 상기 제2 카운팅 값은 다수의 비트 신호를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제1항에 있어서,
    상기 출력인에이블 신호 생성수단은,
    상기 DLL 클럭에 응답하여 상기 출력인에이블 신호를 쉬프팅한 다수의 출력인에이블 신호를 생성하기 위한 쉬프팅부와,
    상기 카스레이턴시 정보에 대응하여 상기 출력인에이블 신호와 상기 다수의 출력인에이블 신호 중 어느 하나를 상기 최종 출력인에이블 신호로서 출력하기 위한 다중화부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 쉬프팅부는 다수의 디 플립플롭을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. DLL 클럭에 따라 카운팅하여 제1 카운팅 값을 출력하는 단계;
    읽기명령이 입력되기까지 외부클럭을 카운팅한 값에 카스레이턴시 정보를 반영하여 제2 카운팅 값을 출력하는 단계;
    상기 제1 및 제2 카운팅 값을 비교하여 상기 카스레이턴시 정보에 대응하는 출력인에이블 신호를 출력하는 단계;
    상기 DLL 클럭에 따라 상기 출력인에이블 신호를 쉬프팅하여 다수의 출력인에이블 신호를 생성하는 단계; 및
    상기 카스레이턴시 정보에 응답하여 상기 출력인에이블 신호와 상기 다수의 출력인에이블 신호 중 어느 하나를 최종 출력인에이블 신호로서 출력하는 단계
    를 포함하는 반도체 메모리 장치의 구동 방법.
  14. 제13항에 있어서,
    외부명령에 대응하는 신호와 상기 DLL 클럭에 응답하여 상기 제1 카운팅 값 을 출력하는 단계를 활성화시키기 위한 제1 리셋신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
  15. 제14항에 있어서,
    상기 제1 카운팅 값을 출력하는 단계는,
    초기 카운팅 값을 제공하는 단계와,
    상기 제1 리셋신호에 응답하여 활성화되고 상기 초기 카운팅 값에서부터 상기 DLL 클럭에 따라 카운팅하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
  16. 제14항에 있어서,
    상기 제1 리셋신호에 상기 DLL 클럭의 지연요소를 반영하여 상기 제2 카운팅 값을 출력하는 단계를 활성화시키기 위한 제2 리셋신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 제2 카운팅 값을 출력하는 단계는,
    상기 제2 리셋신호에 응답하여 활성화되고 상기 외부클럭에 따라 카운팅하는 단계;
    상기 외부클럭에 따라 카운팅한 값에 상기 카스레이턴시 정보를 반영하는 단계; 및
    상기 읽기명령에 응답하여 상기 카스레이턴시 정보를 반영하는 단계에서 출력된 값을 래칭하고 상기 제2 카운팅 값으로서 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 카스레이턴시 정보를 반영하는 단계는 상기 외부클럭에 따라 카운팅하는 단계에서 출력된 값과 상기 카스레이턴시 정보에 대응하는 코드 값을 연산하는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
  19. 제17항에 있어서,
    상기 카스레이턴시 정보를 반영하는 단계는,
    상기 카스레이턴시 정보에 대응하는 코드 값을 생성하는 단계와,
    상기 외부클럭에 따라 카운팅하는 단계에서 출력된 값과 상기 코드 값을 연산하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
  20. 제15항에 있어서,
    상기 초기 카운팅 값은 상기 카스레이턴시 정보와 상기 제1 카운팅 값을 출력하는 단계의 최대 카운팅 값에 따라 설정되는 것을 특징으로 하는 반도체 메모리 장치의 구동 방법.
KR1020070112037A 2007-11-05 2007-11-05 반도체 메모리 장치와 그의 구동 방법 KR100904424B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070112037A KR100904424B1 (ko) 2007-11-05 2007-11-05 반도체 메모리 장치와 그의 구동 방법
US12/215,728 US7813217B2 (en) 2007-11-05 2008-06-30 Semiconductor memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112037A KR100904424B1 (ko) 2007-11-05 2007-11-05 반도체 메모리 장치와 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20090046092A KR20090046092A (ko) 2009-05-11
KR100904424B1 true KR100904424B1 (ko) 2009-06-26

Family

ID=40856030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112037A KR100904424B1 (ko) 2007-11-05 2007-11-05 반도체 메모리 장치와 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR100904424B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098038A (ko) * 2006-03-30 2007-10-05 주식회사 하이닉스반도체 데이터 출력 인에이블 신호 제어 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098038A (ko) * 2006-03-30 2007-10-05 주식회사 하이닉스반도체 데이터 출력 인에이블 신호 제어 회로

Also Published As

Publication number Publication date
KR20090046092A (ko) 2009-05-11

Similar Documents

Publication Publication Date Title
KR100985410B1 (ko) 반도체 장치
US6812799B2 (en) Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
KR100931026B1 (ko) 반도체 메모리 소자와 그의 구동 방법
US7570542B2 (en) Circuit and method for generating data output control signal for semiconductor integrated circuit
JP4707461B2 (ja) 半導体記憶素子のクロック生成装置
TWI384758B (zh) 用於產生輸出致動信號之半導體記憶體裝置及方法
US20100052739A1 (en) Device and control method of device
KR101194380B1 (ko) 지연 조절 회로 및 이를 포함하는 반도체 메모리 장치
US7688129B2 (en) System and method for open-loop synthesis of output clock signals having a selected phase relative to an input clock signal
US7408394B2 (en) Measure control delay and method having latching circuit integral with delay circuit
US7181638B2 (en) Method and apparatus for skewing data with respect to command on a DDR interface
US7561490B2 (en) Semiconductor memory device and method for driving the same
KR101092995B1 (ko) 반도체 메모리 장치와 그의 구동 방법
US7813217B2 (en) Semiconductor memory device and method for operating the same
KR100904424B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR100903384B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR101004686B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR100921828B1 (ko) 반도체 소자와 그의 구동 방법
KR20090093557A (ko) 리드 마스크 테스트 회로 및 제어방법
KR100967112B1 (ko) 출력 인에이블 신호 생성회로
KR20060075611A (ko) 출력 인에이블 신호 생성회로
KR101018689B1 (ko) 반도체 메모리 장치와 시스템 구동 방법
US20060117201A1 (en) Variable pipeline circuit
KR20080109424A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee