KR100901823B1 - Method of testing defect of silicon wafer - Google Patents
Method of testing defect of silicon wafer Download PDFInfo
- Publication number
- KR100901823B1 KR100901823B1 KR1020070082542A KR20070082542A KR100901823B1 KR 100901823 B1 KR100901823 B1 KR 100901823B1 KR 1020070082542 A KR1020070082542 A KR 1020070082542A KR 20070082542 A KR20070082542 A KR 20070082542A KR 100901823 B1 KR100901823 B1 KR 100901823B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- sample
- solution
- contamination
- wafer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
금속 강제오염을 이용해 실리콘 웨이퍼의 결함을 분석하는 경우에 있어서, 고농도로 웨이퍼 전면(全面)에 균일하게 오염을 달성하여 결함을 분석하는 방법을 제공한다. 본 발명에서는 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 시료를 준비하여, 상기 시료 표면에 금속 오염 용액을 도포한 후 금속 박막을 증착하는 2 단계의 과정을 통해 상기 시료 표면을 금속 오염시킨다. 본 발명에서는 또한, 일부 측정 방식에서 요구되는 시료 표면의 산화막 처리 및 금속 박막 제거를 쉽게 수행할 수 있는 방법도 제공한다.In the case of analyzing defects of a silicon wafer using forced metal contamination, a method of analyzing defects by uniformly achieving contamination on the entire surface of the wafer at a high concentration is provided. In the present invention, a sample of a single crystal silicon ingot or a sample made of a silicon wafer is prepared, and the sample surface is metal-contaminated by applying a metal contamination solution to the sample surface and then depositing a metal thin film. The present invention also provides a method for easily performing oxide film treatment and metal thin film removal on a sample surface required in some measurement methods.
Description
본 발명은 반도체 소자에 사용되는 실리콘 웨이퍼 제조 방법에 관한 것으로, 더욱 상세하게는 단결정 실리콘 잉곳(ingot) 또는 실리콘 웨이퍼에 내재하는 결함을 분석하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a silicon wafer for use in semiconductor devices, and more particularly, to a method of analyzing defects inherent in a single crystal silicon ingot or a silicon wafer.
반도체 소자 제조용 실리콘 웨이퍼의 대구경화가 진행됨에 따라, 실리콘 웨이퍼의 대부분은 초크랄스키(Czochralski, 이하 CZ) 단결정 실리콘 성장 방법에 의해 생산되고 있다. 이 방법으로 제조된 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는COP(Crystal Originated Particles), FPD(Flow Pattern Defect), OiSF(Oxygen induced Stacking Fault), BMD(Bulk Micro Defect) 등의 결정 결함이 나타나고 있으며, 이와 같은 성장 중에 도입되는 결함(grown-in defect)의 밀도와 크기의 감소가 요구되어 오고 있다. 상기 결정 결함은 소자 수율 및 품질에 영향을 미치는 것으로 확인되고 있다. 따라서, 결정 결함을 완전히 제거시킴과 동시에 이런 결함을 쉽고 빠르게 평가하는 기술은 아주 중요하다. As the large diameter of the silicon wafer for semiconductor device manufacturing progresses, most of the silicon wafer is produced by the Czochralski (CZ) single crystal silicon growth method. Monocrystalline silicon ingots or silicon wafers manufactured by this method show crystal defects such as Crystal Originated Particles (COP), Flow Pattern Defect (FPD), Oxygen induced Stacking Fault (OiSF), and Bulk Micro Defect (BMD). There has been a demand for a reduction in the density and size of grown-in defects during growth. The crystal defects have been found to affect device yield and quality. Therefore, a technique for quickly and easily removing crystal defects and evaluating such defects is very important.
또한, 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는 그 결정의 성장 조건에 따라서 베이컨시형 점결함이 우세하여 과포화된 베이컨시가 응집된 결함을 갖는 v- rich 영역, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역, 베이컨시/인터스티셜 경계(V/I boundary), 인터스티셜 점결함이 우세하나 응집된 결함이 없는 Pi 영역, 인터스티셜 점결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 결함을 갖는 i-rich 영역 등이 존재한다. 그리고, 이러한 영역이 발생하는 성장 조건과 단결정 실리콘 잉곳의 결정 길이별로 이러한 영역들이 어떻게 변화해 가는지 확인하는 것은 결정의 품질 수준을 평가함에 있어서 가장 기초적인 것이다. In addition, a single crystal silicon ingot or a silicon wafer has a vacancy type defect predominant depending on the growth conditions of the crystal, and thus a v-rich region having a defect in which supersaturated vacancy is aggregated, and a Pv region having a vacancy type defect but not agglomerated defect. , V / I boundary, Pi region with predominantly interstitial defects but no agglomerated defects, i with supersaturated interstitial silicon due to interstitial defects -rich region exists. In addition, it is most basic in evaluating the quality of crystals to determine how these regions change according to the growth conditions under which such regions occur and the crystal lengths of single crystal silicon ingots.
종래 베이컨시형 점결함 분포를 분석하기 위한 기술은 크게 금속 강제오염, 열처리 및 측정의 3 단계로 구성되어 있다. The conventional technique for analyzing the bacony type point defect distribution is largely composed of three stages: metal contamination, heat treatment, and measurement.
금속 강제오염은 크게 표준 금속 오염 용액(standard solution)을 이용하는 방식과, 금속 원소를 직접 웨이퍼에 증착시키는 방식으로 나눌 수 있다. 열처리는 대부분 유도 코일 가열(inductor coil heating) 방식을 이용한 열처리로(furnace)에서 고온(600℃ 이상) 열처리를 시행한다. 그 때의 가스 분위기는 대부분 질소(N2), 아르곤(Ar)과 같은 불활성 가스를 이용하여, 금속 원소를 웨이퍼 표면에서 벌크(bulk)로 확산시키는 역할을 수행한다. 마지막으로 측정의 경우 실리콘 금지대(forbidden band)의 포획 준위에 영향을 받아 전 송자(carrier)의 영향을 분석할 수 있는 장비, 예를 들어 전송자 재결합 수명(carrier recombination lifetime) 측정 장비, DLTS(Deep Level Transient Spectroscopy, 접합 (또는 계면)에 역방향 전계를 가한 상태로 정방향의 펄스 전압을 가하고, 공핍층 내의 준위에 전송자 를 포획시키는 방법을 구현하는 장비), 소수 전송자 확산 길이(Minority Carrier Diffusion Length :MCDL, 소수 전송자가 거리에 따라 감소되는 정도를 분석하는 장비), 광 발광(Photo Luminescence: PL) 장비 등을 이용한 웨이퍼 전면(全面) 분포의 정성, 정량화 분석을 시행한다. Metal contamination is largely divided into a method using a standard metal contamination solution and a method of depositing a metal element directly on the wafer. Most of the heat treatment is a high temperature (600 ℃ or more) heat treatment in a furnace (furnace) using an inductor coil heating method. The gas atmosphere at that time serves to diffuse metal elements in bulk from the wafer surface by using an inert gas such as nitrogen (N 2 ) or argon (Ar). Lastly, in the case of measurement, the equipment that can analyze the effect of the carrier by being affected by the capture level of the forbidden band, for example, the carrier recombination lifetime measurement equipment, DLTS (Deep) Level Transient Spectroscopy, a device that implements a method of applying a forward pulse voltage with a reverse electric field applied to a junction (or interface) and trapping the transmitter at a level in the depletion layer), and a minority carrier diffusion length (MCDL). , Qualitative and quantitative analysis of the entire surface distribution of the wafer using the equipment that analyzes the extent to which a small number of transmitters decrease with distance) and photo luminescence (PL) equipment.
종래 금속 강제오염 중 표준 금속 오염 용액을 이용하는 경우 웨이퍼 전면에 고르게 오염이 되는 장점이 있으나, 고농도의 오염이 요구되는 경우 충분한 오염 농도를 확보하지 못하는 단점이 있다. 또한 금속 원소를 직접 웨이퍼에 증착하는 방식의 경우 저농도(수백ppb) ~ 고농도(10000ppm 이상)의 오염을자유롭게 오염시킬 수 있으나, 웨이퍼 표면 상태 및 목표 금속(target metal) 증착 장비의 상태에 따른 추가적인 오염 및 전면에 고르게 오염이 되지 않는 단점이 존재한다. When using a standard metal contaminant solution of conventional metal contamination, there is an advantage that the contamination on the entire surface of the wafer evenly, there is a disadvantage that a sufficient contamination concentration is not obtained when a high concentration of contamination is required. In the case of directly depositing a metal element on the wafer, it is possible to freely contaminate low concentration (hundreds of ppb) to high concentration (more than 10000 ppm), but additional contamination according to the surface state of the wafer and the state of the target metal deposition equipment. And there is a disadvantage that the contamination is not evenly on the front.
따라서, 웨이퍼 전면의 베이컨시형 점결함 분포 상태를 파악하기 위하여 고농도로 전면에 고르게 금속 오염을 실시하여야 하나, 상기 두 방식으로는 목적에 적합한 오염 농도, 상태로 시행하기 불가능하거나, 매우 어렵다. Therefore, in order to determine the distribution of baconic type defects on the front surface of the wafer, metal contamination should be uniformly applied to the entire surface at a high concentration.
한편, 종래 열처리 방식은 오염금속의 단순 확산을 위한 불활성 분위기에서의 고온 열처리로, 사용하는 가스보다 온도 및 시간에 초점을 맞추고 있다. 그러나, 일부 측정 방식의 경우 시료 전처리가 필요하기 때문에 표면에 산화막 처리가 필요하나, 소개되어 있는 방식에는 표면 산화막 처리가 없기 때문에, 측정 정밀도가 저하되는 문제점이 있다. On the other hand, the conventional heat treatment method is a high temperature heat treatment in an inert atmosphere for the simple diffusion of the contaminated metal, focusing on the temperature and time than the gas used. However, some measurement methods require an oxide film treatment on the surface because sample pretreatment is required, but there is a problem that measurement accuracy is lowered because the introduced method does not have a surface oxide film treatment.
또한, 표면에 금속 박막이 존재하는 경우 일부 측정 방법에서는 금속 박막을 제거해야 하지만 금속이 열에 의해 실리콘과 결합하여 실리사이드 형태로 존재하는 경우 제거하기 매우 어려운 난점이 존재한다. In addition, when a metal thin film is present on the surface, some measurement methods require the removal of the metal thin film, but when the metal is present in the form of silicide combined with silicon by heat, there is a difficulty that is very difficult to remove.
본 발명이 해결하고자 하는 과제는 금속 오염을 이용해 실리콘 웨이퍼의 결함을 분석하는 경우에 있어서, 고농도로 웨이퍼 전면에 균일하게 오염을 달성하는 실리콘 웨이퍼 결함 분석 방법을 제공하는 것이다.The problem to be solved by the present invention is to provide a silicon wafer defect analysis method that achieves uniform contamination on the entire surface of the wafer at high concentration when analyzing defects of the silicon wafer using metal contamination.
본 발명이 해결하고자 하는 다른 과제는 일부 측정 방식에서 요구되는 시료 표면의 산화막 처리 및 금속 박막 제거를 쉽게 수행할 수 있는 실리콘 웨이퍼 결함 분석 방법을 제공하는 것이다. Another problem to be solved by the present invention is to provide a silicon wafer defect analysis method that can easily perform the oxide film treatment and metal thin film removal of the sample surface required in some measurement methods.
상기 과제를 해결하기 위한 본 발명에 따른 실리콘 웨이퍼 결함 분석 방법은 시료를 준비하여 상기 시료 표면에 금속 오염시키는 단계, 금속 오염된 상기 시료를 열처리하는 단계, 및 열처리된 상기 시료에 대해 결함을 측정하는 단계를 포함한다. 상기 시료는 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 것이고, 상기 금속 오염시키는 단계는, 상기 시료 표면에 금속 오염 용액을 도포하는 단계 및 상기 금속 오염 용액을 도포한 시료 표면에 금속 박막을 증착하는 단계를 포함하는 것이 특징이다. Silicon wafer defect analysis method according to the present invention for solving the above problems is to prepare a sample and to contaminate the metal on the surface of the sample, the step of heat-treating the metal-contaminated sample, and to measure the defect on the heat-treated sample Steps. The sample may be a piece of a single crystal silicon ingot or a silicon wafer, and the metal contamination may include applying a metal contamination solution to the surface of the sample and depositing a metal thin film on the surface of the sample coated with the metal contamination solution. It is characterized by including.
바람직한 실시예에 있어서, 상기 시료 표면에 금속 오염 용액을 도포하는 단계 전에 상기 시료 표면의 자연 산화막을 제거하는 단계를 더 포함한다. 상기 금속 오염 용액은 과산화수소수(H2O2), 암모니아수(NH4OH) 및 탈이온수 혼합물(SC1 세정액)과 금속 표준 용액을 혼합한 것을 사용한다. 이 때, 상기 금속 오염 용액을 도포하는 단계는, 상기 시료를 가열하는 단계 및 상기 시료 표면에 상기 금속 오염 용액을 투적하여 금속 오염된 화학적 산화막을 상기 시료 표면에 형성하는 단계를 포함할 수 있다.In a preferred embodiment, the method further comprises removing the native oxide film on the surface of the sample before applying the metal contamination solution to the surface of the sample. The metal contamination solution is a mixture of hydrogen peroxide (H 2 O 2 ), ammonia water (NH 4 OH) and deionized water mixture (SC1 cleaning solution) and a metal standard solution. In this case, the applying of the metal contamination solution may include heating the sample and depositing the metal contamination solution on the surface of the sample by depositing the metal contamination solution on the surface of the sample.
특히, 상기 열처리하는 단계는, 불활성 가스 분위기에서의 1차 열처리 및 상기 1차 열처리와는 인시튜(in-situ)이고 상기 시료 표면 및 금속 박막을 산화시키는 2차 열처리를 포함하는 것이 바람직하다. In particular, the heat treatment may include a first heat treatment in an inert gas atmosphere and a second heat treatment in-situ with the first heat treatment to oxidize the sample surface and the metal thin film.
본 발명은 금속 오염 용액 도포 및 금속 박막 증착이라는 2 가지 과정을 거쳐 금속 오염을 달성하므로, 기존 화학 적인 오염 또는 단순 금속 박막 증착법에서 달성하기 어려운, 웨이퍼 전면에 대한 고농도의 균일한 오염을 시행할 수 있게 된다. 종래 기술에 비해 오염양을 현저히 증가시켜 고농도의 균일한 금속 오염을 한 후 간단한 열처리를 통해 실리콘 웨이퍼 특성 및 품질 평가에 적용될 수 있다. Since the present invention achieves metal contamination through two processes, metal contamination solution coating and metal thin film deposition, high concentration uniform contamination on the entire surface of the wafer, which is difficult to achieve by conventional chemical contamination or simple metal thin film deposition, can be performed. Will be. Compared to the prior art, it is possible to apply the silicon wafer characteristics and quality evaluation through a simple heat treatment after significantly increasing the amount of contamination and uniform metal contamination of high concentration.
금속 오염 후 열처리 시 산화시키는 열처리를 추가 수행하므로, 시료의 표면 산화막 형성을 통해 표면 안정화를 이룰 수 있으며, 금속 박막 제거를 용이하게 할 수 있다. 이에 따라, 정성, 정량 분석에 적합한 상태로 시료를 제조할 수 있으며 측정 정밀도가 향상되는 효과가 있다.Since the heat treatment to oxidize during heat treatment after metal contamination is additionally performed, surface stabilization may be achieved by forming a surface oxide film of the sample, and the metal thin film may be easily removed. Accordingly, the sample can be prepared in a state suitable for qualitative and quantitative analysis, and the measurement accuracy is improved.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다 양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and those skilled in the art to which the present invention pertains. It is provided to fully inform the scope of the invention, and the invention is defined only by the scope of the claims.
본 발명에서 구현하고자 하는 바는 크게 세 가지로, 고농도로 웨이퍼 전면에 균일한 오염을 달성하는 것, 열처리 시 표면 안정화를 위한 산화막을 형성하는 것, 그리고 금속 박막 제거가 필요한 측정 방식의 경우 쉽게 금속 박막 제거가 가능하도록 하는 것이다. 본 발명은 이 세 가지를 전부 구현하며 그에 따라 분석시 정밀도가 향상되는 효과가 있다. In the present invention, there are three major implementations, to achieve uniform contamination on the front surface of the wafer at high concentration, to form an oxide film for surface stabilization during heat treatment, and to easily measure metal in a measurement method requiring metal thin film removal. The thin film can be removed. The present invention implements all three and accordingly has the effect of improving the accuracy in the analysis.
도 1은 본 발명에 따른 실리콘 웨이퍼 결함 분석 방법의 순서도이다. 1 is a flow chart of a silicon wafer defect analysis method according to the present invention.
먼저, 분석할 시료를 준비한다(단계 S1). 이하 실시예에서 시료는 단결정 실리콘 잉곳을 슬라이싱하고 슬라이싱에 의해 형성된 표면결함을 제거하기 위해 그라인딩을 수행한 웨이퍼를 예로 들어 설명한다. 그러나, 시료는 슬라이싱 공정만이 수행된 웨이퍼, 그라인딩 공정이나 랩핑 공정이 수행된 웨이퍼일 수 있으며, 폴리싱을 수행한 웨이퍼도 가능하다. 뿐만 아니라, 실리콘 잉곳의 중심을 지나고 축 방향으로 사각형 모양으로 절단한 단결정 실리콘 잉곳의 조각에 대해서도 적용하는 것이 가능하다.First, a sample to be analyzed is prepared (step S1). In the following examples, the sample is described using an example of a wafer subjected to grinding to slice a single crystal silicon ingot and to remove surface defects formed by the slicing. However, the sample may be a wafer in which only a slicing process is performed, a wafer in which a grinding process or a lapping process is performed, or a wafer in which polishing is performed. In addition, the present invention can be applied to a piece of a single crystal silicon ingot that passes through the center of the silicon ingot and is cut in the axial direction in a square shape.
다음 단계 S2에서, 결함, 특히 베이컨시형 점결함 농도 분포를 분석하고자 하는 웨이퍼를 금속 오염시킨다. 금속 오염은 다음의 단계 S21 내지 S24를 통해 이루어진다. In the next step S2, the wafer to be analyzed for defects, in particular vacancy-type point defect concentration distribution, is metal contaminated. Metal contamination occurs through the following steps S21 to S24.
먼저, 웨이퍼를 HF 희석액을 이용하여 세정함으로써 웨이퍼 표면에 존재하는 자연 산화막을 제거한다(단계 S21). 만일 이러한 과정을 거치지 않는 경우, 즉 표면에 자연 산화막이 존재하게 되면, 그 다음 과정에서 웨이퍼 전면에 고르게 분포하는 오염된 화학적 산화막을 얻을 수 없다. 이 때 표면 자연 산화막을 제거하기 위해 HF 희석액 이외 다양한 방법, 예를 들어 HF 흄(hume)을 이용한 제거 등과 같은 방법을 적용할 수 있다. 이후 탈이온수(DI Water)로 웨이퍼 표면에 잔류할 수 있는 금속 염 및 기타 불순물을 충분히 세정하여 제거한다. First, the native oxide film existing on the wafer surface is removed by cleaning the wafer using HF diluent (step S21). If this process is not carried out, that is, a natural oxide film is present on the surface, a contaminated chemical oxide film evenly distributed on the entire surface of the wafer cannot be obtained in the subsequent process. In this case, in order to remove the surface native oxide film, various methods other than HF diluent, for example, removal using HF fume (hume) may be applied. Deionized water (DI Water) is then sufficiently washed to remove metal salts and other impurities that may remain on the wafer surface.
다음 단계 S22에서 웨이퍼 표면에 금속 오염 용액을 도포한다. 금속 오염 용액은 과산화수소수(H2O2), 암모니아수(NH4OH) 및 탈이온수 혼합물(SC1 세정액)과 금속 표준 용액(주로 백금 및 니켈 오염용액)을 적당한 비율로 섞어 제조한다. 일반적으로 혼합비는 부피비로 과산화수소수 : 암모니아수: 탈이온수 혼합물(SC1 세정액) = 1 : 1 : 5 에 금속 표준 용액(주로 백금 오염용액, 1000ppm)을 부피비로 1을 넣어 제조한다. 그 후 적외선 램프를 이용하여 웨이퍼 표면의 온도를 약 50℃ 정도로 가열한 후 제조한 금속 오염 용액을 웨이퍼 후면에 다 덮이도록 피펫을 이용하여 조심스럽게 투적한다. 이 때, 반응이 격렬하게 나타날 수 있으므로 주의해서 반응시키는 것이 좋다. 이 때의 반응시간은 온도와 제조한 금속 오염 용액의 부피비에 따라 결정되며, 반응에 의해 표면에 화학적 산화막이 형성되면서 오염 원소가 증착되게 된다. 대략 오염된 화학적 산화막 두께가 20 ~ 50Å 정도가 될 때를 기준으로 결정하면 된다. In the next step S22, a metal contamination solution is applied to the wafer surface. Metal contaminant solutions are prepared by mixing hydrogen peroxide (H 2 O 2 ), ammonia water (NH 4 O H ), and a mixture of deionized water (SC1 rinse) and metal standard solutions (primarily platinum and nickel contaminants). In general, the mixing ratio is prepared by adding a hydrogen peroxide: ammonia water: deionized water mixture (SC1 cleaning solution) = 1: 1: 5 in a volume ratio of a metal standard solution (mainly platinum contaminant solution, 1000 ppm) in volume ratio. Thereafter, the temperature of the wafer surface is heated to about 50 ° C. using an infrared lamp, and then carefully deposited using a pipette to cover the prepared metal contamination solution on the back of the wafer. At this time, the reaction may appear violently, so it is better to react with caution. At this time, the reaction time is determined according to the temperature and the volume ratio of the prepared metal contaminant solution. The chemical oxide film is formed on the surface by the reaction, and contaminant elements are deposited. This can be determined based on the approximate contaminated chemical oxide thickness of 20 to 50Å.
다음 단계 S23에서 웨이퍼를 세정한 후, 오염된 웨이퍼 후면(오염된 화학적 산화막이 형성된 곳)에 금속 원소 박막(오염에 사용된 금속과 동일한 것, 주로 백 금)을 덮어준다(단계 S24). 이는 제조한 오염 용액의 원소 농도가 평가하는 데 필요한 농도보다 낮기 때문에, 이를 열처리 동안에 보충시켜 주기 위한 방법으로, 두께는 대략 100Å~ 10000Å 정도면 충분하다. 이 때의 금속 박막의 증착방법 및 두께 균일도는 크게 상관없으나, 최소 두께 이상이 되어야만 한다. 금속 박막을 웨이퍼 후면에 증착하기 위한 방법으로는 대표적으로 증기 증착(Evaporation), 스퍼터링(Sputtering) 등이 있다. After cleaning the wafer in the next step S23, the metal element thin film (the same as the metal used for the contamination, mainly platinum) is covered on the back surface of the contaminated wafer (where the contaminated chemical oxide film is formed) (step S24). Since the element concentration of the prepared contaminated solution is lower than the concentration necessary to evaluate, the thickness of the contaminant solution is about 100 kPa to 10000 kPa as a method for replenishing it during the heat treatment. At this time, the deposition method and the thickness uniformity of the metal thin film do not matter much, but should be at least the minimum thickness. Representative methods for depositing a metal thin film on the back of the wafer include vapor deposition (Evaporation), sputtering (Sputtering) and the like.
이와 같이 본 발명에서는 웨이퍼 표면에 고농도로 금속 오염을 형성하기 위하여 기존과 다르게 금속 오염 용액 도포 및 금속 박막 증착이라는 2 가지 과정을 거치게 되는 것이다. 이상의 금속 오염 과정은 고농도의 오염이 가능할 뿐만 아니라 웨이퍼 전면에 고르게 오염이 되는 장점이 있으며 웨이퍼 표면 상태에 의존하지 않는 특성이 있다. As such, in the present invention, in order to form metal contamination at a high concentration on the surface of the wafer, two processes of metal contamination solution coating and metal thin film deposition are performed. The above metal contamination process is not only capable of high concentration of contamination, but also has the advantage of being contaminated evenly on the entire surface of the wafer, and does not depend on the surface condition of the wafer.
이상의 과정으로 금속 오염된 웨이퍼는 다음 단계 S3에서 열처리한다. 오염된 웨이퍼를 열처리하기 위한 방법으로 일반적인 수직 또는 수평로(爐)를 이용한 열처리를 실시하며, 온도는 600 ~ 1000℃에서 10분~ 60분 이내에 열처리를 실시하는 것을 기준으로 한다. The wafer contaminated with metal by the above process is heat-treated in the next step S3. As a method for heat-treating contaminated wafers, heat treatment is performed using a general vertical or horizontal furnace, and the temperature is based on heat treatment within 10 to 60 minutes at 600 to 1000 ° C.
단, 기존의 불활성 분위기(주로 질소, 아르곤 등)에서만 실시하는 것이 아니라, 불활성 분위기에서 오염 확산을 위한 1차 열처리 후 표면 안정화 및 웨이퍼 표면에 잔류하는 금속 박막 제거를 용이하게 하기 위하여 불활성 가스에 부피비로 약 1 ~ 10% 정도의 산소 가스를 섞어 웨이퍼 표면 및 금속막을 산화시키는 2차 열처리(산화 열처리)를 인시튜(in-situ)로 실시한다. 이 때, 산화 열처리에 의해 생성 되는 웨이퍼 표면의 산화막 두께는 20 ~ 1000Å 이내가 적당하다. However, it is not only carried out in the existing inert atmosphere (mainly nitrogen, argon, etc.), but the volume ratio of the inert gas to facilitate surface stabilization and removal of metal thin film remaining on the wafer surface after primary heat treatment for contamination diffusion in an inert atmosphere. The secondary heat treatment (oxidation heat treatment) is performed in-situ to oxidize the wafer surface and the metal film by mixing oxygen gas of about 1 to 10%. At this time, the oxide film thickness of the wafer surface produced by the oxidation heat treatment is suitably within 20 ~ 1000 ~.
이와 같이 본 발명에서 제안하는 열처리는 일부 측정 방식에서 시료 표면에 산화막 처리가 필요한 경우에 특히 적합한 열처리이다. 또한, 표면에 금속 박막이 남아 있는 형태가 아니라 산화막이 되는 경우이므로, 일부 측정 방식에서처럼 금속 박막 제거가 필요한 경우에는 산화막 제거를 통해 수월하게 금속을 제거할 수 있는 장점이 있다. As described above, the heat treatment proposed in the present invention is particularly suitable when an oxide film treatment is required on the surface of the sample in some measurement methods. In addition, since the metal film is not an oxide film remaining on the surface, but an oxide film, when the metal thin film needs to be removed as in some measurement methods, the metal may be easily removed through the oxide film removal.
이상의 과정, 즉 단계 S2 및 S3에 의해 전처리된 웨이퍼는 세정한 후 다음 단계 S4에서, 실제 베이컨시형 점결함 분포를 분석하기 위하여 여러 방법을 적용한다. 기존에 정량, 정성 분석을 위한 DLTS를 이용하는 방법과, 웨이퍼 전면의 정성적인 분포를 확인하기 위한 u-PCD를 이용한 수명 분석 방법 등이 있으며, 상황과 목적에 적합한 방법을 선정하여 평가를 실시한다. After the wafers pretreated by the above processes, i.e., steps S2 and S3, are cleaned, and in the next step S4, various methods are applied to analyze the actual baconic point defect distribution. Conventional methods include the use of DLTS for quantitative and qualitative analysis, and the life analysis method using u-PCD to confirm the qualitative distribution of the front surface of the wafer.
본 발명과 기존 보고된 방법과 비교를 위하여 평가한 결과는 도 2a 및 도 2b에서 보는 바와 같다. 도 2a와 도 2b의 비교 평가에서 사용한 시료는 인접한 잉곳 위치에서 평가를 위해 채취한 시료로, 동일한 시료라 말할 수 있다. 도 2a와 도 2b는 본 발명에 의해 전처리된 시료와, 기존에 보고된 스핀 코팅에 의해 오염시킨 시료의 u-PCD를 이용한 수명 맵핑(Lifetime Mapping)의 비교 결과이다. The results evaluated for comparison with the present invention and the previously reported method are as shown in Figs. 2a and 2b. The samples used in the comparative evaluation of FIGS. 2A and 2B are samples taken for evaluation at adjacent ingot positions, and may be referred to as the same samples. 2A and 2B are comparison results of life mapping using u-PCD of samples pretreated by the present invention and samples contaminated by previously reported spin coating.
도 2a의 경우 일부 가장자리 영역을 제외하고 원치 않는 오염으로 인한 수명 저하 현상이 관찰되지 않아, 결정결함 영역의 구분이 용이하나, 도 2b의 경우 균일하지 못한 강제 오염과 원치 않는 오염으로 인한 수명 변화 정도가 크기 때문에, 결정결함 영역의 구분이 용이하지 못하다. In the case of FIG. 2A, a decrease in lifespan due to unwanted contamination is not observed except for some edge regions, so that it is easy to classify crystal defect regions, but in FIG. 2B, the degree of change in life due to uneven forced contamination and unwanted contamination Since is large, it is difficult to distinguish the crystal defect region.
또한, 정량분석을 위해 DLTS 평가를 실시하였다. 도 3은 전처리 방법 적용 여부에 따른 DLTS 신호 평가결과(본 발명 적용: 점선, 기존 방법 적용: 실선)이다.In addition, DLTS evaluation was performed for quantitative analysis. 3 is a DLTS signal evaluation result according to whether the preprocessing method is applied (application of the present invention: dotted line, application of the existing method: solid line).
도 3에서 보는 바와 같이 동일한 온도, 시간에서 열처리를 시행했음에도 검출된 베이컨시형 점결함의 농도의 편차가 매우 큼을 알 수 있다. 즉, 실제 베이컨시형 점결함 농도가 1E13 atoms/㎤ 이상이 존재하는 경우 기존 화학 용액을 이용한 방법으로는 검출을 위한 충분한 농도로 오염이 불가능하기 때문에, 이러한 현상이 발생함을 알 수 있다. As shown in FIG. 3, even though the heat treatment was performed at the same temperature and time, it can be seen that the variation in the concentration of the detected bacon-type point defects is very large. That is, when the actual bacon-type point defect concentration is 1E13 atoms / cm 3 or more, it can be seen that this phenomenon occurs because the contamination using a conventional chemical solution is not possible at a sufficient concentration for detection.
따라서, 본 발명에서 설명한 전처리 방법을 적용하는 경우, 기존 방법으로 확보하기 어려운 균일한 고농도의 오염이 가능하며, 이러한 현상을 이용하여 결정결함 영역의 정성적인 평가, 베이컨시형 점결함 농도의 정량적인 평가를 좀 더 정확하게 확보할 수 있게 된다.Therefore, in the case of applying the pretreatment method described in the present invention, it is possible to uniformly contaminate high concentrations, which are difficult to secure by the existing method, and use these phenomena for qualitative evaluation of crystal defect regions and quantitative evaluation of bacon type defect concentrations. You can get more accurate.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명 보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다. In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications are possible by those skilled in the art within the technical idea of the present invention. Is obvious. Embodiments of the invention have been considered in all respects as illustrative and not restrictive, which include the scope of the invention as indicated by the appended claims rather than the detailed description therein, the equivalents of the claims and all modifications within the means. I want to.
도 1은 본 발명에 따른 실리콘 웨이퍼 결함 분석 방법의 순서도이다. 1 is a flow chart of a silicon wafer defect analysis method according to the present invention.
도 2a와 도 2b는 전처리 방법 적용 여부에 따른 u-PCD 수명 맵핑(Lifetime Mapping) 결과이다. 2A and 2B show u-PCD Lifetime Mapping results according to whether a preprocessing method is applied.
도 3은 전처리 방법 적용 여부에 따른 DLTS 신호 평가결과이다. 3 is a DLTS signal evaluation result according to whether the pre-processing method is applied.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070082542A KR100901823B1 (en) | 2007-08-17 | 2007-08-17 | Method of testing defect of silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070082542A KR100901823B1 (en) | 2007-08-17 | 2007-08-17 | Method of testing defect of silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090018246A KR20090018246A (en) | 2009-02-20 |
| KR100901823B1 true KR100901823B1 (en) | 2009-06-09 |
Family
ID=40686541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070082542A KR100901823B1 (en) | 2007-08-17 | 2007-08-17 | Method of testing defect of silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100901823B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018203945B4 (en) * | 2018-03-15 | 2023-08-10 | Siltronic Ag | Process for the manufacture of semiconductor wafers |
| KR102368657B1 (en) * | 2019-07-31 | 2022-02-28 | 에스케이실트론 주식회사 | Method for measuring defect of silicon wafer and wafer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260449A (en) * | 1996-03-22 | 1997-10-03 | Shin Etsu Handotai Co Ltd | Crystalline defect evaluation of silicon single crystalline substrate |
| KR20040045986A (en) * | 2002-11-26 | 2004-06-05 | 주식회사 실트론 | A Classification method of defect area of silicon wafer or single crystalline silicon ingot |
| KR100763834B1 (en) | 2006-09-25 | 2007-10-05 | 주식회사 실트론 | Method of identifying crystal defect region in crystalline silicon using copper haze and copper solution for identifying crystal defect region |
-
2007
- 2007-08-17 KR KR1020070082542A patent/KR100901823B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260449A (en) * | 1996-03-22 | 1997-10-03 | Shin Etsu Handotai Co Ltd | Crystalline defect evaluation of silicon single crystalline substrate |
| KR20040045986A (en) * | 2002-11-26 | 2004-06-05 | 주식회사 실트론 | A Classification method of defect area of silicon wafer or single crystalline silicon ingot |
| KR100763834B1 (en) | 2006-09-25 | 2007-10-05 | 주식회사 실트론 | Method of identifying crystal defect region in crystalline silicon using copper haze and copper solution for identifying crystal defect region |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090018246A (en) | 2009-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7901132B2 (en) | Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment | |
| EP2259291B1 (en) | Process for metallic contamination reduction in silicon wafers | |
| US7888265B2 (en) | Method for assaying copper in silicon wafers | |
| KR100763834B1 (en) | Method of identifying crystal defect region in crystalline silicon using copper haze and copper solution for identifying crystal defect region | |
| JP6388058B2 (en) | Silicon wafer manufacturing method | |
| CN112986294A (en) | Wafer defect detection method and device | |
| JP5407212B2 (en) | Heat treatment furnace evaluation method and semiconductor wafer manufacturing method | |
| KR100901823B1 (en) | Method of testing defect of silicon wafer | |
| JP2000208578A (en) | Evaluation method for silicon wafer and silicon wafer | |
| KR100252214B1 (en) | Analysing method of bare wafer | |
| JP6713493B2 (en) | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer | |
| JP2004119446A (en) | Annealed wafer and method for manufacturing the same | |
| JP5042445B2 (en) | Method for evaluating gettering efficiency of silicon wafers | |
| JP3917245B2 (en) | Silicon wafer, heat treatment boat and tube evaluation method | |
| KR101523943B1 (en) | Method for analyzing pollution induced by manufacture of wafer | |
| JP5201126B2 (en) | Impurity evaluation method of silicon epitaxial wafer | |
| JP5141406B2 (en) | Evaluation method and manufacturing method of silicon epitaxial wafer | |
| KR20050059910A (en) | Method of detecting defects in the silicon wafer | |
| KR20220112958A (en) | Method for analysizing defect of silicon wafer | |
| JPH0666695A (en) | Preparation of sample | |
| KR20000037951A (en) | Method for measuring deposited amount of interstitial type oxygen of silicon wafer in which large amount of metal is doped | |
| KR20210014956A (en) | Method for measuring defect of silicon wafer and wafer | |
| JP2008153538A (en) | Silicon wafer surface damage evaluation method | |
| KR20060078706A (en) | Etching solution for d-defect in silicon water having low resistivity, and evaluation method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130327 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 11 |