JP5042445B2 - Method for evaluating gettering efficiency of silicon wafers - Google Patents
Method for evaluating gettering efficiency of silicon wafers Download PDFInfo
- Publication number
- JP5042445B2 JP5042445B2 JP2004118446A JP2004118446A JP5042445B2 JP 5042445 B2 JP5042445 B2 JP 5042445B2 JP 2004118446 A JP2004118446 A JP 2004118446A JP 2004118446 A JP2004118446 A JP 2004118446A JP 5042445 B2 JP5042445 B2 JP 5042445B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- silicon
- gettering
- recovered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 235000012431 wafers Nutrition 0.000 title claims description 232
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 147
- 229910052710 silicon Inorganic materials 0.000 title claims description 147
- 239000010703 silicon Substances 0.000 title claims description 147
- 238000005247 gettering Methods 0.000 title claims description 87
- 238000000034 method Methods 0.000 title claims description 58
- 239000012535 impurity Substances 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000000243 solution Substances 0.000 claims description 22
- 238000011156 evaluation Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 19
- 239000007788 liquid Substances 0.000 claims description 18
- 238000011084 recovery Methods 0.000 claims description 16
- 238000004458 analytical method Methods 0.000 claims description 14
- 239000011259 mixed solution Substances 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000011109 contamination Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 10
- 238000001816 cooling Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011158 quantitative evaluation Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、ゲッタリングサイトを有するシリコンウェーハのゲッタリング効率を評価する方法に関するものである。 The present invention relates to a method for evaluating the gettering efficiency of a silicon wafer having a gettering site.
一般に、半導体デバイス素子の製造には、その基板としてチョクラルスキー法（以下、ＣＺ法という。）によって育成されたシリコン単結晶インゴットから所定の板厚で切出されたシリコンウェーハが用いられている。近年の半導体デバイス素子においては、デバイスの集積度の増大が著しく、これに伴い、より一層の高品質なシリコンウェーハが要求されている。このためデバイス製造プロセスにおいて製造工程のクリーン化が進められたり、デバイスの電気的な活性領域であるシリコンウェーハの表面近傍の完全性を高める努力、即ちウェーハ表面近傍を無欠陥にする努力が図られている。このシリコンウェーハの表面近傍を無欠陥にするには、シリコンウェーハの表面近傍の酸素析出物（Bulk Micro Defect、以下、ＢＭＤという。）の密度を極力低減させることが重要となる。このＢＭＤは熱処理によってシリコンウェーハ中に顕在化する。このＢＭＤがウェーハ表面近傍に存在すると、デバイスの信頼性や歩留まりに悪影響を及ぼす。 In general, in the manufacture of a semiconductor device element, a silicon wafer cut out from a silicon single crystal ingot grown by the Czochralski method (hereinafter referred to as CZ method) as a substrate is used. . In recent semiconductor device elements, the degree of integration of devices has increased remarkably, and accordingly, a higher quality silicon wafer has been required. For this reason, efforts are being made to clean the manufacturing process in the device manufacturing process, and efforts are made to improve the integrity of the surface of the silicon wafer, which is the electrically active region of the device, that is, to make the vicinity of the wafer surface defect-free. ing. In order to make the vicinity of the surface of the silicon wafer defect-free, it is important to reduce the density of oxygen precipitates (Bulk Micro Defect, hereinafter referred to as BMD) in the vicinity of the surface of the silicon wafer as much as possible. This BMD becomes apparent in the silicon wafer by the heat treatment. If this BMD exists in the vicinity of the wafer surface, it adversely affects the reliability and yield of the device.
また、デバイス製造工程では、Ｆｅ、Ｃｕ、Ｎｉ等の金属不純物が混入する製造工程がいくつかある。これらの金属不純物がウェーハ表面近傍に存在するとデバイス特性が劣化したり、製品の歩留まりを低下させたりする原因となるため、金属不純物が電気的な活性領域であるウェーハ表面に取り込まれないように防止する必要がある。
そのため、ＢＭＤ密度を制御し、かつ、金属不純物汚染をデバイス形成領域から取り除く技術（ゲッタリング技術）の重要性が高められている。通常、このゲッタリング技術としては内部ゲッタリング（Intrinsic Gettering、以下、ＩＧという。）法や、外部ゲッタリング（Extrinsic Gettering、以下、ＥＧという。）法などに分類される。
In the device manufacturing process, there are several manufacturing processes in which metal impurities such as Fe, Cu, and Ni are mixed. If these metal impurities are present in the vicinity of the wafer surface, the device characteristics may be deteriorated and the product yield may be reduced. Therefore, metal impurities are prevented from being taken into the wafer surface, which is an electrically active region. There is a need to.
Therefore, the importance of a technique (gettering technique) that controls the BMD density and removes metal impurity contamination from the device formation region is increased. Usually, this gettering technique is classified into an internal gettering (hereinafter referred to as IG) method, an external gettering (hereinafter referred to as EG) method, and the like.
ＩＧ法は高温熱処理によりウェーハ表面近傍の酸素濃度を低下させてウェーハ表面近傍にＢＭＤのない層（Denuded Zone、以下、ＤＺ層という。）を作るとともに、このＤＺ層より深い位置に高密度のＢＭＤを生成し、このＢＭＤ欠陥を金属不純物の捕獲源とする方法である。また、ＩＧ法の１方法としてボロンゲッタリングがある。このボロンゲッタリング方法は高濃度でボロンドープしたシリコン基板に低濃度のボロンを含むエピタキシャル層を形成して、エピタキシャル層と基板とのボロン濃度の濃度差を利用することにより、基板内を金属不純物の捕獲源とするものである。ＥＧ法には、人工的にＳｉＯ2の砥粒をジェットノズルから空気圧によりウェーハ裏面に噴射させ、ウェーハ裏面側に機械的損傷を付けてやり、この機械的損傷から発生した結晶欠陥を金属不純物の捕獲源とする方法（Back Side Damage、以下、ＢＳＤ法という。）や、シリコンウェーハの裏面側に０．５〜１．５μｍ程度のポリシリコン層を成長させ、このポリシリコン層を金属不純物の捕獲源とする方法（PolySilicon Back Side、以下、ＰＢＳ法という。）などがある。 The IG method reduces the oxygen concentration in the vicinity of the wafer surface by high-temperature heat treatment to create a BMD-free layer (Denuded Zone, hereinafter referred to as DZ layer) near the wafer surface, and a high-density BMD deeper than the DZ layer. This BMD defect is used as a metal impurity capture source. Further, boron gettering is one method of the IG method. In this boron gettering method, an epitaxial layer containing low-concentration boron is formed on a high-concentration boron-doped silicon substrate, and by utilizing the difference in boron concentration between the epitaxial layer and the substrate, the inside of the substrate is filled with metal impurities. It is a capture source. In the EG method, SiO 2 abrasive grains are artificially sprayed from the jet nozzle onto the back surface of the wafer by air pressure, and mechanical damage is applied to the back surface of the wafer. Crystal defects generated from the mechanical damage are caused by metal impurities. A method of using as a capture source (Back Side Damage, hereinafter referred to as BSD method) or a polysilicon layer of about 0.5 to 1.5 μm is grown on the back side of a silicon wafer, and this polysilicon layer is captured by metal impurities. Source method (PolySilicon Back Side, hereinafter referred to as PBS method).
このようなＩＧやＥＧにおけるゲッタリング効率の評価をする方法として、ゲッターシンクを有するシリコンウェーハに検出媒体物質を付着させ、このウェーハに加熱処理を施して検出媒体物質をゲッターシンク内に吸収させた後、このゲッターシンク内における検出媒体物質の深さ方向の濃度分布を測定するシリコンウェーハのゲッター能力評価方法が開示されている（例えば、特許文献１参照。）。この特許文献１に示される方法では、シリコンウェーハに形成されたゲッターシンクの作用及び能力を、より詳細に直接調べることができる。
また、シリコンウェーハの表面にＥＧを有するｐ型シリコンウェーハのＥＧ能力の評価において、検出媒体としてＮｉを用い、Ｎｉをシリコンウェーハ表面に付着させる付着処理を施し、所定の温度に加熱して冷却する拡散熱処理を施し、続いて拡散熱処理の冷却過程でシリコンウェーハ表面に析出したＮｉ析出量を求め、このＮｉ付着量をＮｉ析出量で除した値によってシリコンウェーハのゲッタリング能力を評価する方法が開示されている（例えば、特許文献２参照。）。この特許文献２に示される方法では、シリコンウェーハに付加されるＥＧ能力のみを評価することができる。
更に、半導体ウェーハが有するＩＧの能力を評価する方法であって、少なくとも２種類以上の半導体ウェーハに対し、Ｎｉによる汚染処理、熱処理、選択エッチング処理を同一条件で順次行って半導体ウェーハの表面に浅いエッチピットを形成し、ウェーハ表面に形成された浅いエッチピットの密度を測定した後、それぞれの半導体ウェーハのエッチピット密度を比較することによってＩＧ能力を評価する方法が開示されている（例えば、特許文献３参照。）。この特許文献３に示される方法では、半導体ウェーハが実際に有するＩＧ能力を直接的に測定でき、複数の半導体ウェーハ間の微小なＩＧ能力差を正確に評価することができる。
Further, in the evaluation of the EG capability of a p-type silicon wafer having EG on the surface of the silicon wafer, Ni is used as a detection medium, and an adhesion process for attaching Ni to the surface of the silicon wafer is performed, and then heated to a predetermined temperature to be cooled. Disclosed is a method for evaluating the gettering ability of a silicon wafer by performing a diffusion heat treatment and then determining the amount of Ni deposited on the surface of the silicon wafer during the cooling process of the diffusion heat treatment and dividing the amount of Ni deposited by the amount of Ni deposited. (For example, see Patent Document 2). In the method disclosed in Patent Document 2, only the EG capability added to the silicon wafer can be evaluated.
Furthermore, this is a method for evaluating the capability of an IG of a semiconductor wafer, and at least two types of semiconductor wafers are subjected to Ni contamination treatment, heat treatment, and selective etching treatment sequentially under the same conditions, so that the surface of the semiconductor wafer is shallow. A method of evaluating IG capability by forming etch pits, measuring the density of shallow etch pits formed on the wafer surface, and comparing the etch pit densities of the respective semiconductor wafers is disclosed (for example, patents). Reference 3). In the method disclosed in Patent Document 3, the IG capability that a semiconductor wafer actually has can be directly measured, and a minute IG capability difference between a plurality of semiconductor wafers can be accurately evaluated.
しかしながら、上記特許文献１に示される方法では、深さ方向の濃度分布測定に二次イオン質量分析（以下、ＳＩＭＳという。）法を用いているが、このＳＩＭＳ法では、金属不純物の検出下限が１×１０16ａｔｏｍｓ／ｃｍ3前後と高感度検出ができない。またＳＩＭＳ法ではウェーハ上における分析範囲が数百μｍ2〜数ｍｍ2と狭い範囲しか分析できないため、ウェーハ表層における金属不純物の有無の判断がつきにくいという問題があり、金属ゲッタリング評価には不適当である。
また、上記特許文献２に示される方法では、Ｎｉ付着量が１０12ａｔｏｍｓ／ｃｍ2以下の濃度ではゲッタリング評価できないことから高感度検出ができない。またＮｉはウェーハ表面及び表層にシリサイドを形成することは良く知られているが、シリサイドを形成しないＮｉ以外の他元素のゲッタリング評価はできない。更にＮｉは表面及び表層にシリサイドを形成するが、表面の酸化膜中に含まれるＮｉしか評価していないことからウェーハ表層に存在するＮｉシリサイドは評価出来ていないので評価データの信頼性に問題が発生してくる。これらの問題より金属ゲッタリング評価には不適当である。
However, in the method disclosed in Patent Document 1, secondary ion mass spectrometry (hereinafter referred to as SIMS) method is used for concentration distribution measurement in the depth direction. Sensitive detection is not possible at around 1 × 10 16 atoms / cm 3 . In addition, since the SIMS method can analyze only a narrow analysis range of several hundred μm 2 to several mm 2 on the wafer, there is a problem that it is difficult to judge the presence or absence of metal impurities on the wafer surface layer, which is not suitable for metal gettering evaluation. Is appropriate.
In the method disclosed in Patent Document 2, gettering evaluation cannot be performed at a Ni adhesion amount of 10 12 atoms / cm 2 or less, so that high-sensitivity detection cannot be performed. Ni is well known to form silicide on the wafer surface and surface layer, but gettering evaluation of elements other than Ni that does not form silicide cannot be performed. Further, Ni forms silicide on the surface and surface layer, but since only Ni contained in the oxide film on the surface is evaluated, Ni silicide existing on the wafer surface layer cannot be evaluated, so there is a problem in reliability of evaluation data. Will occur. These problems make it unsuitable for metal gettering evaluation.
また、上記特許文献３に示される方法では、エッチピット密度でＩＧ能力評価を行っているが、エッチピット密度での定量評価はできない。またＮｉは表面及び表層にシリサイドを形成しエッチピットを作製するが、エッチピットを形成しないＮｉ以外の他元素のゲッタリング評価はできないことや、しかもＮｉを高濃度汚染させないとエッチピットを形成しない等の問題がありゲッタリング効率評価には不適当である。
更に、上記特許文献２及び３に示される方法では、ＩＧやＥＧ等ゲッタリングの種類が特定されたウェーハにのみ対応した方法であるため、様々なゲッタリング能力を有するシリコンウェーハを一様に評価することができなかった。
Further, in the method disclosed in Patent Document 3, IG capability evaluation is performed using the etch pit density, but quantitative evaluation using the etch pit density is not possible. Ni forms silicide on the surface and surface layer to produce etch pits. However, gettering evaluation of elements other than Ni that do not form etch pits cannot be performed, and etch pits are not formed unless Ni is highly contaminated. This is not suitable for evaluation of gettering efficiency.
Furthermore, since the methods disclosed in Patent Documents 2 and 3 described above are methods corresponding only to wafers for which gettering types such as IG and EG are specified, silicon wafers having various gettering capabilities are uniformly evaluated. I couldn't.
本発明の目的は、様々なゲッタリング能力を有するシリコンウェーハを一様にかつ簡便に高感度で評価することができる、シリコンウェーハのゲッタリング効率を評価する方法を提供することにある。 An object of the present invention is to provide a method for evaluating the gettering efficiency of a silicon wafer, which can uniformly and simply evaluate silicon wafers having various gettering capabilities with high sensitivity.
請求項１に係る発明は、シリコンウェーハ内部にゲッタリングサイトを有するＩＧウェーハのゲッタリング効率を評価し得る評価方法であって、図１に示すように、ゲッタリングサイトを有する第１シリコンウェーハ１０及びゲッタリングサイトを有しない第２シリコンウェーハ１１の表面を所定濃度のＦｅ、Ｎｉ、Ｃｒ、Ｔｉ又はＭｏを含む金属不純物含有溶液によりそれぞれ強制汚染させる工程と、第１及び第２シリコンウェーハ１０，１１をそれぞれ高温熱処理して強制汚染させた金属不純物をウェーハ内に拡散させる工程と、第１及び第２シリコンウェーハ１０，１１の表層をフッ化水素酸（以下、ＨＦという。）及び硝酸（以下、ＨＮＯ3という。）をそれぞれ含む混合溶液によりそれぞれウェーハ表面から深さ５μｍに至るエッチング回収を行い、第１シリコンウェーハ１０から回収した第１回収液と第２シリコンウェーハ１１から回収した第２回収液とをそれぞれ得る工程と、回収した第１及び第２回収液中に含まれる金属不純物濃度をそれぞれ分析する工程と、分析結果から次の式（１）を用いて第１シリコンウェーハ(10)におけるゲッタリング効率を求めることにより、第１シリコンウェーハ(10)におけるゲッタリング効率を評価する工程とを含むことを特徴とするシリコンウェーハのゲッタリング効率を評価する方法である。
ＧE＝（１−ＣG1／ＣR1）×１００ （１）
但し、ＧEはゲッタリング効率であり、ＣG1はウェーハ表面から深さ５μｍに至る第１シリコンウェーハに含まれる金属不純物の濃度であり、ＣR1はウェーハ表面から深さ５μｍに至る第２シリコンウェーハに含まれる金属不純物の濃度である。
請求項２に係る発明は、請求項１に係る発明であって、金属不純物分析が原子吸光分光光度計（以下、ＡＡＳという。）又は誘導結合プラズマ質量分析装置（以下、ＩＣＰ−ＭＳという。）により行う評価方法である。
The invention according to claim 1 is an evaluation method capable of evaluating the gettering efficiency of an IG wafer having a gettering site inside a silicon wafer. As shown in FIG. 1, a first silicon wafer 10 having a gettering site is provided. And forcibly contaminating the surface of the second silicon wafer 11 having no gettering site with a metal impurity-containing solution containing a predetermined concentration of Fe, Ni, Cr, Ti or Mo, and the first and second silicon wafers 10, 11 is a process of diffusing metal impurities which are forcibly contaminated by high-temperature heat treatment, and the surface layers of the first and second silicon wafers 10 and 11 are hydrofluoric acid (hereinafter referred to as HF) and nitric acid (hereinafter referred to as HF). , etch leading of HNO 3.) to RaFukashi of 5μm or each wafer surface by mixing a solution containing each And collecting the first recovery liquid recovered from the first silicon wafer 10 and the second recovery liquid recovered from the second silicon wafer 11, respectively, and included in the recovered first and second recovery liquids. By obtaining the gettering efficiency in the first silicon wafer (10) by using the following equation (1) from the process of analyzing the metal impurity concentration and the analysis result, the gettering efficiency in the first silicon wafer (10) is obtained. And evaluating the gettering efficiency of the silicon wafer .
G E = (1−C G1 / C R1 ) × 100 (1)
Where G E is the gettering efficiency, C G1 is the concentration of metal impurities contained in the first silicon wafer from the wafer surface to a depth of 5 μm, and C R1 is the second silicon from the wafer surface to a depth of 5 μm. This is the concentration of metal impurities contained in the wafer.
The invention according to claim 2 is the invention according to claim 1, wherein the metal impurity analysis is an atomic absorption spectrophotometer (hereinafter referred to as AAS) or an inductively coupled plasma mass spectrometer (hereinafter referred to as ICP-MS). This is an evaluation method performed by
請求項３に係る発明は、シリコンウェーハ内部にゲッタリングサイトを有するＩＧウェーハのゲッタリング効率を評価し得る評価方法であって、図２に示すように、ゲッタリングサイトを有する第１シリコンウェーハ１０及びゲッタリングサイトを有しない第２シリコンウェーハ１１の表面を所定濃度のＣｕ不純物含有溶液によりそれぞれ強制汚染させる工程と、第１及び第２シリコンウェーハ１０，１１をそれぞれ高温熱処理して強制汚染させたＣｕ不純物をウェーハ内に拡散させる工程と、第１及び第２シリコンウェーハ１０，１１の表面をＨＦ及び過酸化水素（以下、Ｈ2Ｏ2という。）をそれぞれ含む混合溶液によりそれぞれ酸化膜除去を行う工程と、酸化膜除去を終えた第１及び第２シリコンウェーハ１０，１１を室温で１０日間以上放置する工程と、放置した第１及び第２シリコンウェーハ１０，１１の表面をＨＦ及びＨ2Ｏ2をそれぞれ含む混合溶液によりそれぞれ回収を行い、第１シリコンウェーハ１０から回収した第１回収液と第２シリコンウェーハ１１から回収した第２回収液とをそれぞれ得る工程と、回収した第１及び第２回収液中に含まれるＣｕ不純物濃度をそれぞれ分析する工程と、分析結果から次の式（２）を用いて第１シリコンウェーハ１０におけるゲッタリング効率を求めることにより、第１シリコンウェーハ(10)におけるゲッタリング効率を評価する工程とを含むことを特徴とするシリコンウェーハのゲッタリング効率を評価する方法である。
ＧE＝（１−ＣG2／ＣR2）×１００ （２）
但し、ＧEはゲッタリング効率であり、ＣG2はウェーハ表面の第１シリコンウェーハに含まれるＣｕ不純物の濃度であり、ＣR2はウェーハ表面の第２シリコンウェーハに含まれるＣｕ不純物の濃度である。
請求項４に係る発明は、請求項３に係る発明であって、Ｃｕ不純物分析がＡＡＳ又はＩＣＰ−ＭＳにより行う評価方法である。
The invention according to claim 3 is an evaluation method capable of evaluating the gettering efficiency of an IG wafer having a gettering site inside a silicon wafer. As shown in FIG. 2, the first silicon wafer 10 having a gettering site is provided. And forcibly contaminating the surface of the second silicon wafer 11 having no gettering site with a Cu impurity-containing solution having a predetermined concentration, and forcibly contaminating the first and second silicon wafers 10 and 11 by high-temperature heat treatment, respectively. The step of diffusing Cu impurities into the wafer, and the surface of the first and second silicon wafers 10 and 11 are each removed with a mixed solution containing HF and hydrogen peroxide (hereinafter referred to as H 2 O 2 ). Performing the process and removing the first and second silicon wafers 10 and 11 after removing the oxide film at room temperature for 10 days. A step of upper left, performs recovery respective left surface of the first and second silicon wafers 10 and 11 by mixing a solution containing HF and H 2 O 2, respectively, the first recovered solution recovered from the first silicon wafer 10 And a second recovery solution recovered from the second silicon wafer 11, a step of analyzing the Cu impurity concentration contained in each of the recovered first and second recovery solutions, and an analysis result from the following formula ( 2) to obtain the gettering efficiency in the first silicon wafer 10 and to evaluate the gettering efficiency in the first silicon wafer (10). It is a method to do .
G E = (1−C G2 / C R2 ) × 100 (2)
Where G E is the gettering efficiency, C G2 is the concentration of Cu impurities contained in the first silicon wafer on the wafer surface, and C R2 is the concentration of Cu impurities contained in the second silicon wafer on the wafer surface. .
The invention according to claim 4 is the invention according to claim 3 , wherein the Cu impurity analysis is performed by AAS or ICP-MS.
本発明のシリコンウェーハのゲッタリング効率を評価する方法は、ＩＧウェーハやＥＧウェーハ等、様々なゲッタリング能力を有するシリコンウェーハを一様にかつ簡便に高感度で評価することができる。 The method for evaluating the gettering efficiency of the silicon wafer of the present invention can uniformly and easily evaluate silicon wafers having various gettering capabilities, such as IG wafers and EG wafers, with high sensitivity.
次に本発明を実施するための第１の最良の形態を図面に基づいて説明する。
先ず、ゲッタリングサイトを有する第１シリコンウェーハ１０及びゲッタリングサイトを有しない第２シリコンウェーハ１１をそれぞれ用意する。ゲッタリングサイトを有するシリコンウェーハとしては、内部にＢＭＤが形成されたＩＧウェーハ、高濃度でボロンドープしたシリコン基板に低濃度のボロンを含むエピタキシャル層を形成したボロンゲッタリングウェーハ（ＩＧウェーハの１種類）、ＰＢＳウェーハ、サンドブラスティング、レーザ照射又はイオン注入により形成されたＥＧ層を有するＢＳＤウェーハ等のＥＧウェーハが挙げられる。この実施の形態では、第１シリコンウェーハ１０として内部にＢＭＤを形成させたＩＧウェーハを使用する。本発明の評価方法を行う前処理として第１及び第２シリコンウェーハ１０，１１をＳＣ−１溶液及びＳＣ−２溶液によりそれぞれ洗浄を施して第１及び第２シリコンウェーハ１０，１１表裏面の清浄度を高める。
次いで、図１に示すように、第１シリコンウェーハ１０及び第２シリコンウェーハ１１の表面を所定濃度のＦｅ、Ｎｉ、Ｃｒ、Ｔｉ又はＭｏを含む金属不純物含有溶液によりそれぞれ強制汚染させる。金属不純物含有溶液に含まれる金属不純物濃度は１０10〜１０13ａｔｏｍｓ／ｃｍ2程度が好ましい。この金属不純物含有溶液をスピンコーティング等の手法により、第１及び第２ウェーハ１０，１１表面に強制汚染させる。金属不純物含有溶液は、市販されている原子吸光分析用の標準液をそのまま又は所定濃度に希釈して使用することが好ましい。続いて第１及び第２シリコンウェーハ１０，１１をそれぞれ高温熱処理して強制汚染させた金属不純物をウェーハ内に拡散させる。高温熱処理条件は窒素雰囲気中、８００〜１１００℃で１〜５時間行うことが好ましい。この高温熱処理を施すことによりウェーハ表面に強制汚染させた金属不純物はウェーハ全体に均一に拡散する。また、ＰＢＳウェーハでＦｅ、Ｃｒ、Ｍｏ又はＴｉ含有溶液をスピンコーティング等の手法により、第１及び第２シリコンウェーハ１０，１１表面に強制汚染させる場合のみゲッタリング効率が熱処理時の冷却速度の違いで変化するため冷却速度のコントロールが必要である。その原因として、Ｆｅ、Ｃｒ、Ｍｏ又はＴｉはＮｉ及びＣｕと違いバルク中への冷却時の拡散速度が遅いことと、ＰＢＳウェーハはエピウェーハやＩＧウェーハと違い金属不純物の捕獲源が汚染部分より遠いことが考えられる。
Next, a first best mode for carrying out the present invention will be described with reference to the drawings.
First, a first silicon wafer 10 having a gettering site and a second silicon wafer 11 having no gettering site are prepared. Examples of silicon wafers having gettering sites include IG wafers with BMD formed inside, boron gettering wafers with a high-concentration boron-doped silicon substrate and an epitaxial layer containing low-concentration boron (one type of IG wafer) EG wafers such as a PBS wafer, a sandblasting, a BSD wafer having an EG layer formed by laser irradiation or ion implantation. In this embodiment, an IG wafer having a BMD formed therein is used as the first silicon wafer 10. As a pretreatment for performing the evaluation method of the present invention, the first and second silicon wafers 10 and 11 are cleaned with an SC-1 solution and an SC-2 solution, respectively, to clean the front and back surfaces of the first and second silicon wafers 10 and 11. Increase the degree.
Next, as shown in FIG. 1, the surfaces of the first silicon wafer 10 and the second silicon wafer 11 are forcibly contaminated with a metal impurity containing solution containing a predetermined concentration of Fe, Ni, Cr, Ti, or Mo, respectively. The metal impurity concentration contained in the metal impurity-containing solution is preferably about 10 10 to 10 13 atoms / cm 2 . This metal impurity-containing solution is forcibly contaminated on the surfaces of the first and second wafers 10 and 11 by a technique such as spin coating. As the metal impurity-containing solution, it is preferable to use a commercially available standard solution for atomic absorption analysis as it is or after diluting to a predetermined concentration. Subsequently, the first and second silicon wafers 10 and 11 are each subjected to high-temperature heat treatment to diffuse metal impurities that are forcibly contaminated into the wafers. The high temperature heat treatment conditions are preferably performed in a nitrogen atmosphere at 800 to 1100 ° C. for 1 to 5 hours. By performing this high temperature heat treatment, the metal impurities forcedly contaminated on the wafer surface are uniformly diffused throughout the wafer. In addition, the gettering efficiency is the difference in the cooling rate during the heat treatment only when the surface of the first and second silicon wafers 10 and 11 is forcibly contaminated on the surface of the first and second silicon wafers 10 and 11 by a method such as spin coating with a PBS wafer. It is necessary to control the cooling rate. The reason for this is that Fe, Cr, Mo or Ti, unlike Ni and Cu, has a slow diffusion rate during cooling into the bulk, and PBS wafers are far away from the contaminated part, unlike epi wafers and IG wafers. It is possible.
次に、第１及び第２シリコンウェーハ１０，１１の表層をＨＦ及びＨＮＯ3をそれぞれ含む混合溶液によりそれぞれウェーハ表面から少なくとも深さ５μｍのエッチング回収を行い、第１シリコンウェーハ１０から回収した第１回収液と第２シリコンウェーハ１１から回収した第２回収液とをそれぞれ得る。回収方法には、ＤＳＥ法(one Drop Sandwich Etching Method)を用いることが好ましい。図３に示すように、ＤＳＥ法は混合溶液２１を清浄なポリテトラフルオロエチレン（商品名：テフロン、以下、ＰＴＦＥという。）製等の耐食性のプレート２２上に滴下し、この滴下した混合溶液２１を挟むようにウェーハ１０表面を下にしてプレート２２に載せてウェーハ１０表面をエッチングする。即ち、混合溶液２１をプレート２２とウェーハ１０表面との間に挟むサンドイッチ状にして５分間程度保持し、その反応を促進させる。反応終了と考えられる５分後にウェーハ１０をプレート２２より除去し、プレート２２に残った混合溶液２１を回収液２３として回収する方法である。このエッチング回収では、ＤＳＥ法を複数回行ってエッチング回収液を回収してもよい。具体的には、ＤＳＥ法１回に付きウェーハ表層を１μｍエッチングし、この工程を５回繰り返してウェーハ表層５μｍのエッチング液を回収する。 Next, the surface layers of the first and second silicon wafers 10 and 11 are each collected by etching at a depth of at least 5 μm from the wafer surface with a mixed solution containing HF and HNO 3 , respectively. A recovered liquid and a second recovered liquid recovered from the second silicon wafer 11 are obtained. It is preferable to use a DSE method (one Drop Sandwich Etching Method) as the recovery method. As shown in FIG. 3, in the DSE method, the mixed solution 21 is dropped on a corrosion-resistant plate 22 made of clean polytetrafluoroethylene (trade name: Teflon, hereinafter referred to as PTFE) or the like, and the dropped mixed solution 21 is dropped. The surface of the wafer 10 is placed on the plate 22 with the surface of the wafer 10 facing down, and the surface of the wafer 10 is etched. That is, the mixed solution 21 is sandwiched between the plate 22 and the surface of the wafer 10 and held for about 5 minutes to promote the reaction. In this method, the wafer 10 is removed from the plate 22 5 minutes after the reaction is considered to be completed, and the mixed solution 21 remaining on the plate 22 is recovered as a recovery liquid 23. In this etching recovery, the DSE method may be performed a plurality of times to recover the etching recovery liquid. Specifically, the wafer surface layer is etched by 1 μm once per DSE method, and this process is repeated 5 times to recover the etching solution of the wafer surface layer of 5 μm.
次に、図１に戻って、回収した第１及び第２回収液中に含まれる金属不純物濃度をそれぞれ分析する。金属不純物分析はＡＡＳ又はＩＣＰ−ＭＳにより行うことが好適である。続いて、得られた分析結果から第１シリコンウェーハ１０におけるゲッタリング効率を評価する。ゲッタリング効率は次の式（１）で求められる。
ＧE＝（１−ＣG1／ＣR1）×１００ ……（１）
但し、ＧEはゲッタリング効率であり、ＣG1はウェーハ表面から深さ５μｍに至る第１シリコンウェーハに含まれる金属不純物の濃度であり、ＣR1はウェーハ表面から深さ５μｍに至る第２シリコンウェーハに含まれる金属不純物の濃度である。上記式（１）に第１及び第２回収液中に含まれる金属不純物濃度を代入することにより、ゲッタリング効率ＧEを求めることができる。このように本発明の評価方法を行うことにより、様々なゲッタリング能力を有するシリコンウェーハを一様にかつ簡便に高感度で評価することができる。なお、本実施の形態では第１シリコンウェーハとしてＩＧウェーハを用いたが、ＥＧウェーハを用いても同様の評価を行うことができる。
Next, returning to FIG. 1, the metal impurity concentrations contained in the recovered first and second recovered liquids are analyzed. The metal impurity analysis is preferably performed by AAS or ICP-MS. Subsequently, the gettering efficiency in the first silicon wafer 10 is evaluated from the obtained analysis result. The gettering efficiency is obtained by the following equation (1).
G E = (1-C G1 / C R1 ) × 100 (1)
Where G E is the gettering efficiency, C G1 is the concentration of metal impurities contained in the first silicon wafer from the wafer surface to a depth of 5 μm, and C R1 is the second silicon from the wafer surface to a depth of 5 μm. This is the concentration of metal impurities contained in the wafer. By substituting the metal impurity concentration in the first and second recovery solution to the above formula (1) can be obtained gettering efficiency G E. As described above, by performing the evaluation method of the present invention, silicon wafers having various gettering capabilities can be uniformly and easily evaluated with high sensitivity. In the present embodiment, an IG wafer is used as the first silicon wafer, but the same evaluation can be performed using an EG wafer.
次に本発明を実施するための第２の最良の形態を図面に基づいて説明する。
先ず、ゲッタリングサイトを有する第１シリコンウェーハ１０及びゲッタリングサイトを有しない第２シリコンウェーハ１１をそれぞれ用意する。ゲッタリングサイトを有するシリコンウェーハとしては、上記第１の実施の形態における第１シリコンウェーハと同様である。この実施の形態では、第１シリコンウェーハ１０として内部にＢＭＤを形成させたＩＧウェーハを使用する。また、上記第１の実施の形態と同様にしてＳＣ−１溶液及びＳＣ−２溶液により前処理を施す。
次いで、図２に示すように、第１シリコンウェーハ１０及び第２シリコンウェーハ１１の表面を所定濃度のＣｕ不純物含有溶液によりそれぞれ強制汚染させる。続いて第１及び第２シリコンウェーハ１０，１１をそれぞれ高温熱処理して強制汚染させたＣｕ不純物をウェーハ内に拡散させる。高温熱処理条件は窒素雰囲気中、８００〜１１００℃で１〜５時間行うことが好ましい。この高温熱処理を施すことによりウェーハ表面に強制汚染させたＣｕ不純物はウェーハ全体に均一に拡散する。
Next, a second best mode for carrying out the present invention will be described with reference to the drawings.
First, a first silicon wafer 10 having a gettering site and a second silicon wafer 11 having no gettering site are prepared. The silicon wafer having a gettering site is the same as the first silicon wafer in the first embodiment. In this embodiment, an IG wafer having a BMD formed therein is used as the first silicon wafer 10. In addition, pretreatment is performed with the SC-1 solution and the SC-2 solution in the same manner as in the first embodiment.
Next, as shown in FIG. 2, the surfaces of the first silicon wafer 10 and the second silicon wafer 11 are forcibly contaminated with a Cu impurity-containing solution having a predetermined concentration. Subsequently, Cu impurities that have been forcibly contaminated by heat treating the first and second silicon wafers 10 and 11 are diffused into the wafers. The high temperature heat treatment conditions are preferably performed in a nitrogen atmosphere at 800 to 1100 ° C. for 1 to 5 hours. By performing this high temperature heat treatment, the Cu impurities forcedly contaminated on the wafer surface are diffused uniformly throughout the wafer.
次に、第１及び第２シリコンウェーハ１０，１１の表面をＨＦ及びＨ2Ｏ2をそれぞれ含む混合溶液によりそれぞれ酸化膜除去を行う。この酸化膜除去により第１及び第２シリコンウェーハ表面に形成されていた酸化膜を除去する。酸化膜除去を終えた第１及び第２シリコンウェーハ１０，１１を室温で１０日間以上放置する。この放置によりウェーハ内に拡散していたＣｕが表面に向かって外方拡散（out diffusion）する。放置時間を上記範囲に規定したのは、１０日未満であると十分な外方拡散が起こらないためである。好ましくは１０〜１５日間である。
次に、放置した第１及び第２シリコンウェーハ１０，１１の表面をＨＦ及びＨ2Ｏ2をそれぞれ含む混合溶液によりそれぞれ回収を行い、第１シリコンウェーハ１０から回収した第１回収液と第２シリコンウェーハ１１から回収した第２回収液とをそれぞれ得る。
Next, the oxide film is removed from the surfaces of the first and second silicon wafers 10 and 11 with a mixed solution containing HF and H 2 O 2 , respectively. The oxide film formed on the surface of the first and second silicon wafers is removed by this oxide film removal. The first and second silicon wafers 10 and 11 after the oxide film removal are left at room temperature for 10 days or longer. Due to this standing, Cu diffused in the wafer is diffused out toward the surface. The reason why the standing time is defined in the above range is that sufficient outward diffusion does not occur if it is less than 10 days. Preferably it is 10 to 15 days.
Next, the surfaces of the first and second silicon wafers 10 and 11 which have been left standing are recovered with a mixed solution containing HF and H 2 O 2 , respectively, and the first recovery liquid recovered from the first silicon wafer 10 and the second A second recovered liquid recovered from the silicon wafer 11 is obtained.
次に、回収した第１及び第２回収液中に含まれるＣｕ不純物濃度をそれぞれ分析する。Ｃｕ不純物分析はＡＡＳ又はＩＣＰ−ＭＳにより行うことが好適である。続いて分析結果から第１シリコンウェーハ１０におけるゲッタリング効率を評価する。ゲッタリング効率は次の式（２）で求められる。
ＧE＝（１−ＣG2／ＣR2）×１００ ……（２）
但し、ＧEはゲッタリング効率であり、ＣG2はウェーハ表面の第１シリコンウェーハに含まれるＣｕ不純物の濃度であり、ＣR2はウェーハ表面の第２シリコンウェーハに含まれるＣｕ不純物の濃度である。
上記式（２）に第１及び第２回収液中に含まれる金属不純物濃度を代入することにより、ゲッタリング効率ＧEを求めることができる。
Next, the Cu impurity concentration contained in the recovered first and second recovered liquids is analyzed. The Cu impurity analysis is preferably performed by AAS or ICP-MS. Subsequently, the gettering efficiency in the first silicon wafer 10 is evaluated from the analysis result. The gettering efficiency is obtained by the following equation (2).
G E = (1−C G2 / C R2 ) × 100 (2)
Where G E is the gettering efficiency, C G2 is the concentration of Cu impurities contained in the first silicon wafer on the wafer surface, and C R2 is the concentration of Cu impurities contained in the second silicon wafer on the wafer surface. .
By substituting the metal impurity concentration in the first and second recovery solution to the above equation (2) can be obtained gettering efficiency G E.
次に本発明の実施例を詳しく説明する。
＜実施例１＞
先ず、第１シリコンウェーハとして内部にＢＭＤが形成されたＩＧウェーハを、第２シリコンウェーハとしてゲッタリングサイトを有しないシリコンウェーハをそれぞれ用意した。次いで、濃度が１０13ａｔｏｍｓ／ｃｍ2レベルのＦｅを各ウェーハ表面にスピンコーティングして強制汚染させた。次に、各ウェーハを窒素雰囲気中１０００℃で２時間保持する高温熱処理を施して強制汚染させたＦｅをウェーハ全体に均一に拡散させた。次に、ＨＦ及びＨＮＯ3をそれぞれ含む混合溶液を用いてウェーハ表面から深さ５μｍのエッチング回収をＤＳＥ法により行い、回収した第１及び第２回収液をＡＡＳによりＦｅ濃度を測定した。またバルク中はＢＤ法（Bulk Decomposition method）を用いてＡＡＳによりＦｅ濃度を測定した。得られた第１シリコンウェーハにおけるＦｅ濃度を図４に、第２シリコンウェーハにおけるＦｅ濃度を図５にそれぞれ示す。
図４及び図５より明らかなように、ゲッタリングサイトを有さない第２シリコンウェーハでは、Ｆｅが表層及びバルク中に１０14ａｔｏｍｓ／ｃｍ3レベル存在していた。一方、ゲッタリングサイトを有する第１シリコンウェーハでは、バルク中にはＦｅが１０14ａｔｏｍｓ／ｃｍ3レベル存在していたが、ＤＺ層（Denuded Zone）となる表層は１０13ａｔｏｍｓ／ｃｍ3以下であった。続いて得られた金属不純物濃度を上記式（１）に代入することによりゲッタリング効率ＧEを求めた。第１シリコンウェーハのゲッタリング効率ＧEは１００％と算出された。
Next, embodiments of the present invention will be described in detail.
<Example 1>
First, an IG wafer having BMD formed therein was prepared as a first silicon wafer, and a silicon wafer having no gettering site was prepared as a second silicon wafer. Next, Fe at a concentration of 10 13 atoms / cm 2 was spin-coated on the surface of each wafer for forced contamination. Next, each wafer was subjected to a high-temperature heat treatment in which the wafer was held at 1000 ° C. for 2 hours in a nitrogen atmosphere to uniformly diffuse Fe that was forcibly contaminated throughout the wafer. Next, using a mixed solution containing HF and HNO 3 , etching recovery at a depth of 5 μm from the wafer surface was performed by the DSE method, and Fe concentrations of the recovered first and second recovered liquids were measured by AAS. In the bulk, the Fe concentration was measured by AAS using a BD method (Bulk Decomposition method). FIG. 4 shows the Fe concentration in the obtained first silicon wafer, and FIG. 5 shows the Fe concentration in the second silicon wafer.
As apparent from FIGS. 4 and 5, in the second silicon wafer having no gettering site, Fe was present at a level of 10 14 atoms / cm 3 in the surface layer and bulk. On the other hand, in the first silicon wafer having a gettering site, Fe was present at a level of 10 14 atoms / cm 3 in the bulk, but the surface layer serving as a DZ layer (Denuded Zone) was 10 13 atoms / cm 3 or less. there were. The metallic impurities concentration obtained subsequently to determine the gettering efficiency G E by substituting the above equation (1). Gettering efficiency G E of the first silicon wafer was calculated to be 100%.
＜実施例２＞
第１シリコンウェーハとしてシリコンウェーハ裏面に多結晶シリコンを積層したＰＢＳウェーハを用い、高温熱処理後の冷却速度を５℃／分と１℃／分の２種類で行った以外は実施例１と同様にしてゲッタリング効率の評価を行った。第１シリコンウェーハのゲッタリング効率ＧEは冷却速度が５℃／分の場合では約６０％と算出され、冷却速度が１℃／分の場合では９５％以上と算出された。
＜実施例３＞
第１シリコンウェーハとしてシリコンウェーハ裏面にサンドブラスト処理を施したＢＳＤウェーハを用い、金属不純物としてＮｉを用いた以外は実施例１と同様にしてゲッタリング効率の評価を行った。第１シリコンウェーハのゲッタリング効率ＧEは９０％以上と算出された。
＜実施例４＞
第１シリコンウェーハとしてボロンを５×１０18ａｔｏｍｓ／ｃｍ3ドープしたシリコンウェーハ表面にシリコン単結晶をエピタキシャル成長させたシリコンウェーハを用い、金属不純物としてＣｒを用いた以外は実施例１と同様にしてゲッタリング効率の評価を行った。第１シリコンウェーハのゲッタリング効率ＧEは９５％以上と算出された。
<Example 2>
As the first silicon wafer, a PBS wafer in which polycrystalline silicon is laminated on the back side of the silicon wafer was used, and the same cooling rate as that of Example 1 was used except that the cooling rate after the high temperature heat treatment was 5 ° C./min and 1 ° C./min. The gettering efficiency was evaluated. Gettering efficiency G E of the first silicon wafer in the case the cooling rate of 5 ° C. / min was calculated to be about 60%, the cooling rate was calculated to be 95% or more in the case of 1 ° C. / min.
<Example 3>
The gettering efficiency was evaluated in the same manner as in Example 1 except that a BSD wafer having a silicon wafer back surface subjected to sandblasting was used as the first silicon wafer and Ni was used as the metal impurity. Gettering efficiency G E of the first silicon wafer was calculated to be 90%.
<Example 4>
A getter is obtained in the same manner as in Example 1 except that a silicon wafer obtained by epitaxially growing a silicon single crystal on the surface of a silicon wafer doped with boron at 5 × 10 18 atoms / cm 3 is used as the first silicon wafer, and Cr is used as the metal impurity. The ring efficiency was evaluated. Gettering efficiency G E of the first silicon wafer was calculated to be 95%.
＜実施例５＞
先ず、第１シリコンウェーハとして内部にＢＭＤが形成されたＩＧウェーハを、第２シリコンウェーハとしてゲッタリングサイトを有しないシリコンウェーハをそれぞれ用意した。次いで、濃度が１０12ａｔｏｍｓ／ｃｍ2レベルのＣｕを各ウェーハ表面にスピンコーティングして強制汚染させた。次に、各ウェーハを窒素雰囲気中９００℃で２時間保持する高温熱処理を施して強制汚染させたＣｕをウェーハ全体に均一に拡散させた。次に、ウェーハ表面をＨＦ及びＨ2Ｏ2をそれぞれ含む混合溶液により酸化膜除去した。酸化膜除去を終えた第１及び第２シリコンウェーハを室温で１０日間放置した。放置した第２シリコンウェーハ表面のＣｕ外方拡散を測定した。放置時間とＣｕ外方拡散量の関係を示す図を図６に示す。
図６より明らかなように、表面に外方拡散してくるＣｕ量は日ごとに増加していき１０日間で約１００％拡散していることが判った。次に、第１シリコンウェーハ及び第２シリコンウェーハの表面をＨＦ及びＨ2Ｏ2をそれぞれ含む混合溶液を用いて回収を行い、回収した第１及び第２回収液をＡＡＳによりＣｕ濃度を測定した。続いて得られた金属不純物濃度を上記式（２）に代入することによりゲッタリング効率ＧEを求めた。第１シリコンウェーハのゲッタリング効率ＧEはほぼ１００％と算出された。
<Example 5>
First, an IG wafer having BMD formed therein was prepared as a first silicon wafer, and a silicon wafer having no gettering site was prepared as a second silicon wafer. Next, Cu at a concentration of 10 12 atoms / cm 2 was spin-coated on each wafer surface to force-contaminate. Next, each wafer was subjected to high-temperature heat treatment in which the wafer was held at 900 ° C. for 2 hours in a nitrogen atmosphere to uniformly diffuse Cu that was forcibly contaminated throughout the wafer. Next, the oxide film was removed from the wafer surface with a mixed solution containing HF and H 2 O 2 . The first and second silicon wafers after the oxide film removal were left for 10 days at room temperature. Cu out-diffusion on the surface of the second silicon wafer that was allowed to stand was measured. A diagram showing the relationship between the standing time and the amount of Cu outward diffusion is shown in FIG.
As is clear from FIG. 6, it was found that the amount of Cu diffused outwardly on the surface increased day by day and diffused about 100% in 10 days. Next, the surfaces of the first silicon wafer and the second silicon wafer were recovered using a mixed solution containing HF and H 2 O 2 , respectively, and the Cu concentrations of the recovered first and second recovered liquids were measured by AAS. . Subsequently, the gettering efficiency G E was obtained by substituting the obtained metal impurity concentration into the above equation (2). Gettering efficiency G E of the first silicon wafer was calculated to be approximately 100%.
＜実施例６＞
第１シリコンウェーハとしてシリコンウェーハ裏面に多結晶シリコンを積層したＰＢＳウェーハを用いた以外は実施例５と同様にしてゲッタリング効率の評価を行った。なお、得られた金属不純物濃度を上記式（２）に代入することによりゲッタリング効率ＧEを求めた。第１シリコンウェーハのゲッタリング効率ＧEはほぼ１００％と算出された。
<Example 6>
The gettering efficiency was evaluated in the same manner as in Example 5 except that a PBS wafer in which polycrystalline silicon was laminated on the back surface of the silicon wafer was used as the first silicon wafer. The gettering efficiency G E was obtained by substituting the obtained metal impurity concentration into the above equation (2). Gettering efficiency G E of the first silicon wafer was calculated to be approximately 100%.
１０ 第１シリコンウェーハ
１１ 第２シリコンウェーハ
10 First silicon wafer 11 Second silicon wafer
Claims (4)
ゲッタリングサイトを有する第１シリコンウェーハ(10)及びゲッタリングサイトを有しない第２シリコンウェーハ(11)の表面を所定濃度のＦｅ、Ｎｉ、Ｃｒ、Ｔｉ又はＭｏを含む金属不純物含有溶液によりそれぞれ強制汚染させる工程と、
前記第１及び第２シリコンウェーハ(10,11)をそれぞれ高温熱処理して前記強制汚染させた金属不純物をウェーハ内に拡散させる工程と、
前記第１及び第２シリコンウェーハ(10,11)の表層をフッ化水素酸及び硝酸をそれぞれ含む混合溶液によりそれぞれウェーハ表面から深さ５μｍに至るエッチング回収を行い、前記第１シリコンウェーハ(10)から回収した第１回収液と前記第２シリコンウェーハ(11)から回収した第２回収液とをそれぞれ得る工程と、
前記回収した第１及び第２回収液中に含まれる金属不純物濃度をそれぞれ分析する工程と、
前記分析結果から次の式（１）を用いて第１シリコンウェーハ(10)におけるゲッタリング効率を求めることにより、前記第１シリコンウェーハ(10)におけるゲッタリング効率を評価する工程と
を含むことを特徴とするシリコンウェーハのゲッタリング効率を評価する方法。
Ｇ E ＝（１−Ｃ G1 ／Ｃ R1 ）×１００ （１）
但し、Ｇ E はゲッタリング効率であり、Ｃ G1 はウェーハ表面から深さ５μｍに至る第１シリコンウェーハに含まれる金属不純物の濃度であり、Ｃ R1 はウェーハ表面から深さ５μｍに至る第２シリコンウェーハに含まれる金属不純物の濃度である。 An evaluation method capable of evaluating the gettering efficiency of an IG wafer having a gettering site inside a silicon wafer,
The surfaces of the first silicon wafer (10) having a gettering site and the second silicon wafer (11) having no gettering site are forcibly forced by a metal impurity-containing solution containing Fe, Ni, Cr, Ti or Mo at a predetermined concentration. A contamination step;
Diffusing the forcedly contaminated metal impurities into the wafer by high-temperature heat treatment of the first and second silicon wafers (10, 11), respectively;
Etched recovery leading to the wafer surface or RaFukashi of 5μm respectively surface layer by mixing a solution containing hydrofluoric acid and nitric acid, respectively of the first and second silicon wafers (10, 11), the first silicon wafer (10 ) And a second recovery liquid recovered from the second silicon wafer (11), respectively,
Analyzing each of the metal impurity concentrations contained in the recovered first and second recovered liquids;
Evaluating the gettering efficiency in the first silicon wafer (10) by obtaining the gettering efficiency in the first silicon wafer (10) from the analysis result using the following equation (1). A method for evaluating gettering efficiency of a characteristic silicon wafer.
G E = (1−C G1 / C R1 ) × 100 (1)
Where G E is the gettering efficiency, C G1 is the concentration of metal impurities contained in the first silicon wafer from the wafer surface to a depth of 5 μm, and C R1 is the second silicon from the wafer surface to a depth of 5 μm. This is the concentration of metal impurities contained in the wafer.
ゲッタリングサイトを有する第１シリコンウェーハ(10)及びゲッタリングサイトを有しない第２シリコンウェーハ(11)の表面を所定濃度のＣｕ不純物含有溶液によりそれぞれ強制汚染させる工程と、
前記第１及び第２シリコンウェーハ(10,11)をそれぞれ高温熱処理して前記強制汚染させたＣｕ不純物をウェーハ内に拡散させる工程と、
前記第１及び第２シリコンウェーハ(10,11)の表面をフッ化水素酸及び過酸化水素をそれぞれ含む混合溶液によりそれぞれ酸化膜除去を行う工程と、
前記酸化膜除去を終えた第１及び第２シリコンウェーハ(10,11)を室温で１０日間以上放置する工程と、
前記放置した第１及び第２シリコンウェーハ(10,11)の表面をフッ化水素酸及び過酸化水素をそれぞれ含む混合溶液によりそれぞれ回収を行い、前記第１シリコンウェーハ(10)から回収した第１回収液と前記第２シリコンウェーハ(11)から回収した第２回収液とをそれぞれ得る工程と、
前記回収した第１及び第２回収液中に含まれるＣｕ不純物濃度をそれぞれ分析する工程と、
前記分析結果から次の式（２）を用いて第１シリコンウェーハ(10)におけるゲッタリング効率を求めることにより、前記第１シリコンウェーハ(10)におけるゲッタリング効率を評価する工程と
を含むことを特徴とするシリコンウェーハのゲッタリング効率を評価する方法。
Ｇ E ＝（１−Ｃ G2 ／Ｃ R2 ）×１００ （２）
但し、Ｇ E はゲッタリング効率であり、Ｃ G2 はウェーハ表面の第１シリコンウェーハに含まれるＣｕ不純物の濃度であり、Ｃ R2 はウェーハ表面の第２シリコンウェーハに含まれるＣｕ不純物の濃度である。 An evaluation method capable of evaluating the gettering efficiency of an IG wafer having a gettering site inside a silicon wafer,
Forcibly contaminating the surfaces of the first silicon wafer (10) having a gettering site and the second silicon wafer (11) having no gettering site with a Cu impurity-containing solution having a predetermined concentration;
Diffusing the forcedly contaminated Cu impurities into the wafer by subjecting the first and second silicon wafers (10, 11) to high temperature heat treatment, respectively;
Removing oxide films on the surfaces of the first and second silicon wafers (10, 11) with a mixed solution containing hydrofluoric acid and hydrogen peroxide, respectively;
Leaving the first and second silicon wafers (10, 11) after the removal of the oxide film at room temperature for 10 days or more;
The surfaces of the first and second silicon wafers (10, 11) that have been left standing are recovered with a mixed solution containing hydrofluoric acid and hydrogen peroxide, respectively, and the first recovered from the first silicon wafer (10). Obtaining a recovered liquid and a second recovered liquid recovered from the second silicon wafer (11), respectively;
Analyzing the Cu impurity concentration contained in each of the recovered first and second recovered liquids;
Evaluating the gettering efficiency in the first silicon wafer (10) by obtaining the gettering efficiency in the first silicon wafer (10) from the analysis result using the following equation (2). A method for evaluating gettering efficiency of a characteristic silicon wafer.
G E = (1−C G2 / C R2 ) × 100 (2)
Where G E is the gettering efficiency, C G2 is the concentration of Cu impurities contained in the first silicon wafer on the wafer surface , and C R2 is the concentration of Cu impurities contained in the second silicon wafer on the wafer surface. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004118446A JP5042445B2 (en) | 2004-04-14 | 2004-04-14 | Method for evaluating gettering efficiency of silicon wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004118446A JP5042445B2 (en) | 2004-04-14 | 2004-04-14 | Method for evaluating gettering efficiency of silicon wafers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005303094A JP2005303094A (en) | 2005-10-27 |
| JP5042445B2 true JP5042445B2 (en) | 2012-10-03 |
Family
ID=35334215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004118446A Expired - Lifetime JP5042445B2 (en) | 2004-04-14 | 2004-04-14 | Method for evaluating gettering efficiency of silicon wafers |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5042445B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5087855B2 (en) * | 2006-04-05 | 2012-12-05 | 株式会社Ｓｕｍｃｏ | Heat treatment evaluation wafer, heat treatment evaluation method, and semiconductor wafer manufacturing method |
| JP2008181941A (en) * | 2007-01-23 | 2008-08-07 | Covalent Materials Corp | Method of removing metal impurity |
| KR100947786B1 (en) | 2007-12-26 | 2010-03-15 | 주식회사 실트론 | Method to evaluate bulk metallic impurities in wafer |
| CN113820198B (en) * | 2021-09-30 | 2023-12-26 | 中环领先(徐州)半导体材料有限公司 | Method for detecting recovery rate of metal on surface of semiconductor silicon wafer and equipment |
| CN114509450A (en) * | 2021-12-29 | 2022-05-17 | 西安奕斯伟材料科技有限公司 | Device and method for representing efficiency of gettering metal impurities of silicon wafer by means of minority carrier lifetime |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343331A (en) * | 1986-08-09 | 1988-02-24 | Mitsubishi Metal Corp | Evaluation of getter capacity of silicon wafer |
| JP2843600B2 (en) * | 1989-04-14 | 1999-01-06 | 東芝セラミックス株式会社 | Method for measuring the amount of impurities on the wafer surface |
| JPH05291266A (en) * | 1992-04-07 | 1993-11-05 | Nippon Steel Corp | Evaluating method for extrinsic gettering capacity of silicon wafer |
| US5272119A (en) * | 1992-09-23 | 1993-12-21 | Memc Electronic Materials, Spa | Process for contamination removal and minority carrier lifetime improvement in silicon |
| JPH07130808A (en) * | 1993-11-02 | 1995-05-19 | Mitsubishi Materials Corp | Analysis of impurity in wafer surface |
| JPH0964133A (en) * | 1995-08-29 | 1997-03-07 | Mitsubishi Materials Shilicon Corp | Detecting method of cu concentration in semiconductor substrate |
| JPH11288942A (en) * | 1998-04-01 | 1999-10-19 | Toshiba Corp | Manufacture of semiconductor device |
| JP4675542B2 (en) * | 2002-06-28 | 2011-04-27 | 信越半導体株式会社 | Evaluation method of gettering ability |
-
2004
- 2004-04-14 JP JP2004118446A patent/JP5042445B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005303094A (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8822242B2 (en) | Methods for monitoring the amount of metal contamination in a process | |
| US7888265B2 (en) | Method for assaying copper in silicon wafers | |
| JP5720297B2 (en) | Method for analyzing metal contamination of silicon wafers | |
| Tilli | Silicon wafers preparation and properties | |
| JP6136205B2 (en) | Contamination assessment method in epitaxial growth apparatus furnace and test wafer for contamination assessment | |
| JP5042445B2 (en) | Method for evaluating gettering efficiency of silicon wafers | |
| JP5407212B2 (en) | Heat treatment furnace evaluation method and semiconductor wafer manufacturing method | |
| US8815107B2 (en) | Method of etching surface layer portion of silicon wafer and method of analyzing metal contamination of silicon wafer | |
| TWI550746B (en) | Evaluation method of semiconductor wafers | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| KR101540565B1 (en) | Method for analyzing bulk metallic impurities in semiconductor wafer | |
| JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
| JP6713493B2 (en) | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer | |
| KR100901823B1 (en) | Method of testing defect of silicon wafer | |
| JP2011119528A (en) | Method for evaluating crystal defect of semiconductor single-crystal substrate | |
| JP3874255B2 (en) | Evaluation method of BMD size in silicon wafer | |
| TWI844077B (en) | Device and method for characterizing the efficiency of silicon wafer capturing metal impurities by using a few-carrier lifespan | |
| JP4232457B2 (en) | Method for analyzing metal impurities in surface oxide film on silicon substrate surface | |
| SHIMIZU et al. | Summary of Crystalline Defects Control in Silicon | |
| JP2020092169A (en) | Method of evaluating nitrogen concentration in silicon single crystal substrate | |
| JP2007266258A (en) | Bmd density evaluation method of silicon wafer | |
| KR20200017959A (en) | A method of manufacturing a standard wafer and a method of diagnosing target process contamination using the saem | |
| JPH06163557A (en) | Silicon wafer | |
| Will et al. | Development of techniques to monitor and control minority carrier lifetime in silicon to improve yields in a university fab | |
| Okuuchi et al. | Comparison of SIMS and GF-AAS for the Evaluation of Gettering of Fe, Ni and Cu in Polysilicon Backside |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101206 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5042445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |