KR20210014956A - Method for measuring defect of silicon wafer and wafer - Google Patents
Method for measuring defect of silicon wafer and wafer Download PDFInfo
- Publication number
- KR20210014956A KR20210014956A KR1020190093078A KR20190093078A KR20210014956A KR 20210014956 A KR20210014956 A KR 20210014956A KR 1020190093078 A KR1020190093078 A KR 1020190093078A KR 20190093078 A KR20190093078 A KR 20190093078A KR 20210014956 A KR20210014956 A KR 20210014956A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- oxide film
- wafer
- chemical oxide
- metal element
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 75
- 239000010703 silicon Substances 0.000 title claims abstract description 75
- 230000007547 defect Effects 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 71
- 239000000126 substance Substances 0.000 claims abstract description 37
- 235000012431 wafers Nutrition 0.000 claims description 119
- 238000011109 contamination Methods 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 15
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 10
- 229910021641 deionized water Inorganic materials 0.000 claims description 10
- 238000007598 dipping method Methods 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000003085 diluting agent Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 32
- 239000000243 solution Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 12
- 238000011156 evaluation Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 235000015241 bacon Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
실시예는 실리콘 웨이퍼의 불순물 농도 측정 방법에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼의 베이컨시 도미넌트(vacancy dominant) 영역의 결함을 측정하는 방법에 관한 것이다.The embodiment relates to a method of measuring the impurity concentration of a silicon wafer, and more particularly, to a method of measuring a defect in a vacancy dominant region of a silicon wafer.
반도체 등의 전자 부품이나 태양 전지를 생산하기 위한 소재로 사용되는 실리콘 웨이퍼(wafer)는, 쵸크랄스키(czochralski, CZ)법 등으로 실리콘 단결정 잉곳을 성장시킨 후, 일련의 공정을 통하여 제조된다. 그리고, 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 등의 공정을 거쳐서 반도체가 제조된다.A silicon wafer used as a material for producing electronic components such as semiconductors or solar cells is manufactured through a series of processes after growing a silicon single crystal ingot by a Czochralski (CZ) method or the like. Then, a semiconductor is manufactured through processes such as implanting predetermined ions into the wafer and forming a circuit pattern.
실리콘은 반도체 소자의 기초적인 재료로 사용되는데, 실리콘 내에 존재하는 불순물(impurity)이나 결함 등이 반도체 제작 과정이나 완제품 상태에서 소자의 동작 특성에 나쁜 영향을 미칠 수 있다. 특히, 점점 더 미세화되는 디자인 룰(Design Rule)에서도 알 수 있듯이 이러한 불순물이나 결함의 제어는, 실리콘 단결정 잉곳의 성장시에서부터 방지하거나 제거하는 것이 가장 바람직하고 안전한 방법일 수 있다.Silicon is used as a basic material for semiconductor devices, and impurities or defects present in silicon may adversely affect the operation characteristics of the device during the semiconductor manufacturing process or in the state of a finished product. In particular, as can be seen from the increasingly refined design rules, such impurities or defects can be controlled by the most desirable and safe method to prevent or remove from the growth of the silicon single crystal ingot.
실리콘 잉곳 또는 실리콘 웨이퍼는 COP(Crystal Originated Particles), FPD(Flow Pattern Defect), Oisf(Oxygen induced stacking fault), BMD(Bulk Micro Defect) 등의 결정 결함이 나타나고 있으며, 잉곳의 성장 중에 생성되는 결함grown-in defect)의 밀도와 크기의 감소가 요구되고 있다.In silicon ingots or silicon wafers, crystal defects such as COP (Crystal Originated Particles), FPD (Flow Pattern Defect), Oisf (Oxygen Induced Stacking Fault), BMD (Bulk Micro Defect), etc. appear, and defects generated during ingot growth -in defect) density and size reduction is required.
또한, 잉곳의 성장 중에 생성된 결함은, 베이컨시 타입(vacancy type)의 점 결함이 우세하여 생성되는 베이컨시-리치(vacancy-rich) 영역과 베이컨시 타입의 점 결함이 우세하지만 과포화된 베이컨시가 응집된 결함이 없는 영역인 VDP 영역, 그리고 인터스티셜(interstitial) 점 결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 인터스티셜 리치(Interstitial rich) 영역 등의 결함 영역을 포함한다.In addition, the defects generated during the growth of the ingot dominate the vacancy-rich region and the vacancy-type point defects, which are generated due to the dominance of the vacancy type point defects, but the oversaturated bacon city. A defect region such as a VDP region, which is a region in which is agglomerated defect-free region, and an interstitial rich region in which supersaturated interstitial silicon is agglomerated due to predominance of interstitial point defects, is included.
상술한 다양한 점 결함 영역 중 베이컨시 타입이 우세한 점 결함 영역을 분석하는 방법은 특정한 금속 원소를 고농도로 웨이퍼 면 내에 오염 시킨 후 열처리를 통해 웨이퍼의 벌크(bulk) 내로 확산시키는 과정을 통해 샘플을 제작하는 방식이 일반적으로 사용된다.Among the above-described various point defect areas, the method of analyzing the point defect area where the baconci type is dominant is to prepare a sample by contaminating a specific metal element in the wafer surface at a high concentration and then diffusing it into the bulk of the wafer through heat treatment. This method is generally used.
상세히 설명하면 다음과 같다.In detail, it is as follows.
웨이퍼 샘플을 준비하고, 웨이퍼 표면의 산화막을 제거하고, 웨이퍼에 오염 용액을 도포한 후 세정하고, 웨이퍼에 금속 원소의 박막(thin film)을 증착하고, 웨이퍼에 산화 열처리를 포함한 열처리를 진행 한 후, 웨이퍼의 오염 정도를 측정할 수 있다.After preparing a wafer sample, removing the oxide film on the wafer surface, applying a contaminant solution to the wafer, cleaning, depositing a thin film of metallic elements on the wafer, and performing heat treatment including oxidation heat treatment on the wafer. , You can measure the degree of contamination of the wafer.
그러나, 상술한 금속 오염을 이용한 웨이퍼의 결함 분석 방법은, 고농도의 금속 오염을 웨이퍼의 면 내에 균일하게 오염시키기 위하여 금속 오염 용액의 도포뿐만 아니라 별도로 웨이퍼의 후면에 동일 오염 원소의 금속의 박막을 증착해야 하며 추가적으로 금속의 산화를 위해 웨이퍼의 확산 열처리와 금속의 산화 열처리를 동시에 진행해야 하는 불편함이 있다.However, the above-described method for analyzing defects of a wafer using metal contamination is not only applying a metal contamination solution to uniformly contaminate the surface of the wafer with a high concentration of metal contamination, but also depositing a thin film of metal of the same contamination element on the back side of the wafer. In addition, there is an inconvenience in that diffusion heat treatment of the wafer and oxidation heat treatment of the metal must be simultaneously performed for metal oxidation.
상세히 설명하면 다음과 같다.In detail, it is as follows.
첫째, SC1 혼합액(과수 : 암모니아 : DIW)을 금속 오염 용액으로 사용하는데, 웨이퍼에 오염 시키기 전에 상기의 금속 오염 용액을 적외선 램프를 이용하여 약 50℃ 정도로 가열한 후, 가열된 금속 오염 용액을 웨이퍼에 공급하는데 이때 반응이 나타날 수 있다. 이때, 금속 오염 용액을 이용하여 웨이퍼에에 금속 오염을 시킨 후 별도의 세정 과정이 필요한데, 이는 추후에 동일한 금속 원소의 박막을 증착할 목적으로 시행하는 공정이다.First, SC1 mixed solution (fruit water: ammonia: DIW) is used as a metal contaminant solution. Before contaminating the wafer, the metal contaminant solution is heated to about 50℃ using an infrared lamp, and then the heated metal contaminant solution is applied to the wafer. Supply to, at which time a reaction may occur. At this time, a separate cleaning process is required after metal contamination on the wafer using a metal contamination solution, which is a process performed for the purpose of depositing a thin film of the same metal element later.
둘째, 금속 오염을 이용한 웨이퍼의 표면 오염 후에 금속 박막을 증착하는 공정을 추가해야 한다. 또한, 금속 오염 용액의 원소 농도가 웨이퍼의 결함 평가에 필요한 농도보다 낮기 때문에 열처리를 통하여 상기 농도를 보충할 필요가 있는데, 열처리에 따른 공정 시간이 추가된다.Second, it is necessary to add a process of depositing a metal thin film after surface contamination of the wafer using metal contamination. In addition, since the element concentration of the metal contaminated solution is lower than the concentration required for defect evaluation of the wafer, it is necessary to supplement the concentration through heat treatment, which adds a process time according to the heat treatment.
셋째, 상술한 열처리는 불활성 가스를 이용한 확산 열처리와 연달아서 박막 형태의 금속을 산화시키기 위한 열처리가 추가로 진행되어야 한다. 즉, 박막 형태의 금속을 산화시킴으로서 향후 평가시에 금속 박막을 용이하게 제거할 수 있는데, 본 공정에 따라 공정시간도 증가된다.Third, in the above-described heat treatment, diffusion heat treatment using an inert gas and heat treatment for oxidizing the metal in the form of a thin film must be performed in succession. That is, by oxidizing the metal in the form of a thin film, the metal thin film can be easily removed during future evaluation, but the process time increases according to this process.
실시예는 상술한 문제점을 해결하는 실리콘 웨이퍼의 결함 측정 방법을 제공하고자 한다.The embodiment is to provide a method for measuring defects of a silicon wafer that solves the above-described problems.
실시예는 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계; 상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계; 및 상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계를 포함하는 실리콘 웨이퍼의 결함 측정 방법을 제공한다.The embodiment includes forming a chemical oxide film on the surface of a silicon wafer; Supplying a metal element to the surface of the silicon wafer on which the chemical oxide film is formed; And diffusing the metal element into the bulk of the silicon wafer by heat-treating the silicon wafer.
화학적 산화막의 형성 전에, 상기 실리콘 웨이퍼의 표면을 불산(HF) 희석액으로 세정하여 자연 산화막을 제거하는 단계를 더 포함할 수 있다.Before the formation of the chemical oxide film, the step of removing the natural oxide film by cleaning the surface of the silicon wafer with a hydrofluoric acid (HF) diluent may be further included.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는, 황산(H2SO4)과 과산화수소수(H2O2)를 포함한 용액을 이용하여 진행될 수 있다.The step of forming a chemical oxide film on the surface of the silicon wafer may be performed using a solution including sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는, 황산과 과산화수소수를 1 대 4의 비율로 혼합한 용액에 60~100℃의 온도에서 10~30분 동안 상기 실리콘 웨이퍼를 디핑하여 진행될 수 있다.The step of forming a chemical oxide film on the surface of the silicon wafer may be performed by dipping the silicon wafer for 10 to 30 minutes at a temperature of 60 to 100°C in a solution in which sulfuric acid and hydrogen peroxide are mixed in a ratio of 1 to 4.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는, 상기 실리콘 웨이퍼의 디핑 후에 탈이온수 세정 및 HOT DIW bath를 더 진행할 수 있다.In the step of forming a chemical oxide film on the surface of the silicon wafer, deionized water cleaning and a HOT DIW bath may be further performed after dipping the silicon wafer.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계에서, 화학적 산화막이 적어도 6 옴스트롱의 두께 및 10% 이내의 두께 균일도로 형성될 수 있다.In the step of forming the chemical oxide film on the surface of the silicon wafer, the chemical oxide film may be formed with a thickness of at least 6 angstroms and a thickness uniformity within 10%.
화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 상기 실리콘 웨이퍼에 금속 오염 용액을 드롭하거나 스핀 코팅할 수 있다.In the step of supplying a metal element to a surface of a silicon wafer on which a chemical oxide film is formed, a metal contamination solution may be dropped or spin coated on the silicon wafer.
화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 금속 오염 농도 타겟을 10~1,000 ppm으로 진행될 수 있다.In the step of supplying the metal element to the surface of the silicon wafer on which the chemical oxide film is formed, the metal contamination concentration target may be performed at 10 to 1,000 ppm.
화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 금 또는 백금을 금속 원소로 사용할 수 있다.In the step of supplying the metal element to the surface of the silicon wafer on which the chemical oxide film is formed, gold or platinum may be used as the metal element.
실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는, 600~1,000℃의 온도에서 10~60분 동안 진행될 수 있다.The step of heat-treating the silicon wafer and diffusing the metal element into the bulk of the silicon wafer may be performed at a temperature of 600 to 1,000° C. for 10 to 60 minutes.
실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는, 불활성 가스 단독으로, 또는 불활성 가스와 산소가 함께 사용될 수 있다.The step of heat-treating the silicon wafer to diffuse the metal element into the bulk of the silicon wafer may be performed by an inert gas alone, or an inert gas and oxygen may be used together.
금속 원소가 벌크 내로 확산된 실리콘 웨이퍼를 u-PCD 방법을 통하여 결함 영역을 확인하는 단계를 더 포함할 수 있다.It may further include the step of confirming the defective area on the silicon wafer in which the metal element is diffused into the bulk through the u-PCD method.
다른 실시예는 상술한 방법으로 제조된, 금속 오염이 벌크 내로 확산된 실리콘 웨이퍼를 제공한다.Another embodiment provides a silicon wafer in which metal contamination has diffused into the bulk, manufactured by the method described above.
실시예에 따른 실리콘 웨이퍼의 결함 측정 방법은,자연 산화막을 불산을 이용하여 제거한 후 일정 두께의 화학적 산화막을 형성한 후 금속 오염을 웨이퍼의 면 내에 드롭(drop)할 수 있어서, 금속 오염된 웨이퍼의 제조 과정이 종래에 비하여 단순하고 비용이 절감될 수 있다. 상세하게는, 고농도의 금속을 웨이퍼의 면 내에 고르게 오염시키기 위한 금속 박막의 증착 과정이 생략되고 추후 평가를 위한 금속 박막의 제거 과정도 생략될 수 있다. 또한, 종래에는 금속 오염 용액을 가열한 후 웨이퍼에 공급하는데, 이때 반응이 격렬하게 나타날 수 있어서 안전에 문제가 발생할 수 있으나, 본 실시예에서는 이러한 문제가 발생하지 않을 수 있다.In the method of measuring defects on a silicon wafer according to the embodiment, after removing the natural oxide film using hydrofluoric acid, after forming a chemical oxide film having a certain thickness, metal contamination can be dropped into the surface of the wafer. The manufacturing process is simple and cost can be reduced compared to the conventional one. In detail, a process of depositing a metal thin film for evenly contaminating the high-concentration metal in the surface of the wafer may be omitted, and a process of removing the metal thin film for later evaluation may be omitted. In addition, in the related art, the metal contaminated solution is heated and then supplied to the wafer. At this time, the reaction may appear violently, so safety problems may occur. However, in this embodiment, such a problem may not occur.
도 1은 실리콘 웨이퍼의 결함 측정 방법의 일실시예의 흐름도이고,
도 2는 도 1의 방법으로 준비한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면이고,
도 3은 비교예에 의한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면이다1 is a flowchart of an embodiment of a method for measuring defects on a silicon wafer,
FIG. 2 is a view in which a sample of a wafer prepared by the method of FIG. 1 is evaluated by the u-PCD method,
3 is a diagram illustrating a wafer sample according to a comparative example evaluated by the u-PCD method.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to explain the present invention by way of example, and to aid understanding of the invention.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.However, the embodiments according to the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more completely describe the present invention to those with average knowledge in the art.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.In addition, relational terms such as "first" and "second," "upper" and "lower" used below do not necessarily require or imply any physical or logical relationship or order between such entities or elements. Thus, it may be used only to distinguish one entity or element from another entity or element.
도 1은 실리콘 웨이퍼의 결함 측정 방법의 일실시예의 흐름도이다.1 is a flowchart of an embodiment of a method for measuring defects in a silicon wafer.
먼저, 평가 샘플을 준비한다(S100).First, an evaluation sample is prepared (S100).
평가 샘플로 사용될 웨이퍼는 CZ법 등으로 성장된 실리콘 단결정 잉곳의 외주면을 가공하는 연삭 공정, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정, 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑 공정(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱 공정(polishing) 등을 통하여 마련할 수 있다.The wafer to be used as an evaluation sample is a grinding process that processes the outer circumferential surface of a silicon single crystal ingot grown by the CZ method, a slicing process that cuts a single crystal silicon ingot thinly into a wafer shape, and improves flatness while grinding to the desired thickness of the wafer. It may be provided through a lapping process, an etching process for removing a damage layer inside the wafer, and a polishing process for improving surface mirroring and flatness.
그리고, 웨이퍼 표면의 산화막을 제거할 수 있다(S100).Then, the oxide film on the wafer surface can be removed (S100).
이때, 불산(HF) 희석액을 이용하여 웨이퍼의 표면을 세정하여 웨이퍼의 표면에 존재하던 자연 산화막을 제거할 수 있다. 이러한 과정을 통하여, 후술하는 공정에서 웨이퍼의 표면에 화학적 산화막을 고르게 형성할 수 있다.At this time, the surface of the wafer may be cleaned using a hydrofluoric acid (HF) diluent to remove the natural oxide film existing on the surface of the wafer. Through this process, a chemical oxide film can be evenly formed on the surface of the wafer in a process to be described later.
상술한 불산 희석액을 사용한 자연 산화막의 제거는 일 실시예일 뿐이며, 다른 방법을 통하여 자연 산화막을 제거할 수도 있다. 또한, 산화막 제거 공정 후에는 탈이온수(DI water) 등으로 웨이퍼의 표면에 잔존하는 금속 염이나 기타 불순물을 제거할 수도 있다.The removal of the natural oxide film using the above-described hydrofluoric acid diluent is only an example, and the natural oxide film may be removed through other methods. In addition, after the oxide film removal process, metal salts or other impurities remaining on the surface of the wafer may be removed with DI water or the like.
그리고, 황산(H2SO4)과 과산화수소수(H2O2)를 포함한 용액을 이용하여 웨이퍼의 표면에 화학적 산화막을 형성한다(S300). 예를 들면, 황산과 과산화수소수를 1 대 2 내지 1 대 5, 예를 들면 1 대 4의 비율(중량비)로 혼합한 용액에 60~100℃, 예를 들면 약 80℃의 온도에서 10~30분 동안 웨이퍼를 디핑(dipping)한 후, 탈이온수 세정(DIW cleaning) 및 HOT DIW bath 등을 진행하면 웨이퍼의 표면에 화학적 산화막(chemical oxide)이 일정 두께로 성장하는 것을 확인할 수 있다.Then, a chemical oxide film is formed on the surface of the wafer using a solution containing sulfuric acid (H 2 SO 4 ) and hydrogen peroxide solution (H 2 O 2 ) (S300). For example, in a solution of 1 to 2 to 1 to 5 sulfuric acid and hydrogen peroxide solution, for example, 1 to 4 (weight ratio), at a temperature of 60 to 100°C, for example about 80°C, 10 to 30 After dipping the wafer for minutes, DIW cleaning and HOT DIW bath, etc. are performed, and it can be seen that a chemical oxide film grows to a certain thickness on the surface of the wafer.
클리닝 과정은 웨이퍼의 오염원을 제거하는 케미칼(chemical) bath, 케미칼(chemical)을 제거하는 린스(Rinse bath), 그리고 세정이 완료된 웨이퍼를 건조하기 위한 건조(Dry) bath로 구성된다. 탈이온수 세정 및 HOT DIW bath는 동일한 공정이되, HOT DIW cleaning 공정은 약 80℃의 고온에서 진행되는 건조 공정으로 웨이퍼의 건조를 완벽하게 하는 공정이다.The cleaning process consists of a chemical bath to remove contaminants from the wafer, a rinse bath to remove chemicals, and a dry bath to dry the cleaned wafer. Deionized water cleaning and HOT DIW bath are the same process, but the HOT DIW cleaning process is a drying process that is performed at a high temperature of about 80°C and is a process that completely dry the wafer.
이때, 황산과 과산화수소수의 혼합 비율과 반응 온도 및 디핑 시간 등을 조절하여 화학적 산화막의 두께를 조절할 수 있는데, 과산화수소수의 비율, 배쓰(bath) 온도 및 디핑 시간을 각각 증가시킬수록 화학적 산화막은 두껍게 형성될 수 있다.At this time, the thickness of the chemical oxide film can be adjusted by adjusting the mixing ratio of sulfuric acid and hydrogen peroxide solution, reaction temperature, and dipping time, and the chemical oxide film becomes thicker as the ratio of hydrogen peroxide solution, bath temperature, and dipping time are respectively increased. Can be formed.
본 실시예에서는 화학적 산화막을 최소 6 옴스트롱의 두께로 성장시키고, 성장된 화학적 산화막의 두께 균일도는 10% 이내로 한다. 즉, 화학적 산화막 중 두께가 가장 두꺼운 부분은 가장 얇은 부분의 110% 이내의 두께를 가지도록 성장시킨다. 이때, 형성되는 산화막은 금속 오염원이 없는 실리콘 산화막(SiO2)일 수 있으며, 따라서 금속 오염원을 제거하는 별도의 세정 공정을 진행하지 않아도 된다.In this embodiment, the chemical oxide film is grown to a thickness of at least 6 angstroms, and the thickness uniformity of the grown chemical oxide film is within 10%. That is, the thickest portion of the chemical oxide layer is grown to have a thickness within 110% of the thinnest portion. In this case, the formed oxide film may be a silicon oxide film (SiO 2 ) without a metal contamination source, and therefore, it is not necessary to perform a separate cleaning process to remove the metal contamination source.
그리고, 금속 오염 용액을 웨이퍼에 드롭(drop)하여 웨이퍼를 금속 오염시킨다(S400).Then, the metal contamination solution is dropped onto the wafer to metalize the wafer (S400).
금속 오염 용액의 공급은, 화학적 산화막이 형성된 웨이퍼에 금속 오염 용액을 드롭(drop)하는 방법 외에 스핀 코터(spin coater)를 사용하는 등의 방법으로 진행될 수도 있다.The supply of the metal contamination solution may be performed by a method such as using a spin coater in addition to a method of dropping the metal contamination solution on a wafer on which a chemical oxide film is formed.
이때, 웨이퍼의 금속 오염 농도 타겟을 10~1,000 ppm으로 진행하는데, 금속 오염 농도가 10 ppm 보다 낮아지면 원하는 금속 오염 결과를 얻을 수 없어서 웨이퍼의 결함 측정이 제대로 이루어지지 않을 수 있다.At this time, the target of the metal contamination concentration of the wafer is 10 to 1,000 ppm. If the metal contamination concentration is lower than 10 ppm, the desired metal contamination result cannot be obtained, and thus defect measurement of the wafer may not be performed properly.
또한, 웨이퍼에 금속 오염 용액을 공급한 후 금속 오염 용액 내의 금속, 예를 들면 금 또는 백금 등이 웨이퍼에 충분한 농도로 오염될 수 있도록 대기 시간을 가지는데 40~60분의 대기시간을 가지는 것이 바람직하다.In addition, after supplying the metal contamination solution to the wafer, it is desirable to have a waiting time of 40 to 60 minutes so that the metal in the metal contamination solution, for example, gold or platinum, is contaminated with a sufficient concentration on the wafer. Do.
그리고, 상술한 금속 오염이 진행된 웨이퍼를 열처리한다(S500).Then, the wafer on which the above-described metal contamination has progressed is heat-treated (S500).
금속 오염 용액의 원소 농도가 웨이퍼의 결함 평가에 필요한 농도보다 낮기 때문에, 열처리를 통하여 농도를 상승시킬 필요가 있다. 열처리 공정을 통하여 웨이퍼 퍼 표면에 주입된 금속 원가를 웨이퍼의 벌크 내로 확산될 수 있다.Since the element concentration of the metal contaminated solution is lower than the concentration required for defect evaluation of the wafer, it is necessary to increase the concentration through heat treatment. Through the heat treatment process, the cost of metal implanted on the wafer fur surface may be diffused into the bulk of the wafer.
열처리 공정은 600~1,000℃의 온도에서 10~60분 진행할 수 있으며, 종래와 달리 금속 박막의 산화 과정이 필요 없으므로 별도의 산화 열처리를 진행할 필요는 없다. 상기의 열처리 공정에서 불활성 가스를 사용할 수 있고, 산소(O2)를 혼용하거나 혼합하여 사용할 수도 있다.The heat treatment process can be carried out for 10 to 60 minutes at a temperature of 600 to 1,000°C, and unlike the prior art, since there is no need for an oxidation process of the metal thin film, it is not necessary to perform a separate oxidation heat treatment. In the above heat treatment process, an inert gas may be used, and oxygen (O 2 ) may be mixed or mixed.
그리고, 상술한 방법으로 웨이퍼의 표면과 벌크 영역에 금속 원소가 확산되어 오염이 완료된 웨이퍼를 u-PCD 방법을 통하여 결함을 평가할 수 있다.In addition, defects can be evaluated on a wafer that has been contaminated by diffusion of metal elements to the surface and bulk regions of the wafer by the method described above through the u-PCD method.
도 2는 도 1의 방법으로 준비한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면이며, 백금(Pt)를 오염원으로 사용한 경우이다. 구리 헤이즈(Cu haze) 방법으로 베이컨시 도미넌트(vacancy dominant)한 영역을 추가로 확인하여 결정 결함에 기인하는 원형의 패턴이 관찰되는데, 백금이 정해진 위치에서만 웨이퍼의 벌크 내로 오염됨을 알 수 있다. 도 2의 이러한 패턴은 도 3에 도시된 비교예에 의한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면과 비교하여, 베이컨시 도미넌트한 영역이 상대적으로 명확하게 관찰되고 있다.FIG. 2 is a diagram in which a sample of a wafer prepared by the method of FIG. 1 is evaluated by the u-PCD method, and is a case where platinum (Pt) is used as a contamination source. A circular pattern due to crystal defects was observed by additionally confirming a region dominant at the time of bacon using the Cu haze method.It can be seen that platinum is contaminated into the bulk of the wafer only at a predetermined position. This pattern of FIG. 2 is compared with a diagram in which the sample of the wafer according to the comparative example shown in FIG. 3 is evaluated by the u-PCD method, and the dominant region at the time of bacon is relatively clearly observed.
상술한 실시예에 따른 웨이퍼의 결함 측정 방법은 자연 산화막을 불산을 이용하여 제거한 후 일정 두께의 화학적 산화막을 형성한 후 금속 오염을 웨이퍼의 면 내에 드롭(drop)할 수 있어서, 금속 오염된 웨이퍼의 제조 과정이 종래에 비하여 단순하고 비용이 절감될 수 있다. 상세하게는, 고농도의 금속을 웨이퍼의 면 내에 고르게 오염시키기 위한 금속 박막의 증착 과정이 생략되고 추후 평가를 위한 금속 박막의 제거 과정도 생략될 수 있다. 또한, 종래에는 금속 오염 용액을 가열한 후 웨이퍼에 공급하는데, 이때 반응이 격렬하게 나타날 수 있어서 안전에 문제가 발생할 수 있으나, 본 실시예에서는 이러한 문제가 발생하지 않을 수 있다.In the method for measuring defects on a wafer according to the above-described embodiment, after removing the natural oxide film using hydrofluoric acid, after forming a chemical oxide film having a certain thickness, metal contamination can be dropped into the surface of the wafer. The manufacturing process is simple and cost can be reduced compared to the conventional one. In detail, a process of depositing a metal thin film for evenly contaminating the high-concentration metal in the surface of the wafer may be omitted, and a process of removing the metal thin film for later evaluation may be omitted. In addition, in the related art, the metal contaminated solution is heated and then supplied to the wafer. At this time, the reaction may appear violently, so safety problems may occur. However, in this embodiment, such a problem may not occur.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the embodiments have been described by limited embodiments and drawings, the present invention is not limited to the above embodiments, and various modifications and variations from these descriptions for those of ordinary skill in the field to which the present invention belongs. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention is limited to the described embodiments and should not be defined, but should be defined by the claims to be described later as well as equivalents to the claims.
Claims (13)
상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계; 및
상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계를 포함하는 실리콘 웨이퍼의 결함 측정 방법.Forming a chemical oxide film on the surface of the silicon wafer;
Supplying a metal element to the surface of the silicon wafer on which the chemical oxide film is formed; And
Heat-treating the silicon wafer to diffuse the metal element into the bulk of the silicon wafer.
상기 화학적 산화막의 형성 전에,
상기 실리콘 웨이퍼의 표면을 불산(HF) 희석액으로 세정하여 자연 산화막을 제거하는 단계를 더 포함하는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
Before the formation of the chemical oxide film,
The method of measuring defects of a silicon wafer further comprising the step of removing the natural oxide film by cleaning the surface of the silicon wafer with a hydrofluoric acid (HF) diluent.
상기 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는,
황산(H2SO4)과 과산화수소수(H2O2)를 포함한 용액을 이용하여 진행되는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The step of forming a chemical oxide film on the surface of the silicon wafer,
A method of measuring defects in a silicon wafer using a solution containing sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ).
상기 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는,
황산과 과산화수소수를 1 대 4의 비율로 혼합한 용액에 60~100℃의 온도에서 10~30분 동안 상기 실리콘 웨이퍼를 디핑하여 진행되는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The step of forming a chemical oxide film on the surface of the silicon wafer,
A method for measuring defects in a silicon wafer by dipping the silicon wafer for 10 to 30 minutes at a temperature of 60 to 100° C. in a solution of a mixture of sulfuric acid and hydrogen peroxide in a ratio of 1 to 4.
상기 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는,
상기 실리콘 웨이퍼의 디핑 후에 탈이온수 세정 및 HOT DIW bath를 더 진행하는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The step of forming a chemical oxide film on the surface of the silicon wafer,
After dipping the silicon wafer, a method for measuring defects in a silicon wafer is further cleaned with deionized water and a HOT DIW bath.
상기 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계에서,
화학적 산화막이 적어도 6 옴스트롱의 두께 및 10% 이내의 두께 균일도로 형성되는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
In the step of forming a chemical oxide film on the surface of the silicon wafer,
A method of measuring defects in a silicon wafer in which a chemical oxide film is formed with a thickness of at least 6 angstroms and a thickness uniformity within 10%.
상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는,
상기 실리콘 웨이퍼에 금속 오염 용액을 드롭하거나 스핀 코팅하는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The step of supplying a metal element to the surface of the silicon wafer on which the chemical oxide film is formed,
A method of measuring defects on a silicon wafer by dropping or spin coating a metal contamination solution on the silicon wafer.
상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는,
금속 오염 농도 타겟을 10~1,000 ppm으로 진행되는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The step of supplying a metal element to the surface of the silicon wafer on which the chemical oxide film is formed,
A method for measuring defects in silicon wafers in which a metal contamination concentration target is performed at 10 to 1,000 ppm.
상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는,
금 또는 백금을 금속 원소로 사용하는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The step of supplying a metal element to the surface of the silicon wafer on which the chemical oxide film is formed,
A method for measuring defects in silicon wafers using gold or platinum as a metal element.
상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는,
600~1,000℃의 온도에서 10~60분 동안 진행되는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
Heat treatment of the silicon wafer to diffuse the metal element into the bulk of the silicon wafer,
A method of measuring defects on a silicon wafer that is performed for 10 to 60 minutes at a temperature of 600 to 1,000°C.
상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는,
불활성 가스 단독으로, 또는 불활성 가스와 산소가 함께 사용되는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
Heat treatment of the silicon wafer to diffuse the metal element into the bulk of the silicon wafer,
A method for measuring defects in a silicon wafer using an inert gas alone, or an inert gas and oxygen.
상기 금속 원소가 벌크 내로 확산된 실리콘 웨이퍼를 u-PCD 방법을 통하여 결함 영역을 확인하는 단계를 더 포함하는 실리콘 웨이퍼의 결함 측정 방법.The method of claim 1,
The method of measuring a defect of a silicon wafer further comprising the step of confirming a defect area of the silicon wafer in which the metal element is diffused into the bulk through a u-PCD method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190093078A KR102368657B1 (en) | 2019-07-31 | 2019-07-31 | Method for measuring defect of silicon wafer and wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190093078A KR102368657B1 (en) | 2019-07-31 | 2019-07-31 | Method for measuring defect of silicon wafer and wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210014956A true KR20210014956A (en) | 2021-02-10 |
| KR102368657B1 KR102368657B1 (en) | 2022-02-28 |
Family
ID=74561187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190093078A KR102368657B1 (en) | 2019-07-31 | 2019-07-31 | Method for measuring defect of silicon wafer and wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102368657B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878373A (en) * | 1994-09-08 | 1996-03-22 | Fujitsu Ltd | Wet cleaning method for si wafer and its thermally oxidizing method |
| KR20040111683A (en) * | 2002-05-24 | 2004-12-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device |
| KR20060073856A (en) * | 2004-12-24 | 2006-06-29 | 주식회사 실트론 | Evaluation method for defect area of wafer |
| KR20090018246A (en) * | 2007-08-17 | 2009-02-20 | 주식회사 실트론 | Method of testing defect of silicon wafer |
-
2019
- 2019-07-31 KR KR1020190093078A patent/KR102368657B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878373A (en) * | 1994-09-08 | 1996-03-22 | Fujitsu Ltd | Wet cleaning method for si wafer and its thermally oxidizing method |
| KR20040111683A (en) * | 2002-05-24 | 2004-12-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device |
| KR20060073856A (en) * | 2004-12-24 | 2006-06-29 | 주식회사 실트론 | Evaluation method for defect area of wafer |
| KR20090018246A (en) * | 2007-08-17 | 2009-02-20 | 주식회사 실트론 | Method of testing defect of silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102368657B1 (en) | 2022-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5238251B2 (en) | Method for reducing metal contamination in silicon wafers | |
| JP5976013B2 (en) | Method for reducing metal content in a device layer of an SOI structure, and SOI structure manufactured by such a method | |
| KR100573473B1 (en) | Silicon wafer and method of fabricating the same | |
| EP2722423B1 (en) | Method of manufacturing a silicon wafer | |
| JP2014508405A5 (en) | ||
| EP1758154A1 (en) | Silicon wafer manufacturing method and silicon wafer | |
| JP2007088421A (en) | Surface defect evaluation method of silicon wafer | |
| JP5682471B2 (en) | Silicon wafer manufacturing method | |
| JP6933187B2 (en) | Method for removing metal impurities from semiconductor silicon wafers | |
| JP2018510492A (en) | Epitaxially coated semiconductor wafer and method of manufacturing epitaxially coated semiconductor wafer | |
| JPH11168106A (en) | Treatment method of semiconductor substrate | |
| GB2080780A (en) | Heat treatment of silicon slices | |
| KR102368657B1 (en) | Method for measuring defect of silicon wafer and wafer | |
| CN113845917B (en) | Cleaning solution and cleaning method for bent wafer | |
| KR102661941B1 (en) | Method for evaluating of defect area of wafer | |
| JP2004193354A (en) | Silicon wafer, method for heat treatment thereof and epitaxial wafer | |
| JPH1116844A (en) | Production of epitaxial silicon wafer and material wafer | |
| US20060148249A1 (en) | Method of eliminating boron contamination in annealed wafer | |
| KR100685260B1 (en) | Heat treatment method for silicon wafer | |
| EP1970949B1 (en) | Method of manufacturing bonded wafer | |
| KR100712057B1 (en) | Process for producing silicon single crystal layer and silicon single crystal layer | |
| JP2004020341A (en) | Method of measuring point defect distribution in silicon single crystal ingot | |
| KR100685266B1 (en) | Method of heat treatment using ozone buffer layer | |
| DE10239775B3 (en) | Production of a silicon wafer used in the production of a semiconductor component comprises treating the cleaned wafer with an aqueous ozone solution, coating with polycrystalline silicon, finely grinding, and epitaxially growing the wafer | |
| KR100334576B1 (en) | Method for manufacturing wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |