KR100334576B1 - Method for manufacturing wafer - Google Patents
Method for manufacturing wafer Download PDFInfo
- Publication number
- KR100334576B1 KR100334576B1 KR1019990032247A KR19990032247A KR100334576B1 KR 100334576 B1 KR100334576 B1 KR 100334576B1 KR 1019990032247 A KR1019990032247 A KR 1019990032247A KR 19990032247 A KR19990032247 A KR 19990032247A KR 100334576 B1 KR100334576 B1 KR 100334576B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- polishing
- pure water
- silicon
- polished
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000012856 packing Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 63
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 2
- 101100257014 Arabidopsis thaliana SKIP2 gene Proteins 0.000 description 1
- 101000836279 Homo sapiens SNW domain-containing protein 1 Proteins 0.000 description 1
- 101000766332 Homo sapiens Tribbles homolog 1 Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 102100026387 Tribbles homolog 1 Human genes 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
Abstract
목적: 본 발명은 비저항을 향상시킬 수 있고 양호한 생산성으로 저렴하게 제조될 수 있는 실리콘 웨이퍼의 제조방법을 제공하고자 한다.OBJECT: The present invention seeks to provide a method of manufacturing a silicon wafer which can improve resistivity and can be manufactured at low cost with good productivity.
구성: 본 발명의 구성으로서, 웨이퍼 공급업체에서의 웨이퍼 제조공정은 실리콘 용융액으로부터 단결정 실리콘 잉곳을 그로잉하는 단계, 상기 잉곳으로부터 소정 두께의 웨이퍼로 슬라이싱하는 단계, 상기 슬라이싱 된 웨이퍼 면을 연마하여 평탄화하는 단계, 상기 연마된 웨이퍼 면의 이물질을 에칭의 방법으로 제거하는 단계, 상기 에칭된 웨이퍼를 순수를 사용하여 세정하는 단계, 상기 세정된 웨이퍼 면을 폴리싱하는 단계, 상기 폴리싱된 웨이퍼를 순수를 사용하여 최종 세정한 후 패킹하여 출하하는 단계로 순차 행하고, 상기 웨이퍼 공급업체에서 출하된 웨이퍼에 반도체 디바이스를 제조하는 디바이스 제조업체의 최초공정은 웨이퍼를 900℃ 이상의 온도로 초기 산화시키는 단계로 행함이 특징이다.Configuration: In the configuration of the present invention, a wafer fabrication process in a wafer supplier comprises drawing a single crystal silicon ingot from a silicon melt, slicing from the ingot to a wafer of predetermined thickness, and polishing and planarizing the sliced wafer surface. Removing foreign matter on the polished wafer surface by etching; cleaning the etched wafer using pure water; polishing the cleaned wafer surface; using the pure water on the polished wafer. In the first step of the device manufacturer to manufacture the semiconductor device on the wafer shipped from the wafer supplier after the final cleaning, and then packed and shipped, characterized in that the initial oxidation of the wafer to a temperature of 900 ℃ or more.
Description
본 발명은 웨이퍼의 제조방법에 관한 것으로, 특히 비저항을 향상시킬 수 있고 양호한 생산성으로 저렴하게 제조될 수 있는 실리콘 웨이퍼의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a wafer, and more particularly, to a method for manufacturing a silicon wafer, which can improve resistivity and can be manufactured at low cost with good productivity.
현재까지 대부분의 실리콘 웨이퍼 제조업체들은 실리콘 웨이퍼의 특성 중 벌크 저항성(bulk resistivity)를 안정화시키기 위하여 RTA(Rapid Temperature Annealing) 방법 또는 로(furnace)에 의한 열처리 방법으로 도너 킬링 공정을 진행하고 있다.Until now, most silicon wafer manufacturers have been performing donor killing process by using Rapid Temperature Annealing (RTA) method or heat treatment by furnace to stabilize bulk resistivity of silicon wafer.
이러한 RTA 공정 또는 로에서의 열처리에 의한 도너 킬링 공정은 실리콘 웨이퍼의 벌크 저항성을 안정화시키는 반면 웨이퍼 벌크 내 존재하는 산소 석출 밀도(Oxygen Precipitates density)를 증가시키게 된다.The donor killing process by the RTA process or the heat treatment in the furnace stabilizes the bulk resistance of the silicon wafer while increasing the oxygen precipitation density (Oxygen Precipitates density) present in the wafer bulk.
이렇게 증가된 웨이퍼 벌크 내 산소 투하 감도는 반도체 장치 기판에서 전자를 포획하므로 전류 리키지 문제를 유발하게 되며, 또한 상기의 도너 킬링 공정을 진행함에 따라 생산 공정의 단가가 증가되므로 실리콘 웨이퍼 단가를 상승시키는 요인이 되고 있다.This increased oxygen release sensitivity in the wafer bulk traps electrons in the semiconductor device substrate, causing a current leakage problem. Also, as the donor killing process increases, the unit cost of the production process increases, which increases the silicon wafer unit cost. It is a factor.
좀더 구체적으로, 단결정 실리콘은 실리콘 용융액 속으로 적절히 방위(方位)된 시드결정을 담근 후 끌어당기면서 원주 모양의 단결정 실리콘으로 인상하는 초크랄스키 방법에 의해 제조하고 있는데, 이러한 단결정 실리콘의 제조공정 과정에서 상기 실리콘 용융액이 담기는 SiO2제의 도가니로부터 열분해된 산소 이온이 실리콘 용융액으로 진입되므로 제조된 단결정 실리콘 내 산소 농도를 정확히 제어할 수 없도록 한다.More specifically, monocrystalline silicon is manufactured by the Czochralski method of soaking a seed crystal oriented appropriately into a silicon melt and pulling it to a columnar monocrystalline silicon. Since the pyrolyzed oxygen ions from the crucible of SiO 2 containing the silicon melt enter the silicon melt, the oxygen concentration in the prepared single crystal silicon cannot be accurately controlled.
초크랄스키 방법으로 제조된 단결정 실리콘은 9∼11 Ω·㎝ 정도의 비저항이 나타나는데, 전술한 산소 이온은 제조된 단결정 실리콘 내에 균등하게 분포될 수 없는 것이어서 단결정 실리콘의 비저항 측정에 방해를 주고 균등한 비저항을 얻을 수 없도록 한다.Single crystal silicon produced by the Czochralski method exhibits a specific resistance of about 9 to 11 Ω · ㎝, and the aforementioned oxygen ions cannot be distributed evenly in the prepared single crystal silicon, which interferes with the measurement of the specific resistance of the single crystal silicon and is uniform. Do not get a specific resistance.
따라서, 종래에는 웨이퍼 제조공정 중에 전술한 도너 킬링 공정을 실시함으로써 저산소 농도를 구현토록 하였다.Therefore, in the related art, a low oxygen concentration was realized by performing the aforementioned donor killing process during the wafer manufacturing process.
도 1 은 종래의 웨이퍼 제조공정을 보인 순서도이다.1 is a flow chart showing a conventional wafer manufacturing process.
동 도면을 참조하면, 초크랄스키 방법에 의해 잉곳으로 그로잉된 원주상의 단결정 실리콘봉을 0.25㎜ 전후 두께의 웨이퍼로 슬라이싱하고(S1∼S2), 슬라이싱된 웨이퍼 면을 소정의 두께로 연마하는 래핑(Lapping) 공정을 거친 다음(S3), 알칼리성 에칭용액에 의한 에칭의 방법을 사용한 크리닝 공정을 통해 웨이퍼 면에 존재하는 이물질을 제거한다(S4).Referring to the figure, the cylindrical single crystal silicon rod drawn into the ingot by the Czochralski method is sliced into wafers of 0.25 mm thickness (S1 to S2), and the sliced wafer surface is polished to a predetermined thickness. After lapping (S3), the foreign matter present on the wafer surface is removed through a cleaning process using a method of etching with an alkaline etching solution (S4).
이와 같이 크리닝을 마친 웨이퍼는 RTA 공정 또는 로에서의 열처리에 의한 도너 킬링 공정을 행하여 벌크 저항성을 안정화시킨다(S5). 이어, 세정 공정(S6), 폴리싱 공정(S7) 및 최종의 세정 공정(S8)을 거쳐 패킹한 후(S9) 출하된다.The wafer thus cleaned is subjected to a donor killing process by heat treatment in an RTA process or a furnace to stabilize bulk resistance (S5). Subsequently, after being packed through the cleaning step (S6), the polishing step (S7), and the final cleaning step (S8), it is shipped (S9).
이렇게 웨이퍼 공급업체로부터 출하된 단결정 실리콘 웨이퍼는 디바이스 메이커로 공급되어 800℃ 정도에서 행하는 초기산화 공정을 통해 반도체 디바이스를 형성할 웨이퍼로 제조된다(S10).The single crystal silicon wafer shipped from the wafer supplier is manufactured into a wafer for forming a semiconductor device through an initial oxidation process which is supplied to a device maker and performed at about 800 ° C (S10).
이와 같이 종래의 웨이퍼 제조방법은 RTA 또는 로에서의 열처리 방법에 의한 도너 킬링 공정을 필수적으로 거쳐야 하는 바, 여기에 많은 비용과 시간이 소요되고, 또한 반도체 디바이스 제조 후 웨이퍼 내에서 전류 리키지가 발생하게 되는 문제점을 갖고 있었다.As described above, the conventional wafer fabrication method is required to undergo a donor killing process by an RTA or a heat treatment method in a furnace, which requires a lot of cost and time, and also generates a current leakage in the wafer after semiconductor device fabrication. Had problems.
전술한 문제점을 해결하기 위해 안출된 본 발명은 도너 킬링 공정을 생략하여 웨이퍼 제조비용 및 시간소요를 줄일 수 있고 전류 리키지 문제를 해결할 수 있는 웨이퍼의 제조방법을 제공하고자 한다.The present invention devised to solve the above problems is to provide a wafer manufacturing method that can reduce the wafer manufacturing cost and time by eliminating the donor killing process and can solve the current leakage problem.
도 1 은 종래의 웨이퍼 제조공정의 순서도,1 is a flow chart of a conventional wafer manufacturing process,
도 2 는 본 발명의 방법에 의한 웨이퍼 제조공정의 순서도,2 is a flow chart of a wafer manufacturing process by the method of the present invention;
도 3 은 본 발명의 방법에 의해 제조된 웨이퍼와 종래의 방법에 의해 제조된 웨이퍼의 비저항 측정결과를 보인 그래프.Figure 3 is a graph showing the results of measuring the resistivity of the wafer produced by the method of the present invention and the wafer produced by the conventional method.
상기의 목적을 달성하기 위하여 본 발명은 웨이퍼 공급업체에서의 웨이퍼 제조공정은 실리콘 용융액으로부터 단결정 실리콘 잉곳을 그로잉하는 단계, 상기 잉곳으로부터 소정 두께의 웨이퍼로 슬라이싱하는 단계, 상기 슬라이싱 된 웨이퍼 면을 연마하여 평탄화하는 단계, 상기 연마된 웨이퍼 면의 이물질을 에칭의 방법으로 제거하는 단계, 상기 에칭된 웨이퍼를 순수를 사용하여 세정하는 단계, 상기 세정된 웨이퍼 면을 폴리싱하는 단계, 상기 폴리싱된 웨이퍼를 순수를 사용하여 최종 세정하는 단계, 및 상기 최종 세정된 웨이퍼를 패킹하여 출하하는 단계로 순차 행하고, 상기 웨이퍼 공급업체에서 출하된 웨이퍼에 반도체 디바이스를 제조하는 디바이스 제조업체의 최초공정은 웨이퍼를 900℃ 이상의 온도로 초기 산화시키는 단계로 행함을 특징으로 하는 웨이퍼의 제조방법을 제안한다.In order to achieve the above object, the present invention provides a wafer fabrication process in a wafer supplier, which comprises drawing a single crystal silicon ingot from a silicon melt, slicing from the ingot to a wafer of a predetermined thickness, and polishing the sliced wafer surface. Planarizing, removing foreign matter on the polished wafer surface by etching, cleaning the etched wafer using pure water, polishing the cleaned wafer surface, and polishing the polished wafer. The first step of the device manufacturer, which manufactures semiconductor devices on wafers shipped from the wafer supplier, and then sequentially cleans the wafers, and packs and ships the final cleaned wafers. Characterized in that the step of the initial oxidation A manufacturing method of a wafer is proposed.
이하, 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the present invention.
도 2 는 본 발명의 방법에 의한 웨이퍼 제조공정의 순서도이다.2 is a flow chart of a wafer fabrication process by the method of the present invention.
여기에 도시된 바를 참조하면, 본 발명에 의한 웨이퍼 제조방법은 웨이퍼 공급업체에서의 웨이퍼 제조공정과, 디바이스 메이커의 최초공정으로 이루어지고 있다.As shown here, the wafer manufacturing method according to the present invention comprises a wafer manufacturing process in a wafer supplier and a first process of a device maker.
상기 웨이퍼 공급업체에서의 웨이퍼 제조공정은 실리콘 용융액으로부터 단결정 실리콘 잉곳을 그로잉하는 단계(S101), 상기 잉곳으로부터 소정 두께의 웨이퍼로 슬라이싱하는 단계(S102), 상기 슬라이싱 된 웨이퍼 면을 연마하여 평탄화하는 단계(S103), 상기 연마된 웨이퍼 면의 이물질을 에칭의 방법으로 제거하는 단계(S104), 상기 에칭된 웨이퍼를 순수를 사용하여 세정하는 단계(S105), 상기 세정된 웨이퍼 면을 폴리싱하는 단계(S106), 상기 폴리싱된 웨이퍼를 순수를 사용하여 최종 세정하는 단계(S107), 상기 최종 세정된 웨이퍼를 패킹하여 출하하는 단계(S108)로 순차 행하게 된다.The wafer manufacturing process in the wafer supplier includes drawing a single crystal silicon ingot from a silicon melt (S101), slicing from the ingot to a wafer of a predetermined thickness (S102), and polishing and planarizing the sliced wafer surface. Step S103, removing foreign matters of the polished wafer surface by etching (S104), cleaning the etched wafer using pure water (S105), polishing the cleaned wafer surface ( S106), the final cleaning of the polished wafer using pure water (S107), and the packing of the final cleaned wafer is shipped in step S108.
그리고, 상기 웨이퍼 공급업체에서 출하된 웨이퍼에 반도체 디바이스를 제조하는 디바이스 제조업체의 최초공정은 웨이퍼를 900℃ 이상의 온도로 초기 산화시키는 단계(S109)로 행하게 된다.In addition, a device manufacturer's first process of manufacturing a semiconductor device on a wafer shipped from a wafer supplier is performed by initially oxidizing the wafer to a temperature of 900 ° C. or higher (S109).
이와 같은 여러 단계의 공정을 통해 소망의 웨이퍼를 제조할 수 있도록 하는 본 발명은 종래의 웨이퍼 제조 공정에서 행하던 도너 킬링 공정을 생략하고 디바이스 메이커에서의 900℃ 이상의 초기산화를 통해 산소 농도를 줄일 수 있게 되므로 종래에 비해 비저항값이 상승하는 결과를 얻을 수 있다.The present invention enables the manufacture of a desired wafer through such a multi-step process, eliminating the donor killing process used in the conventional wafer manufacturing process, and reducing the oxygen concentration through initial oxidation of 900 ° C. or higher in a device maker. Therefore, as a result, the specific resistance value increases as compared with the conventional art.
도 3 은 본 발명의 방법에 의해 제조된 웨이퍼(D.K SKIP1, D.K SKIP2)와 종래의 방법에 의해 제조된 웨이퍼(D.K1, D.K2)에 대한 비저항값 측정 결과를 보인 그래프로서, 도너 킬링 공정이 포함된 종래의 방법으로 제조된 웨이퍼는 두 개 샘플의 비저항이 10 내지 11Ω·㎝ 정도로 측정되었고, 본 발명의 방법으로 제조된 웨이퍼는 두 개 샘플의 비저항이 17 내지 18Ω·㎝ 정도로 측정되었다.3 is a graph showing the results of measuring the resistivity of the wafers DK SKIP1 and DK SKIP2 manufactured by the method of the present invention and the wafers D.K1 and D.K2 manufactured by the conventional method. The wafer prepared by the conventional method including the process measured the resistivity of two samples at about 10-11 Ω · cm, and the wafer produced by the method of the present invention measured the resistivity of two samples at about 17-18 Ω · cm. .
이와 같이 비저항이 향상됨에 따라 이러한 웨이퍼를 이용한 반도체 디바이스를 제조하면 전류 리키지를 줄일 수 있다.As the resistivity is thus improved, the manufacture of semiconductor devices using such wafers can reduce the current leakage.
이상에서 설명한 바와 같이 본 발명은 비저항이 향상된 웨이퍼를 얻을 수 있으면서 이러한 웨이퍼를 제조하기 위한 공정수가 줄어 공정기간 단축에 의한 생산성을 향상할 수 있고 아울러 생산비용을 절감할 수 있는 효과가 있다.As described above, the present invention can obtain a wafer having an improved resistivity while reducing the number of processes for manufacturing such a wafer, thereby improving productivity by shortening the process period, and reducing the production cost.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032247A KR100334576B1 (en) | 1999-08-06 | 1999-08-06 | Method for manufacturing wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032247A KR100334576B1 (en) | 1999-08-06 | 1999-08-06 | Method for manufacturing wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010016974A KR20010016974A (en) | 2001-03-05 |
| KR100334576B1 true KR100334576B1 (en) | 2002-05-03 |
Family
ID=19606357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990032247A KR100334576B1 (en) | 1999-08-06 | 1999-08-06 | Method for manufacturing wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100334576B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030030620A (en) * | 2001-10-12 | 2003-04-18 | 주식회사 실트론 | A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof |
| KR100445976B1 (en) * | 2002-05-28 | 2004-08-25 | 길종원 | Manufacture method for solar cell wafer using by top and tail scrap area of single crystal silicon ingot |
-
1999
- 1999-08-06 KR KR1019990032247A patent/KR100334576B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010016974A (en) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1926134B1 (en) | Method for manufacturing silicon epitaxial wafers | |
| IT9048481A1 (en) | PROCEDURE FOR THE TREATMENT OF SILICON SLICES IN ORDER TO OBTAIN CONTROLLED PRECIPITATION PROFILES FOR THE PRODUCTION OF ELECTRONIC COMPONENTS. | |
| JPH0997789A (en) | Manufacture of semiconductor device | |
| JP7172747B2 (en) | Method for measuring resistivity of silicon single crystal | |
| KR100733443B1 (en) | Silicon member and method of manufacturing the same | |
| KR100334576B1 (en) | Method for manufacturing wafer | |
| JP3116487B2 (en) | Method for manufacturing semiconductor epitaxial substrate | |
| EP1112591B1 (en) | Method and apparatus for wet-etching semiconductor wafers | |
| US8241515B2 (en) | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus | |
| EP1933372A1 (en) | Process for producing epitaxial wafer and epitaxial wafer produced therefrom | |
| JP4259881B2 (en) | Cleaning method of silicon wafer | |
| JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
| JPH06216377A (en) | Manufacture of mos semiconductor device | |
| KR102368657B1 (en) | Method for measuring defect of silicon wafer and wafer | |
| JP2004343013A (en) | Etching method of silicon material | |
| TWI814488B (en) | Thickness measurement method and flatness measurement method of high resistance silicon wafer | |
| JP2004349493A (en) | Device for controlling film thickness and method of manufacturing soi substrate | |
| TWI611568B (en) | Method for manufacturing germanium on insulator | |
| KR100838454B1 (en) | Method of pre-treating silicon wafer and method of estimating point defect characteristics in silicon wafer using the same | |
| JP4305800B2 (en) | Method for evaluating nitride on silicon wafer surface | |
| JPH01196129A (en) | Formation of thermal oxide film on semiconductor wafer | |
| KR20230014690A (en) | Manufacturing method of SOI wafer | |
| KR100423754B1 (en) | A method for high temperature heating of silicon wafer | |
| KR100500712B1 (en) | A method for measuring concentration of metal contamintion of silicon wafer | |
| KR20030052462A (en) | A method for measuring lifetime of silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070328 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |