KR20040045986A - A Classification method of defect area of silicon wafer or single crystalline silicon ingot - Google Patents
A Classification method of defect area of silicon wafer or single crystalline silicon ingot Download PDFInfo
- Publication number
- KR20040045986A KR20040045986A KR1020020073776A KR20020073776A KR20040045986A KR 20040045986 A KR20040045986 A KR 20040045986A KR 1020020073776 A KR1020020073776 A KR 1020020073776A KR 20020073776 A KR20020073776 A KR 20020073776A KR 20040045986 A KR20040045986 A KR 20040045986A
- Authority
- KR
- South Korea
- Prior art keywords
- sample
- copper
- single crystal
- silicon single
- silicon wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Abstract
Description
본 발명은 실리콘 단결정 잉곳 또는 실리콘 웨이퍼에 내재하는 여러 가지 결함들의 영역을 구분하는 방법에 관한 것이다.The present invention relates to a method for distinguishing regions of various defects inherent in a silicon single crystal ingot or a silicon wafer.
일반적으로 실리콘 단결정 잉곳 또는 실리콘 웨이퍼에는 COP와 같은 Void성 성장 결함(Grown-in Void 결함)을 가지며, 이러한 성장 결함은 MOS 구조에서의 열 산화물(thermal oxide)층의 breakdown과 밀접한 관련을 가지고 있다. 따라서, Void 결함이 존재하지 않는 순수 결정(Pure Crystal)에 대한 연구가 활발히 진행되고 있는 것이다.In general, silicon single crystal ingots or silicon wafers have Void growth defects (Grown-in Void defects) such as COP, which are closely related to the breakdown of the thermal oxide layer in the MOS structure. Therefore, studies on pure crystals in which no void defects exist are being actively conducted.
실리콘 단결정은 그 결정의 성장 조건에 따라서 COP와 같은 결함이 존재하는vacancy-rich 영역 또는 Ring-OSF 영역, V/I boundary, Interstitial rich 영역, B-band 등이 존재한다. 그리고, 이러한 영역이 발생하는 위치와 실리콘 단결정 잉곳의 결정 길이별로 이러한 영역들이 어떻게 변화해 가는 가를 확인 하는 것은 결정의 품질 수준을 평가함에 있어서 가장 기초적인 것이다.The silicon single crystal has a vacancy-rich region, a ring-OSF region, a V / I boundary, an interstitial rich region, a B-band, etc., in which defects such as COP exist, depending on the growth conditions of the crystal. In addition, it is most basic in evaluating the quality level of the crystal to determine how these regions change according to the position where these regions occur and the crystal length of the silicon single crystal ingot.
이러한 실리콘 단결정의 결함 영역을 확인하기 위한 종래의 방법으로는 SC1 세정 후의 COP 분포의 평가와 세코 에칭(Secco Etching)을 통한 FPD(Flow pattern defect) 평가, 그리고 고온 열처리를 통해 산소 석출물을 형성시킨 후 각각 다른 결함 영역의 석출 거동의 차이를 이용한 Lifetime 평가나 XRT 평가 등이 있었다. 이 중, 상기 Life time에 의하여 실리콘 단결정 잉곳의 결함 영역을 구분한 결과는 도 2b와 같다.Conventional methods for identifying defect regions of such silicon single crystals include the evaluation of COP distribution after SC1 cleaning, the flow pattern defect (FPD) evaluation through Secco etching, and the formation of oxygen precipitates through high temperature heat treatment. There were Lifetime evaluation and XRT evaluation using the difference of precipitation behavior of different defect areas. Among these, the result of dividing the defect regions of the silicon single crystal ingot by the life time is as shown in Figure 2b.
그러나, 이들 방법은 실리콘 단결정 내의 결함 영역을 간접적으로 구분하여 직접적인 확인이 불가능하다는 문제점이 있는 것이며, 또한 여러 가지 평가 항목에 소요되는 시간이 길어지고, 고온 열처리 등에 소요되는 비용이 많이 들며, 또한 기타 고가의 장비를 사용하여야 한다는 등의 여러 가지 문제점이 있는 것이다.However, these methods indirectly distinguish the defect regions in the silicon single crystal, and thus, there is a problem in that it cannot be directly identified, and also, the time required for various evaluation items becomes long, and the cost for high temperature heat treatment, etc. is high. There are various problems such as the need to use expensive equipment.
본 발명의 목적은 고가의 장비를 사용하지 않고서도 실리콘 단결정 잉곳 또는 실리콘 웨이퍼의 내부에 형성되어 있는 결함 영역을 구분하여 육안으로 직접 확인할 수 있고, 결함 영역 구분에 드는 시간을 줄이며, 그 비용을 저렴하게 한 실리콘 웨이퍼 또는 실리콘 단결정 잉곳의 결함 영역 구분 방법을 제공하려는 것이다.An object of the present invention is to identify the defect areas formed inside the silicon single crystal ingot or silicon wafer directly without using expensive equipment, and visually identify them, reduce the time required to distinguish the defect areas, and reduce the cost It is intended to provide a method for identifying defect areas of a silicon wafer or a silicon single crystal ingot.
이를 위한 본 발명인 실리콘 웨이퍼 또는 실리콘 단결정 잉곳의 결함 영역 구분 방법은 결함 영역 구분 검사를 위한 실리콘 단결정 잉곳의 조각 편 또는 실리콘 웨이퍼 등의 샘플과 구리(Cu) 오염용 용액을 준비하는 제 1 단계와, 상기 샘플의 한쪽 면에 상기 구리(Cu) 오염용 용액을 도포하는 제 2 단계와, 상기 구리(Cu) 오염용 용액에 도포된 샘플을 약 100℃의 핫 플레이트(hot plate)에 올려 건조시키는 제 3 단계와, 상기 건조된 샘플을 열처리로의 내부에 장착시켜, 약 700 내지 1000 ℃의 온도에서 열처리하는 제 4 단계와, 상기 열처리된 샘플의 상기 구리 오염 용액에 오염된 면과 오염되지 않은 면을 브라이트 에칭(Bright Etching)하는 제 5 단계와, 상기 샘플의 오염되지 않은 면을 세코 에칭(Secco Etching)하는 제 6 단계를 포함하여 이루어진다.Defect region identification method of the silicon wafer or silicon single crystal ingot according to the present invention for preparing a sample of pieces of silicon single crystal ingot or a silicon wafer and the like (Cu) contamination solution for the defect region classification inspection, and A second step of applying the copper (Cu) contamination solution to one side of the sample, and drying the sample coated on the copper (Cu) contamination solution on a hot plate of about 100 ° C. Step 3, the fourth step of mounting the dried sample in the interior of the heat treatment furnace, the heat treatment at a temperature of about 700 to 1000 ℃, and the surface contaminated and the surface uncontaminated by the copper contaminated solution of the heat-treated sample And a fifth step of Bright Etching, and a sixth step of Secco Etching the uncontaminated surface of the sample.
여기에서 상기 구리(Cu) 오염용 용액은 그 구리(Cu2+) 농도가 40,000 내지 80,000ppm인 것이 바람직하며, 또한, 상기 제 4 단계에서 열처리 시간은 20 내지 60분으로 하는 것이 더욱 바람직하다.Herein, the copper (Cu) contamination solution may have a copper (Cu 2+ ) concentration of 40,000 to 80,000 ppm, and more preferably, a heat treatment time of 20 to 60 minutes in the fourth step.
도 1은 본 발명의 전체 공정을 나타내는 순서도.1 is a flow chart showing the overall process of the present invention.
도 2a는 본 발명에 의하여 실리콘 단결정 잉곳의 결함 영역을 구분한 결과 사진.Figure 2a is a photograph of the results of the division of the defect region of the silicon single crystal ingot according to the present invention.
도 2b는 종래의 결함 영역 구분 방법으로 실리콘 단결정 잉곳의 결함 영역을 측정한 결과.Figure 2b is a result of measuring the defect region of the silicon single crystal ingot by the conventional method for distinguishing the defect region.
이하, 첨부된 도면을 참고로 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
본 발명은 도 1에 도시된 바와 같이, 먼저 결함 영역 구분 검사를 위한 실리콘 단결정 잉곳의 조각 편 또는 실리콘 웨이퍼 등의 샘플과 구리(Cu) 오염용 용액을 준비하는 제 1 단계(S1)를 가진다.As shown in FIG. 1, the present invention has a first step S1 of preparing a piece of a silicon single crystal ingot or a sample such as a silicon wafer and a solution for copper (Cu) contamination for defect region discrimination inspection.
여기에서 실리콘 단결정 잉곳의 조각편은 실리콘 단결정 잉곳의 중심을 지나고 축 방향으로 사각형 모양으로 하여 샘플을 준비하거나, 실리콘 단결정 잉곳의 축에 수직한 방향으로 잘라서 원형으로 준비하는 등, 궁극적으로 어떤 모양이든지 실리콘단결정 잉곳 내의 결함 영역을 포함할 수 있도록 준비한다.Here, the pieces of the silicon single crystal ingot are ultimately of any shape, such as preparing a sample after passing through the center of the silicon single crystal ingot and making a square shape in the axial direction, or cutting it in a direction perpendicular to the axis of the silicon single crystal ingot. Prepare to include defect areas in the single crystal ingot.
그리고, 구리(Cu) 오염용 용액은 그 구리(Cu2+) 농도가 40,000 내지 80,000ppm인 것이 바람직하다. 이는 약 70% 질산(HNO3) 용액 50㎖에 초순수(DI) 용액 20㎖이하를 혼합한 용액에 약 2g의 구리(Cu) 필름(Film)을 녹인 후, 구리(Cu2+) 농도가 약 40,000 내지 80,000ppm이 되도록 제작한다.In addition, the copper (Cu) contamination solution preferably has a copper (Cu 2+ ) concentration of 40,000 to 80,000 ppm. It was dissolved in about 50 g of about 70% nitric acid (HNO3) solution and 20 ml of ultrapure water (DI) solution in about 2 g of copper (Cu) film, and the copper (Cu 2+ ) concentration was about 40,000. It is manufactured to be 80,000ppm.
그 후, 상기 실리콘 단결정 잉곳의 조각 편 또는 실리콘 웨이퍼 샘플의 한쪽 면에 상기 구리(Cu) 오염용 용액을 도포하는 제 2 단계(S2)를 가진다. 이는 샘플의 한쪽 면에만 상기 구리 오염용 용액을 도포한 후, 하기의 공정 중의 열처리 과정(S4)을 통하여 한쪽 면에 도포된 구리 오염용 용액이 샘플의 내부를 통과하여 도포되지 않은 다른 쪽 면으로 확산되도록 하기 위함이다.Thereafter, a second step (S2) of coating the copper (Cu) contamination solution on one piece of the silicon single crystal ingot or on one side of the silicon wafer sample. The copper contamination solution was applied only to one side of the sample, and then the copper contamination solution applied to one side through the heat treatment process (S4) in the following process was passed through the inside of the sample to the other side that was not applied. To spread.
그리고, 상기 구리(Cu) 오염용 용액에 도포된 샘플을 약 100℃의 핫 플레이트(hot plate)에 올려 건조시키는 제 3 단계(S3)를 가진다.In addition, the sample coated on the copper (Cu) contamination solution has a third step (S3) to dry on a hot plate (hot plate) of about 100 ℃.
그 후, 상기 건조된 샘플을 열처리로의 내부에 장착시켜, 약 700 내지 1000 ℃의 온도에서 열처리하는 제 4 단계(S4)를 가진다. 이는 샘플의 한쪽 면에만 도포된 구리 오염 용액이 상기 온도에서의 열처리 과정(S4)을 통하여, 샘플의 내부를 통과하여 구리 오염 용액이 도포되지 않은 다른 쪽 면으로 확산(diffusion)될 수 있도록 하는 것이다. 이 때, 샘플의 한쪽 면에만 도포된 구리 오염 용액 중의 구리는 구리 이온(Cu2+)으로 되어 샘플 내부의 실리콘 단결정 또는 실리콘 단결정의 내부에 형성되어 있는 각 종 결함 영역, 즉 COP와 같은 결함이 존재하는 vacancy-rich 영역 또는 Ring-OSF 영역, V/I boundary, Interstitial rich 영역, B-band 등으로 확산된다. 이에 구리 이온(Cu2+)의 확산은 순수 실리콘 단결정과, 상기의 각종 결함 영역에서 그 양상을 달리하면서 확산되는 것이다.Thereafter, the dried sample is mounted inside the heat treatment furnace to have a fourth step S4 of performing heat treatment at a temperature of about 700 to 1000 ° C. This allows the copper contaminant solution applied to only one side of the sample to be diffused through the inside of the sample to the other side where the copper contaminant solution is not applied through the heat treatment process (S4) at the temperature. . At this time, the copper in the copper contamination solution applied only to one side of the sample becomes copper ions (Cu 2+ ), so that defects such as various defect regions, such as COP, formed in the silicon single crystal or inside the silicon single crystal inside the sample. Diffusion to existing vacancy-rich region or ring-OSF region, V / I boundary, interstitial rich region, B-band, etc. Accordingly, diffusion of copper ions (Cu 2+ ) is diffused in the pure silicon single crystal and various defect regions described above with different aspects.
여기에서 샘플의 내부로 구리 이온이 확산되도록 하는 열처리 과정(S4)은 상기 약 700 내지 1000℃의 온도에서 약 20 내지 60분 동안 진행하는 것이 바람직하다. 이는 상기 열처리 과정(S4)을 20분 미만으로 할 경우에는 샘플의 내부로 구리 이온이 충분히 확산되지 않아 결함 영역의 구분이 이루어지지 않게 되고, 약 60분 이상으로 진행하게 되면 구리 이온이 지나치게 많이 확산되어 결함 영역 구분을 육안으로 확인하기 어렵게 된다.Here, the heat treatment process (S4) to diffuse the copper ions into the sample is preferably performed for about 20 to 60 minutes at the temperature of about 700 to 1000 ℃. This means that when the heat treatment process (S4) is less than 20 minutes, the copper ions are not sufficiently diffused into the inside of the sample so that no defect region can be distinguished. If the process proceeds to about 60 minutes or more, the copper ions are excessively diffused. As a result, it is difficult to visually identify the defect area.
이 후, 상기 열처리된 샘플의 상기 구리 오염 용액에 오염된 면과 오염되지 않은 면을 브라이트 에칭(Bright Etching)을 하는 제 5 단계(S5)를 가진다.Thereafter, a fifth step S5 of performing bright etching on the surface contaminated with the copper contaminated solution of the heat-treated sample and the surface not contaminated.
여기에서 브라이트 에칭은 샘플의 표면에 존재하는 잔여 불순물을 제거하기 위하여 행하는 것이며, 즉, 샘플의 표면에는 확산(diffusion)되고 남은 구리(Cu) 오염물을 비롯한 먼지, 기타 오염물 등이 많기 때문에 이를 제거하지 않고 후속 공정인 세코 에칭(S6)을 하게 되면, 구분하고자 하는 결함 영역을 제대로 파악할 수 없기 때문이다. 그리고, 이러한 샘플 표면의 잔여 불순물 및 오염 물질을 충분히 제거하기 위해서는 약 5㎛ 정도 에칭하는 것이 바람직하다.Here, bright etching is performed to remove residual impurities present on the surface of the sample. That is, since the surface of the sample has a large amount of dust and other contaminants including diffusion and residual copper (Cu) contaminants, it is not removed. This is because the subsequent etching, Seco etching (S6), can not properly grasp the defect region to be distinguished. In order to sufficiently remove the remaining impurities and contaminants on the surface of the sample, it is preferable to etch about 5 μm.
마지막으로, 상기 샘플의 오염되지 않은 면을 세코 에칭(Secco Etching)하는 제 6 단계(S6)를 가진다.Finally, there is a sixth step S6 of Secco Etching the uncontaminated side of the sample.
세코 에칭은 선택적 에칭법으로 결함이 있는 영역과 결함이 없는 영역의 식각률을달리하여 에칭하게 된다. 즉, 세코 에칭을 하게 되면, 결함이 있는 곳은 결함이 없는 주변에 비하여 상대적으로 많이 에칭되는 것이다. 따라서, 세코 에칭(S6)된 샘플 표면을 불빛에서 보게 되면 난반사가 일어나 육안으로 결함이 있는 영역과 결함이 없는 영역이 구분되어 관찰되는 것이며, 이를 역시 현미경으로도 관찰하여도 같은 현상이 일어나 결함 영역을 구분할 수 있는 것이다. 그리고, 상기 샘플의 결함 영역과 비 결함 영역의 구분을 명확히 하기 위하여 상기 샘플을 약 5㎛ 정도 세코 에칭하는 것이 바람직하다.Saeco etching is a selective etching method to etch at different etching rates between the defective area and the defect-free area. In other words, when the seko etching is performed, the defects are etched relatively more than the defect-free surroundings. Therefore, when the surface of the sample etched (S6) is seen from the light, diffuse reflection occurs and the defected area and the defect-free area are observed by the naked eye, and the same phenomenon occurs even when observed under a microscope. Can be distinguished. In addition, it is preferable to slightly etch the sample about 5 μm in order to clarify the distinction between the defect area and the non-defect area of the sample.
상기와 같은 과정(S1 내지 S6)을 포함한 본 발명의 실시예에 따라 실리콘 단결정 잉곳의 조각 편 또는 실리콘 웨이퍼로 준비된 샘플의 내부에 형성되어 있는 각종 결함 영역을 그 종류 별로 구분을 할 수 있는 것이다. 그리고, 상기와 같이 구리 이온(Cu2+)의 확산에 따른 결함 영역의 구분은 도 2a에 나타난 사진에서와 같이 각 영역별로 다른 색을 나타내면서 육안으로 직접 확인할 수 있으며, 이는 고가의 장비를 통하여 생존시간의 측정에 따라 실리콘 단결정 잉곳의 내부에 형성된 결함 영역을 구분한 결과인 도 2b와 비슷한 양상을 나타낸다는 것을 알 수 있다.According to an embodiment of the present invention including the above-described processes (S1 to S6), it is possible to distinguish various defect regions formed in pieces of a silicon single crystal ingot or inside a sample prepared from a silicon wafer. And, as described above, the division of the defect region according to the diffusion of copper ions (Cu 2+ ) can be directly confirmed by the naked eye, showing different colors for each region, as shown in the photograph shown in FIG. As shown in FIG. 2B, the defect region formed inside the silicon single crystal ingot is measured according to the measurement of time.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to the above-described embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims It belongs to the scope of the present invention.
본 발명은 고가의 장비를 사용하지 않고서도 실리콘 단결정 잉곳 또는 실리콘 웨이퍼의 내부에 형성되어 있는 결함 영역을 구분하여 육안으로 직접 확인할 수 있는 실리콘 웨이퍼 또는 실리콘 단결정 잉곳의 결함 영역 구분 방법을 제공하였으며, 또한, 결함 영역 구분에 드는 시간과 비용을 크게 줄인 실리콘 웨이퍼 또는 실리콘 단결정 잉곳의 결함 영역 구분 방법을 제공하였다.The present invention provides a method for identifying defect regions of a silicon wafer or a silicon single crystal ingot which can be directly identified by visually identifying a defect region formed inside a silicon single crystal ingot or a silicon wafer without using expensive equipment. In addition, the present invention provides a method for classifying defect regions of a silicon wafer or a silicon single crystal ingot, which greatly reduces the time and cost required to classify the defect regions.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020073776A KR20040045986A (en) | 2002-11-26 | 2002-11-26 | A Classification method of defect area of silicon wafer or single crystalline silicon ingot |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020073776A KR20040045986A (en) | 2002-11-26 | 2002-11-26 | A Classification method of defect area of silicon wafer or single crystalline silicon ingot |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040045986A true KR20040045986A (en) | 2004-06-05 |
Family
ID=37341608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020073776A KR20040045986A (en) | 2002-11-26 | 2002-11-26 | A Classification method of defect area of silicon wafer or single crystalline silicon ingot |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040045986A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763833B1 (en) * | 2006-09-25 | 2007-10-05 | 주식회사 실트론 | Method of identifying crystal defect region in crystalline silicon |
| KR100763834B1 (en) * | 2006-09-25 | 2007-10-05 | 주식회사 실트론 | Method of identifying crystal defect region in crystalline silicon using copper haze and copper solution for identifying crystal defect region |
| KR100838454B1 (en) * | 2006-12-26 | 2008-06-16 | 주식회사 실트론 | Method of pre-treating silicon wafer and method of estimating point defect characteristics in silicon wafer using the same |
| KR100901823B1 (en) * | 2007-08-17 | 2009-06-09 | 주식회사 실트론 | Method of testing defect of silicon wafer |
| US7901132B2 (en) | 2006-09-25 | 2011-03-08 | Siltron Inc. | Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment |
| CN102768134A (en) * | 2012-07-20 | 2012-11-07 | 浙江大学 | Method for displaying and detecting void type defects in Czochralski silicon wafer |
| CN111933551A (en) * | 2020-08-13 | 2020-11-13 | 技感半导体设备(南通)有限公司 | All-in-one is selected separately in image sensor chip test |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11130593A (en) * | 1997-08-26 | 1999-05-18 | Sumitomo Sitix Corp | High-quality silicon single crystal |
| JPH11236293A (en) * | 1998-02-24 | 1999-08-31 | Sumitomo Metal Ind Ltd | High quality silicon single crystal wafer |
| JP2001081000A (en) * | 1999-09-08 | 2001-03-27 | Shin Etsu Handotai Co Ltd | Method of evaluating crystal defect in silicon single crystal |
| US6391662B1 (en) * | 1999-09-23 | 2002-05-21 | Memc Electronic Materials, Inc. | Process for detecting agglomerated intrinsic point defects by metal decoration |
-
2002
- 2002-11-26 KR KR1020020073776A patent/KR20040045986A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11130593A (en) * | 1997-08-26 | 1999-05-18 | Sumitomo Sitix Corp | High-quality silicon single crystal |
| JPH11236293A (en) * | 1998-02-24 | 1999-08-31 | Sumitomo Metal Ind Ltd | High quality silicon single crystal wafer |
| JP2001081000A (en) * | 1999-09-08 | 2001-03-27 | Shin Etsu Handotai Co Ltd | Method of evaluating crystal defect in silicon single crystal |
| US6391662B1 (en) * | 1999-09-23 | 2002-05-21 | Memc Electronic Materials, Inc. | Process for detecting agglomerated intrinsic point defects by metal decoration |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763833B1 (en) * | 2006-09-25 | 2007-10-05 | 주식회사 실트론 | Method of identifying crystal defect region in crystalline silicon |
| KR100763834B1 (en) * | 2006-09-25 | 2007-10-05 | 주식회사 실트론 | Method of identifying crystal defect region in crystalline silicon using copper haze and copper solution for identifying crystal defect region |
| US7901132B2 (en) | 2006-09-25 | 2011-03-08 | Siltron Inc. | Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment |
| KR100838454B1 (en) * | 2006-12-26 | 2008-06-16 | 주식회사 실트론 | Method of pre-treating silicon wafer and method of estimating point defect characteristics in silicon wafer using the same |
| KR100901823B1 (en) * | 2007-08-17 | 2009-06-09 | 주식회사 실트론 | Method of testing defect of silicon wafer |
| CN102768134A (en) * | 2012-07-20 | 2012-11-07 | 浙江大学 | Method for displaying and detecting void type defects in Czochralski silicon wafer |
| CN111933551A (en) * | 2020-08-13 | 2020-11-13 | 技感半导体设备(南通)有限公司 | All-in-one is selected separately in image sensor chip test |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268314B2 (en) | Classification method of crystal defect region of single crystal silicon using metal contamination and heat treatment | |
| KR100763834B1 (en) | Method of identifying crystal defect region in crystalline silicon using copper haze and copper solution for identifying crystal defect region | |
| US7888265B2 (en) | Method for assaying copper in silicon wafers | |
| CN109187580B (en) | Method for detecting defects of silicon polished wafer | |
| KR20180083326A (en) | Method of judging defective area | |
| JP2006208314A (en) | Method for evaluating crystal defect of silicon single-crystal wafer | |
| JPH06295945A (en) | Method and device for evaluating semiconductor manufacturing process | |
| JP2017200878A (en) | Method for manufacturing silicon wafer | |
| US7517706B2 (en) | Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate | |
| JP2001081000A (en) | Method of evaluating crystal defect in silicon single crystal | |
| KR20040045986A (en) | A Classification method of defect area of silicon wafer or single crystalline silicon ingot | |
| US6724474B1 (en) | Wafer surface inspection method | |
| US6384415B1 (en) | Method of evaluating quality of silicon wafer and method of reclaiming the water | |
| KR100818670B1 (en) | Method of identifying crystal defect region in crystalline silicon using metal contamination and heat treatment | |
| CN111624460B (en) | Method for detecting defect distribution area of monocrystalline silicon | |
| US4668330A (en) | Furnace contamination | |
| KR100384680B1 (en) | A Method for detecting micro defects | |
| KR20050012500A (en) | A defect inspecting method for silicon wafer | |
| JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
| US5913103A (en) | Method of detecting metal contaminants in a wet chemical using enhanced semiconductor growth phenomena | |
| KR100763833B1 (en) | Method of identifying crystal defect region in crystalline silicon | |
| JP3917245B2 (en) | Silicon wafer, heat treatment boat and tube evaluation method | |
| KR20050059910A (en) | Method of detecting defects in the silicon wafer | |
| JP2002083853A (en) | Evaluation method of semiconductor wafer and its apparatus | |
| KR20070066328A (en) | Discriminating method of pure-vacancy and pure-interstitial area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |