KR100893240B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100893240B1
KR100893240B1 KR1020077013202A KR20077013202A KR100893240B1 KR 100893240 B1 KR100893240 B1 KR 100893240B1 KR 1020077013202 A KR1020077013202 A KR 1020077013202A KR 20077013202 A KR20077013202 A KR 20077013202A KR 100893240 B1 KR100893240 B1 KR 100893240B1
Authority
KR
South Korea
Prior art keywords
transparent
thin film
electrode
liquid crystal
pixel electrode
Prior art date
Application number
KR1020077013202A
Other languages
English (en)
Other versions
KR20070088689A (ko
Inventor
히로미츠 이시이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20070088689A publication Critical patent/KR20070088689A/ko
Application granted granted Critical
Publication of KR100893240B1 publication Critical patent/KR100893240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터(5)가 제 1 기판의 주사 라인(2)과 데이터 라인(3)이 교차하는 영역 근처에 제공된다. 픽셀 전극(4)은 박막 트랜지스터(5)에 연결된다. 주사 및 데이터 라인을 덮기 위하여, 공통 전위가 인가되는 투명한-전기 도전층(6)이 픽셀 전극과 주사 및 데이터 라인 사이에 제공되며, 양측의 픽셀 전극의 주변부 상에 중첩된다. 절연막(18)은 픽셀 전극과 전기 도전층 사이에 형성된다. 픽셀 전극에 대응하도록, 대향 전극(33)은 제 2 기판(31) 상에 형성된다. 액정(35)은 픽셀 전극과 대향 전극(33) 사이에 제공된다.
액정표시장치, 대향 기판, 픽셀 전극, 대향 전극, 박막 트랜지스터, 게이트 전극, 소스 전극, 데이터 라인, 주사 라인, 투명 전기 도전층

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY APPARATUS}
본 발명은 액정표시장치에 관한 것이다.
액정표시장치로서, 박막 트랜지스터 기판과 대향 기판 사이에 액정이 봉입되고, 박막 트랜지스터 기판의 내부 측에 매트릭스 형태로 제공되는 주사 라인과 데이터 라인으로 둘러싸인 영역의 스위칭 소자로서 박막 트랜지스터를 통해, 주사 라인과 데이터 라인에 연결되도록 각 픽셀 전극이 제공되며, 공통 전극이 대향 기판의 내부면 측에 제공되는 구성을 갖는 액정표시장치가 있다(일본 특허 공개 제 2003-50405호 참조). 픽셀 전극은 불순물을 함유하는 반도체 재료를 포함하며, 박막 트랜지스터의 반도체 박막과 동일층 상의 반도체 박막과 연결되도록 형성된다.
종래의 액정표시장치에서는, 픽셀 전극 전압이 구동 동안 주사 신호와 데이터 신호에 의해 영향을 받는 것을 억제하기 위하여, 즉, 픽셀 전극과 주사 및 데이터 라인 사이에 발생하는 기생 용량을 감소하기 위하여, 특정한 틈이 픽셀 전극과 주사 및 데이터 라인 사이에 제공된다. 이러한 틈에 상응하는 부분의 액정은 픽셀 전극 전압에 의해 제어되지 않기 때문에, 이러한 틈 부분이 가시적으로 형성되면, 디스플레이 품질은 저하된다. 따라서, 대개, 이러한 틈 부분은 대향 기판의 내부면 측에 제공되는 블랙 마스크로 확실하게 덮인다. 이러한 경우, 박막 트랜지스터 기 판과 대향 기판을 서로 부착할 때, 위치 변위 (displacement) 또한 고려되어야 한다. 결과적으로, 픽셀 전극 사이의 공간을 덮는 블랙 마스크의 면적이 인접한 픽셀 전극 사이의 면적보다 약간 크며, 그로 인해 개구율(opening ratio)이 감소되는 문제가 있다.
이에 따라, 본 발명의 목적은 개구율을 증가시킬 수 있는 액정표시장치를 제공하기 위한 것이다.
본 발명의 일 측면에 따른 액정표시장치는: 일측 기판 및 타측 기판(1, 31); 상기 일측 기판의 일면 위에 형성되며, 일방향으로 확장된 복수의 주사 라인(2); 상기 일측 기판의 일면 위에 형성되며, 상기 주사 라인(2)과 교차하는 방향으로 확장된 복수의 데이터 라인(3); 상기 일측 기판의 상기 일면의 상기 주사 라인(2)과 상기 데이터 라인(3)이 교차하는 각 영역의 근처에 각각 제공되며, 투명한 반도체 박막(13), 투명한 상기 반도체 박막(13)의 일면측에 배열되는 투명한 게이트 전극(11), 그리고 투명한 상기 반도체 박막(13)의 소스 및 드레인 영역에 각각 연결되는 투명한 소스 및 드레인 전극(15, 16)을 포함하는 복수의 투명한 박막 트랜지스터(5); 각각의 투명한 상기 박막 트랜지스터(5)에 각각 연결되고, 그리고 인접 픽셀 전극(4) 사이에 공간을 두고 배치되고 그리고 투명한 박막 트랜지스터(5)들 중 하나의 투명한 반도체 박막(13)을 덮는 복수의 픽셀 전극(4); 데이터 라인 및 주사 라인을 덮기 위하여 상기 픽셀 전극(4)과 주사 라인(2) 및 데이터 라인(3) 사이에 제공되며, 인접한 픽셀 전극 사이의 공간을 전체적으로 덮도록 형성되고, 인접한 각각의 상기 픽셀 전극(4)의 주변부에 중첩되며, 그리고 블랙 디스플레이가 실행되는 전위가 전기 도전층(또는 보조 용량 전극)(6)과 대향 전극(33)사이에 인가되는 투명한 전기 도전층(6); 상기 픽셀 전극(4)과 투명한 상기 전기 도전층(6) 사이에 형성되는 절연막(18); 상기 픽셀 전극(4)에 대응하도록, 상기 타측 기판 상에 형성된 적어도 하나의 대향 전극(33); 및 상기 픽셀 전극과 대향 전극 사이에 제공되는 액정(35)을 포함하고, 상기 액정은 상기 픽셀 전극 사이의 공간에 대응되는 제 1 부분(35a) 및 투명한 전기 도전층이 중첩되는 픽셀 전극의 주변부에 대응되는 액정 내에서, 상기 제 1 부분을 에워싸는 제 2 부분으로 구성되고, 투명한 상기 전기 도전층(6)에 전위가 적용될 때 액정의 상기 제 1 부분만이 전체적으로 일정하게 블랙 상태로 설정된다.
본 발명에 따라, 픽셀 전극 사이의 공간에 상응하는 영역의 액정만이 블랙 디스플레이를 확실히 실행하도록, 빛이 투과되는 전기도전층에 공통 전위가 인가되기 때문에, 개구율이 증가될 수 있다.
본 발명의 부가적인 목적과 이점은 이하 상세한 설명으로 더욱 명확해지며, 본 발명의 실시에 의해 이해될 수 있을 것이다. 또한 본 발명의 목적과 이점은 이하 지시되는 방법들과 조합에 의해 구현되며 획득될 수 있을 것이다.
상세설명의 일부가 병합되어 구성된 첨부된 도면은 본 발명의 실시예 및 상술된 본 발명의 일반적 개요 및 이하 설명될 상세한 설명을 도시하며, 본 발명의 요지를 설명하기 위하여 제공된다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치의 박막 트랜지스터 기판 일부를 도시하는 투과 평면도이고;
도 2는 도 1의 라인 Ⅱ-Ⅱ을 따라 절단한 단면도이며;
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치의 박막 트랜지스터 기판 일부를 도시하는 투과 평면도이고;
도 4는 도 3의 라인 Ⅳ-Ⅳ을 따라 절단한 단면도이며;
도 5는 본 발명의 제 3 실시예에 따른 액정표시장치의 박막 트랜지스터 기판 일부를 도시하는 투과 평면도이고;
도 6은 도 5의 라인 Ⅵ-Ⅵ을 따라 절단한 단면도이며;
도 7은 제 1 실시예의 변형예를 도시하는 단면도이다.
(제 1 실시예 )
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치의 박막 트랜지스터 일부를 도시하는 투과 평면도이고, 도 2는 도 1의 라인 Ⅱ-Ⅱ을 따라 절단한 단면도이다. 액정표시장치에는 투명한 글래스 기판 등으로 형성된 박막 트랜지스터 기판(1)과 대향 기판(31)이 제공된다.
도 1을 참조하여, 박막 트랜지스터 기판(1) 측 또는 어셈블리가 먼저 설명된다. 주사 라인(2)과 데이터 라인(3)은 박막 트랜지스터 기판(1)의 상부면측(대향 기판(2)을 마주하는 내부면) 상에 매트릭스 형태로 제공되고, 복수의 픽셀 전극(4)은 두 개의 라인(2,3)에 의해 둘러싸인 영역에 있는 박막 트랜지스터(5)를 통해 주사 라인(2)과 데이터 라인(3)에 각각 연결되도록 제공되며, 격자형 보조용량 전극(전기전도층)(6)은 주사 라인(2)과 데이터 라인(3)에 평행하여 제공된다. 여기서, 픽셀 전극(4)의 4 개 가장자리에 짧은 실선으로 기울어진 빗금 부분이 제공된다.
이 경우, 주사 라인(2)과 데이터 라인(3)으로 둘러싸인 직사각형 영역에서, 직사각형과 유사한 모양의 픽셀 전극(4)은 주사 라인(2)과 데이터 라인(3)에 실제적으로 근접하여 배열된다. 픽셀 전극(4)의 4 개 가장자리 측 각각은, 이하 설명될 절연막(18)이 그 사이에 배치되며, 각 가장자리 부분 또는 제 2 부분 주위에 배열된 격자형 보조 용량 전극(6) 상에 중첩된다. 도 1에서, 박막 트랜지스터(5)는 픽셀 전극(4)의 좌측 하부 코너 부분에 배열되며, 실제적으로 픽셀 전극(4)으로 덮여있다.
격자형 보조용량 전극(6)은 데이터 라인(3)과 겹치는 부분을 포함하며 열 방향으로 연장된 제 1 보조용량 전극(6a)와 주사 라인(2)과 겹치는 부분을 포함하며 행 방향으로 연장된 제 2 보조용량 전극(6b)을 포함한다. 이 경우, 이하 설명되는 바와 같이, 보조용량 전극(6)은 주사 라인(2)과는 다른 층 상에 제공된다. 특히 제1 보조용량 전극(6a)은 두께의 방향, 즉 도 1의 페이지 공간에 수직인 방향에서, 절연막(17, 18)을 통해 데이터 라인(3)과 픽셀 전극(4) 사이에 제공된다.
제 1 보조용량 전극(6a)의 폭은 데이터 라인(3)의 양 측으로부터 약간 돌출되는 방식으로, 데이터 라인(3)의 폭보다 약간 크다. 결과적으로, 데이터 라인(3)의 연장 방향(열 방향)에 수직인 방향(행 방향)에서의 짧은 위치 변위가 있는 경우에도, 데이터 라인(3)이 픽셀 전극(4)을 직접적으로 마주하지 않는 방식으로, 제 1 보조용량 전극(6a)은 데이터 라인(3)을 확실히 덮는다. 또한, 제 1 보조용량 전극(6a)은 실제적으로 데이터 라인(3)이 배열되는 전 영역에 걸쳐서 배열된다. 결과적으로, 데이터 라인(3)에 평행한 방향의 픽셀 전극(4)에 대한 위치 변위가 존재하는 경우에도, 제 1 보조용량 전극(6a)은 픽셀 전극(4)의 좌측 및 우측에 확실히 겹쳐지며, 그로 인하여, 이러한 방향에서 위치 변위로 인한 보조 용량의 변동을 확실히 방지할 수 있다.
제 2 보조용량 전극(6a)의 폭은 주사 라인(2)의 양측으로부터 약간 돌출되는 방식으로, 주사 라인(2)의 폭보다 약간 크다. 결과적으로, 주사 라인(2)에 수직인 방향(열 방향)에서의 짧은 위치 변위가 있는 경우에도, 주사 라인(2)이 픽셀 전극(4)을 직접적으로 마주하지 않는 방식으로, 제 2 보조용량 전극(6b)은 주사 라 인(2)을 확실히 덮는다. 또한, 제 2 보조용량 전극(6b)은 실제적으로 주사 라인(2)이 배열되는 전 영역에 걸쳐서 배열된다. 결과적으로, 주사 라인(2)에 평행한 방향의 픽셀 전극(4)에 대한 위치 변위가 존재하는 경우에도, 제 2 보조용량 전극(6b)은 픽셀 전극(4)의 좌측 및 우측에 확실히 겹쳐지며, 그로 인하여, 이러한 방향에서 위치 변위로 인한 보조 용량의 변동을 확실히 방지할 수 있다.
도 2를 참조하여, 이러한 액정표시장치의 상세한 구성이 이하 설명된다.
게이트 전극(11)과 게이트 전극(11)과 전기적으로 도통하는 주사 라인(2)(도 1 참조)은 박막 트랜지스터 기판(1)의 상부면의 소정 위치에 제공된다. 이 경우, 게이트 전극(11)과 주사 라인(2) 각각은 n-형 또는 p-형 불순물을 함유하는 투명한 금속 산화물로 형성된다. 투명한 금속 산화물로서, 예를 들면, 아연 산화물, 마그네슘 아연 산화물, 카드뮴 아연 산화물 등이 바람직하다. n-형 불순물로서, 예를 들면, 인, 비소, 안티몬 등이 바람직하다. p-형 불순물로서, 예를 들면, 붕소, 알루미늄, 갈륨, 인듐 등이 바람직하다.
게이트 전극(11)과 주사 라인(2)을 형성하는 방법으로서, n-형 또는 p-형 불순물을 함유하는 금속 산화막을 타깃으로 스퍼터링(sputtering)을 가하여 금속막을 형성하고, 포토리쏘그라피 기술을 사용하여 이러한 막을 패턴화하는 방법이 추천된다. n-형 금속 산화막은 디플레션(depletion)형이며, 그 누설 전류가 크기 때문에, 게이트 전극(11)과 주사 라인(2)을 형성하기 위하여, n-형 금속 산화막보다는 p-형 금속 산화막을 사용하는 것이 바람직하지만, 본 발명이 여기에만 국한되는 것은 아니다.
질화규소로 만들어진 게이트 절연막(12)은 게이트 전극(11)과 주사 라인(2), 그리고 박막 트랜지스터 기판(1)의 상부면에 제공된다. 2.5 V 이상의 밴드 갭을 갖는 동일한 투명 진성 금속 산화물로 만들어진 반도체 박막(13)은 게이트 전극(11) 위의 게이트 절연막(12) 상부면에 제공된다. 2.5 V 이상 폭의 밴드 갭을 갖는 반도체 박막(13)은 가시 광선을 흡수하지 않기 때문에, 빛의 누출이 없으며, 차광이 요구되지 않는다.
채널 보호막(14)은 반도체 박막(13) 상부면의 실제적인 중심 부분에 제공된다. 투명한 n-형 금속 산화물로 만들어진 소스 전극(15), 드레인 전극(16), 그리고 드레인 전극(16)과 연결된 데이터 라인(3)은 채널 보호막(14) 상부면의 양측, 반도체 박막(13)의 상부면, 그리고 게이트 절연막(12)의 상부면의 위치에 제공된다. 금속 산화물과 n-형 불순물의 재료는 게이트 전극(11)과 주사 라인(2)의 예와 동일하다. 소스 전극(15), 드레인 전극(16), 그리고 데이터 라인(3)은 게이트 전극(11)과 주사 라인(2)에 사용된 바와 같이, 금속 산화막을 타깃으로 스퍼터링을 가하고, 포토리쏘그라피 기술을 사용하여 이러한 막을 패턴화함으로써 형성된다.
여기서, 하부 게이트 구조를 갖는 박막 트랜지스터(5)는 게이트 전극(11), 게이트 절연막(12), 반도체 박막(13), 채널 보호막(14), 소스 전극(15), 및 드레인 전극(16)으로 구성된다. 이 경우, 게이트 전극(11)이 투명한 p-형 금속 산화물 또는 n-형 금속 산화물로 형성되고, 소스 전극(15)과 드레인 전극(16) 각각은 n-형 금속 산화물로 형성되기 때문에, 박막 트랜지스터(5)는 빛을 투과하도록 구성된다.
질화규소로 만들어진 층간 절연막(17)은 박막 트랜지스터(5), 데이터 라 인(3), 및 게이트 절연막(12)의 상부면에 제공된다. 투명한 n-형 금속 산화물로 만들어지며 상술한 구조를 갖는 보조 용량 전극(6)은 층간 절연막(17) 상부면의 소정 위치에 제공된다. 이러한 금속 산화물과 n-형 불순물의 재료는 예를 들면, 게이트 전극(11)과 주사 라인(2)의 예와 동일하다. 보조 용량 전극(6)은 게이트 전극(11)과 주사 라인(2)에 사용된 바와 같이, 금속 산화막을 타깃으로 스퍼터링을 가하고, 포토리쏘그라피 기술을 사용하여 n-형 금속 산화막을 형성하는 방법에 의하여 획득될 수 있다.
질화 규소로 만들어진 보호코팅막(overcoat film) (절연막)(18)은 보조 용량 전극(6)과 층간 절연막(17)의 상부면에 제공된다. 콘택트홀(19)은 소스 전극(15)의 소정 위치에 상응하는 부분에서, 보호코팅막(18)과 층간 절연막(17)에 형성된다. n-형 또는 p-형 불순물을 함유하는 투명한 금속 산화물 또는 ITO와 같은 투명한 전기도전성 재료로 만들어진 픽셀 전극(4)은 콘택트홀(19)을 통해 소스 전극(15)과 전기적으로 도통하는 소정의 위치에서, 보호코팅막(18)의 상부면에 제공된다. 이 경우, 픽셀 전극(4)은 전체 박막 트랜지스터(5)를 실제적으로 덮기 위하여 제공된다. 편광판(20)은 박막 트랜지스터 기판(1)의 하부면에 제공된다.
적색, 녹색, 및 청색 수지로 형성된 컬러 필터(32)는 대향 기판(31)의 하부면(박막 트랜지스터 기판(1)과 마주하는 측의 내부면)에 제공된다. ITO와 같은 투명한 전기도전성 재료로 만들어진 대향 전극(33)은 컬러 필터(32)의 하부면에 제공된다. 편광판(34)은 대향 기판(31)의 상부면에 제공된다. 또한, 박막 트랜지스터 기판(1)과 대향 기판은 외부 부분에서 봉입 재료(미도시)를 통해 서로 결합되며, 액정(35)은 봉입 재료의 내부측 기판(1) 사이에서 봉입된다.
이러한 액정표시장치가 전계가 없을 때 블랙 디스플레이를 실행하는 정상 블랙 모드에 있을 때의 디스플레이 작동에 대하여 이하 설명된다. 이때 액정(35)은 예를 들면 90°의 뒤틀림각(twist angle)을 갖는 TN 액정이며, 양편광판(20, 34)은 투과축이 서로 평행이 되도록 배열된다.
먼저, 픽셀 전극(4)과 공통 전극(33)의 사이에 전압이 인가되지 않을 때, 액정(35)의 분자 배열은 90°뒤틀린다. 박막 트랜지스터 기판(1)의 하부면에 배열되는 백라이트(미도시)로부터의 빛은 편광판(20), 박막 트랜지스터 기판(1), 및 픽셀 전극(4) 등에 투과된다. 이후, 빛은 90°굴절되어 액정(35)에 투과되고, 공통 전극(33), 컬러 필터(32) 및 공통 기판(31)에 또한 투과되며, 편광판(34)에 의해 차단되됨으로써 블랙 디스플레이가 실행된다.
반면, 픽셀 전극(4)과 공통 전극(33)의 사이에 백색 디스플레이를 실행하는 액정 구동 전압이 인가될 때, 액정(35)의 분자 배열은 픽셀 전극(4)과 공통 전극(33)에 수직이 된다. 백라이트(미도시)로부터의 빛은 편광판(20), 박막 트랜지스터 기판(1), 픽셀 전극(4) 등에 투과된다. 이후, 빛은 본래 그대로 액정(35)에 투과되고, 공통 전극(33), 컬러 필터(32) 및 공통 기판(31), 및 편광판(34)에 또한 투과됨으로써 백색 디스플레이가 실행된다.
대안적으로, 이러한 액정표시장치가 전계가 없을 때 백색 디스플레이를 실행하는 정상 백색 모드에 있을 때의 디스플레이 작동이 이하 설명된다. 이때, 액정(35)은 예를 들면 90°의 뒤틀림각(twist angle)을 갖는 TN 액정이며, 양 편광 판(20, 34)은 투과축이 서로 수직이 되도록 배열된다.
먼저, 픽셀 전극(4)과 공통 전극(33)의 사이에 전압이 인가되지 않을 때, 액정(35)의 분자 배열은 90°뒤틀린다. 백라이트(미도시)로부터의 빛은 편광판(20), 박막 트랜지스터 기판(1), 픽셀 전극(4) 등에 투과된다. 이후, 빛은 90°굴절되어 액정(35)에 투과되고, 공통 전극(33), 컬러 필터(32) 및 공통 기판(31), 및 편광판(34)에 또한 투과됨으로써, 백색 디스플레이가 실행된다.
반면, 픽셀 전극(4)과 공통 전극(33)의 사이에 흑색 디스플레이를 실행시키는 전압이 인가될 때, 액정(35)의 분자 배열은 픽셀 전극(4)과 공통 전극(33)에 수직이 된다. 백라이트(미도시)로부터의 빛은 편광판(20), 박막 트랜지스터 기판(1), 픽셀 전극(4) 등에 투과된다. 이후, 빛은 본래 그대로 액정(35)에 투과되고, 공통 전극(33), 컬러 필터(32) 및 공통 기판(31)에 또한 투과되며, 편광판(34)에 의해 차단됨으로써 흑색 디스플레이가 실행된다.
이러한 액정표시장치에서는, 인접한 픽셀 전극(4) 사이의 공간에 위치한 액정의 제 1 부분(35a)의 부분(34a)은 항상 블랙 디스플레이 상태로 설정된다. 여기서, 도 1에서, 픽셀 전극(4) 사이의 공간은 픽셀 전극(4) 이외의 영역이며, 폭 방향에서 데이터 라인(3)의 양측에 배치된 픽셀 전극(4)의 종방향 측 사이의 틈, 폭 방향에서 주사 라인(2)의 양측에 위치한 픽셀 전극(4)의 횡방향 측 사이의 틈, 및 양 라인(2, 3)의 각 교차점 주변에 배열된 픽셀 전극(4) 사이의 틈이다.
이러한 액정표시장치가 정상 블랙 모드에 있을 때, 공통 전극(33)에 인가되는 전압과 실제적으로 동일한 전위를 갖도록, 보조 용량 전극(6)에 인가되는 전압 은 제어된다(데이터 신호 전압이 공통 전극(33)에 인가될 때. 동일한 위상과 동일한 파형을 갖는 전압이 보조 용량 전극(6)에 인가된다).
이후, 픽셀 전극(4) 사이의 공간과 상응하는 부분에서, 전압은 보조 용량 전극(6)과 공통 전극(33) 사이에 항상 인가되지 않으며, 액정의 제 1 부분(35a)의 분자 배열은 90°뒤틀린다. 백라이트로부터의 빛은 편광판(20), 박막 트랜지스터 기판(1), 주사 라인(2), 데이터 라인(3), 보조 용량 전극(6) 등에 투과된다. 빛은 이후 90°굴절되어 액정의 제 1 부분(35a)에 투과되고, 공통 전극(33), 컬러 필터(32) 및 공통 기판(31)에 또한 투과되며, 편광판(34)에 의해 차단된다. 그로 인해, 픽셀 전극(4) 사이의 공간과 상응하는 부분에서, 액정의 제 1 부분(35a)은 항상 블랙 디스플레이 상태로 설정된다.
상술된 바와 같이, 정상 블랙 모드로 설정된 액정표시장치에서는, 비-디스플레이 모드에서, 픽셀 전극(4) 사이의 공간에 상응하는 부분에서 액정의 제 1 ㅂ부부분(35a)은 상시적인 블랙 디스플레이 상태로 항상 설정된다. 대안적으로, 디스플레이 상태에서는, 액정 구동 전압이 픽셀 전극(4)과 공통 전극(33) 사이에 인가되며, 액정 인가 전압에 따라서, 백라이트로부터의 빛은 픽셀 전극(4)과 공통 전극(33) 사이의 공간으로 투과되며, 공통 전극(33), 컬러 필터(32), 공통 기판(31) 및 편광판(34)에 또한 투과되어, 소정톤의 디스플레이를 실행한다. 그러나, 이 경우, 보조 용량 전극(6)과 픽셀 전극(4) 양쪽이 모두 투명하기 때문에, 빛은 이러한 부재들의 겹치는 부분을 투과하며, 보조 용량 전극(6)과 픽셀 전극(4)의 겹치는 부분은 개구율에 기여하게 된다.
또한, 디스플레이 상태에서는, 동일한 전위가 픽셀 전극(4)과 공통 전극(33) 사이에 제공되어, 픽셀 전극(4) 사이의 공간에 상응하는 부분은 차광 상태가 된다. 따라서, 보조 용량 전극(6)과 픽셀 전극(4)이 투명한 경우에도, 빛의 누출은 발생되지 않는다. 즉, 디스플레이 상태에서는, 픽셀 전극(4) 사이의 공간만이 보조 용량 전극(6) 폭에 상관없이 차광 상태로 설정될 수 있다.
다음으로, 이러한 액정표지장치가 정상 화이트 모드에 있을 때에는, 블랙모드를 실행하는 전압보다 작지 않은 전압이 보조 용량 전극(6)와 공통 전극(33) 사이에 인가되도록 제어된다. 이 경우, 데이터 신호 전압이 공통 전극(33)에 인가될 때, 데이터 신호 전압에 대향되는 위상을 갖는 전압이 보조 용량 전극(6)에 인가되거나 또는 최소 크기가 제공되는 경우에도 블랙 디스플레이를 실행시키는 전압보다 작지 않은 전압이 인가되는 방식으로, 데이터 신호 기준 전위가 설정된다.
픽셀 전극(4) 사이의 공간에 상응하는 부분에서, 블랙 디스플레이를 실행하는 전압보다 작지 않은 전압은 보조 용량 전극(6)과 공통 전극(33) 사이에 항상 인가되며, 액정의 제 1 부분(35a)의 분자 배열 방향은 보조 용량 전극(6)과 공통 전극(33)에 수직이 된다. 이에 따라서, 백라이트로부터 편광판(20), 박막 트랜지스터 기판(1), 주사 라인(2), 데이터 라인(3), 보조 용량 전극(6) 등을 통과한 빛은 비-굴절 상태에서 액정의 제 1 부분(35a)을 투과한다. 이후, 빛은 공통 전극(33), 컬러 필터(32) 및 공통 기판(31)에 투과되며, 편광판(34)에 의해 차단된다. 그로 인해, 픽셀 전극(4) 사이의 공간에 상응하는 부분에서, 액정의 제 1 부분(35a)은 블랙 디스플레이 상태로 항상 설정된다.
상술한 바와 같이, 정상 백색 모드의 액정표시장치에 따른 비-디스플레이 모드에서는, 픽셀 전극(4) 사이의 공간에 상응하는 부분에서 액정의 제 1 부분(35a)은 블랙 디스플레이 상태로 항상 설정된다. 또한, 디스플레이 상태에서는, 액정 구동 전압이 픽셀 전극(4)과 공통 전극(33) 사이에 인가된다. 따라서, 액정 인가 전압에 따라서, 백라이트로부터의 빛은 픽셀 전극(4)과 공통 전극(33) 사이의 공간에 투과된다. 빛은 또한 공통 전극(33), 컬러 필터(32), 공통 기판(31) 및 편광판(34)에 투과되어, 소정 톤의 디스플레이를 실행한다. 그러나, 이런 경우, 보조 용량 전극(6)과 픽셀 전극(4) 모두가 투명하기 때문에, 빛은 이러한 부재들의 겹치는 부분을 투과하며, 보조 용량 전극(6)과 픽셀 전극(4)의 겹치는 부분은 개구율에 기여하게 된다.
또한, 디스플레이 상태에서도, 픽셀 전극(4) 사이의 공간에 상응하는 부분은 차광 상태가 되도록, 블랙 디스플레이가 실행되는 전압보다 낮지 않은 전압이 픽셀 전극(4)과 공통 전극(33) 사이에 인가되기 때문에, 보조 용량 전극(6)과 픽셀 전극(4)이 투명한 경우에도, 빛의 누출은 발생 되지 않는다. 즉, 디스플레이 상태에서는, 픽셀 전극(4) 사이의 공간만이 보조 용량 전극(6) 폭에 상관없이 차광 상태로 설정될 수 있다.
상술한 바와 같이, 이러한 액정표시장치에서는, 픽셀 전극(4) 사이의 공간에 상응하는 부분에서, 액정의 제 1 부분(35a)은 정상 블랙 모드와 정상 화이트 모드 모두에서 블랙 디스플레이 상태로 항상 설정된다. 따라서, 블랙 마스크를 사용하지 않고, 픽셀 전극(4) 사이의 공간으로부터 빛의 누출을 확실히 방지할 수 있다. 이 경우, 빛을 투과하도록 구성된 보조 용량 전극(6)과 픽셀 전극(4)의 겹치는 투명한 부분은 개구율에 기여하며, 개구율을 증가시킨다.
또한, 이러한 액정표시장치에서는, 박막 트랜지스터(5)는 빛을 투과하도록 구성되고, 픽셀 전극(4)이 실제적으로 전체 박막 트랜지스터(5)를 덮기 때문에, 픽셀 전극(4)와 박막 트랜지스터(5)의 겹치는 부분은 개구율에 기여하며, 개구율은 좀 더 증가될 수 있다. 이 경우, 빛이 투명한 진성 금속 산화물로 만들어진 반도체 박막(13)에 입사되지만, 빛은 본래 그대로 투과되므로 문제가 되지 않는다.
부가하여, 이러한 액정표시장치에서는, 주사 라인(2)과 데이터 라인(3)보다 큰 폭을 갖는 제 1 및 제 2 보조 용량 전극(6a, 6b)이 인접한 픽셀 전극(4), 주사 라인(2) 및 데이터 라인(3)의 측면 부분 사이에 제공되기 때문에, 제 1 및 제 2 보조 용량 전극(6a, 6b)은 픽셀 전극(4)과 주사 라인(2) 및 데이터 라인(3) 사이에 결합 용량이 발생하는 것을 방지하며, 수직적 누화(crosstalk)의 발생을 방지하고, 디스플레이 특성을 향상할 수 있다.
(제 2 실시예 )
도 3은 본 발명의 제 2 실시예에 따른 액정표시장치의 박막 트랜지스터 일부를 도시하는 투과 평면도이며, 도 4는 도 3의 라인 Ⅳ-Ⅳ을 따라 절단한 단면도이다. 이 경우, 도 3을 명확하게 하기 위하여, 픽셀 전극(4)의 4 개 가장자리에 짧은 실선으로 기울어진 빗금 부분이 제공된다.
이러한 액정표시장치에서, 도 1 및 2의 액정표시장치와의 현저한 차이는 박막 트랜지스터(5)가 최상위 게이트 구조를 갖는다는 것이다. 따라서, 이러한 액정표시장치에서, 도 1 및 도 2의 액정표시장치와 동일한 부분은 동일한 참조부호로 지시된다.
이러한 액정표시장치에서, ITO와 같은 투명한 전기도전성 재료로 만들어진 소스 전극(15)과 드레인 전극(16), 그리고 드레인 전극(16)과 연결된 데이터 라인(3)은 박막 트랜지스터 기판(1)의 상부면의 소정 위치에 각각 제공된다. 투명한 진성 금속 산화물로 만들어진 반도체 박막(13)은 소스 전극(15)의 상부면의 소정 위치, 드레인 전극(16)의 상부면의 소정 위치, 그리고 이러한 전극들 사이의 박막 트랜지스터 기판(1) 상부면에 제공된다. 질화규소로 만들어진 보호막(21)은 반도체 박막(13)의 전체 상부면에 제공된다.
반도체 박막(13)과 보호막(21)을 형성하는 방법으로서, 진성 금속 산화물로 만들어진 반도체 박막 형성용 막과 질화규소로 만들어진 보호막 형성용 막은 CVD 플라즈마 방법에 의하여, 먼저 박막 트랜지스터 기판(1), 소스 전극(15), 드레인 전극(16), 및 데이터 라인(3)의 상부면에 연속적으로 형성된다. 이후, 레지스트 패턴이 보호막 형성용 막의 상부에 형성되며, 보호막 형성용 막은 마스크로서 사용되는 이러한 레지스트 패턴으로 에칭되어, 보호막(21)을 형성한다.
레지스트 패턴은 레지스트 박리액을 사용하여 박리된다. 이 경우, 보호막(21)의 하부 측 이외의 영역에 있는 반도체 박막 형성용 막의 표면이 레지스트 박리액에 노출되기는 하지만, 이러한 노출 부분은 장치 영역 이외의 영역이므로 문제가 되지 않는다. 즉, 보호막(21) 아래의 반도체 박막 형성용 막은 보호막(21)에 의해 보호된다. 순차적으로, 반도체 박막 형성용 막이 마스크로서 사용되는 보호막(21)으로 에칭될 때, 반도체 박막(13)은 보호막(21) 아래에 형성된다.
질화규소로 만들어진 게이트 절연막(12)이 박막 트랜지스터 기판(1), 보호막(21), 데이터 라인(3) 및 소스 전극(15)의 상부면에 제공된다. 투명한 p-형 금속 산화물 또는 n-형 금속 산화물로 만들어진 게이트 전극(11)은 게이트 절연막(12) 상부면의 소정 위치에 제공된다.
여기서, 게이트 전극(11), 게이트 절연막(12), 반도체 박막(13), 보호막(21), 소스 전극(15) 및 드레인 전극(16)은 최상층 게이트 구조를 갖는 박막 트랜지스터(5)를 구성한다. 이 경우, 게이트 전극(11)이 투명한 p-형 금속 산화물 또는 n-형 금속 산화물로 형성되며, 소스 전극(15)과 드레인 전극(16)이 ITO와 같은 투명한 반도체 재료로 형성되기 때문에, 박막 트랜지스터(5)는 빛을 투과하도록 구성된다.
질화규소로 형성되는 층간 절연막(17)은 게이트 절연막(12), 게이트 전극(11) 및 주사 라인(2)의 상부면에 제공된다. 투명한 n-형 금속 산화물로 만들어진 보조 용량 전극(6)은 층간 절연막(17)의 상부면의 소정 위치에 제공된다. 질화규소로 만들어진 보호코팅막(18)은 층간 절연막(17)과 보조 용량 전극(6)의 상부면에 제공된다.
콘택트홀(19)은 소스 전극(15)의 소정 위치에 상응하는 부분에서, 보호코팅막(18), 층간 절연막(17) 및 게이트 절연막(12)에 제공된다. ITO와 같은 투명한 전기도전성 재료로 만들어진 픽셀 전극(4)은 콘택트홀(19)을 통해 소스 전극(15)과 전기적으로 도통하는 소정의 위치에서 보호코팅막(18)의 상부면에 제공된다. 이 경우, 픽셀 전극(4)은 실제적으로 전체 박막 트랜지스터(5)를 덮기 위하여 제공된다.
또한, 이러한 액정표시장치에서는, 제 1 실시예와 같이, 인접한 픽셀 전극(4) 사이의 공간에 상응하는 부분의 액정의 제 1 부분(35a)은 정상 블랙 모드와 정상 화이트 모드 모두에서 블랙 디스플레이 상태로 항상 설정되고, 블랙 마스크를 사용하지 않고도 픽셀 전극(4) 사이의 공간으로부터 빛의 누출을 확실히 방지할 수 있으며, 빛을 투과하도록 구성된 보조 용량 전극(6)과 픽셀 전극(4)의 겹치는 부분은 개구율에 기여하며, 개구율을 증가시킨다.
이러한 액정표시장치에서는, 제 1 실시예와 같이, 박막 트랜지스터(5)가 빛을 투과하도록 구성되고, 픽셀 전극(4)은 실제적으로 전체 박막 트랜지스터(5)를 덮기 때문에, 픽셀 전극(4)과 박막 트랜지스터(5)의 겹치는 부분은 개구율에 기여하며, 개구율은 좀 더 증가될 수 있다.
(제 3 실시예 )
도 5는 본 발명의 제 3 실시예에 따른 액정표시장치의 박막 트랜지스터 일부를 도시하는 투과 평면도이고, 도 6은 도 5의 라인 Ⅵ-Ⅵ을 따라 절단한 단면도이다. 이 경우, 도 5를 명확하게 하기 위하여, 픽셀 전극(4)의 4 개 가장자리에 짧은 실선으로 기울어진 빗금 부분이 제공된다.
이러한 액정표시장치에, 도 1 및 2의 액정표시장치와의 현저한 차이는 도 5의 픽셀 전극(4)의 하부 좌측 코너부분, 즉 게이트 전극(11)과 상응하는 박막 트랜지스터(5)의 부분은 게이트 전극(11) 보다 약간 큰 빗금 부분을 갖으며, 보조 용량 전극(6)은 게이트 전극에 대하여 박막 트랜지스터(5)의 겹치는 부분을 포함하는 제 3 보조 용량 전극(6c)을 갖도록 구성된다는 것이다. 따라서, 이 경우, 픽셀 전극(4)의 전체 주변 부분은 픽셀 전극(4) 주위에 배열된 실제적인 격자형 보조 용량 전극(6)에 중첩된다.
또한, 이러한 액정표시장치에서, 제 1 실시예와 같이, 보조 용량 전극(6)과 박막 트랜지스터(5)가 빛을 투과함에도 불구하고, 인접한 픽셀 전극(4) 사이의 공간에 상응하는 부분에서, 액정의 제 1 부분(35a)은 블랙 디스플레이 상태로 항상 설정된다. 결과적으로, 블랙 마스크를 사용하지 않고도, 픽셀 전극(4) 사이의 공간으로부터 빛의 누출을 확실히 방지할 수 있으며, 빛을 투과하도록 구성된 보조 용량 전극(6)과 픽셀 전극(4)의 겹치는 투명 부분은 개구율에 기여하며, 개구율을 증가시킨다.
(다른 변형예 )
이후의 각 실시예에서, 전체 보조 용량 전극(6)은 투명한 금속 산화물로 형성된다. 일반적으로 알려진 것처럼, 투명한 금속 산화물은 고 저항값을 가지며, 라인의 시작되는 단부측과 종료되는 단부측 사이에서 전위차가 발생되어, 디스플레이 가 고르지 않게 된다. 따라서, 보조 용량 전극(6)은 예를 들면, 알루미늄 또는 크롬으로 형성된 차광형 금속막과 투명한 금속 산화물이 중첩되도록 구성되는 경우, 라인의 시작되는 단부측과 종료되는 단부측 사이에서 전위차로 인해 디스플레이가 고르지 못하게 된다. 도 7은 도 1에서 도시된 제 1 실시예에 대하여, 그러한 대응책이 취해진 변형을 도시하는 단면도이다. 도 7에서, 도 1과의 차이는 층간 절연막(17)에 형성된 보조 용량 전극(6)은 전체 차광형 금속막(6B)(상부 및 측면)을 덮는 투명한 금속막(6A)으로 구성된다는 것이다. 투명한 금속막(6A)의 폭은 차광형 금속막(6B)의 폭보다 크며, 투명한 금속막(6A)은 차광형 금속막(6B)을 완전히 덮는다. 폭 방향에서 투명한 금속막(6A)의 양 측면 가장자리 부분은 픽셀 전극(4)의 가장자리 부분과 겹친다. 그러나, 차광형 금속막(6B)의 폭은 인접한 픽셀 전극(4) 사 이의 틈(w) 보다 작으며, 폭방향에서 이러한 막의 양 측면 가장자리 부분은 픽셀 전극(4)의 가장자리 부분과 겹치지 않는다. 픽셀 전극(4)과 보조 용량 전극(6)이 보조 용량 전극(6)의 폭방향에서 위치가 전이되는 경우에도, 금속막(6B)의 양단부 부분이 픽셀 전극(4)의 가장자리 부분과 겹쳐지는 않는 면적에, 차광형 금속막(6B)의 폭을 설정하지 않는 것이 바람직하다. 그러나, 개구율이 충분하다면, 저항값을 좀더 감소하기 위하여, 차광형 금속막(6B)의 양단부 부분이 픽셀 전극(4)의 가장자리 부분 중 적어도 한 부분과 어느정도 겹칠 수 있다. 그러나, 본 발명은 이러한 구성에 국한되지 않는다.
또한, 차광형 금속막(6B)과 투명한 금속막(6A)의 중첩 순서는 반대가 되어, 차광형 금속막(6B)이 투명한 금속막(6A)의 상부면에 형성될 수도 있다.
도시되지는 않았지만, 이러한 구성은 도 4와 도 6에 도시된, 제 2 실시예와 제 3 실시예에 적용될 수 있다.
또한, 본 발명은 픽셀 전극과 대향 전극이 서로 다른 기판상에 형성되는 구성에 국한되지 않으며, 양 전극이 동일한 기판상에 적용되는 인 플레인 스위칭(In Plane Switching:IPS)으로 불리는 횡전계(transverse electric field) 모드에 적용될 수 있다.
당업자에 의한 부가적인 이점과 변형이 만들어질 수 있다. 그러므로, 광의적 국면에서 본 발명은 이곳에서 설명되고 도시된 대표적인 실시예와 그 상세한 설명에만 국한되지 않으며, 다양한 개선과 설계 변형이 본 발명의 요지를 벗어남 없이 만들어질 수 있다.

Claims (13)

  1. 액정표시장치로서:
    일측 기판 및 타측 기판(1, 31);
    상기 일측 기판의 일면 위에 형성되며, 일방향으로 확장된 복수의 주사 라인(2);
    상기 일측 기판의 일면 위에 형성되며, 상기 주사 라인(2)과 교차하는 방향으로 확장된 복수의 데이터 라인(3);
    상기 일측 기판의 상기 일면의 상기 주사 라인(2)과 상기 데이터 라인(3)이 교차하는 각 영역의 근처에 각각 제공되며, 투명한 반도체 박막(13), 투명한 상기 반도체 박막(13)의 일면측에 배열되는 투명한 게이트 전극(11), 그리고 투명한 상기 반도체 박막(13)의 소스 및 드레인 영역에 각각 연결되는 투명한 소스 및 드레인 전극(15, 16)을 포함하는 복수의 투명한 박막 트랜지스터(5);
    각각의 투명한 상기 박막 트랜지스터(5)에 각각 연결되고, 그리고 인접 픽셀 전극(4) 사이에 공간을 두고 배치되고 그리고 투명한 박막 트랜지스터(5)들 중 하나의 투명한 반도체 박막(13)을 덮는 복수의 픽셀 전극(4);
    데이터 라인 및 주사 라인을 덮기 위하여 상기 픽셀 전극(4)과 주사 라인(2) 및 데이터 라인(3) 사이에 제공되며, 인접한 픽셀 전극 사이의 공간을 전체적으로 덮도록 형성되고, 인접한 각각의 상기 픽셀 전극(4)의 주변부에 중첩되며, 그리고 블랙 디스플레이가 실행되는 전위가 전기 도전층(6)과 대향 전극(33)사이에 인가되는 투명한 전기 도전층(6);
    상기 픽셀 전극(4)과 투명한 상기 전기 도전층(6) 사이에 형성되는 절연막(18);
    상기 픽셀 전극(4)에 대응하도록, 상기 타측 기판 상에 형성된 적어도 하나의 대향 전극(33); 및
    상기 픽셀 전극과 대향 전극 사이에 제공되는 액정(35)을 포함하고,
    상기 액정은 상기 픽셀 전극 사이의 공간에 대응되는 제 1 부분(35a) 및 투명한 전기 도전층이 중첩되는 픽셀 전극의 주변부에 대응되고, 액정 내에서 상기 제 1 부분을 에워싸는 제 2 부분으로 구성되고, 투명한 상기 전기 도전층(6)에 전위가 적용될 때 액정의 상기 제 1 부분만이 전체적으로 일정하게 블랙 상태로 설정되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 액정(35)은 90°뒤틀림 각을 갖는 TN 액정인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    투명한 상기 전기 도전층(6)은 격자형 모양을 갖으며, 상기 주사 라인(2)과 상기 데이터 라인(3)을 덮기 위하여 제공되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    투명한 상기 박막 트랜지스터(5) 각각은 빛을 투과하도록 구성되며, 상기 픽셀 전극(4) 각각은 투명한 상기 박막 트랜지스터(5)를 덮기 위하여 제공되는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    투명한 상기 박막트랜지스터(5)의 투명한 상기 반도체 박막(13)은 금속 산화물로 형성되며, 투명한 상기 드레인 및 소스 전극(15, 16)과 투명한 상기 게이트 전극(11)은 불순물을 함유하는 금속 산화물로 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    투명한 상기 드레인 및 소스 전극(15, 16)은 투명한 상기 반도체 박막(13) 상에 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 5 항에 있어서,
    투명한 상기 박막트랜지스터(5)의 투명한 상기 반도체 박막(13)은 금속 산화물로 형성되고, 투명한 상기 게이트 전극(11)은 불순물을 함유하는 금속 산화물로 형성되며, 그리고 투명한 상기 드레인 및 소스 전극(15, 16)은 투명한 전기도전성 재료로 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    투명한 상기 드레인 및 소스 전극(15, 16)은 투명한 상기 반도체 박막의 아래에 제공되는 것을 특징으로 하는 액정표시장치.
  10. 제 6 항 또는 8 항에 있어서,
    투명한 상기 박막 트랜지스터의 투명한 상기 게이트 전극(11)은 p-형 불순물을 함유하는 금속 산화물로 형성되는 것을 특징으로 하는 액정표시장치.
  11. 제 6 항 또는 8 항에 있어서,
    상기 주사 라인(2)은 투명한 상기 게이트 전극과 전기적으로 접속하며, 투명한 상기 게이트 전극(11)과 동일한 재료로 형성되고, 그리고, 상기 데이터 라인(3)은 투명한 상기 드레인 및 소스 전극(15, 16) 중 하나와 전기적으로 접속하며, 투명한 상기 드레인 및 소스 전극(15, 16) 중 하나와 동일한 재료로 형성되는 것을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    차광형 전기도전성 막(6B)이 상기 차광형 전기도전성 막(6B)보다 넓은 투명한 상기 전기 도전층의 상부 및 하부면 중 하나에 형성되어 상기 차광형 전기도전성 막을 덮는 것을 특징으로 하는 액정표시장치.
  13. 삭제
KR1020077013202A 2005-06-10 2006-06-06 액정 표시 장치 KR100893240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005170349A JP4687259B2 (ja) 2005-06-10 2005-06-10 液晶表示装置
JPJP-P-2005-00170349 2005-06-10

Publications (2)

Publication Number Publication Date
KR20070088689A KR20070088689A (ko) 2007-08-29
KR100893240B1 true KR100893240B1 (ko) 2009-04-17

Family

ID=36888880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013202A KR100893240B1 (ko) 2005-06-10 2006-06-06 액정 표시 장치

Country Status (8)

Country Link
US (1) US7361934B2 (ko)
EP (1) EP1889120B1 (ko)
JP (1) JP4687259B2 (ko)
KR (1) KR100893240B1 (ko)
CN (1) CN100514167C (ko)
DE (1) DE602006015635D1 (ko)
TW (1) TWI361944B (ko)
WO (1) WO2006132392A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040174483A1 (en) * 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2009180981A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
JP4661913B2 (ja) 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP5609052B2 (ja) * 2009-09-28 2014-10-22 凸版印刷株式会社 画像表示装置及びその製造方法並びにアクティブマトリクス基板
CN102741915B (zh) 2010-02-12 2015-12-16 株式会社半导体能源研究所 显示装置及驱动方法
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
CN103534643B (zh) * 2011-05-30 2016-03-23 京瓷株式会社 液晶显示装置以及其制造方法
KR101799938B1 (ko) 2011-08-04 2017-11-22 엘지디스플레이 주식회사 액정표시장치
WO2013061929A1 (ja) * 2011-10-27 2013-05-02 シャープ株式会社 液晶表示素子および液晶表示装置
CN102385206B (zh) * 2011-11-01 2014-05-21 深圳市华星光电技术有限公司 像素结构以及相应的液晶显示器
JP5815127B2 (ja) * 2012-04-27 2015-11-17 シャープ株式会社 液晶表示素子および液晶表示装置
US9036114B2 (en) * 2012-06-01 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Polymer/liquid crystal composite and liquid crystal display device including the same
CN102799033B (zh) * 2012-07-26 2015-09-23 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN103792745A (zh) * 2012-10-30 2014-05-14 瀚宇彩晶股份有限公司 液晶显示面板
CN103941488A (zh) * 2013-11-01 2014-07-23 上海中航光电子有限公司 一种边缘场型液晶显示装置、阵列基板及其制造方法
CN104035256B (zh) * 2014-06-11 2017-09-26 京东方科技集团股份有限公司 阵列基板、显示装置及驱动方法
CN104360550A (zh) 2014-11-18 2015-02-18 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
CN105988251A (zh) * 2015-03-05 2016-10-05 群创光电股份有限公司 显示面板及显示装置
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器
CN104730785B (zh) * 2015-04-17 2017-10-24 京东方科技集团股份有限公司 液晶显示面板及其制造方法
CN108475144B (zh) * 2016-01-20 2022-04-15 株式会社半导体能源研究所 输入装置、输入/输出装置及数据处理装置
CN106125423A (zh) * 2016-06-21 2016-11-16 上海纪显电子科技有限公司 液晶显示装置、阵列基板及其制作方法
JP7181777B2 (ja) * 2018-12-05 2022-12-01 株式会社ジャパンディスプレイ 表示装置
CN113885261A (zh) * 2021-09-30 2022-01-04 Tcl华星光电技术有限公司 显示面板的像素单元、显示面板的下基板、及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210112A (ja) * 1992-01-30 1993-08-20 Sanyo Electric Co Ltd 液晶表示装置
US5744864A (en) * 1995-08-03 1998-04-28 U.S. Philips Corporation Semiconductor device having a transparent switching element
US20040135940A1 (en) * 2002-10-31 2004-07-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
US20040174483A1 (en) * 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146386A (ja) * 1994-11-17 1996-06-07 Canon Inc 液晶表示装置およびその表示方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4102925B2 (ja) * 2003-05-15 2008-06-18 カシオ計算機株式会社 アクティブマトリックス型液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210112A (ja) * 1992-01-30 1993-08-20 Sanyo Electric Co Ltd 液晶表示装置
US5744864A (en) * 1995-08-03 1998-04-28 U.S. Philips Corporation Semiconductor device having a transparent switching element
US20040135940A1 (en) * 2002-10-31 2004-07-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
US20040174483A1 (en) * 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode

Also Published As

Publication number Publication date
TW200705067A (en) 2007-02-01
JP2006343612A (ja) 2006-12-21
EP1889120A1 (en) 2008-02-20
WO2006132392A1 (en) 2006-12-14
CN101091135A (zh) 2007-12-19
DE602006015635D1 (de) 2010-09-02
JP4687259B2 (ja) 2011-05-25
TWI361944B (en) 2012-04-11
US20060278873A1 (en) 2006-12-14
KR20070088689A (ko) 2007-08-29
CN100514167C (zh) 2009-07-15
US7361934B2 (en) 2008-04-22
EP1889120B1 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
KR100893240B1 (ko) 액정 표시 장치
KR100909547B1 (ko) 박막 트랜지스터 패널
US8102498B2 (en) Liquid crystal display device
JP4858820B2 (ja) アクティブマトリクス基板及び液晶表示装置並びにその製造方法
JP5571759B2 (ja) 液晶表示素子及びその製造方法
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
JP2004139108A (ja) 液晶表示装置
KR20010056590A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20110054727A (ko) 액정표시장치용 어레이 기판과 이를 포함하는 액정표시장치
WO2017077997A1 (ja) 表示基板及び表示装置
JP5736895B2 (ja) 横電界方式の液晶表示装置
CN108565269B (zh) 显示面板
US6885416B2 (en) Flat panel display with a non-matrix light shielding structure
JP2018138961A (ja) 液晶表示パネルおよび液晶表示装置
KR101652867B1 (ko) 횡전계형 액정표시장치
JP2020122924A (ja) 液晶表示装置
KR101350407B1 (ko) 횡전계형 액정표시장치
JP3552086B2 (ja) 液晶表示装置
JP4101626B2 (ja) 液晶表示装置
JP5137241B2 (ja) 液晶表示装置
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20070120234A (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR100679519B1 (ko) 액정 표시 장치
KR200255830Y1 (ko) 비오에이 구조 액정표시장치용 어레이 기판
JP2006323186A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 11