KR100883610B1 - 리소그래피 장치 및 리소그래피 장치용 정전기 클램프를제조하는 방법 - Google Patents
리소그래피 장치 및 리소그래피 장치용 정전기 클램프를제조하는 방법 Download PDFInfo
- Publication number
- KR100883610B1 KR100883610B1 KR1020060132156A KR20060132156A KR100883610B1 KR 100883610 B1 KR100883610 B1 KR 100883610B1 KR 1020060132156 A KR1020060132156 A KR 1020060132156A KR 20060132156 A KR20060132156 A KR 20060132156A KR 100883610 B1 KR100883610 B1 KR 100883610B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- dielectric
- article
- electrostatic clamp
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000005855 radiation Effects 0.000 claims description 40
- 239000003989 dielectric material Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 239000000356 contaminant Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 238000011109 contamination Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 83
- 239000000758 substrate Substances 0.000 description 47
- 238000000059 patterning Methods 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 11
- 239000006094 Zerodur Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- 230000005686 electrostatic field Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000007654 immersion Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000006112 glass ceramic composition Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- -1 ULE ® Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
- G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Abstract
본 발명은 리소그래피 장치에서 아티클 지지체에 대해 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 제조하는 방법에 관한 것이다. 상기 방법은 제 1 물질 층을 제공하는 단계, 상기 제 1 물질 층 내에 후퇴부를 에칭하는 단계, 및 상기 제 1 물질 층의 상기 후퇴부 내에 전극을 배치하는 단계를 포함한다.
Description
이하, 대응하는 참조 부호들이 대응하는 부분들을 나타내는 첨부된 개략적인 도면들을 참조하여, 단지 예시의 방식으로만 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 도시하는 도면;
도 2는 본 발명의 일 실시예에 따른 정전기 클램프의 평면도;
도 3은 본 발명의 일 실시예에 따른 도 2의 X-X를 따라 절단한 정전기 클램프의 단면도;
도 4는 본 발명의 또 다른 실시예에 따른 정전기 클램프의 단면도; 및
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른, 예를 들어 도 2 및 도 3에 도시된 것과 같은 정전기 클램프의 제조 방법을 도시하는 도면이다.
본 발명은 리소그래피 장치, 디바이스를 제조하는 방법 및 장치 제조 방법에 관한 것이다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로(IC)의 제조시에 사용될 수 있다. 그 상황에서, 대안적으로 마스크 또는 레티클이라 칭하는 패터닝 디바이스가 IC의 개별층 상에 형성될 회로 패턴을 생성하기 위해 사용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예를 들어, 한 개 또는 수 개의 다이의 부분을 포함하는) 타겟부 상으로 전사될 수 있다. 패턴의 전사는 통상적으로 기판 상에 제공된 방사선-감응재(레지스트)층 상으로의 이미징(imaging)을 통해 수행된다. 일반적으로, 단일 기판은 연속하여 패터닝되는 인접한 타겟부들의 네트워크를 포함할 것이다. 공지된 리소그래피 장치는, 한번에 타겟부상으로 전체 패턴을 노광함으로써 각각의 타겟부가 조사(irradiate)되는 소위 스테퍼, 및 방사선 빔을 통해 주어진 방향("스캐닝"- 방향)으로 패턴을 스캐닝하는 한편, 이 방향과 평행한 방향(같은 방향으로 평행한 방향) 또는 역-평행 방향(반대 방향으로 평행한 방향)으로 기판을 동기적으로 스캐닝함으로써 각각의 타겟부가 조사되는, 소위 스캐너를 포함한다. 또한, 기판 상에 패턴을 임프린트(imprint)함으로써 패터닝 디바이스로부터 기판으로 패턴을 전사할 수도 있다.
정전기 클램프는 소정 파장, 예컨대 EUV에서 작동하는 리소그래피 장치에 사용될 수 있는데, 이들 파장에서 리소그래피 장치의 소정 영역들은 진공 상태 하에서 작동하기 때문이다. 정전기 클램프는 마스크 또는 기판과 같은 아티클(article)을, 각각 마스크 테이블 또는 웨이퍼 테이블과 같은 아티클 지지체에 정전기적으로 클램핑하도록 제공될 수 있다. 종래의 정전기 클램프는 상부(제 1) 및 하부(제 2) 유전 또는 절연 층 사이에 전극이 배치된 스택(stack)을 포함한다. 예를 들어, 하부 층이 폴리싱된 후, 상부 폴리싱 표면 상에 전극이 배치된다. 그 후, 전극의 최상부 상에 상부 층이 배치된다. 상부 및 하부 층들은, 예를 들어 애노드 본딩(anodic bonding)으로 함께 결합된다. 전극은 복수의 부분들을 포함할 수 있다. 전극의 상부면 상의 입자들은 결합 단계 이후에 상부 층 내에 허용할 수 없는 응력을 유발한다. 또한, 전극들이 하부 층의 전체 표면을 반드시 덮어야 하는 것은 아니다. 몇몇 장소에는 전극이 존재하지 않을 수도 있다. 이는 공기, 먼지, 유체 또는 그 조합과 같은 1 이상의 오염물로 채워질 수 있는 작지만 비교적 긴 갭(gap)을 유도할 수 있다. 이 중 어느 경우에서도, 이는 상이한 전극 부분 간의 브레이크스루(breakthrough), 예를 들어 단락 또는 아티클에 대한 손상을 초래할 수 있는 상부 층 내에 허용할 수 없는 응력을 유발할 수 있다. 또한, 층들 간의 스택 내에 오염물이 포획될 수 있다. 특히, 클램프가 상이한 압력 환경을 거치게 되면, 상부 층은 층의 손상을 유발할 수 있는 교번력(alternating force)을 겪을 수 있다.
예를 들어, 응력이 감소된 정전기 클램프를 제공하는 것이 유익할 것이다. 예를 들어, 아티클, 클램프, 브레이크스루 또는 그 조합의 변화들이 감소된 정전기 클램프를 제공하는 것이 유익할 것이다.
본 발명의 일 실시형태에 따르면, 리소그래피 장치에서 아티클 지지체에 대해 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 제조하는 방법이 제공되며, 상기 방법은: 제 1 물질 층을 제공하는 단계; 상기 제 1 물질 층 내에 후퇴부를 에칭하는 단계; 및 상기 제 1 물질 층의 상기 후퇴부 내에 전극을 배치하는 단계를 포함한다.
본 발명의 일 실시형태에서, 방사선 빔의 빔 경로에서 아티클을 지지하도록 구성된 아티클 지지체; 상기 아티클 지지체에 대해 상기 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 포함하며, 상기 정전기 클램프에서는 상기 제 1 물질 층 및 전극이 제공된다. 상기 전극은 상기 제 1 물질 층 내에 에칭된 상기 후퇴부 내에 형성된다.
본 발명의 일 실시형태에 따르면, 방사선 빔의 빔 경로에서 아티클을 지지하도록 구성된 아티클 지지체; 상기 아티클 지지체에 대해 상기 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 포함하며, 상기 정전기 클램프는 상술된 방법으로 제공된다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 개략적으로 도시한다. 상기 장치는: 방사선 빔(B)(예를 들어, UV 방사선 또는 EUV 방사선)을 컨디셔닝(condition)하도록 구성된 조명 시스템(일루미네이터)(IL); 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결된 지지 구조체(예를 들어, 마스크 테이블)(MT); 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결된 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및 기판(W)의 타겟부(C)(1이상의 다이를 포함) 상에 패터닝 디바이스(MA)에 의하여 방사선 빔(B)에 부여된 패턴을 투영하도록 구성된 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템)(PS)을 포함하여 이루어진다.
조명 시스템은, 방사선의 지향, 성형 또는 제어를 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 여하한의 타입의 광학 구성요소들, 또는 그 조합과 같은 다양한 타입의 광학 구성요소를 포함할 수 있다.
지지 구조체는 패터닝 디바이스의 무게를 지지, 즉 견딘다. 지지 구조체는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 여타의 조건들에 의존하는 방식으로 패터닝 디바이스를 유지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 여타의 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동될 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스크"라는 어떠한 용어의 사용도 "패터닝 디바이스"와 같은 좀 더 일반적인 용어와 동의어로도 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는, 기판의 타겟부에 패턴을 생성하기 위해서, 방사선 빔의 단면에 패턴을 부여하는데 사용될 수 있는 여하한의 디바이스를 의미하는 것으로 폭넓게 해석되어야 한다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴과 정확히 일치하지 않을 수도 있다는 것을 유의한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 타겟부에 생성될 디바이스 내의 특정 기능층에 해당할 것이다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이 및 프로그램가능한 LCD 패널을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형 마스크와 다양한 하이브리드(hybrid) 마스크 형식도 포함한다. 프로그램가능한 거울 어레이의 일례는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향으로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 여타의 인자들에 대하여 적절하다면, 굴절, 반사, 카타디옵트릭, 자기, 전자기 및 정전기 광학 시스템들 또는 그 조합을 포함하는 여하한의 타입의 투영 시스템을 내포하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"과 같은 좀 더 일반적인 용어인 동의어로도 간주될 수 있다.
지지 구조체 및 기판 테이블은 이후 아티클 지지체라고도 칭해질 수 있다. 아티클은 레티클과 같은 패터닝 디바이스 및 웨이퍼와 같은 기판을 포함하나 이로 제한되지 않는다.
본 명세서에 도시된 바와 같이, 상기 장치는 (예를 들어, 반사 마스크를 채택하는) 반사형으로 구성된다. 대안적으로, 상기 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성될 수도 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 기판 테이블(및/또는 2 이상의 마스크 테이블)을 갖는 형태로 구성될 수도 있다. 이러한 "다수 스테이지" 기계에서는 추가 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다.
또한, 리소그래피 장치는, 투영 시스템과 기판 사이의 공간을 채우기 위해 비교적 높은 굴절률을 갖는 액체(예를 들어, 물)에 의해 기판의 전체 또는 부분이 덮일 수 있는 형태로 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 마스크와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수를 증가시키는 기술로 해당 기술 분야에 잘 알려져 있다. 본 명세서에서 사용되는 "침지"라는 용어는, 기판과 같은 구조체가 액체에 담가져야 한다는 것을 의미하는 것이 아니라, 그보다는 노광 시 액체가 투영 시스템과 기판 사이에 위치된다는 것을 의미한다.
도 1을 참조하면, 일루미네이터(IL)는 방사선 소스(S0)로부터 방사선 빔을 수용한다. 예를 들어, 상기 소스가 엑시머 레이저인 경우, 상기 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 상기 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 상기 방사선 빔은, 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더를 포함하는 빔 전달 시스템의 도움으로, 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 상기 소스가 수은 램프인 경우, 상기 소스는 리소그래피 장치의 통합부일 수 있다. 상기 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템과 함께 방사선 시스템이라고도 칭해질 수 있다.
일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 인티그레이터 및 콘덴서와 같이 다양한 다른 구성요소들을 포함할 수 있다. 일루미네이터는 그 단면에 원하는 균일성과 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는데 사용될 수 있다.
상기 방사선 빔(B)은, 지지 구조체(예를 들어, 마스크 테이블(MT)) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크(MA))상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(MA)를 가로질렀으면, 상기 방사선 빔(B)은 투영 시스템(PS)을 통과하여 기판(W)의 타겟부(C) 상에 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(IF2)(예컨대, 간섭계 디바이스, 리니어 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은, 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치센서(IF1)는, 예를 들어 마스크 라이브 러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 마스크(MA)를 정확히 위치시키는데 사용될 수 있다. 일반적으로, 마스크 테이블(MT)의 이동은, 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움을 받아 실현될 수 있으며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 대조적으로) 스테퍼의 경우, 마스크 테이블(MT)은 단지 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬 마크(M1, M2) 및 기판 정렬 마크(P1, P2)를 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마크들이 지정된 타겟부들을 차지하고 있지만, 그들은 타겟부들 사이의 공간들 내에 위치될 수도 있다(이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)로 알려져 있다). 이와 유사하게, 마스크(MA) 상에 1 이상의 다이가 제공되는 상황들에서, 마스크 정렬 마크들은 다이들 사이에 위치될 수 있다.
서술된 장치는 다음과 같은 모드들 중 1 이상에서 사용될 수 있다:
1. 스텝 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은 기본적으로 정지상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한번에 타겟부(C) 상에 투영된다(즉, 단일 정적 노광(single static exposure)). 그런 후, 기판 테이블(WT)은 다른 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광시에 이미징되는 타겟 부(C)의 크기를 제한한다.
2. 스캔 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안에 동기적으로 스캐닝된다(즉, 단일 동적 노광(single dynamic exposure)). 마스크 테이블(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 이미지 반전 특성 및 확대(축소)에 의하여 결정된다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광시 타겟부의 (스캐닝되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 마스크 테이블(MT)은 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안, 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)이 각각 이동한 후, 또는 스캔중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 상기 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 모드들의 조합 및/또는 변형, 또는 완전히 다른 상이한 사용 모드들이 채용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 정전기 클램프의 평면도를 도시한다. 도 2에 도시된 바와 같이, 정전기 클램프(1)는 아티클 지지체(3)의 일부분을 형성할 수 있다. 상기 아티클 지지체(3) 상에 아티클(W, MA)이 배치된다. 안정한 방식으로 지지체 상에 지지된 아티클(W, MA)을 유지하기 위해, 클램프(1)는 클램핑 힘을 제공하며, 부연하면 아티클(W, MA)은 예를 들어 정전기 클램핑에 의해 아티클 지지체(3) 상에 부착된다. 이로 인해, 본 발명의 실시예들은 광학 요소, 예컨대 반사 또는 투과 마스크와 같이 투영 빔 내에 배치될 여하한의 아티클, 특히 평탄한 아티클(flat article)에 적용될 수 있거나, 조사될 기판, 예컨대 웨이퍼에 적용될 수 있다는 것을 이해할 것이다. 이후, 마스크(MA)는 일반적으로 제 1 아티클이라고 칭해지고, 물 또는 기판(W)은 일반적으로 제 2 아티클이라고 칭해진다. 정전기 클램프는 전극(5)을 포함한다. 상기 전극은 제 1 부분(7) 및 제 2 부분(9)을 포함할 수 있다. 상기 제 1 부분(7)은 제 1 전극 부분이다. 상기 제 2 부분(9)은 제 2 전극 부분(9a)이거나 차폐 전극 부분(9b)일 수 있다.
제 1 또는 제 2 전극 부분(7, 9a)에 전압을 공급하도록 구성된 전압 공급부(11)가 제공될 수 있다. 차폐 전극 부분(9b)은 어스 연결부(earth connection: 13)의 제공으로 인해 접지될 수 있다. 도 3에 도시된 바와 같이, 정전기 클램프는 스택을 포함할 수 있다. 상기 스택은 전극의 제 1 표면(6)이 제 1 층(19)과 접촉하고 전극의 제 2 표면(8)이 제 2 층(21)과 접촉하도록 배치된 전극(7, 9)을 포함한다. 적어도 제 1 부분(7) 상에 제공된 전하를 유지하기 위해 유전 또는 반-유전(semi-dielectric) 층(19, 21)이 제공된다. 스택 구성은 도 3 내지 도 5를 참조하여 더 상세히 설명하기로 한다. 도 2에서, 전극(7, 9)은 상기 전극이 정전기 클램프(1)의 스택 구조체 내에 배치된다는 것을 나타내기 위해 점선으로 도시된다. 부연하면, 상기 전극은 클램프(1)의 외측 표면 상에 배치되지 않는다. 또한, 전압 공급부(11) 및 어스(13)에 대한 전기 연결들은 정전기 클램프(1)의 스택 구조체 내에도 제공될 수 있다.
정전기 클램프(1)는 정전하(electrostatic charge)가 생성되고 적어도 제 1 전극 부분(7) 상에서 유지된다는 용인된 원리에 따라 작동한다. 다음의 방정식에 따라 힘이 발생된다:
F = 1/2*A*eps0*V＾2/(d/epsr+g)＾2 (방정식 1)
여기서, F는 뉴턴 단위의 힘이고, A는 전하가 인가된 전극의 제곱 미터 단위의 면적이며, V는 볼트 단위의 전압이며, g는 유전 층 또는 반-유전 층과 아티클 간의 갭이고(또한, 하기에 보다 상세히 설명되는 돌출부(23)의 높이이며), epsr은 유전 또는 반-유전 물질의 유전 상수이며, eps0는 진공 유전 상수이고, d는 전극과 돌출부(23)의 기저(base) 간의 거리이다(도 4 참조). 따라서, 웨이퍼와 전극 간의 거리(h)는, 예를 들어 도 3 및 도 4에 도시된 바와 같이 g+d이다. 도 2에는, 양 전하가 제 1 부분(7) 상에 생성되고 음 전하가 제 2 전극 부분(9a) 상에 생성된 바이폴라 클램프(bipolar clamp)가 제공된다. 이러한 방식으로, 상기 전극은 아티클을 클램핑하는 사전설정된 정전기력을 생성하기 위해 제어된 저항에 부착될 수 있다. 아티클과 클램프 사이에 존재하는 유체, 예컨대 가스의 파센 곡선(Paschen curve)에 따라 발생하는 방전의 변화를 감소시키기 위해, 차폐 전극 부분(9b)이 제공된다.
특히, 제 1 부분(7)과 제 2 전극 부분(9a) 사이에서 연장되는 공간(volume: 15) 내에 위치된 오염물들은 상기에 언급된 여러가지 문제들을 야기할 수 있다는 것이 밝혀졌다. 또한, 바이폴라 전극을 형성하는 제 1 및 제 2 전극 부분(7, 9a)과 차폐 전극을 형성하는 차폐 전극 부분(9b) 사이에서 연장되는 공간(17) 내에 위치된 오염물들도 상기에 언급된 여러가지 문제들을 야기할 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2의 X-X를 따라 절단한 정전기 클램프의 단면도를 도시한다. 도 3에서, 아티클 지지체(3)는 패터닝된 방사선 빔의 빔 경로에 배치될 제 2 아티클을 지지하도록 구성된다. 정전기 클램프(1)는 상기 빔의 투영 시에 빔 경로를 따라 아티클 지지체(3)에 대해 제 2 아티클(W)을 정전기적으로 클램핑하도록 구성된다. 정전기 클램프(1)는 제 1 및 제 2 층(19, 21) 및 전극(7, 9a, 9b)을 포함하는 스택을 포함한다. 상기 제 1 층은 유전 또는 반-유전 물질을 포함할 수 있다. 상기 제 2 층은 유전, 반-유전 또는 절연 물질 또는 그 조합을 포함할 수 있다. 상기 제 2 층이 전기장을 유지하는 것이 필수적인 것은 아니다. 상기 전극은 제 1 및 제 2 부분(7, 9a, 9b)을 포함할 수 있으며, 상기 전극(7, 9a, 9b)은 상기 전극(7, 9a, 9b)의 제 1 표면(6)이 제 1 층(19)과 접촉하고 상기 전극(7, 9a, 9b)의 제 2 표면(8)이 제 2 층(21)과 접촉하도록 배치된다. 상기 제 1 층은 아티클을 수용하도록 구성될 수 있다. 상기 제 1 및 제 2 유전 또는 반-유전 층(19, 21)은, 사용 시 정전기 클램프가 제 1 층(19)에 대해 아티클을 정전기적으로 클램프하도록 정전기장을 유지하는 유전 또는 반-유전 물질을 포함할 수 있다. 제 1 및 제 2 층 사이에는 제 1 또는 제 2 유전 또는 반-유전 층의 물질이 배치될 수 있다. 이러한 방식으로, 접착(gluing)을 필요로 하지 않는 정전기 클램프가 제공된다. 일 실시예에서, 상기 물질은 제 1 및 제 2 층(19, 21) 사이의 1 이상의 공간(15, 17)을 채운다. 상기 물질은 전극(7, 9a, 9b)을 둘러쌀 수 있다. 일 실시예에서, 상기 물질은 전극(7, 9a, 9b)의 제 1 및 제 2 부분 사이에 제공된다. 일 실시예에서, 제 1 및 제 2 층은 동일한 물질로 이루어질 수 있다. 이러한 방식으로, 제 1 및 제 2 층의 열 팽창 계수 차가 제외되며, 이는 열적 응력의 효과들이 감소되는 구조체를 유도하게 된다.
도 3에 도시된 실시예에서, 전극(7, 9a, 9b)은 제 1 층 내에 형성된다. 또 다른 실시예에서, 전극(7, 9a, 9b)은 유전 또는 반-유전 층(19, 21)의 하나 상에 배치된다. 전극(7, 9a, 9b)은 평면으로 연장될 수 있으며, 제 1 및 제 2 부분(7, 9a, 9b)은 상기 평면으로 연장된다. 도 3에 도시된 실시예에서, 전극(7, 9a, 9b)은 제 1 또는 제 2 유전 또는 반-유전 층(19, 21) 내에 형성될 수 있다. 특히, 이는 제 1 유전 또는 반-유전 층(19) 내에 형성될 수 있다. 도 3에 도시된 실시예에서, 전극(7, 9a, 9b)는 제 1 또는 제 2 유전 또는 반-유전 층 내에 에칭된 후퇴부(35) 내에 형성된다. 도 3에는 전극과 웨이퍼 간의 높이(h)가 표시되어 있다.
일 실시예에서, 아티클 지지체는 방사선 빔의 빔 경로 내에 패터닝된 방사선 빔을 형성하기 위해 방사선 빔의 단면에 패턴을 부여할 수 있는 제 1 아티클(MA)을 지지하도록 구성된다. 예를 들어, EUV 범위에서 작동하는 반사 리소그래피 장치에서는 빔이 마스크를 통해 투과되지 않기 때문에, 기판에 대해 설명된 것과 유사한 방식으로 정전기 클램프 및 마스크용 아티클 지지체가 구성될 수 있다. 하지만, 방 사선 빔이 마스크를 통해 투과되는 투과 리소그래피 장치에서는 투영 빔이 통과하하도록 아티클 지지체(3) 및 정전기 클램프가 구성될 수 있다. 이는 정전기 클램프의 에지 쪽으로 전극들을 배치시킴으로써 달성될 수 있다.
제 1 및 제 2 층은 ULE(ultra low expansion) 물질, 예컨대 ULE®, 유리 물질, 세라믹 물질, 유리 세라믹 물질, 예컨대 ZERODUR®, 또는 그 조합과 같은 물질을 포함할 수 있다. 본 명세서에서 인용 참조되고 있는 US 제 6,864,957호는 적절한 물질을 더 상세히 개시한다. ULE®는 Corning에서 만든 ULE 유리이다. ULE®는 유전 물질로, 부연하면 불량한 전기 전도체이나, 정전기장의 효율적인 유지자(supporter)이다. 상기 물질이 정전기장을 거치게 되는 경우, 상기 물질 내에는 전하의 흐름이 거의 없다. ULE®의 유전 상수는 약 1 ㎑에서 약 4이다. ZERODUR®는 매우 낮은 열 팽창 계수를 갖는 Schott에서 만든 유리 세라믹 물질이다. ZERODUR®는 반-유전 물질로, 부연하면 불량한 전기 도전체이며 정전기장의 효율적인 유지자이다. 하지만, 상기 물질이 정전기장을 거치게 되는 경우, 상기 물질 내에는 약간의 전하의 흐름이 존재한다. ZERODUR®는 약 1 ㎑에서 약 8의 유전 상수를 갖는다. 유전 상수는 주파수에 따라 변동한다는 것을 유의한다. 하지만, 본 발명의 실시예들에 따르면, 제공되는 전압은 DC일 수 있다. 하지만, 본 발명의 실시예들에서 사용되는 경우, 상기 물질 내의 전하의 흐름은 정전기 클램프의 클램핑 기능을 저하 시키지 않는다. 이러한 방식으로, 상기 물질 내에 약간의 전하가 흐름에도 불구하고 ZERODUR®와 같은 반-유전 물질이 사용될 수 있다. 상기 유전 또는 반-유전 물질은 약 1 ㎑에서 약 1 내지 약 8 사이의 유전 상수를 가질 수 있다.
도 3에 도시된 실시예에서, 상부 층이라고도 칭해지는 제 1 층(19)은 ULE 물질, 예컨대 Corning에서 만든 ULE 유리로 구성된다. 제 2 층(21)은 동일한 물질 또는 또 다른 물질로 구성될 수 있다. ULE 유리(예컨대, ULE®)는 열을 거치는 경우에 실질적으로 팽창되지 않는다. 소정 온도 이상으로 가열되면 유동할 수 있다. 이러한 방식으로, 가열에 의해 ULE®는 사전설정된 형상 또는 형태로 주조(cast)될 수 있다. 또한, ULE®는 복잡한 구조체를 형성하기 위해 별도의 요소들이 함께 용융될 수 있도록 가열될 수 있다. 제 1, 제 2, 또는 두 층(19, 21) 모두에 사용될 수 있는 또 다른 물질은 ZERODUR®이다. ZERODUR®는 반-유전 물질임에도 불구하고 물질 내에 흐르는 전류가 정전기 클램프의 기능에 실질적으로 영향을 줄 정도로 충분하지 않기 때문에 정전기 클램프에서 사용하기 적합하다. 도 3에 도시된 실시예에서, 제 1 및 제 2 층은 유전체이며, ULE®로 형성된다. 전극(7, 9a, 9b)은 알루미늄 또는 실리콘과 같은 종래의 물질로 만들어진다. 실제로, 금속 상에 형성된 산화물 층이 너무 두꺼워서 전압 또는 어스 연결이 전극에 인가될 수 없다면, 전극(7, 9a, 9b)은 산화될 수 있는 여하한의 금속의 물질을 포함할 수 있다.
도 3 및 도 4에 도시된 바와 같이, 1 이상의 공간(15, 17), 특히 도 4의 공간(17)은 제 1 또는 제 2 유전 물질의 물질이 채워진다. 상기 1 이상의 공간은 제 1 및 제 2 부분 사이의 1 이상의 공간이다. 특히, 1 이상의 공간은 고체 상태의 물질을 포함한다. 이러한 방식으로, 제 1 및 제 2 부분(7, 9a, 9b) 사이의 공간으로 오염물이 들어가는 것이 방지되므로, 클램프의 신뢰성이 개선된다. 이러한 방식으로, 정전기 클램 스택 내의 오염물, 특히 가스의 포획된 공간을 갖게 될 가능성이 감소된다. 이러한 방식으로, 펌핑 또는 통기(venting) 시에 클램프 내의 내부력이 감소된다. 앞서 기재한 바와 같이, 1 이상의 공간을 채우는 물질은 ULE 물질, 유리 물질, 세라믹 물질, ZERODUR®, 또는 그 조합을 포함한다. 제 1 및 제 2 부분 사이의 1 이상의 공간 내의 물질은 1 이상의 공간에 들어오는 공기, 여타의 오염물, 또는 그 조합의 오염을 감소시키도록 구성된다. 이러한 방식으로, 정전기 클램프 내의 오염이 방지될 수 있다. 그 결과, 클램프가 더 견실(robust)할 수 있다. 또한, 클램프의 신뢰성이 개선된다. 도 4에 도시된 실시예는 웨이퍼, 특히 EUV 파장 범위에서 작동하는 장치에서 사용되는 웨이퍼를 클램핑하는 정전기 클램프에 대해 적용된 것임을 유의해야 한다.
도 5를 참조하여, 도 3에 도시된 스택의 제조 방법을 더 상세히 설명한다.
도 4는 본 발명의 또 다른 실시예에 따른 정전기 클램프의 단면도를 도시한다. 도 4에 도시된 실시예에서, 정전기 클램프는 전극(7, 9b)이 배치된 제 2 유전 또는 반-유전 층(21)을 포함한다. 도 4에 도시된 실시예에서, 제 1 및 제 2 부분(7, 9b)은 제 2 층(21) 상에 배치된다. 도 4를 참조하면, 공간(17)에 갭이 존재한다. 제 1 유전 또는 반-유전 층(19)은, 제 1 및 제 2 유전 또는 반-유전 층(19, 21) 사이에 전극(7, 9b)이 배치된 스택을 형성하기 위해 제 2 유전 또는 반-유전 층(21) 상에 배치된 전극(7, 9) 상에 배치된다.
이후, 제 1 및 제 2 부분 사이의 1 이상의 공간이 실질적으로 제 1 층의 물질로 채워지도록, 제 1 층(19: 상부 층)은 제 2 층(21: 하부 층)의 최상부 상에 바로 용융된다. 이는 유전 또는 반-유전 물질이 제 1 및 제 2 부분(7, 9b) 사이의 1 이상의 공간(17)으로 유동할 때까지 스택을 가열함으로써 달성된다. 제 2 층 또는 스택이 가열되는 온도는 제 1 층, 제 2 층 및 전극에 사용된 물질에 의존한다. 제 1 층은 ULE 물질(예컨대 ULE®), 유리 물질, 세라믹 물질, 유리 세라믹 물질(예컨대, ZERODUR®), 또는 그 조합을 포함할 수 있다. 또한, 용융하는 단계는 스택에 열을 인가하는 단계, 스택에 압력을 인가하는 단계 또는 그 조합을 포함할 수 있다. 또한, 스택 또는 스택의 개별 구성요소들에 인가된 압력, 온도 또는 그 조합은 구성요소들에 사용된 물질에 따라 변동될 수 있다. 도 4에서 도시된 1 이상의 공간(17)은 제 1 전극 부분(7)과 제 2 전극 부분(9b) 사이의 공간인 것을 유의한다. 도시된 실시예는 제 1 및 제 2 부분(7, 9a) 사이의 공간(15)에도 동일하게 적용될 수 있다. 또한, 도 5를 참조하여 설명된 제조 방법도 도 4에 도시된 정전기 클램프에 동일하게 적용될 수 있다. 이와 유사하게, 도 4에 도시된 정전기 클램프를 참조하여 설명된 제조 방법도 도 3에 도시된 정전기 클램프에 동일하게 적용될 수 있 다.
도 4에 도시된 바와 같이, 아티클 지지체(3)에는 본 명세서에서 인용 참조되고 있는 1999년 10월 6일에 공개된 유럽 특허 제 EP 0947884호를 참조하여 설명된 바와 같은 복수의 돌출부(23)(당업계에서는 버얼(burl)이라고도 함)가 제공된다. 돌출부(23)는, 리소그래피 공정 시에 아티클(MA, W)이 최적의 방식으로 레벨 유지될 수 있도록 지지체의 평탄한 평면을 제공한다. 아티클(MA)을 아티클 지지체(3)에 대해 안정하게 유지하기 위해서, 클램프(1)는 클램핑 힘을 제공한다, 부연하면 아티클(MA)은 정전기 클램핑에 의해 아티클 지지체(3) 상으로 가압된다.
리소그래피 공정 시, 아티클(W)과 아티클 지지체(3)의 열 접촉을 향상시키기 위해, y 방향으로 약 1 mm의 폭을 갖는 백 필 가스 전달 홈(back fill gas delivery groove: 25)가 아티클(MA, W)과 아티클 지지체(MT) 사이의 캐비티(27)에 백 필 가스(back fill gas)를 공급할 수 있다. 이러한 방식으로, 열적 변형 또는 심지어 손상을 초래할 수 있는 과열된 아티클(MA, W)의 변화들이 감소되므로, 조명 성능이 개선된다. 종래에는, 리소그래피 공정 후 백필 가스 펌프(도시되지 않음)에 의해 펌핑된다. 백 필 가스 펌프는 가스를 캐비티(27) 안으로 공급하는 별도의 유닛 및 캐비티(27)로부터 가스를 빼내는 별도의 유닛을 포함할 수 있다. 또한, 시일링 링(sealing ring)이 제공될 수 있다. 도 4에 도시된 치수는 단지 예시의 방식으로 도시된 것이다. 상기 치수는 특정 실시예에 따라 변동될 수 있다는 것을 이해할 것이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른, 예를 들어 도 2 및 도 3에 도시된 정전기 클램프의 제조 방법을 도시한다.
일 실시예에서, 상기 방법은 리소그래피 장치에서 아티클 지지체(3)에 대해 아티클(W, MA)을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 제조하는 방법을 포함하며, 상기 방법은: 스택을 형성하기 위해, 제 1 및 제 2 유전 또는 반-유전 층(19, 21) 사이에 전극(7, 9)을 배치시키는 단계를 포함하고, 상기 전극(7, 9)은 제 1 및 제 2 부분(7, 9a, 9b)을 포함하며; 상기 제 1 및 제 2 부분(7, 9a, 9b) 사이에 놓인 1 이상의 공간(15, 17)에 상기 제 1 또는 제 2 유전 또는 반-유전 층의 물질을 제공하는 단계를 포함한다.
도 5a 내지 도 5e를 참조하면, 도시된 유전 또는 반-유전 층(19)은 종국에는 도 3의 상부 층으로서 방위가 잡힌 제 1 층(19)이라는 것을 알 수 있다. 도 5에 도시된 실시예에서 제 1 층은 ULE®로 이루어질 수 있다.
도 5a를 참조하면, 제 1 유전 또는 반-유전 층(19)의 표면(33) 상에 마스크(31)가 배치된다. 상기 마스크(31)는 전극이 형성되기를 원하지 않는 그 공간(31a 내지 31e)을 차단한다. 부연하면, 마스크(31)는 제 1 유전 또는 반-유전 층(19) 상에 증착되어야 할 전극의 제 1 및 제 2 부분(7, 9a, 9b) 사이의 1 이상의 공간(15, 17)을 차단한다.
도 5b에 도시된 바와 같이, 이후 상기 방법은 마스크(31)가 배치된 제 1 유전 또는 반-유전 층(19)의 표면(33)으로부터 층(35)을 에칭하는 단계를 포함하며(에칭된 공간은 점선으로 표시됨), 마스크 베어링 표면(mask bearing surface: 33) 으로부터 에칭된 상기 층(35)은 제 1 유전 또는 반-유전 층(19) 상에 배치되어야 할 전극의 두께와 거의 같은 깊이(37)를 갖는다. 상기 에칭 공정은 종래의 방식으로 수행될 수 있다. 통상적으로, 에칭 깊이는 층(19) 상에 형성되기를 원하는 전극의 깊이에 대응하는 300 nm의 영역 내에 있다. 하지만, 형성될 전극의 원하는 깊이에 따라 에칭 깊이가 변동될 것이다. 에칭 기간을 포함하는 에칭 파라미터는 원하는 에칭 깊이에 따라 결정될 수 있다. 일 실시예에서, 전극의 두께와 제 1 층 내에 에칭된 1 이상의 공간의 깊이 사이에는 차이가 존재할 수 있다. 그 경우, 그 깊이는 전극의 공차 대역(tolerance band) 내에 있다.
도 5c에 도시된 바와 같이, 상기 방법은 전극(7, 9)을 형성하기 위해 에칭된 표면(35) 상에 전극 물질의 코팅(39)을 제공하는 단계를 더 포함할 수 있으며, 상기 코팅(39)은 마스크 베어링 표면(33)으로부터 에칭된 층의 두께와 거의 같은 두께를 갖는다. 도시된 바와 같이, 상기 코팅(39)은 마스크(31)를 덮을 수도 있다. 상기 코팅은 전극 물질을 포함할 수 있다. 이는 스퍼터링 공정, 화학 기상 증착 공정 또는 그 조합에 의해 형성될 수 있다. 전극의 두께는 종래의 방식으로 코팅 공정의 시간을 제어함으로써 제어될 수 있다.
도 5d에 도시된 바와 같이, 상기 방법은 화살표(41)로 표시된 바와 같이 제 1 유전 또는 반-유전 층으로부터 마스크(31)를 제거하는 단계를 더 포함할 수 있다. 이 방법은 당업계에서 리프트 오프(lift off) 공정이라고도 칭해질 수 있다. 또한, 마스크 상에 증착된 여하한의 코팅은 마스크와 함께 제거될 수 있다.
도 5e에 도시된 바와 같이, 전극은 제 1 층 내에 형성된다. 이 구성은 세정 될 수 있다.
이후, 상기 방법은 스택을 형성하기 위해, 전극(7, 9)이 제 2 유전 또는 반-유전 층(21)에 형성된 제 1 유전 또는 반-유전 층(19)을 결합시키는 단계를 포함할 수 있다. 이 결합은 애노드 본딩을 포함할 수 있다.
본 명세서에서는, IC의 제조에 있어서 리소그래피 장치의 특정 사용예에 대하여 언급되지만, 본 명세서에서 서술된 리소그래피 장치는 집적 광학 시스템, 자기 도메인 메모리용 유도 및 검출패턴, 평판 디스플레이(flat-panel display), 액정 디스플레이(LCD), 박막 자기 헤드의 제조와 같이 여타의 응용예들을 가질 수도 있음을 이해하여야 한다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서에서 사용된 "웨이퍼" 또는 "다이"와 같은 어떠한 용어의 사용도 각각 "기판" 또는 "타겟부"와 같은 좀 더 일반적인 용어와 동의어로 간주될 수도 있음을 이해할 수 있을 것이다. 본 명세서에서 언급되는 기판은, 노광 전후에, 예를 들어 트랙(전형적으로, 기판에 레지스트 층을 도포하고 노광된 레지스트를 현상하는 툴), 메트롤로지 툴 및/또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 여타의 기판 처리 툴에 본 명세서의 기재내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한번 이상 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러번 처리된 층들을 포함한 기판을 칭할 수도 있다.
이상, 광학 리소그래피에 관련하여 본 발명의 실시예들의 특정 사용예를 언급하였지만, 본 발명은 다른 적용예들, 예컨대 임프린트 리소그래피(imprint lithography)에서도 사용될 수 있으며, 본 명세서가 허용한다면, 광학 리소그래피로 제한되지 않는다는 것을 이해할 것이다. 임프린트 리소그래피에서, 패터닝 디바이스내의 토포그래피(topography)는 기판 상에 생성되는 패턴을 정의한다. 패터닝 디바이스의 토포그래피는 기판에 공급된 레지스트 층 안으로 가압될 수 있으며, 전자기 방사선, 열, 압력 또는 그 조합을 인가함으로써 레지스트가 경화(cure)된다. 패터닝 디바이스는 레지스트가 경화된 후에 그 안에 패턴을 남기는 레지스트로부터 이동된다.
본 명세서에서 사용되는 "방사선" 및 "빔"이란 용어는 (예를 들어, 365, 355, 248, 193, 157 또는 126 ㎚의 파장을 갖는) 자외(UV) 방사선 및 (예를 들어, 5 내지 20 nm의 범위인 파장을 갖는) 극자외(EUV) 방사선뿐만 아니라, 이온 빔 또는 전자 빔과 같은 입자 빔도 포함하는 모든 형태의 전자기 방사선을 포괄한다.
본 명세서가 허용하는 "렌즈"라는 용어는, 굴절, 반사, 자기, 전자기 및 정전기 광학 구성요소들을 포함하는 다양한 타입의 광학 구성요소들 중 어느 하나 또는 그 조합을 나타낼 수 있다.
이상, 특정 실시예들이 서술되었지만, 본 발명은 서술된 것과 다르게 실시될 수도 있다는 것을 이해할 수 있을 것이다. 예를 들어, 본 발명은 상기에 개시된 바와 같은 방법을 구현하는 기계-판독가능한 명령어들의 1 이상의 시퀀스들을 포함하는 컴퓨터 프로그램, 또는 이러한 컴퓨터 프로그램이 저장되는 데이터 저장 매체(예컨대, 반도체 메모리, 자기 또는 광학 디스크)의 형태를 취할 수도 있다.
상기 서술내용은 예시를 위한 것이지, 제한하려는 것이 아니다. 따라서, 당 업자라면, 하기에 설명되는 청구항들의 범위를 벗어나지 않고 서술된 본 발명에 대한 변형이 행해질 수도 있음을 이해할 수 있을 것이다.
본 발명에 따르면, 리소그래피 장치에서 아티클 지지체에 대해 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 제조하는 방법이 제공된다.
Claims (30)
- 리소그래피 장치에서 아티클(article) 지지체에 대해 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 제조하는 방법에 있어서,제 1 물질 층을 제공하는 단계;상기 제 1 물질 층 내에 후퇴부를 에칭하는 단계; 및상기 제 1 물질 층의 상기 후퇴부 내에 전극을 배치하는 단계를 포함하며,상기 제 1 물질 층의 표면 상에 마스크를 배치하는 단계를 더 포함하여 이루어지고, 상기 마스크는 상기 제 1 물질 층 내에 배치될 전극의 형상을 정의하는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 제 1 물질 층 내에 에칭된 상기 후퇴부는 상기 제 1 물질 층 내에 배치될 상기 전극의 두께와 같은 깊이를 갖는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 1 항에 있어서,상기 전극을 형성하고 상기 마스크를 덮기 위해, 에칭된 표면 상에 전극 물질의 코팅을 제공하는 단계를 더 포함하여 이루어지고, 상기 코팅은 마스크 베어링 표면(mask bearing surface)으로부터 에칭된 상기 제1 물질 층의 두께와 같은 두께를 갖는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 1 항에 있어서,상기 제 1 물질 층은 유전 또는 반-유전 층(semi-dielectric layer)으로 이루어지는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 3 항에 있어서,상기 제 1 물질 층으로부터 상기 아티클을 제거하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 1 항에 있어서,스택(stack)을 형성하기 위해, 상기 전극이 형성된 상기 제 1 물질 층을 제2 물질 층에 결합시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 7 항에 있어서,상기 결합은 애노드 본딩(anodic bonding)을 포함하는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 4 항에 있어서,상기 코팅을 제공하는 단계는 스퍼터링 공정, 화학 기상 증착 공정, 또는 그 조합을 이용하는 단계를 포함하는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 1 항에 있어서,상기 전극을 배치하는 단계는 상기 제 1 물질 층 상에 제 1 및 제 2 전극 부분을 배치하는 단계를 포함하는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 1 항에 있어서,스택을 형성하기 위해, 상기 전극이 형성된 상기 제 1 물질 층을 제2 물질 층에 용융(fuse)하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 11 항에 있어서,상기 용융하는 단계는 상기 스택에 열을 인가하는 단계, 상기 스택에 압력을 인가하는 단계, 애노드 본딩하는 단계 또는 그 조합을 포함하는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 제 1 항에 있어서,상기 제 1 물질 층은 ULE(ultra low expansion) 물질, 유리 물질, 세라믹 물질, 또는 그 조합으로 이루어지는 것을 특징으로 하는 정전기 클램프 제조 방법.
- 삭제
- 삭제
- 청구항 제 1 항의 방법에 따라 제조된 정전기 클램프.
- 청구항 제 16 항에 따른 정전기 클램프를 포함하는 리소그래피 장치.
- 리소그래피 장치에 있어서,방사선 빔의 빔 경로에서 아티클을 지지하도록 구성된 아티클 지지체; 및상기 아티클 지지체에 대해 상기 아티클을 정전기적으로 클램핑하도록 구성된 정전기 클램프를 포함하여 이루어지고, 상기 정전기 클램프에는 제 1 물질 층 및 전극이 제공되며, 상기 전극은 상기 제 1 물질 층 내에 에칭된 후퇴부 내에 형성되며,상기 전극은 제 1 부분 및 제 2 부분을 포함하며,상기 제 1 부분은 제 1 전극 부분이고, 상기 제 2 부분은 제 2 전극 부분 또는 차폐 전극 부분(shielding electrode portion)인 것을 특징으로 하는 리소그래피 장치.
- 제 18 항에 있어서,상기 제1 물질 층은 유전 또는 반-유전 물질인 것을 특징으로 하는 리소그래피 장치.
- 제 18 항에 있어서,상기 전극은 클램핑 표면 측에 대향하는 측 상의 상기 아티클 지지체의 상기 클램핑 표면과 평행한 평면으로 연장되는 것을 특징으로 하는 리소그래피 장치.
- 제 18 항에 있어서,상기 방사선 빔에 진공 빔 경로를 제공하는 진공 챔버를 더 포함하여 이루어지고, 상기 제1 물질 층 및 상기 전극은 상기 제1 물질 층과 상기 전극 사이의 1 이상의 공간에 들어가는 공기, 여타의 오염물, 또는 그 조합의 오염을 감소시키도록 구성되는 것을 특징으로 하는 리소그래피 장치.
- 제 18 항에 있어서,상기 정전기 클램프는 제 2 물질 층을 포함하는 것을 특징으로 하는 리소그 래피 장치.
- 삭제
- 제 18 항에 있어서,상기 정전기 클램프는 제 2 물질 층을 포함하고, 상기 제 1 또는 제 2 층의 물질은 상기 제 1 부분과 상기 제 2 부분 사이에 제공되는 것을 특징으로 하는 리소그래피 장치.
- 삭제
- 제 18 항에 있어서,상기 제 1 또는 제 2 전극 부분에 전압을 공급하도록 구성된 전압 공급원을 더 포함하여 이루어지는 것을 특징으로 하는 리소그래피 장치.
- 제 18 항에 있어서,상기 차폐 전극 부분은 접지되는 것을 특징으로 하는 리소그래피 장치.
- 제 18 항에 있어서,상기 제1 물질 층은 1 ㎒에서 1 내지 8 사이의 유전 상수를 갖는 것을 특징으로 하는 리소그래피 장치.
- 제 28 항에 있어서,상기 제1 물질 층은 유전 물질이고, 1 ㎒에서 4의 유전 상수를 갖는 것을 특징으로 하는 리소그래피 장치.
- 제 28 항에 있어서,상기 제1 물질 층은 반-유전 물질이고, 1 ㎒에서 8의 유전 상수를 갖는 것을 특징으로 하는 리소그래피 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/312,651 | 2005-12-21 | ||
| US11/312,651 US20070139855A1 (en) | 2005-12-21 | 2005-12-21 | Lithographic apparatus and method of manufacturing an electrostatic clamp for a lithographic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070066966A KR20070066966A (ko) | 2007-06-27 |
| KR100883610B1 true KR100883610B1 (ko) | 2009-02-13 |
Family
ID=38173162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060132156A KR100883610B1 (ko) | 2005-12-21 | 2006-12-21 | 리소그래피 장치 및 리소그래피 장치용 정전기 클램프를제조하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20070139855A1 (ko) |
| JP (1) | JP4477621B2 (ko) |
| KR (1) | KR100883610B1 (ko) |
| TW (1) | TWI358617B (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7940511B2 (en) * | 2007-09-21 | 2011-05-10 | Asml Netherlands B.V. | Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp |
| DE102008054982A1 (de) * | 2008-12-19 | 2010-07-01 | Carl Zeiss Smt Ag | Wafer-Chuck für die EUV-Lithographie |
| US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
| NL2007768A (en) | 2010-12-14 | 2012-06-18 | Asml Netherlands Bv | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder. |
| DE102011014162B4 (de) | 2011-03-16 | 2019-12-05 | Berliner Glas Kgaa Herbert Kubatz Gmbh & Co | Verfahren zur Herstellung eines Trägers eines elektrostatischen Clamps |
| NL2008630A (en) | 2011-04-27 | 2012-10-30 | Asml Netherlands Bv | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder. |
| EP2555234B1 (en) * | 2011-08-02 | 2020-08-19 | ASML Holding N.V. | Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp |
| KR101652782B1 (ko) | 2012-02-03 | 2016-08-31 | 에이에스엠엘 네델란즈 비.브이. | 기판 홀더 및 리소그래피 장치 |
| WO2013127589A1 (en) | 2012-02-29 | 2013-09-06 | Asml Netherlands B.V. | Electrostatic clamp |
| DE102014007903A1 (de) | 2014-05-28 | 2015-12-03 | Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. | Elektrostatische Haltevorrichtung mit Noppen-Elektroden und Verfahren zu deren Herstellung |
| DE102014008031B4 (de) | 2014-05-28 | 2020-06-25 | Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. | Elektrostatische Haltevorrichtung mit einer Keramik-Elektrode und Verfahren zur Herstellung einer solchen Haltevorrichtung |
| DE102014008030A1 (de) | 2014-05-28 | 2015-12-03 | Berliner Glas Kgaa Herbert Kubatz Gmbh & Co | Verfahren zur Herstellung einer elektrostatischen Haltevorrichtung |
| DE102014008029B4 (de) | 2014-05-28 | 2023-05-17 | Asml Netherlands B.V. | Elektrostatische Haltevorrichtung mit einer Elektroden-Trägerscheibe und Verfahren zur Herstellung der Haltevorrichtung |
| US10203604B2 (en) | 2015-11-30 | 2019-02-12 | Applied Materials, Inc. | Method and apparatus for post exposure processing of photoresist wafers |
| JP7104856B2 (ja) * | 2018-12-10 | 2022-07-21 | アプライド マテリアルズ インコーポレイテッド | 極端紫外線リソグラフィ用途におけるフォトマスクからの取付具取り外し |
| EP3923077A1 (en) * | 2020-06-11 | 2021-12-15 | ASML Netherlands B.V. | Object holder, electrostatic sheet and method for making an electrostatic sheet |
| DE102021206512A1 (de) | 2021-06-24 | 2022-12-29 | Carl Zeiss Smt Gmbh | Verfahren zum Ausbilden einer Noppenstruktur, Haltevorrichtung zur elektrostatischen Halterung eines Bauteils, sowie EUV-Lithographiesystem |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838529A (en) * | 1995-12-22 | 1998-11-17 | Lam Research Corporation | Low voltage electrostatic clamp for substrates such as dielectric substrates |
| JP2000332091A (ja) * | 1999-05-25 | 2000-11-30 | Toto Ltd | 静電チャックおよび処理装置 |
| JP2004104114A (ja) | 2002-08-23 | 2004-04-02 | Asml Netherlands Bv | チャック、リソグラフィ装置、およびデバイスの製造方法 |
| JP2004103648A (ja) | 2002-09-05 | 2004-04-02 | Taiheiyo Cement Corp | 静電チャックの製造方法およびそれを用いて得られた静電チャック |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4384918A (en) * | 1980-09-30 | 1983-05-24 | Fujitsu Limited | Method and apparatus for dry etching and electrostatic chucking device used therein |
| GB2106325A (en) * | 1981-09-14 | 1983-04-07 | Philips Electronic Associated | Electrostatic chuck |
| EP0541400B1 (en) * | 1991-11-07 | 1998-03-18 | Varian Associates, Inc. | Anti-stick electrostatic chuck for a low pressure environment |
| US5315473A (en) * | 1992-01-21 | 1994-05-24 | Applied Materials, Inc. | Isolated electrostatic chuck and excitation method |
| US5636098A (en) * | 1994-01-06 | 1997-06-03 | Applied Materials, Inc. | Barrier seal for electrostatic chuck |
| JP3587884B2 (ja) * | 1994-07-21 | 2004-11-10 | 富士通株式会社 | 多層回路基板の製造方法 |
| EP0947884B1 (en) | 1998-03-31 | 2004-03-10 | ASML Netherlands B.V. | Lithographic projection apparatus with substrate holder |
| EP1146555B1 (en) * | 1999-03-09 | 2007-12-12 | Tokyo Electron Limited | Production method for a semiconductor device |
| EP1359466A1 (en) * | 2002-05-01 | 2003-11-05 | ASML Netherlands B.V. | Chuck, lithographic projection apparatus, method of manufacturing a chuck and device manufacturing method |
| JP3829935B2 (ja) * | 2002-12-27 | 2006-10-04 | 信越化学工業株式会社 | 高耐電圧性部材 |
| US7025498B2 (en) * | 2003-05-30 | 2006-04-11 | Asml Holding N.V. | System and method of measuring thermal expansion |
| US7209399B2 (en) * | 2004-07-13 | 2007-04-24 | Samsung Electronics Co., Ltd. | Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme |
| JP2006165214A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-12-21 US US11/312,651 patent/US20070139855A1/en not_active Abandoned
-
2006
- 2006-12-08 TW TW095145895A patent/TWI358617B/zh not_active IP Right Cessation
- 2006-12-15 JP JP2006337682A patent/JP4477621B2/ja not_active Expired - Fee Related
- 2006-12-21 KR KR1020060132156A patent/KR100883610B1/ko active IP Right Grant
-
2011
- 2011-02-03 US US13/020,399 patent/US8476167B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838529A (en) * | 1995-12-22 | 1998-11-17 | Lam Research Corporation | Low voltage electrostatic clamp for substrates such as dielectric substrates |
| JP2000332091A (ja) * | 1999-05-25 | 2000-11-30 | Toto Ltd | 静電チャックおよび処理装置 |
| JP2004104114A (ja) | 2002-08-23 | 2004-04-02 | Asml Netherlands Bv | チャック、リソグラフィ装置、およびデバイスの製造方法 |
| JP2004103648A (ja) | 2002-09-05 | 2004-04-02 | Taiheiyo Cement Corp | 静電チャックの製造方法およびそれを用いて得られた静電チャック |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200736858A (en) | 2007-10-01 |
| KR20070066966A (ko) | 2007-06-27 |
| TWI358617B (en) | 2012-02-21 |
| JP4477621B2 (ja) | 2010-06-09 |
| JP2007221101A (ja) | 2007-08-30 |
| US20110126406A1 (en) | 2011-06-02 |
| US20070139855A1 (en) | 2007-06-21 |
| US8476167B2 (en) | 2013-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100883610B1 (ko) | 리소그래피 장치 및 리소그래피 장치용 정전기 클램프를제조하는 방법 | |
| JP6882420B2 (ja) | 基板ホルダ及び基板ホルダ製造方法 | |
| JP5524845B2 (ja) | 静電クランプ、リソグラフィ装置および静電クランプを製造する方法 | |
| JP4388925B2 (ja) | リソグラフィ装置及びデバイス製造方法 | |
| KR100528982B1 (ko) | 척, 리소그래피투영장치, 척의 제조방법 및디바이스제조방법 | |
| KR100706072B1 (ko) | 리소그래피 장치 및 디바이스 제조방법 | |
| TWI582540B (zh) | 靜電夾具、微影設備及製造靜電夾具之方法 | |
| WO2005054955A2 (en) | Lithographic apparatus and device manufacturing method | |
| KR100801952B1 (ko) | 리소그래피 장치 및 디바이스 제조 방법 | |
| US7245357B2 (en) | Lithographic apparatus and device manufacturing method | |
| EP1677153A1 (en) | Lithographic apparatus and device manufacturing method | |
| US20100151394A1 (en) | System for Contactless Cleaning, Lithographic Apparatus and Device Manufacturing Method | |
| KR100886186B1 (ko) | 리소그래피 장치 및 디바이스 제조 방법 | |
| NL2007627A (en) | Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140124 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160205 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180126 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 12 |