KR100883164B1 - 자성 다층막의 제조방법 - Google Patents

자성 다층막의 제조방법 Download PDF

Info

Publication number
KR100883164B1
KR100883164B1 KR1020077014543A KR20077014543A KR100883164B1 KR 100883164 B1 KR100883164 B1 KR 100883164B1 KR 1020077014543 A KR1020077014543 A KR 1020077014543A KR 20077014543 A KR20077014543 A KR 20077014543A KR 100883164 B1 KR100883164 B1 KR 100883164B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
forming
multilayer film
substrate
Prior art date
Application number
KR1020077014543A
Other languages
English (en)
Other versions
KR20070091159A (ko
Inventor
유키오 기쿠치
다다시 모리타
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20070091159A publication Critical patent/KR20070091159A/ko
Application granted granted Critical
Publication of KR100883164B1 publication Critical patent/KR100883164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

기판상에 제1 자성층을 형성하는 제1 자성층 형성 공정과, 상기 제1 자성층 위에 비자성층을 형성하는 비자성층 형성 공정과, 상기 비자성층 위에 제2 자성층을 형성하는 제2 자성층 형성 공정을 가진 자성 다층막의 작성 방법으로서, 상기 비자성층 형성 전에 상기 기판을 플라즈마 처리 장치 내에 수용하고, 상기 기판을 상기 플라즈마 처리 장치로부터 전기적으로 절연한 상태로 하여, 유도 결합 방식의 플라즈마로 처리하는 플라즈마 처리 공정을 갖는 것을 특징으로 하는 자성 다층막의 제조방법.

Description

자성 다층막의 제조방법 {Method for producing magnetic multilayer film}
본 발명은, 자기 헤드를 구성하는 거대 자기 저항(Giant Magnetic Resistive; GMR) 스핀 밸브나, MRAM(Magnetic Random Access Memory)을 구성하는 터널 자기 저항(Tunneling Magnetic Resistive; TMR)소자 등, 반도체 디바이스를 구성하는 피막의 형성에 적합한 자성 다층막의 제조방법에 관한 것이다.
본원은, 2005년 01월 05일에 출원된 일본 특허출원 제2005-000403호에 대해 우선권을 주장하고 그 내용을 여기에 원용한다.
최근, 개발이 진행되고 있는 MRAM은, TMR막으로 이루어진 터널 접합 소자로 구성되어 있다.
도 8A는, 터널 접합 소자의 측면 단면도이다. 터널 접합 소자(10)는, 제1 자성층(고정층)(14), 비자성층(터널 배리어층)(15), 제2 자성층(프리층)(16) 등이 적층된 것이다. 이 터널 배리어층(15)은 전기 절연성 재료로 구성되어 있다. 또 고정층(14)의 면 내의 자화 방향은 일정하게 유지되고, 프리층(free,16)의 면 내의 자화 방향은 외부 자장의 방향에 따라 반전할 수 있도록 되어 있다. 이들 고정층(14) 및 프리층(16)의 자화 방향이 평행한지 반(反)평행한지에 따라 터널 접합 소자(10)의 저항값이 다르고, 터널 접합 소자(10)의 두께 방향으로 전압을 인가한 경우에 터널 배리어층(15)을 흐르는 전류의 크기가 다르다(TMR 효과). 그래서 이 전류값을 검출함으로써 「1」 또는 「0」을 읽어낼 수 있도록 되어 있다.
특허문헌 1: 일본특개2003-86866호 공보
이 터널 접합 소자에서, 도 8B에 도시한 바와 같이, 고정층(14) 이하의 각 층 내에 막두께 분포가 있으면, 그 표면에 적층되는 터널 배리어층(15)이 요철 형태로 형성된다.
이로써, 터널 배리어층(15)을 끼운 고정층(14) 및 프리층(16) 사이에 자기적인 네일 결합이 발생한다. 그 결과, 프리층(16)에서의 자화 방향의 유지력이 커져서 그 자화 방향을 반전시키는 데에 큰 자장이 필요해짐과 동시에 필요한 자장의 크기가 불균일해진다. 따라서, 터널 배리어층(15)을 평탄하게 형성하는 것이 요구되고 있다.
더욱이 특허문헌 1에는, 자성 다층막의 일종인 스핀 밸브형 거대 자기 저항박막의 제조방법이 기재되어 있다. 스핀 밸브형 거대 자기 저항 박막은, 기판상에 퇴적되는 완충층이나 비자성 전도층과 이것을 끼운 자화 고정층 및 자화 자유층 등으로 구성된다. 그리고, 특허문헌 1에 관한 발명은, 비자성 전도층과 완충층 사이에 형성된 복수의 계면 중 적어도 1개소를 플라즈마 처리하는 것을 특징으로 하고 있다.
그러나 이 플라즈마 처리는, 전극 구조가 평행 평판의 용량 결합형 장치를 사용하여 수행하는 것이다. 이 경우, 기판에 대한 바이어스 전압의 인가를 수반하기 때문에 아르곤 등의 처리 가스의 이온이 기판으로 끌어 들여진다. 그 결과, 자성 다층막의 표면이 에칭되는 등 데미지(damage)를 입어 자성 다층막의 기능이 저해되게 된다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로서, 자성 다층막의 기능을 저해하지 않고, 비자성층을 평탄하게 형성할 수 있는 자성 다층막의 제조방법의 제공을 목적으로 하고 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해 본 발명의 자성 다층막의 제조방법은, 기판상에 제1 자성층을 형성하는 제1 자성층 형성 공정과, 상기 제1 자성층 위에 비자성층을 형성하는 비자성층 형성 공정과, 상기 비자성층 위에 제2 자성층을 형성하는 제2 자성층 형성 공정을 갖는 자성 다층막의 작성 방법으로서, 상기 비자성층 형성 공정보다 전에 상기 기판을 플라즈마 처리 장치 내에 플라즈마 발생위치와 같은 실내에 있도록 수용하고, 상기 기판을 상기 플라즈마 처리 장치로부터 전기적으로 절연한 상태로 하여 유도 결합 방식의 플라즈마로 처리하는 플라즈마 처리 공정을 갖는 것을 특징으로 한다.
또 본 발명의 다른 자성 다층막의 제조방법은, 기판상에 제1 자성층을 형성하는 제1 자성층 형성 공정과, 상기 제1 자성층 위에 비자성층을 형성하는 비자성층 형성 공정과, 상기 비자성층 위에 제2 자성층을 형성하는 제2 자성층 형성 공정을 갖는 자성 다층막의 작성 방법으로서, 상기 비자성층 형성 공정보다 전에 상기 기판을 플라즈마 처리 장치 내에 플라즈마 발생위치와 같은 실내에 있도록 수용하고, 상기 기판을 접지시켜 유도 결합 방식의 플라즈마로 처리하는 플라즈마 처리 공정을 갖는 것을 특징으로 한다.
이들 구성에 의하면, 플라즈마에서 발생한 이온을 기판으로 끌어들이지 않는다. 따라서 자성 다층막의 표면이 식각되는 등의 손상을 입지 않고 비자성층의 형성 전의 자성 다층막의 표면을 평탄화할 수 있다. 따라서, 자성 다층막의 기능을 저해하지 않고 비자성층을 평탄하게 적층 형성할 수 있다.
또 상기 플라즈마 처리 공정에서의 상기 플라즈마 처리 장치로의 투입 전력은, 5W 이상 400W 이하인 것이 바람직하다.
이 구성에 의하면, 자성 다층막의 표면이 에칭되는 것을 방지할 수 있다.
따라서 자성 다층막의 기능을 저해하지 않는다.
또 상기 플라즈마 처리 공정에서의 플라즈마 처리 시간은 180초 이내인 것이 바람직하다.
이 구성에 의하면, 자성 다층막의 표면이 에칭되는 것을 방지할 수 있다.
따라서, 자성 다층막의 기능을 저해하지 않는다.
또 상기 플라즈마 처리 공정에서의 플라즈마 처리는, 상기 비자성층에 접한 상기 제1 자성층의 표면에 대해 수행하는 것이 바람직하다.
이 구성에 의하면, 비자성층은 제1 자성층에 접해 적층 형성되기 때문에, 제1 자성층의 표면을 평탄화함으로써 비자성층을 가장 효과적으로 평탄화할 수 있다.
상기 제1 자성층 형성 공정보다 전에, 상기 기판에 대해 제1 하지층을 형성하는 제1 하지층 형성 공정과, 상기 제1 하지층 위에 제2 하지층을 형성하는 제2 하지층 형성 공정과, 상기 제2 하지층 위에 반(反)강자성층을 형성하는 반강자성층 형성 공정을 더 가지며, 상기 플라즈마 처리 공정에서의 플라즈마 처리는, 상기 제2 하지층 형성 공정 전에 상기 제1 하지층의 표면에 대해 수행하도록 해도 좋다.
이 구성에 의해서도 자성 다층막의 기능을 저해하지 않고 비자성층을 평탄하게 형성할 수 있다.
또 상기 자성 다층막은 터널 자기 저항막이고, 상기 비자성층은 터널 배리어층인 것이 바람직하다.
이 구성에 의하면, 하나의 기판으로부터 취하는 갯수가 적은 경우에도 플라즈마 처리에 따른 제조 효율의 저하를 최소한으로 억제하면서 비자성층을 평탄하게 형성할 수 있다.
발명의 효과
본 발명에서는, 상기와 같은 구성을 채용하였기 때문에 플라즈마에서 발생한 이온을 기판으로 끌어들이지 않는다. 따라서 자성 다층막의 표면이 에칭되는 등의 손상을 받지 않고 비자성층의 형성 전에 자성 다층막의 표면을 평탄화할 수 있다. 따라서 자성 다층막의 기능을 저해하지 않고 비자성층을 평탄하게 적층 형성할 수 있다.
[도 1] 터널 접합 소자의 측면 단면도이다.
[도 2] 본 실시형태에 관한 자성 다층막의 제조 장치의 개략 구성도이다.
[도 3] 플라즈마 처리 장치의 개략 구성도이다.
[도 4A] 본 실시형태에 관한 자성 다층막의 제조방법의 설명도이다.
[도 4B] 본 실시형태에 관한 자성 다층막의 제조방법의 설명도이다.
[도 4C] 본 실시형태에 관한 자성 다층막의 제조방법의 설명도이다.
[도 5] RF 안테나로의 투입 전력과 에칭 상태와의 관계를 도시한 그래프이다.
[도 6] 플라즈마 처리 시간과 고정층의 표면 거칠기와의 관계를 도시한 그래프이다.
[도 7] 자성 다층막의 VSM 분석 결과를 도시한 그래프이다.
[도 8A] 네일 결합의 설명도이다.
[도 8B] 네일 결합의 설명도이다.
부호의 설명
5 기판
12a 제1 하지층
12b 제2 하지층
13 반강자성층
14 고정층(제1 자성층)
15 터널 배리어층(비자성층)
16 프리층(제2 자성층)
60 플라즈마 처리 장치
이하, 본 발명의 실시형태에 대해서 도면을 참조하여 설명한다. 더욱이, 이하의 설명에 사용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해 각 부재의 축척을 적절히 변경하고 있다.
(자성 다층막)
최초로, 자성층을 포함하는 다층막의 일예인 TMR막을 구비한 터널 접합 소자와, 그 터널 접합 소자를 구비한 MRAM에 대해서 설명한다.
도 1은, 터널 접합 소자의 측면 단면도이다. 이 터널 접합 소자(10)에서는, 기판(5)의 표면에 하지층(12)이 형성되어 있다. 이 하지층(12)은 Ta 등으로 이루어진 제1 하지층(12a), 및 NiFe 등으로 이루어진 제2 하지층(12b)을 구비하고 있다. 그 하지층(12)의 표면에 PtMn이나 IrMn 등으로 이루어진 반(反)강자성층(13)이 형성되어 있다. 상기 제2 하지층(12b)은 이 반강자성층(13)의 결정성을 조절하는 기능을 갖는다. 그 반강자성층(13)의 표면에 고정층(제1 자성층)(14)이 형성되어 있다. 상기 반강자성층(13)은 이 고정층(14)의 자화 방향을 고정하는 기능을 갖는다. 고정층(14)은 CoFe 등으로 이루어진 제1 고정층(14a), Ru 등으로 이루어진 중간 고정층(14b), 및 CoFe 등으로 이루어진 제2고정층(14c)을 구비한 적층 페리형의 고정층으로 되어 있다. 이로써, 고정층(14)에서의 자화 방향이 강하게 결합되어 있다.
그 고정층(14)의 표면에 AlO(알루미늄의 산화물 전반을 나타내고, 알루미나로 칭해지는 것을 포함한다.) 등의 전기 절연성 재료로 이루어진 터널 배리어층(비자성층)(15)이 형성되어 있다. 이 터널 배리어층(15)은 두께 10옹스트롬 정도의 금속 알루미늄층을 산화함으로써 형성된다. 그 터널 배리어층(15)의 표면에 NiFe 등으로 이루어진 프리(free)층(제2 자성층)(16)이 형성되어 있다. 이 프리층(16)의 자화 방향은 터널 접합 소자(10) 주위의 자장에 의해 반전할 수 있도록 되어 있다. 그 프리층(16)의 표면에 Ta 등으로 이루어진 보호층(17)이 형성되어 있다. 더욱이, 실제 터널 접합 소자는, 상기 이외의 기능층도 포함하여 15층 정도의 다층 구조로 되어 있다.
이 터널 접합 소자(10)에서는, 고정층(14) 및 프리층(16)의 자화 방향이 평행한지 반(反)평행한지에 따라 터널 접합 소자(10)의 저항값이 다르고, 터널 접합 소자(10)의 두께 방향으로 전압을 인가한 경우에 터널 배리어층(15)을 흐르는 전류의 크기가 다르다(TMR 효과). 그래서, 그 전류값을 측정함으로써 「1」 또는 「0」을 읽어낼 수 있도록 되어 있다. 또 터널 접합 소자(10)의 주위에 자장을 발생시켜 프리층의 자화 방향을 반전시키면, 「1」 또는 「0」을 고쳐쓸 수 있도록 되어 있다.
이와 같은 터널 접합 소자(10)에서, 고정층(14) 이하의 각 층 내에 막두께 분포가 있으면, 그 표면에 적층되는 터널 배리어층(15)이 요철 형태로 형성된다(도 8B를 참조). 이로써, 터널 배리어층(15)을 끼운 고정층(14) 및 프리층(16) 사이에 자기적인 네일 결합이 발생한다. 그 결과, 프리층(16)에서의 자화 방향의 유지력이 커져 그 자화 방향을 반전시키려면 큰 자장이 필요해짐과 동시에, 필요한 자장의 크기가 불균일해진다. 따라서, 터널 배리어층을 평탄하게 형성하는 것이 요구되고 있다.
(자성 다층막의 제조 장치)
본 실시형태에 관한 자성 다층막의 제조 장치에 대해서 도 2 및 도 3을 사용하여 설명한다.
도 2는, 본 실시형태에 관한 자성 다층막의 제조 장치의 개략 구성도이다. 본 실시형태에 관한 자성 다층막의 제조 장치는, 반강자성층의 성막 공정(1)을 수행하는 제1 스퍼터 장치(73)와, 고정층의 성막 공정(2)을 수행하는 제2 스퍼터 장치(74)와, 터널 배리어층의 형성전처리로서 플라즈마 처리를 하는 플라즈마 처리 장치(60)와, 금속 알루미늄의 성막 공정(3)을 수행하는 제3 스퍼터 장치(75)와, 금속 알루미늄의 산화 공정을 수행하는 열처리 장치(75a)와, 프리층의 성막 공정(4)을 수행하는 제4 스퍼터 장치(76)로 주로 구성되어 있다. 더욱이, 이들 각 장치는 기판 반송실(54)을 중심으로 하여 방사형으로 배치되어 있다. 이로써, 본 실시형태에 관한 자성 다층막의 제조 장치에 공급된 기판을 대기에 방치하지 않고 기판상에 자성 다층막을 형성할 수 있도록 되어 있다.
도 3은, 플라즈마 처리 장치의 개략 구성도이다. 본 실시형태에서는, 유도 결합 방식(Inductive Coupling Plasma; ICP)의 플라즈마 처리 장치(60)를 채용한다. 유도 결합 방식은, 용량 결합 방식에 비해 플라즈마와 기판의 거리를 떨어뜨릴 수 있어서 기판에 대한 손상을 줄일 수 있기 때문이다. 또 자석을 구비한 용량 결합 방식으로는 자계의 제어가 어려워 플라즈마의 균일화가 어렵기 때문이다.
본 실시형태의 플라즈마 처리 장치(60)는 석영 등으로 벽면을 구성한 챔버(61)를 구비하고 있다. 챔버(61)의 저면 내측에는 기판(5)을 재치하는 테이블(62)이 마련되어 있다. 이 테이블(62)은 상기 절연성 재료로 구성되고, 재치되는 기판을 전기적 플로팅 상태로 유지할 수 있도록 되어 있다. 더욱이, 테이블(62)을 통해 기판을 접지할 수 있도록 해도 좋다. 한편, 챔버(61)의 측면 바깥쪽에는 챔 버(61)의 내부에 플라즈마를 발생시키는 RF 안테나(68)가 설치되고, 그 RF 안테나(68)에 RF 전원(69)이 접속되어 있다. 또한 미도시되었으나, 챔버(61)의 내부에 아르곤 가스 등의 처리 가스를 도입하는 처리 가스 도입 수단(미도시)이 설치되고, 또 처리 후의 가스를 배기하는 배기 수단이 설치되어 있다.
(자성 다층막의 제조방법)
다음으로, 본 실시형태에 관한 자성 다층막의 제조방법에 대해서, 도 4A 내지 도 7을 사용하여 설명한다.
도 4A∼도 4C는, 본 실시형태에 관한 자성 다층막의 제조방법의 설명도이다. 본 실시형태에 관한 자성 다층막의 제조방법은, 터널 배리어층(15)의 형성 전에 기판을 전기적으로 절연한 상태로 하여 고정층(14)의 표면을 유도 결합 방식의 플라즈마 처리 장치로 처리하는 것이다.
우선, 도 2에 도시한 자성 다층막의 제조 장치를 사용하여 도 1에 도시한 바와 같이 기판(5)의 표면에 하지층(12)(제1 하지층(12a) 및 제2 하지층(12b)), 반강자성층(13) 및 고정층(14)을 순차적으로 형성한다(제1 하지층 형성 공정, 제2 하지층 형성 공정, 반강자성층 형성 공정, 제1 자성층 형성 공정).
여기에서 하지층(12), 반강자성층(13) 또는 고정층(14)의 층 내에 막두께 분포가 있으면, 최상층의 고정층(14) 표면에는 도 4A에 도시한 바와 같이 요철이 형성된다. 그 표면에 터널 배리어층을 적층 형성하면, 도 8B에 도시한 바와 같이 터널 배리어층이 요철 형태로 형성되어 버린다.
그래서, 도 4B에 도시한 바와 같이, 고정층의 표면을 플라즈마 처리하여 평 탄화한다(플라즈마 처리 공정). 이 플라즈마 처리는, 도 3에 도시한 플라즈마 처리 장치(60)를 사용하여 수행한다. 구체적으로는, 우선 고정층까지 형성된 기판(5)을 챔버(61) 안의 테이블(62) 위에 재치한다. 그 때, 기판(5)을 전기적 플로팅 상태로 유지하여 전기적으로 절연한 상태로 하거나, 또는 기판(5)을 접지시키도록 하여 어떠한 경우에도 기판(5)에 바이어스 전압을 인가하지 않는다. 다음으로, 진공 처리한 챔버(61) 안에 아르곤 가스 등의 처리 가스를 도입한다. 다음으로, RF 전원(69)으로부터 RF 안테나(68)로 고주파 전력을 투입하여 챔버(61) 안에 플라즈마를 발생시킨다. 아르곤 플라즈마의 압력은 0.05∼1.0Pa로 하는 것이 바람직하고, 예를 들면 0.9Pa로 하면 좋다. 이 플라즈마에 의해 활성화된 처리 가스가 기판(5)의 표면에 완만하게 작용하여 고정층의 표면이 평탄화된다.
도 5는, RF 안테나로의 투입 전력과 에칭 상태의 관계를 도시한 그래프이다. 더욱이, 도 5에서의 에칭 속도의 그래프로서, 고정층을 구성하는 CoFe에 관한 것은 아니며, 에칭량의 측정이 용이한 SiO2에 관한 것을 기재하고 있다. CoFe의 에칭 속도는, SiO2의 에칭 속도와 동일한 경향을 나타내는 것으로 고려되기 때문이다. SiO2의 에칭 속도는, RF 안테나로의 투입 전력이 400W 이하일 경우에는 매우 느려지고, 300W 이하인 경우에는 대부분 0이 된다. 따라서, 이러한 경우에는 고정층이 에칭되지 않고 그 표면만이 평탄화된다고 생각된다.
또 도 5에는, 플라즈마 처리 후의 CoFe의 자화 그래프를 병기했다. 고정층이 에칭되어 층두께가 감소되면 이에 비례하여 고정층의 자화도 감소하기 때문이다. CoFe의 자화는 RF 안테나로의 투입 전력이 400W 이하인 경우에는 대부분 동일하고, 400W를 초월하면 급격하게 감소한다. 이 결과에 의해 투입 전력이 400W 이하인 경우에는 고정층이 에칭되지 않고 그 표면만 평탄화되는 것이 증명된다.
이상에 의해 본 실시형태에서는, RF 안테나로의 투입 전력을 400W 이하(보다 바람직하게는 300W 이하)로 하여 상술한 플라즈마 처리를 한다. 이로써 고정층이 에칭되지 않기 때문에 그 기능을 저해하지 않고 표면을 평탄화할 수 있다. 더욱이, 플라즈마와 기판의 거리에 따라 RF 안테나로의 투입 전력을 조정함으로써 평탄화의 정도를 조정할 수 있다. 또 플라즈마를 유지하기 위해서는 적어도 5W의 전력을 투입할 필요가 있다.
도 6은, 플라즈마 처리 시간과 고정층의 표면 거칠기와의 관계를 도시한 그래프이다. 이 그래프는, RF 안테나로의 투입 전력이 200W 및 300W인 경우에 대해 소정 시간의 플라즈마 처리 후에 중심선 평균 거칠기(Ra)를 측정한 것이다.
본 실시형태에서는, 플라즈마 처리 시간을 10∼30초로 한다. 도 6에 의하면, 플라즈마 처리 전에는 약 0.25㎚였던 고정층의 표면 거칠기가, 300W의 플라즈마 처리를 30초 한 후에는 약 0.2㎚까지 감소한다. 이와 같이 본 실시형태의 자성 다층막의 제조방법에 의해 고정층의 표면을 평탄화할 수 있다. 더욱이, 처리 시간을 연장하면 고정층이 에칭되기 때문에 처리 시간은 180초 이내로 하는 것이 바람직하다.
그리고, 도 4C에 도시한 바와 같이, 고정층(14)의 표면에 터널 배리어층(15)을 형성한다(비자성층 형성 공정). 구체적으로는, 고정층(14)의 표면에 금속 알루 미늄층을 형성하고 이것을 산화함으로써 AlO로 이루어진 터널 배리어층(15)이 형성된다. 상기에 의해 고정층(14)의 표면은 평탄화되어 있기 때문에 터널 배리어층(15)을 평탄하게 형성할 수 있다. 그 후, 터널 배리어층(15)의 표면에 도 1에 도시한 프리층(16)을 형성(제2 자성층 형성 공정)하고, 또 보호층(17)을 순차적으로 형성한다. 이상에 의해 도 1에 도시한 자성 다층막(10)이 형성된다.
도 7은, 자성 다층막의 VSM(진동형 자력계) 분석 결과를 도시한 그래프이다. 도 7에는, 본 실시형태에 의해 고정층을 평탄화하여 형성한 자성 다층막의 경우를 실선으로, 고정층을 평탄화하지 않고 형성한 자성 다층막의 경우를 점선으로 나타내고 있다.
고정층을 평탄화하지 않은 경우에는, 터널 배리어층이 요철 형태로 형성되기 때문에 고정층과 프리층 간의 네일 결합이 강해진다. 그 결과, 프리층의 자화 방향을 반전시키는 데에 큰 자장이 필요해져 도 7의 파선의 루프 시프트량이 약 4.0 Oe(엘스테드)로 되어 있다. 이에 대해 고정층을 평탄화한 경우에는 터널 배리어층이 평탄하게 형성되기 때문에 고정층과 프리층간의 네일 결합이 약해진다. 그 결과, 프리층의 자화 방향을 반전시키는 데에 작은 자장으로 충분하게 되어 도 7의 실선의 루프 시프트량은 약 2.0 Oe로 반감되었다.
이와 같이 본 실시형태에 관한 자성 다층막의 제조방법에서는, 비자성층인 터널 배리어층의 형성 전에 기판을 플라즈마 처리 장치(60)로부터 전기적으로 절연한 상태, 또는 접지한 상태로 하여 고정층의 표면을 유도 결합 방식의 플라즈마로 처리하는 구성으로 했다. 이 구성에 의하면, 기판에 바이어스 전압을 인가하지 않 기 때문에 플라즈마에서 발생한 처리 가스의 이온을 기판으로 끌어들이지 않는다. 따라서 고정층의 표면이 에칭되는 등의 손상을 받지 않고 고정층의 표면을 평탄화할 수 있다. 따라서 자성 다층막의 기능을 저해하지 않고 터널 배리어층을 평탄하게 적층 형성할 수 있다. 이로써, 고정층과 프리층간의 네일 결합이 약해지기 때문에 프리층의 자화 방향을 반전시키는 데에 큰 자장이 필요하지 않게 되고 또 필요한 자장의 크기가 불균일하지도 않다.
더욱이, 본 실시형태에서는 고정층의 표면을 평탄화했으나, 터널 배리어층의 형성 전의 고정층 이외의 층 표면을 평탄화해도 좋다. 단, 도 1에 도시한 중간 고정층(14b)은, 고정층(14)에서의 자화 방향을 강하게 고정하는 기능을 갖고 있기 때문에 그 형성 전후에 플라즈마 처리를 하는 것은 바람직하지 않다. 또 반강자성층(13)은, 고정층(14)의 자화 방향을 고정하는 기능을 갖고 있기 때문에 그 표면을 플라즈마 처리하는 것은 바람직하지 않다. 또 제2 하지층(12b)은 반강자성층(13)의 결정성을 조절하는 기능을 갖고 있기 때문에 그 표면을 플라즈마 처리하는 것은 바람직하지 않다. 그래서 고정층 이외의 층 표면을 평탄화하는 경우에는 제1 하지층(12a)의 표면을 플라즈마 처리하여 평탄화하는 것이 바람직하다.
또 터널 배리어층의 형성 전에 복수의 층 표면을 평탄화하면 터널 배리어층(15)을 보다 평탄하게 적층 형성할 수 있다. 단, 터널 배리어층(15)의 평탄화와 제조 효율의 이율배반을 조정할 필요가 있다. 특허문헌 1과 같이, 기판상에 GMR막을 형성하여 자기 헤드 등을 제조하는 경우에는, 하나의 기판으로부터 취하는 갯수가 많기 때문에 제조 효율은 큰 문제가 되지 않는다. 그러나 본 실시형태와 같이, 기판상에 TMR막을 형성하여 MRAM 등을 제조하는 경우에는 하나의 기판으로부터 취하는 갯수가 적기 때문에 제조 효율이 큰 문제가 된다. 여기에서 터널 배리어층은 고정층의 표면에 적층 형성되기 때문에 터널 배리어층을 평탄화하려면 고정층의 표면을 평탄화하는 것이 가장 효과적이다. 따라서, 고정층의 표면만을 평탄화함으로써 플라즈마 처리에 따른 제조 효율의 저하를 최소한으로 억제하면서 터널 배리어층을 평탄화할 수 있다.
본 발명의 기술적 범위는 상술한 실시형태에 한정되지 않으며 본 발명의 취지를 벗어나지 않는 범위에서 상술한 실시형태에 여러가지 변경을 추가한 것을 포함한다. 즉, 실시형태에서 예로 든 구체적인 재료나 구성, 제조 조건 등은 극히 일예에 불과하며 적절히 변경할 수 있다.
본 발명은, 자기 헤드를 구성하는 GMR 스핀 밸브나 MRAM을 구성하는 TMR 소자 등 반도체 디바이스를 구성하는 피막의 형성에 적합한 것이다.

Claims (7)

  1. 기판상에 제1 자성층을 형성하는 제1 자성층 형성 공정과,
    상기 제1 자성층 위에 비자성층을 형성하는 비자성층 형성 공정과,
    상기 비자성층 위에 제2 자성층을 형성하는 제2 자성층 형성 공정,
    을 갖는 자성 다층막의 작성 방법으로서,
    상기 비자성층 형성 공정보다 전에 상기 기판을 플라즈마 처리 장치 내에 플라즈마 발생위치와 같은 실내에 있도록 수용하고, 상기 기판을 상기 플라즈마 처리 장치로부터 전기적으로 절연한 상태로 하여 유도 결합 방식의 플라즈마로 처리하는 플라즈마 처리 공정을 갖는 것을 특징으로 하는 자성 다층막의 제조방법.
  2. 기판상에 제1 자성층을 형성하는 제1 자성층 형성 공정과,
    상기 제1 자성층 위에 비자성층을 형성하는 비자성층 형성 공정과,
    상기 비자성층 위에 제2 자성층을 형성하는 제2 자성층 형성 공정,
    을 갖는 자성 다층막의 작성 방법으로서,
    상기 비자성층 형성 공정보다 전에 상기 기판을 플라즈마 처리 장치 내에 플라즈마 발생위치와 같은 실내에 있도록 수용하고, 상기 기판을 접지시켜 유도 결합 방식의 플라즈마로 처리하는 플라즈마 처리 공정을 갖는 것을 특징으로 하는 자성 다층막의 제조방법.
  3. 제1항 또는 제2항에 기재된 자성 다층막의 제조방법으로서,
    상기 플라즈마 처리 공정에서의 상기 플라즈마 처리 장치로의 투입 전력은, 5W 이상 400W 이하인 것을 특징으로 하는 자성 다층막의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 플라즈마 처리 공정에서의 플라즈마 처리 시간은 180초 이내인 것을 특징으로 하는 자성 다층막의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 플라즈마 처리 공정에서의 플라즈마 처리는, 상기 비자성층에 접한 상기 제1 자성층의 표면에 대해 수행하는 것을 특징으로 하는 자성 다층막의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 자성층 형성 공정보다 전에,
    상기 기판에 대해 제1 하지층을 형성하는 제1 하지층 형성 공정과,
    상기 제1 하지층 위에 제2 하지층을 형성하는 제2 하지층 형성 공정과,
    상기 제2 하지층 위에 반강자성층을 형성하는 반강자성층 형성 공정,
    을 더 가지며,
    상기 플라즈마 처리 공정에서의 플라즈마 처리는, 상기 제2 하지층 형성 공정 전에 상기 제1 하지층의 표면에 대해 수행하는 것을 특징으로 하는 자성 다층막 의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 자성 다층막은 터널 자기 저항막이고, 상기 비자성층은 터널 배리어층인 것을 특징으로 하는 자성 다층막의 제조방법.
KR1020077014543A 2005-01-05 2005-12-29 자성 다층막의 제조방법 KR100883164B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005000403 2005-01-05
JPJP-P-2005-00000403 2005-01-05

Publications (2)

Publication Number Publication Date
KR20070091159A KR20070091159A (ko) 2007-09-07
KR100883164B1 true KR100883164B1 (ko) 2009-02-10

Family

ID=36647608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014543A KR100883164B1 (ko) 2005-01-05 2005-12-29 자성 다층막의 제조방법

Country Status (7)

Country Link
US (1) US20090053833A1 (ko)
JP (1) JPWO2006073127A1 (ko)
KR (1) KR100883164B1 (ko)
CN (1) CN101095246B (ko)
DE (1) DE112005003336T5 (ko)
TW (1) TW200629614A (ko)
WO (1) WO2006073127A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010102805A (ja) * 2008-10-27 2010-05-06 Hitachi Global Storage Technologies Netherlands Bv トンネル接合型磁気抵抗効果ヘッド
US8753899B2 (en) * 2011-08-23 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) device and fabrication methods thereof
US10457031B2 (en) * 2015-03-27 2019-10-29 Golconda Holdings, Llc System, method, and apparatus for magnetic surface coverings
KR20170064018A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086866A (ja) * 2001-09-13 2003-03-20 Anelva Corp スピンバルブ型巨大磁気抵抗薄膜の製造方法
JP2003217899A (ja) * 2002-01-17 2003-07-31 Anelva Corp プラズマ処理装置及びプラズマ処理方法
KR20040029257A (ko) * 2002-09-30 2004-04-06 소니 가부시끼 가이샤 자기저항 소자 및 자기 메모리 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477975A (en) * 1993-10-15 1995-12-26 Applied Materials Inc Plasma etch apparatus with heated scavenging surfaces
JP3153167B2 (ja) * 1997-12-12 2001-04-03 日本電気株式会社 強磁性トンネル接合素子の製造方法
DE10060002B4 (de) * 1999-12-07 2016-01-28 Komatsu Ltd. Vorrichtung zur Oberflächenbehandlung
JP3900956B2 (ja) * 2002-02-15 2007-04-04 松下電器産業株式会社 プラズマ処理方法及び装置
JP2003303808A (ja) * 2002-04-08 2003-10-24 Nec Electronics Corp 半導体装置の製造方法
US20030224620A1 (en) * 2002-05-31 2003-12-04 Kools Jacques C.S. Method and apparatus for smoothing surfaces on an atomic scale
US6896775B2 (en) * 2002-10-29 2005-05-24 Zond, Inc. High-power pulsed magnetically enhanced plasma processing
US6937448B2 (en) * 2002-11-13 2005-08-30 Hitachi Global Storage Technologies Netherlands, B.V. Spin valve having copper oxide spacer layer with specified coupling field strength between multi-layer free and pinned layer structures
KR100512180B1 (ko) * 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086866A (ja) * 2001-09-13 2003-03-20 Anelva Corp スピンバルブ型巨大磁気抵抗薄膜の製造方法
JP2003217899A (ja) * 2002-01-17 2003-07-31 Anelva Corp プラズマ処理装置及びプラズマ処理方法
KR20040029257A (ko) * 2002-09-30 2004-04-06 소니 가부시끼 가이샤 자기저항 소자 및 자기 메모리 장치

Also Published As

Publication number Publication date
TW200629614A (en) 2006-08-16
JPWO2006073127A1 (ja) 2008-06-12
CN101095246A (zh) 2007-12-26
US20090053833A1 (en) 2009-02-26
DE112005003336T5 (de) 2007-11-22
CN101095246B (zh) 2010-05-26
WO2006073127A1 (ja) 2006-07-13
KR20070091159A (ko) 2007-09-07

Similar Documents

Publication Publication Date Title
KR100931818B1 (ko) 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층
KR100347084B1 (ko) 외부자계센서로서 이용 가능한 자기터널접합소자
US6835423B2 (en) Method of fabricating a magnetic element with insulating veils
US7986498B2 (en) TMR device with surfactant layer on top of CoFexBy/CoFez inner pinned layer
US7983011B2 (en) AP1 layer for TMR device
US8289661B2 (en) CPP structure with enhanced GMR ratio
JPH11354859A (ja) 磁気抵抗素子と磁気ヘッド
TW201527726A (zh) 應變感測元件、壓力感測器、麥克風、血壓感測器及觸控面板
KR20140111508A (ko) 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
JP2012038815A (ja) 磁気抵抗素子の製造方法
CN104134748A (zh) 一种信息传感及存储器件及其制备方法
JP2000099922A (ja) 磁気トンネル素子及びその製造方法
KR100883164B1 (ko) 자성 다층막의 제조방법
JP2007194457A (ja) トンネル型磁気検出素子及びその製造方法
JP3981358B2 (ja) 磁気抵抗素子とその製造方法、およびこの素子を含む不揮発メモリ
US11163023B2 (en) Magnetic device
JP5959313B2 (ja) 磁気抵抗効果素子、磁界検出器および物理量検出器
JP2001119082A (ja) 磁気抵抗素子
JP2004079936A (ja) 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
JP2014505375A (ja) 磁気的に結合され、垂直磁気異方性を有する非晶質バッファ層を有する磁気トンネル接合素子
JP2005109201A (ja) 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド
JP2001077443A (ja) 積層膜成膜装置、これを用いた磁気抵抗センサの製法および磁気抵抗センサ
Nickel et al. Control of ferromagnetic coupling by in situ interface modification
JP4775616B2 (ja) Ｍｒａｍ及びその製造方法
JP4987378B2 (ja) 磁気抵抗素子の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 12