KR100879421B1

KR100879421B1 - 표시 장치 및 그 구동 방법

Info

Publication number: KR100879421B1
Application number: KR1020020071403A
Authority: KR
Inventors: 오에다까유끼; 우에다도시오; 야마모또아끼라
Original assignee: 히다찌 플라즈마 디스플레이 가부시키가이샤
Priority date: 2002-03-15
Filing date: 2002-11-16
Publication date: 2009-01-19
Also published as: EP1746564A2; KR20080095231A; EP1345198A2; JP2003271091A; US20030174150A1; EP1746564A3; EP1345198A3; TW559761B; KR100889429B1; KR20030074096A; EP2219171A1; US7075560B2; JP5049445B2; KR20080095230A; KR100889428B1

Abstract

종래, 표시 장치에서의 계조의 연속성을 유지한 상태에서 전력 제어를 행하는 것이 곤란하였다. 각 필드 내에 미리 정해진 복수의 발광 블록을 갖고, 상기 발광 블록의 조합으로 중간조를 표시하는 표시 장치의 구동 방법으로서, 상기 발광 블록의 조합에 의해 발생하는 발광 휘도의 불연속부에 대하여, 입력 계조 레벨에 따라 불연속 계조에 계조 레벨의 가산·감산 처리를 연산에 의해 실행하도록 구성한다.

발광 블록, 입력 계조 레벨, 전력 제어, 표시 장치, 플라즈마 디스플레이 패널

Description

표시 장치 및 그 구동 방법{DISPLAY APPARATUS THAT CAN CONTROL POWER WHILE RETAINING GRAYSCALE CONTINUITY, AND METHOD FOR DRIVING THE SAME}

도 1은 본 발명이 적용되는 표시 장치의 일례를 도시한 블록도.

도 2는 도 1에 도시한 표시 장치에서의 구동 방법의 일례를 설명하기 위한 도면.

도 3은 총 발광 펄스 수를 각 서브필드의 가중비에 따라 분류하는 모습을 도시한 도면.

도 4는 종래의 표시 장치의 구동 방법에서의 과제를 설명하기 위한 도면.

도 5는 관련 기술로서의 표시 장치에서의 구동 방법의 일례를 설명하기 위한 도면.

도 6은 도 5의 구동 방법을 실현하기 위한 일 구성예를 도시한 블록도.

도 7은 관련 기술로서의 표시 장치에서의 구동 방법에 있어서의 과제를 설명하기 위한 도면.

도 8은 본 발명에 따른 표시 장치의 구동 방법을 실현하기 위한 일 구성예를 도시한 블록도.

도 9는 본 발명에 따른 표시 장치에서의 계조 연속성 보상 회로의 일례를 도시한 블록 회로도.

도 10은 도 9에 도시한 계조 연속성 보상 회로의 동작의 일례를 설명하기 위한 순서도.

도 11은 도 9에 도시한 계조 연속성 보상 회로의 동작의 일례를 설명하기 위한 도면.

도 12는 도 9에 도시한 계조 연속성 보상 회로의 동작의 일례를 설명하기 위한 출력 휘도와 입력 계조와의 관계를 도시한 도면.

도 13은 본 발명에 따른 표시 장치의 구동 방법의 제1 실시예를 설명하기 위한 도면.

도 14는 본 발명에 따른 표시 장치의 구동 방법의 제2 실시예를 설명하기 위한 도면.

도 15는 본 발명에 따른 표시 장치의 구동 방법의 제3 실시예를 설명하기 위한 도면.

도 16은 본 발명에 적용하는 오차 확산 처리를 설명하기 위한 도면.

도 17은 도 16에 도시한 오차 확산 처리를 실현하기 위한 일례를 도시한 회로도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 데이터 컨버터

2 : 프레임 메모리

3 : 전력 제어 회로

4 : 드라이버 제어 회로

5 : 전원

6 : 어드레스 드라이버

7 : Y 드라이버

8 : X 드라이버

9 : 표시 패널

200 : 계조 연속성 보상 회로

201 : 화상 처리부

202 : 오차 확산 처리부

203 : 가산·감산 판정부

204 : 가산·감산 처리 연산부

205 : SF 데이터 변환부

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 패널(PDP : Plasma Display Panel)과 같은 각 필드 내에 복수의 발광 펄스로 구성되는 복수의 발광 블록을 갖고, 그 발광 블록의 조합으로 중간조를 표시하는 표시 장치 및 그와 같은 표시 장치의 구동 방법에 관한 것이다.

최근, 표시 장치의 대형화에 따라 박형의 표시 장치가 요구되며, 각 종류의 박형의 표시 장치가 제공되고 있다. 예를 들면, 디지털 신호 상태로 표시하는 매 트릭스 패널, 즉 PDP 등의 가스 방전 패널이나, DMD(Digital Micromirror Device), EL 표시 소자, 형광 표시관, 액정 표시 소자 등의 매트릭스 패널 등이 제공되고 있다. 이러한 박형의 표시 장치 중 가스 방전 패널은, 간이한 프로세스로 인해 대화면화가 용이하고, 자발광 타입이므로 표시 품질이 좋으며, 및 응답 속도가 빠르다는 등의 이유로 대화면에서 직시형 HDTV(고품위 텔레비전)용 표시 디바이스의 최유력 후보로서 고려된다.

예를 들면, PDP에서는 각각의 필드 내에 복수의 발광 펄스로 구성되는 복수의 발광 블록(서브필드: SF)을 갖고, 그 발광 블록의 조합으로 중간조를 표시하고 있다. 이 PDP의 발광에 의해 소비하는 전력은 발광에 기여하는 발광 펄스(유지 방전 펄스: 서스테인 펄스)의 수에 거의 비례하며, 각각의 필드 내의 총 발광 펄스 수를 제어함으로써, PDP의 소비 전력을 제어할 수 있다. 발광 펄스 수의 제어는 화질 열화 요인을 만들지 않고 제어해야 하지만, 정해진 발광 펄스 수를 각 서브필드로 분류하는 경우, 총 발광 펄스 수에 의해서는 계조에 불연속 부분이 발생한다. 그래서, 발광 블록의 조합으로 중간조를 표시하는 표시 장치에 있어서, 불연속 부분(단차)으로 되어 있는 계조를 평활하게 휘도가 변화하도록 제어하여 발광의 연속성을 보상함과 함께, 발광에 의해 소비하는 전력을 제어할 수 있는 표시 장치 및 그 구동 방법의 제공이 요망되고 있다.

또, 본 명세서에서 「필드」라고 하는 문언은, 예를 들면 1 프레임의 화상을 인터레이스 표시하는 홀수 및 짝수의 2개의 필드로 구성하는 경우를 상정하여 사용하고 있지만, 예를 들면 1프레임의 화상을 프로그래시브 표시하는 경우에는, 「필 드」라고 하는 문언은 그대로 「프레임」으로 치환하여 적용할 수 있다.

종래, 발광 펄스의 설정은, 예를 들면 표시 데이터로부터 프레임마다의 표시 부하율을 계산하고, 각각의 프레임(필드)에서 그 표시 부하율을 기초로 산출하여 행해지며, 표시 장치의 소비 전력이 일정값을 초과하지 않도록 제어되고 있다. 이러한 기술을 개시하는 문헌으로는, 예를 들면 일본 특개평06-332397호 공보 및 일본 특개2000-098970호 공보를 예로 들 수 있다.

구체적으로, 일본 특개평06-332397호 공보는, 소정 기간 내에 주어지는 소정 레벨의 화소 신호 수를 적산하는 적산 수단과, 이 적산 수단의 적산 결과에 기초하여 패널 구동 주파수를 변경하는 주파수 변경 수단을 포함한 플랫 패널 디스플레이 장치를 개시하고 있으며, 또한 일본 특개2000-098970호 공보는, 소정 기간 내에 주어지는 화소 신호 수를 계조 표시를 위한 비트 신호 단위로 적산하는 적산 수단과, 이 적산 수단의 적산 결과에 기초하여 유지 방전 파형의 주파수를 변경하는 주파수 변경 수단을 포함한 플라즈마 디스플레이 장치를 개시하고 있다.

도 1은 본 발명이 적용되는 표시 장치의 일례를 도시한 블록도이며, 플라즈마 디스플레이 장치(플라즈마 디스플레이 패널 : PDP)의 일례를 도시한 것이다. 도 1에서, 참조 부호 1은 데이터 컨버터, 참조 부호 2는 프레임 메모리, 참조 부호 3은 전력 제어 회로, 참조 부호 4는 드라이버 제어 회로, 참조 부호 5는 전원, 참조 부호 6은 어드레스 드라이버, 참조 부호 7은 Y 드라이버, 참조 부호 8은 X 드라이버, 그리고 참조 부호 9는 표시 패널을 나타내고 있다.

도 1에 도시한 바와 같이, 데이터 컨버터(1)는 외부로부터의 화상 신호 및 수직 동기 신호 Vsync를 수신하여, PDP용 데이터(복수의 발광 블록(서브필드 SF)에 의해 화상을 표시하기 위한 데이터)로 변환한다. 프레임 메모리(2)는 데이터 컨버터(1)에 의해 PDP용으로 변환된 다음 필드용 데이터를 보유한다. 그리고, 데이터 컨버터(1)는 그 때까지 프레임 메모리(2)에 보유되어 있던 데이터를 어드레스 드라이버(6)에 어드레스 데이터로서 공급함과 함께, 그 표시 부하율을 드라이버 제어 회로(4)에 제공한다. 여기서, 표시 부하율이란, 각 발광 블록에서의 점등 셀(발광하는 도트)의 수를 카운트하여 얻어지는 부하율이다.

드라이버 제어 회로(4)는 전력 제어 회로(3)로부터 각 발광 블록(SF)의 발광 펄스 수(서스테인 펄스 수)의 제어 신호 및 내부에서 발생된 수직 동기 신호 Vsync2를 수신하여, Y 드라이버(7)에 구동 제어 데이터를 공급한다. 또, 데이터 컨버터(1)로부터의 표시 부하율의 데이터 신호는 드라이버 제어 회로(4)를 통해 전력 제어 회로(3)로 공급된다.

표시 패널(9)에는, 어드레스 전극 A1∼Am, Y 전극 Y1∼Yn 및 X 전극 X가 형성되어 있고, 각각 어드레스 드라이버(6), Y 드라이버(7) 및 X 드라이버(8)에 의해 구동된다. 전원(5)은, 어드레스 드라이버(6), Y 드라이버(7) 및 X 드라이버(8)에 대하여 전력을 공급함과 함께, 이들 어드레스 드라이버(6), Y 드라이버(7) 및 X 드라이버(8)에 대한 전압 및 전류를 검출하여 전력 제어 회로(3)에 제공한다. 즉, 어드레스 드라이버(6)의 어드레스 전압 및 전류, 및 Y 드라이버(7)와 X 드라이버(8)의 서스테인 전압 및 전류의 검출값이 전원(5)으로부터 전력 제어 회로(3)에 공급되고, 전력 제어 회로(3)에서의 처리에 사용된다. 여기서, 표시 패 널부는 어드레스 드라이버(6), Y 드라이버(7), X 드라이버(8) 및 표시 패널(9)을 구비하여 구성된다.

도 2는 도 1에 도시한 표시 장치에서의 구동 방법의 일례를 설명하기 위한 도면이다.

도 2에 도시한 구동 방법은, 1 프레임의 화상을 홀수 및 짝수의 2개의 필드로 인터레이스에 의해 표시하는 것으로, 각 홀수 필드 및 짝수 필드는 각각 복수의 발광 블록(서브필드: 예를 들면, 7개의 서브필드 SF0∼SF6)으로 구성된다. 각 발광 블록 SF0∼SF6은 어드레스 데이터에 따라 점등 셀의 어드레스 방전을 행하는 어드레스 기간 및 선택된 셀(점등 셀)에 대해 발광 펄스(서스테인 펄스)를 부여하여 발광시키는 발광 기간(유지 방전 기간)을 갖고 있다.

도 3은 총 발광 펄스 수를 각 서브필드의 가중비에 따라 분류하는 모습을 도시한 도면이다.

도 3에 도시된 바와 같이, 표시 부하율에 의해 결정되는 총 발광 펄스 수는, 각 서브필드의 가중 비율에 따라 분류된다. 즉, 예를 들면 총 발광 펄스 수가 508발일 때, 각 서브필드 SF0∼SF6의 발광 펄스 수는 각각의 가중에 따라 SF0=4, SF1=8, SF2=16, SF3=32, SF4=64, SF5=128, SF6=256로서 분류된다.

도 4는 종래의 표시 장치의 구동 방법에서의 과제를 설명하기 위한 도면으로서, 도 4의 (a)는 발광 펄스 수와 휘도와의 사이의 관계를 도시하고, 또한 도 4의 (b)는 입력 계조와 출력 휘도와의 관계를 도시하고 있다.

도 4의 (a)에 도시한 바와 같이, 발광 펄스 수와 휘도와의 사이에는 형광체 의 휘도 포화가 존재하기 때문에, 양자의 관계는 정비례가 되지 않고, 각 서브필드(SF)의 휘도가 상정하고 있는 휘도에 미치지 않는 것에 의한 휘도 단차(도 4의 (b) 참조), 혹은 반대로 정합 처리 등에 의해 본래 점등하지 않은 화소로의 방전이 확대됨에 따른 휘도 단차 등이 발생한다.

즉, 총 발광 펄스 수를 각 서브필드의 가중비에 따라 분류하는 것만으로는, 계조의 연속성을 확보할 수 없다. 그래서, 각 서브필드에 대하여 휘도 포화를 고려한 광 펄스 수의 가산 처리를 행하거나, 혹은 방전의 확대에 의한 휘도 증가를 고려한 광 펄스 수의 감산 처리를 행하는 것을 생각할 수 있다.

상술한 바와 같이, 각 서브필드의 광 펄스 수를 조정하는 것만으로는, 완전하게 계조의 연속성을 확보할 수는 없다. 이것은, 각 서브필드 단독의 휘도는 가중비율대로라도, 발광 서브필드의 조합에 의해 휘도 단차가 발생하기 때문이다.

이 휘도 단차에 대하여, 종래 계조의 연속성을 보상하는 발광 SF(서브필드) 패턴을 테이블(메모리)에 보유하고, 발광 서브필드의 조합을 고안함으로써 그 단차를 보정하는 것이 제안되고 있다. 또한, 관련 기술로서, 발광 SF 패턴을 보유하는 테이블을 마련하지 않고, 연산을 행하여 휘도 단차의 보상을 행하는 것을 생각할 수 있다.

도 5는 관련 기술로서의 표시 장치에서의 구동 방법의 일례를 설명하기 위한 도면이고, 도 6은 도 5의 구동 방법을 실현하기 위한 일 구성예를 도시한 블록도이다. 도 6에서, 참조 부호 101은 화상 처리부, 참조 부호 102는 오차 확산 처리부, 참조 부호 103은 가산·감산 판정부, 참조 부호 104는 가산·감산 처리 연산부, 그 리고 참조 부호 105는 서브필드(SF) 데이터 변환부를 도시하고 있다.

도 5에 도시한 구동 방법은 입력 계조 레벨이 3일 때 휘도의 이론값도 3이지만, 계산 상의 계조 레벨이 3일 때 실제의 휘도가 1이 된 경우, 실제의 휘도가 이론값과 동일한 3이 되는 계산 상의 계조 레벨5를 입력 계조 레벨3에 대응시키는 연산을 행하게 되어 있다.

도 6에 도시된 바와 같이, 입력 신호 Din은 화상 처리부(101)를 통해 즉시 오차 확산 처리부(102)에 공급되고, 오차 확산 처리가 행해진 화상 신호에 대하여 가산·감산 판정부(103)의 출력값이 가산·감산 처리 연산부(104)에서 가산(감산)된다. 구체적으로, 도 5에 도시한 바와 같은 경우, 입력 계조 레벨3(입력 계조 레벨3 이후)에서 휘도의 이상값과 -2의 휘도 단차가 발생하므로, 오차 확산 처리부(102)의 출력을 수취하여 가산·감산 판정을 행하는 가산·감산 판정부(103)는 입력 계조 레벨3에서 가산·감산 처리 연산부(104)에 대하여 보상값 『+2』를 출력하고, 이에 따라 오차 확산 처리부(102)의 출력에 +2만큼 가산된 신호가 SF 데이터 변환부(105)에 공급된다.

즉, SF 데이터 변환부(105)는, 입력 계조 레벨3 이후에 있어서, 입력 계조 레벨에 『+2』를 가산한 계조 레벨을 출력 신호 D_OUT로서 출력함으로써, 휘도의 단차를 없애고 계조의 연속성을 유지하는 표시를 행하게 되어 있다. 또, 도 5 및 도 6에서는, 예를 들면 발광 서브필드의 조합에 의한 휘도 단차가 1개소에서만 발생한 경우를 설명했지만, 실제로는 이들 휘도 단차는 복수의 개소(예를 들면, 6 개소 정 도)에 존재하며, 각 휘도 단차 개소에서 상기한 가산(감산) 처리를 행하게 된다.

상술한 바와 같이, 종래의 계조의 연속성을 보상하기 위해 발광 SF 패턴을 보유하는 테이블을 사용하는 표시 장치의 구동 방법은, 모든 서브필드의 조합을 망라한 방대한 테이블량을 저장하기 위해 대용량의 메모리(테이블)를 필요로 한다.

도 7은 관련 기술로서의 표시 장치에서의 구동 방법에서의 과제를 설명하기 위한 도면이다.

도 7에 도시된 바와 같이, 도 5 및 도 6을 참조하여 설명한 관련 기술에서는, 예를 들면 연산(가산 처리)을 행하는 것으로 입력 계조 레벨3에 대한 휘도를 「14」로 하고, 입력 계조 레벨2에 대한 휘도의 「8」과의 휘도 단차가 「6」이 된다. 또, 서브필드의 가중의 최소 단위는 「4」이다.

이 때, 관련 기술에서, 휘도는 서브필드의 가중의 최소 단위 「4」의 스텝에서만 제어할 수 있으므로, 예를 들면 입력 계조 레벨3의 휘도에 대하여 계조 레벨의 『+2』의 가산 처리를 했다고 해도 완전하게 휘도 단차를 없앨 수는 없다.

즉, 관련 기술의 연산 처리를 사용한 표시 장치의 구동 방법은 가산·감산 처리를 점등 서브필드 결정 직전에 행하기 때문에, 서브필드의 가중의 최소 단위로만 제어할 수 있으며, 또한 전력 제어에 의해 총 발광 펄스 수를 변동시켰을 때, 각 서브필드에 설정되는 발광 펄스 수의 비율이 이상값으로부터 벗어나 연속성이 없어지는 과제가 있다.

본 발명의 목적은, 상술한 종래의 표시 장치에서의 과제를 감안하여, 계조의 연속성을 유지한 상태에서 전력 제어를 행할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것에 있다.

본 발명의 제1 형태에 따르면, 각 필드 내에 미리 정해진 복수의 발광 블록을 갖고, 상기 발광 블록의 조합으로 중간조를 표시하는 표시 장치의 구동 방법으로서, 상기 발광 블록의 조합에 의해 발생하는 발광 휘도의 불연속부에 대하여, 입력 계조 레벨에 따라 불연속 계조에 계조 레벨의 가산·감산 처리를 연산에 의해 실행하는 것을 특징으로 하는 표시 장치의 구동 방법이 제공된다.

본 발명의 제2 형태에 따르면, 각 필드 내에 미리 정해진 복수의 발광 블록을 갖고, 상기 발광 블록의 조합으로 중간조를 표시하는 표시 장치의 구동 방법으로서, 상기 발광 블록의 조합에 의해 발생하는 발광 휘도의 불연속부에 대하여, 입력 계조 레벨에 따라 불연속 계조에 계조 레벨의 가산·감산 처리를 오차 확산 처리보다도 전에 실행하는 것을 특징으로 하는 표시 장치의 구동 방법이 제공된다.

본 발명의 제3 형태에 따르면, 각 필드 내에 각각이 복수의 발광 펄스로 구성되는 미리 정해진 복수의 발광 블록을 갖고, 상기 발광 블록의 조합으로 중간조를 표시하는 표시 장치의 구동 방법으로서, 전력을 제어하기 위해 발광 펄스 수를 조정할 때, 상기 발광 펄스 수가 적은 발광 블록의 발광 펄스 수를 변경하지 않고, 상기 복수의 발광 블록의 발광 펄스수를 결정하는 것을 특징으로 하는 표시 장치의 구동 방법이 제공된다.

본 발명의 제4 형태에 따르면, 각 필드 내에 미리 정해진 복수의 발광 블록 을 갖고, 상기 발광 블록의 조합으로 중간조를 표시하는 표시 장치로서, 화상 신호를 수신하며, 상기 발광 블록의 조합에 의해 발생하는 발광 휘도의 불연속부에 대하여 가산·감산을 판정하는 가산·감산 판정부와, 상기 가산·감산 판정부의 출력에 따라 상기 발광 휘도의 불연속부에 대하여 입력 계조 레벨에 따라 불연속 계조에 계조 레벨의 가산·감산 처리를 연산에 의해 실행하는 가산·감산 처리 연산부를 포함하는 것을 특징으로 하는 표시 장치가 제공된다.

본 발명의 제5 형태에 따르면, 각 필드 내에 미리 정해진 복수의 발광 블록을 갖고, 상기 발광 블록의 조합으로 중간조를 표시하는 표시 장치로서, 화상 신호를 수신하며, 상기 발광 블록의 조합에 의해 발생하는 발광 휘도의 불연속부에 대하여 가산·감산을 판정하는 가산·감산 판정부와, 상기 화상 신호의 오차 확산 처리를 행하는 오차 확산 처리부와, 상기 오차 확산 처리부보다도 전단에 형성되며, 상기 가산·감산 판정부의 출력에 따라 상기 발광 휘도의 불연속부에 대하여 입력 계조 레벨에 따라 불연속 계조에 계조 레벨의 가산·감산 처리를 행하는 가산·감산 처리 연산부를 포함하는 것을 특징으로 하는 표시 장치가 제공된다.

본 발명의 제6 형태에 따르면, 표시 패널부와, 화상 신호를 수신하여 표시 장치에 적합한 화상 데이터를 상기 표시 패널부에 공급하고, 상기 화상 신호로부터 표시 부하율을 산출하여 출력하는 데이터 컨버터와, 상기 표시 패널부에 전력을 공급함과 함께, 상기 표시 패널부에서 소비되는 전력 정보를 출력하는 전원부와, 상기 표시 부하율 및 상기 소비 전력 정보를 수취하며, 전력을 제어하기 위해 발광 펄스 수를 조정할 때, 상기 발광 펄스 수가 적은 발광 블록의 발광 펄스 수를 변경 하지 않고, 상기 복수의 발광 블록의 발광 펄스 수를 결정하는 발광 펄스 수 제어 회로를 포함하는 것을 특징으로 하는 표시 장치가 제공된다.

본 발명은, 계조의 연속성을 보상하기 위한 처리를 테이블(메모리)을 사용하여 행하는 것은 아니며, 연산으로 행함으로써 프로그램 용량의 증대를 방지하게 되어 있다. 또한, 본 발명은 연산 처리를 오차 확산 처리의 전단에서 행함으로써, 가산·감산 처리를 정수의 연산 처리가 아니고, 소수의 연산 처리도 가능하게 하고 있다. 또한, 본 발명에서, 전력 제어에 의해 총 발광 펄스 수를 제한할 때, 각 서브필드의 발광 펄스 수의 비가 균형을 잃지만, 그것에 따라 발생하는 휘도 단차를 가산·감산 처리에 의해 보정함으로써 계조의 연속성을 유지하게 되어 있으며, 그로 인해 표시 부하율, 혹은 총 발광 펄스 수마다 연산 계수를 변화시킨다.

또, 본 명세서에서 「필드」라고 하는 문언은, 예를 들면 1 프레임의 화상을 인터레이스 표시하는 홀수 및 짝수의 2개의 필드로 구성하는 경우를 상정하여 사용하고 있지만, 예를 들면 1 프레임의 화상을 프로그래시브 표시하는 경우에는, 「필드」라고 하는 문언은 그대로 「프레임」으로 치환하여 적용할 수 있다.

<발명의 실시 형태>

이하, 본 발명에 따른 표시 장치 및 그 구동 방법의 실시예를 도면에 따라 상세히 설명한다. 또, 본 발명에 따른 표시 장치 및 그 구동 방법은 인터레이스 방식의 PDP에 한정되는 것은 아니며, 다양한 표시 장치에 대하여 폭넓게 적용할 수 있다.

도 8은 본 발명에 따른 표시 장치의 구동 방법을 실현하기 위한 일 구성예를 도시한 블록도이다. 도 8에서, 참조 부호 201은 화상 처리부, 참조 부호 202는 오차 확산 처리부, 참조 부호 203은 가산·감산 판정부, 참조 부호 204는 가산·감산 처리 연산부, 그리고 참조 부호 205는 서브필드(SF: 발광 블록) 데이터 변환부를 나타내고 있다. 또, 가산·감산 판정부(203) 및 가산·감산 처리 연산부(204)는 계조 연속성 보상 회로(200)를 구성하고 있다.

도 8과 상술한 도 6과의 비교로부터 알 수 있듯이, 도 8에 도시한 구성에서는 오차 확산 연산 처리부(202)의 전단에, 가산·감산 처리 판정부(203) 및 가산·감산 처리 연산부(204)를 형성하도록 되어 있다.

도 8에 도시한 바와 같이, 입력 신호 Din은 화상 처리부(201)를 통해 가산·감산 판정부(203) 및 가산·감산 처리 연산부(204)에 공급되고, 가산·감산 처리 연산부(204)에서 가산·감산 판정부(203)의 출력값이 가산(감산)된다. 그리고, 가산·감산 처리 연산부(204)의 출력은 오차 확산 처리부(202)에 공급되고, 연산 처리(가산·감산 처리)가 행해진 신호에 대하여 오차 확산 처리가 행해지며, 이 오차 확산 처리가 행해진 신호가 SF 데이터 변환부(205)에 공급된다.

도 9는 본 발명에 따른 표시 장치에서의 계조 연속성 보상 회로의 일례를 도시한 블록 회로도이다. 여기서, 계조 연속성 보상 회로(200)는 도 8에서의 가산·감산 판정부(203) 및 가산·감산 처리 연산부(204)에 상당한다.

도 9에 도시한 바와 같이, 계조 연속성 보상 회로(200)는, 비교기(211), AND 게이트군(212), 전치 가산기(213), 및 가산기(214)를 구비하고 있다. 비교기(211)는 10 비트의 입력 데이터 DI[9:0] 내의 상위 8 비트(DI[9:2])를 각 8 비트의 보정 계수 부가 위치 Yn[7:0](Y0[7:0]∼Y15[7:0] : 도 12 참조)과 비교하여, 그 결과(출력 Z0∼Z15)를 AND 게이트군(212)에 출력한다. 또, 보정 계수 부가 위치 Yn은 Y0∼Y15의 16개소에 한정되는 것은 아니며, 발광 블록의 구성 등에 의해 다양하게 변화시킬 수 있는 것은 물론이다.

AND 게이트군(212)은 비교기(211)의 각 출력(Z0∼Z15)과 각 4비트의 보정 계수 Xn[3:0](X0[3:0]∼X15[3:0])과의 논리곱을 취하는 복수의 AND 게이트를 구비하고, 각 4비트의 AND 게이트의 출력은 전치 가산기(213)로 가산되어, 8 비트의 출력으로서 가산기(214)에 공급된다. 가산기(214)는, 입력 데이터 DI[9:0]에 대하여 전치 가산기(203)의 출력을 가산하고, 10 비트의 출력 D0[9:0]를 출력한다.

도 10은 도 9에 도시한 계조 연속성 감폭 회로의 동작의 일례를 설명하기 위한 순서도이며, 도 11은 도 9에 도시한 계조 연속성 보상 회로의 동작의 일례를 설명하기 위한 도면이고, 그리고 도 12는 도 9에 도시한 계조 연속성 보상 회로의 동작의 일례를 설명하기 위한 출력 휘도와 입력 계조와의 관계를 도시한 도면이다.

우선, 입력 데이터 Din이 화상 처리부(201)를 통해 계조 연속성 보상 회로(200)(가산·감산 판정부(203))에 입력되면, 단계 ST1에서 입력 데이터 Din(10비트의 입력 데이터 DI[9:0]) 내의 상위 8비트(DI[9:2])를 A로 하고(DI[9:2]=A), 보정 계수 부가 위치를 Yn[7:0]로 하고, 그리고 보정 계수를 Xn[3:0]으로 설정한다. 또, 계조 연속성 보상 회로(200)(가산·감산 처리 연산부(204))의 출력 데이터(10 비트의 출력 데이터)는 D0[9:0]로 설정한다. 이어서, 단계 ST2로 진행하여, n=0으로 하며, 또한 단계 ST3으로 진행하고, A와 Yn과의 비교를 행한다(도 9의 비 교기(211)).

단계 ST3에서 A≥Yn이 성립한다고 판별되면, 단계 ST4로 진행하여, 보정 계수합 B[7:0]에 대하여 보정 계수를 가산(B[7:0]=B[7:0]+Xn[3:0])한다. 또한, 단계 ST5로 진행하여, n에 1을 가산(n=n+1)하여 단계 ST3으로 되돌아가고, A≥Yn이 성립하지 않는다고(A<Yn이 성립) 판별될 때까지 마찬가지의 처리를 반복한다. 즉, 모든 보정 계수 부가 위치를 Yn(예를 들면, 16개소의 보정 계수 부가 위치 Y0∼Y15에 대하여 보정 계수 Xn(X0∼X15)에 의한 보정을 행한다(도 12 참조).

그리고, 단계 ST3에서 A≥Yn이 성립되지 않는다고 판별되면, 단계 ST6으로 진행하여, 입력 데이터 DI[9:0]에 대하여 보정 계수합 B[7:0](도 9의 전치 가산기(213)의 출력)를 가산하여 출력 데이터 D0[9:0]을 산출한다(도 9의 가산기(214)).

이와 같이 하여, 도 11에 도시한 바와 같은, 연산 처리(입력 데이터 DI[9:0]의 휘도 단차를 보상하는 연산)가 실행되고, 출력 데이터 D0[9:0]이 출력된다. 또, 계조 연속성 보상 회로(200)(가산·감산 처리 연산부(204))의 출력 데이터는 다음 단의 오차 확산 처리부(202)에 공급되어 오차 확산 처리가 행해지게 된다.

도 13은 본 발명에 따른 표시 장치의 구동 방법의 제1 실시예를 설명하기 위한 도면이다.

도 13과 상술한 도 7과의 비교로부터 알 수 있듯이, 본 제1 실시예에서는 오차 확산 연산 처리부(202)의 전단에, 가산·감산 처리 판정부(203) 및 가산 감산 처리 연산부(204)(계조 연속성 보상 회로(200))를 형성하여 연산 처리를 행하도록 되어 있기 때문에, 예를 들면 입력 계조 레벨3의 휘도에 대하여 계조 레벨의 『+1.5』의 가산 처리를 행할 수 있게 된다. 즉, 연산(가산 처리)을 행함으로써 입력 계조 레벨3에 대한 휘도를 「12」로 하고, 입력 계조 레벨2에 대한 휘도인 「8」과의 휘도 단차를 「4」로 할 수 있기 때문에, 완전하게 휘도 단차를 없앨 수 있게 된다. 또, 오차 확산 처리부(202)에 의한 오차 확산 처리는, 상기한 휘도 단차가 보상된 가산·감산 처리 연산부(204)의 출력에 대하여 행해지게 된다.

도 14는 본 발명에 따른 표시 장치의 구동 방법의 제2 실시예를 설명하기 위한 도면이다.

우선, 각 서브필드에의 발광 펄스(유지 펄스: SUS) 수의 분류를 행했을 때, 각 서브필드에 있어서의 발광 펄스 수의 이상값이 도 14의 1항이라고 가정하자. 즉, 254의 총 발광 펄스 수를 서브필드 SF0∼SF6으로 분류하는 경우, 각 서브필드 SF0, SF1, SF2, SF3, SF4, SF5, SF6의 발광 펄스 수의 이상값은 2, 4, 8, 16, 32, 64, 128이 된다.

이것에 대하여, 전력 제어에 의해 총 발광 펄스 수를 억제하면, 예를 들면 도 14의 2항에 도시된 바와 같이, 총 발광 펄스 수가 200으로 억제되는 경우, 각 서브필드 SF0, SF1, SF2, SF3, SF4, SF5, SF6의 발광 펄스 수의 값은 2, 3, 6, 13, 25, 50, 101이 된다. 이것으로는, 상기한 휘도 이상값과의 사이에 편차가 생기며, 각 서브필드의 휘도 비율의 균형이 무너지게 된다. 이러한 휘도 비율의 편차는, 특히 가중이 작은 서브필드(예를 들면, SF0, SF1, SF2)에서 발생하면 영향이 크기 때문에, 본 제2 실시예에서는 도 14의 3항에 도시된 바와 같이 가중이 작은 서브필 드의 발광 펄스 수를 고정하도록 되어 있다. 즉, 본 제2 실시예에서는 가중이 작은 서브필드(SF0∼SF2)의 휘도 비율을 고정으로 하여, 전력 제어를 위해 필요한 발광 펄스 수의 삭감을 가중이 큰 서브필드(SF3∼SF6)에서 행하게 되어 있다. 또, 발광 펄스 수를 감소시킨 가중이 큰 서브필드를 점등시키는 경우에 발생하는 휘도 단차는 상술한 오차 확산 연산 처리부(202)의 전단에 형성된 가산·감산 처리 판정부(203) 및 가산·감산 처리 연산부(204)에 의한 연산으로 보상한다.

도 15는 본 발명에 따른 표시 장치의 구동 방법의 제3 실시예를 설명하기 위한 도면이다.

우선, 각 총 발광 펄스 수에 대한 각 서브필드에서의 발광 펄스 수의 이상값이 도 15의 1항∼4항이라고 가정하자. 즉, 각 서브필드 SF0, SF1, SF2, SF3, SF4, SF5, SF6의 발광 펄스 수의 이상값은, 예를 들면 총 발광 펄스 수가 127인 경우, 1, 2, 4, 8, 16, 32, 64(도 15의 1항: 이상값1)로 되고, 총 발광 펄스 수가 254인 경우, 2, 4, 8, 16, 32, 64, 128(도 15의 2항: 이상값2)로 되며, 총 발광 펄스 수가 381인 경우, 3, 6, 12, 24, 48, 96, 192(도 15의 3항: 이상값3)로 되고, 그리고 총 발광 펄스 수가 508인 경우, 4, 8, 16, 32, 64, 128, 256(도 15의 4항: 이상값4)으로 된다.

이와 같이, 본 제3 실시예에서는 가장 가중이 작은 서브필드(SF0)의 발광 펄스 수를 기준으로 하여, 그 휘도에 기초하여 이상의 휘도 비율을 실현하기 위한 각 서브필드(SF0∼SF6)의 발광 펄스 수를 결정한다(이상값1∼이상값4). 여기서, 이들 이상값1∼이상값4의 전환은, 예를 들면 이상값의 총 발광 펄스 수가 전력 제어에 의해 결정되는 총 발광 펄스 수보다도 크고, 또한 가장 가까운 총 발광 펄스 수의 이상값을 발광 펄스 수의 고정 및 발광 펄스 수의 가산·감산의 기준으로 한다. 구체적으로, 예를 들면 전력 제어에 의해 결정하는 총 발광 펄스 수가 350발이면, 기준으로 되는 각 서브필드의 이상 발광 펄스 수는 도 15의 3항(이상값3)으로 된다.

혹은, 이상값1∼이상값4의 전환은 예를 들면, 이상값의 총 발광 펄스 수가 전력 제어에 의해 결정되는 총 발광 펄스 수에 가장 가까운 총 발광 펄스 수의 이상값을 발광 펄스 수의 고정 및 발광 펄스 수의 가산·감산의 기준으로 해도 된다. 또, 예를 들면 전력 제어에 의해 결정되는 총 발광 펄스 수가 기준으로 한 이상값의 총 발광 펄스 수보다도 큰 경우에는, 예를 들면 가중이 작은 서브필드(SF0∼SF2)의 휘도 비율을 고정으로 하고, 가중이 큰 서브필드(SF3∼SF6)에 대하여 발광 펄스 수를 증가하도록 구성해도 된다. 이 경우, 예를 들면 전력 제어에 의해 결정하는 총 발광 펄스 수가 300발이면, 기준으로 되는 각 서브필드의 이상 발광 펄스 수는, 도 15의 2항(이상값2)으로 된다.

도 16은 본 발명에 적용하는 오차 확산 처리를 설명하기 위한 도면이고, 도 17은 도 16에 도시한 오차 확산 처리를 실현하기 위한 일례를 도시한 회로도이다.

상술한 각 실시예에서 사용되는 오차 확산 처리, 즉 도 8에서의 오차 확산 처리부(202)에서 행해지는 오차 확산 처리는 종래부터 알려져 있는 방법을 적용할 수 있으며, 예를 들면 다음과 같은 것이다.

우선, 도 16에 도시한 바와 같이 화상 표시 중인 모든 화소를 각각 소정의 중간조 화상 데이터를 표시시키는 경우, 특정한 화소 부분 P₀에 주목하고, 이 특정한 화소 부분 P₀이 속하는 라인 n과 그 다음에 주사되는 라인 n+1에 주목한다. 또한, 특정한 화소 부분 P₀에 대하여 주사 방향을 향하여 하나 옆의 화소 부분 P₁과, 라인 n+1에서 P₀의 좌측 아래, 아래, 우측 아래의 위치에 있는 각 화소 부분 P₂, P₃, P₄의 합계 4 화소 부분에 대하여, 오차 데이터를 소정의 비율로 분배한다. 여기서, 상기한 오차 확산 처리에 사용되는 오차 확산 처리 연산 회로도 종래부터 알려져 있는 것을 적용할 수 있으며, 그 일례가 도 17에 도시된다.

즉, 도 17에 도시한 바와 같이, 예를 들면 중간조 화상 데이터 D_IN(13∼0)은 연산 수단 OP1에 입력되고, 이 연산 수단 OP1의 출력은 제1 지연 수단 D1을 통해 출력 D_OUT(7∼0)에 출력될 때, 제2 지연 수단 D2를 통해 연산 수단 OP2의 I4 단자에 입력되고, 이에 따라 화소 부분 P₄에 분배되는 오차 데이터가 생성된다. 또한, 제1 지연 수단 D1을 통한 연산 수단 OP1의 출력은, 직접 연산 수단 OP2의 I1 단자에 입력되고, 이에 따라 화소 부분 P₁에 분배되는 오차 데이터가 생성된다. 여기서, 제1 지연 수단 D1은 1 도트분의 지연 기능(lDT)을 갖고, 또한 제2 지연 수단 D2는 1 라인-2 도트분의 지연 기능(1H-2DT)을 갖고 있다.

또한, 제2 지연 수단 D2의 출력은, 제3 지연 수단 D3을 통해 연산 수단 OP2의 I3 단자에 입력되고, 이에 따라, 화소 부분 P₃에 분배되는 오차 데이터가 생성되 며, 또한 제3 지연 수단 D3의 출력은 제4 지연 수단 D4를 통해 연산 수단 OP2의 I2 단자에 입력됨으로써, 화소 부분 P₂에 분배되는 오차 데이터가 생성된다. 여기서, 제3 지연 수단 D3은 1 도트분의 지연 기능(1DT)을 갖고, 또한 제4 지연 수단 D4도 1 도트분의 지연 기능(1DT)을 갖고 있다.

상술한 오차 확산법은 일반적인 것이며, 도 16에서의 임의의 점 P₀의 오차를 주위의 점 P₁, P₂, P₃, P₄로 확산하고, 그 값을 P₁=(7/16)×P ₀, P₂=(1/16)×P₀, P₃=(5/16)×P₀, P₄=(3/16)×P₀와 같이 배분한다. 그리고, 좌측으로부터 우측의 도트로, 또한 상측의 라인으로부터 하측의 라인으로 순차적인 처리를 행함으로써 오차를 확산하여 다계조화를 실현한다.

또한, 도 17에 도시한 오차 확산 처리부의 연산 회로에서는, 데이터 입력의 하위 비트와 그 이하의 비트를 몇 개 취하고, 도트 또는 라인의 지연 소자 D1∼D4를 이용하여 연산 수단 OP2의 입력 I1∼I4로 공급하는 신호의 위상을 맞추고, 그 연산 수단 OP2에 의해 상술한 바와 같은 오차 확산을 행하며, 그리고 출력 데이터의 재개의 비트가 상승할 때까지 오차가 그대로이면, 출력으로서 1 계조 높은 값을 출력한다. 또, 남은 오차는 재차 연산 수단 OP1에 피드백되기 때문에, 1 필드 내에서 오차가 없어지지 않으며, 의사적인 계조 수의 증가가 가능하게 된다. 또한, 본 발명에 적용하는 오차 확산 처리는 상기한 것에 한정되지 않는 것은 물론이다.

이상, 상술한 바와 같이, 본 발명에 따르면 계조의 연속성을 유지한 상태에 서 전력 제어를 행할 수 있는 표시 장치 및 그 구동 방법을 제공할 수 있다.

Claims

삭제
삭제
1 필드가 복수의 서브 필드를 포함하여 구성되고, 상기 복수의 서브 필드의 적어도 하나에서는 유지 펄스가 인가되고, 상기 복수의 서브 필드의 조합으로 중간조를 표시하는 표시 장치의 구동 방법으로서,

총 유지 펄스 수를 변경할 때, 상기 복수의 서브 필드 중 일부의 서브필드의 유지 펄스 수를 상기 총 유지 펄스 수에 의하지 않고 고정으로 하고, 상기 유지 펄스 수를 고정으로 하는 서브필드는 유지 펄스 수가 가장 적은 서브필드를 포함하여 복수인 것을 특징으로 하는 표시 장치의 구동 방법.
삭제
삭제
제3항에 있어서,

상기 유지 펄스 수를 고정으로 한 서브필드 이외의 서브필드의 유지 펄스 수를 변경하는 것에 의해 총 유지 펄스 수를 변경하는 것을 특징으로 하는 표시 장치의 구동 방법.
제3항에 있어서,

표시 부하율이 변경된 경우에 상기 총 유지 펄스 수를 변경하는 것을 특징으로 하는 표시 장치의 구동 방법.
제7항에 있어서,

상기 총 유지 펄스 수는 소비 전력을 제어하기 위하여 변경되는 것을 특징으로 하는 표시 장치의 구동 방법.
삭제
표시 패널부와,

화상 신호를 수신하여 표시 장치에 적합한 화상 데이터를 상기 표시 패널부에 공급하고, 상기 화상 신호로부터 표시 부하율을 산출하여 출력하는 데이터 컨버터와,

상기 표시 패널부에 전력을 공급하는 전원부와,

상기 표시 부하율의 데이터 신호를 수취하며, 총 유지 펄스 수에 의하지 않고 복수의 서브필드 중 일부의 서브필드에 있어서, 유지 펄스 수가 가장 적은 서브필드를 포함하는 복수의 서브필드의 유지 펄스 수를 고정으로 하여, 전력을 제어하기 위해 총 유지 펄스 수를 변경하는 제어 회로

를 포함하는 것을 특징으로 하는 표시 장치.
제10항에 있어서,

상기 제어 회로는, 복수의 서브 필드 중에서 유지 펄스 수가 적은 3개의 서브 필드의 유지 펄스 수를 고정으로 하는 것을 특징으로 하는 표시 장치.
삭제
삭제
제10항에 있어서,

상기 제어 회로는, 상기 유지 펄스 수를 고정으로 한 서브 필드 이외의 서브 필드의 유지 펄스 수를 변경하는 것에 의해 총 유지 펄스 수를 변경하는 것을 특징으로 하는 표시 장치.