JP2004258069A - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP2004258069A
JP2004258069A JP2003045505A JP2003045505A JP2004258069A JP 2004258069 A JP2004258069 A JP 2004258069A JP 2003045505 A JP2003045505 A JP 2003045505A JP 2003045505 A JP2003045505 A JP 2003045505A JP 2004258069 A JP2004258069 A JP 2004258069A
Authority
JP
Japan
Prior art keywords
bits
video signal
display device
error diffusion
dither
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003045505A
Other languages
English (en)
Other versions
JP4052142B2 (ja
Inventor
Shigehiro Masuchi
重博 増地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2003045505A priority Critical patent/JP4052142B2/ja
Publication of JP2004258069A publication Critical patent/JP2004258069A/ja
Application granted granted Critical
Publication of JP4052142B2 publication Critical patent/JP4052142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】プラズマ・ディスプレイ・パネル(PDP)表示装置等のデジタル的に限られた中間調表示を行う画像表示装置に関して、平均映像信号レベル(APL)の変化によって、ディザ処理や誤差拡散処理特有の周期的パターンノイズの発生による画質妨害を減少させるようにする。
【解決手段】APL検出部15と輝度制御部16の算出結果の値に応じて、誤差拡散処理回路300、300′では、誤差拡散係数の値や拡散画素範囲等を切り替え、また、ディザ処理回路では、ディザ係数パターンやマトリクス数を変化させるなど、夫々の処理をAPLの変化に関連付けて適応的に可変する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、フィールド内時分割駆動表示方法によりデジタル的に限られた中間調表示を行う、プラズマ・ディスプレイ・パネル(以下PDPと記す)表示装置、フィールド・エミッション・ディスプレイ(以下FEDと記す)表示装置、デジタル・マイクロミラー・デバイス(以下DMDと記す)、エレクトロ・ルミネッセンス・ディスプレイ(以下ELと記す)等の表示デバイスにおける画像表示装置に関する。
【0002】
【従来の技術】
映像信号を表示する画像表示装置の中で、例えば1フィールドを複数のサブフィールドに分割して階調表示するPDP表示装置や、DMDを用いたディジタル・ライト・プロセシング(DLP)表示装置、パルス幅変調によって階調表示するFED表示装置、サブフィールドに分割して駆動したりパルス幅変調によって階調表示するEL表示装置等のマトリクス型表示装置においては、駆動方法によってはデジタル的に制限された階調数でしか表示することができない特質を有している。
また、受像側の表示部を陰極線管(以下CRTと記す)と想定しているテレビジョン放送等では、受像側のCRTが有する逆ガンマ特性と組合わせてリニアな階調特性となるように、予め送信側でガンマ特性を施している。しかし、上記の表示装置はCRTとは異なり、表示装置自体はリニアな階調特性であるから、CRTと同様な階調特性で画像表示するには、入力映像信号に逆ガンマ補正処理を施し、リニアな階調特性に戻してから画像表示することが必要になる。
このため、従来から、上記の表示装置ではデジタル的に制限された階調数で映像を表示する際、入力映像信号に逆ガンマ補正処理を施したときに損なわれる階調の直線性を回復させるために、表示する映像信号に補正を加えることが行われており、その一例としてディザ法による多階調化処理手段がある。
【0003】
ディザ法による多階調化処理は、隣接する複数個の画素(ドット)を1組としてディザマトリクスを構成し、損なわれる階調分の中間階調をこのディザマトリクス内の個々のディザ係数で表現するのが一般的な処理方法である。
例えば、映像表示装置が6ビットの階調能力しかなく、8ビットのドットデータの上位6ビットにより階調表示する場合は、隣接する2×2ドットのディザマトリクスを構成し、そのディザマトリクス内で不足した2ビット分のノイズパターンを重畳することによって視覚的な積分効果を利用し、8ビット相当の階調表示を行い表示を滑らかにしている。
このようなディザ法による多階調化処理手段の改良型の従来例として、本出願人による特許文献1に開示の発明がある。この発明は、逆ガンマ補正回路の前段にディザ法を用いて多階調化処理を行う映像信号処理回路を設け、この映像信号処理回路では映像信号の階調を複数の領域に分け、この複数の領域毎に適切なディザ係数パターンを加算することで、より滑らかに階調を表示する手段を用いるものである。
【0004】
一方、前記の表示装置においては、入力映像信号のビット数(階調数)が表示装置で表現出来るビット数(階調数)よりも大きい場合が多く、また前記の入力映像信号に逆ガンマ補正処理を施してリニアな階調に戻す際には、極力階調が損なわれないようにするため、表示装置で表現出来るビット数よりも一旦ビット数を上げる場合がある。
このように、入力された映像信号のビット数もしくは逆ガンマ補正回路より出力された映像信号のビット数(第1ビット数)が、表示装置によって表現するビット数(第2ビット数)よりも大きい場合には、ビット数を削減する必要が生じることとなる。そして、ビット数を削減すれば階調が損なわれるので、ここでも多階調化処理が必要になる。従来、その手段の一例として誤差拡散法が用いられている。
【0005】
その誤差拡散法による多階調化処理は、上記のデジタル的に制限された第2ビット数を超える第1ビット数に相当する映像表示を得るために次のように行う。
図10において、Pは映像信号中の注目画素を構成するR、G、B信号3ドットの内の1つであり、第2ビット数では十分に表現できない階調数を有するドットである。Aは右隣のドット、Bは左下のドット、Cは真下のドット、Dは右下のドットである。誤差拡散法は同図に示すように、注目ドットPにおいて表現することができない第1ビット数と第2ビット数の差を、複数の周辺ドットA〜Dに一定の誤差拡散係数(重み)を付けて拡散することによって、見かけ上第1ビット数に相当する映像信号となるようにするものである。
これに具体的な数値を入れて説明すると、例えば、表示装置が8ビットの階調能力しかなく、12ビットのドットデータの上位8ビットにより階調表示する場合は、残りの下位4ビット分のドットデータに一定の重みを付けて、周辺ドットA〜Dに拡散することによって、視覚的な積分効果を利用して12ビット相当の階調表示を行う。図10において、周辺ドットA〜Dに添えた7/16、3/16、5/16、1/16は重み付けの程度を表す誤差拡散係数の一例である。
なお、R、G、Bの3原色信号に対して共通の誤差拡散係数を用いる。
このような誤差拡散法による多階調化処理の改良型の従来例として、本出願人による特許文献2に開示の発明がある。この発明は、逆ガンマ補正回路の後段にR、G、B信号毎に誤差拡散法を用いて多階調化処理を行う誤差拡散処理回路を設け、R、G、B信号の少なくとも1つの信号に対する誤差拡散係数を他の信号の誤差拡散係数と異ならせることで、より滑らかな表示を得るようにしたものである。
【0006】
以上はPDP表示装置等で必要な映像信号の多階調化処理ついて説明したが、次にこれらを搭載しているPDP表示装置の従来例として、3電極型のAC方式PDP表示装置を例に説明する。
PDP表示装置は、動作状態を点灯か非点灯の2値表示として使用する。そして、画像表示用としての多階調表示を行うために、フィールド内時分割駆動表示方法による視覚積分効果を利用して中間調表示を実現させている。
図11は、一般的なAC方式PDP表示装置の一例を示すブロック図である。同図において、R、G、B信号よりなる3系統の映像信号は映像信号処理回路1に入力される。映像信号処理回路1は、これらの映像信号にディザ処理回路等の映像信号処理を施し、逆ガンマ補正回路2に入力する。R、G、B信号は一例として8ビット(256階調)デジタル信号である。逆ガンマ補正回路2は、入力されたR、G、B信号に対し夫々同じ特性の逆ガンマ補正処理を施し、一例として12ビット(4096階調)デジタル信号として出力する。8ビット信号を12ビット信号に増加して出力するのは、前記のように逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。逆ガンマ補正回路2より出力された R、G、B信号は、誤差拡散処理回路3とAPL検出部15に入力される。
【0007】
誤差拡散処理回路3は、入力されたR、G、B信号夫々に対し誤差拡散処理を施して出力する。即ち12ビットデジタル信号の内の例えば下位4ビットに一定の重みを付けた上で、上位8ビットに拡散して8ビットデジタル信号として出力する。
次のフレームメモリ4には誤差拡散処理された8ビットのR、G、B信号が入力される。フレームメモリ4は2つのフィールドメモリで構成されており、1フィールド毎に書き込みと読み出しが交互に切り替わる。なお、画像信号の形態が入出力共にR、G、B信号別の3系統となっている場合には、フレームメモリは3つ必要であり、R、G、B信号が複合されて1系統となっている場合には、フレームメモリ4は1つで構成される。図11はフレームメモリ4の内部でR、G、B信号を複合して1系統とし、1つのフレームメモリで構成している例を示している。
メモリ書き込み制御回路5は、フレームメモリ4に書き込み制御信号を入力して画像信号のフレームメモリ4への書き込みを制御する。メモリ読み出し制御回路6は、フレームメモリ4に読み出し制御信号を入力してフレームメモリ4からのサブフィールド信号の読み出しを制御する。
フレームメモリ4より読み出された表示データ信号であるサブフィールド信号はアドレス電極駆動回路8に入力される。
【0008】
APL検出部15は、入力されたR、G、B信号の1フィールド分の平均映像信号レベルを算出する。次の輝度制御部16は、APL検出部15の算出結果を入力し、後述する各サブフィールド毎の維持パルス数における定数Nを決定し、駆動パルス発生回路7へその結果を出力する。なお、APL検出部15での算出結果は1フィールド分遅延するが、フレームメモリ4より出力される表示データ信号も1フィールド分遅延しており、第1サブフィールドの維持パルスを発生する前までに定数Nを決定し、その結果を出力するようにしている。
駆動パルス発生回路7は、輝度制御部16の結果を受け、PDP14を駆動するために、アドレス電極11、X電極12、Y電極13へ供給する各種駆動パルスを発生する。即ち駆動パルス発生回路7は、アドレス電極駆動回路8にアドレス電極駆動パルスを供給し、更にX電極駆動回路9にX電極駆動パルスを、Y電極駆動回路10にY電極駆動パルスを夫々供給する。
以上の動作により、画面上にR、G、B信号を表示する。
【0009】
図12は、サブフィールド分割による中間調表示をする場合の動作の一例を示す図であリ、縦軸Y1〜Ynは表示ライン数を、横軸は時間軸を表している。
同図では、256階調(8ビット)を得るために、1フィールドを輝度の相対比が異なる8個のサブフィールド(SF1〜SF8)に分割し、画像ビット情報のLSB(最下位ビット)からMSB(最上位ビット)まで順番にサブフィールドを構成している。このように、1フィールドをM個のサブフィールドに分割して、画像ビット情報に基づいたビットの重み付けによる視覚的な積分効果を利用して2のM乗の階調をPDP14に画像表現している。
夫々のサブフィールドは、図12で示すように、リセット期間、アドレス期間、維持放電期間で構成される。サブフィールド毎に維持放電期間の長さが異なっているのは、ビットの重み付けに相当した維持パルス(サステインパルス)数を印加しているためである。実際に印加される維持パルス数は、LSBより、1、2、4、… 128であり、発光輝度を得るために更にそのN倍のパルス数を印加することにより、図13に示すようにNの大きさに比例して入力階調に対する出力輝度が得られる。なお、実際に印加される維持パルス数は整数として設定するが、Nは必ずしも整数でなくても良い。Nに小数が付くように設定し、上記サブフィールド毎の維持パルス比率が概略N倍として設定しても良い。実際にPDP14に画像表示する場合には、表示画像のAPLに応じて自動輝度制御を行っている。
【0010】
図14は、APLに応じて自動輝度制御を行った場合の出力輝度と消費電力を示す図である。図14(b)に示すように、予め決められた消費電力以上にならないように設定し、APLが大きい場合には図13に示すNを小さくすることで出力輝度を抑え、予め決められた消費電力を一定に保つように動作している。このようにNの大小はAPLに応じて可変している。
以上説明したように、従来のPDP表示装置等は、前記のようなディザ法や誤差拡散法による多階調化処理を施すことによって、画面上の階調数を増加させるようにしている。
【0011】
【特許文献1】
特開2000−148068号公報
【特許文献2】
特開2001−75521号公報
【0012】
【発明が解決しようとする課題】
ところが、上記のごとく、PDP14に画像表示する場合には表示画像のAPLに応じて自動輝度制御を行っているため、特に動画像を表示している場合にはAPLが絶えず変動しながらパネル表示を行っている。このため、特にディザ法や誤差拡散法による多階調化処理で重要な低階調部分の出力輝度が変化するので、APLの値によってはディザや誤差拡散特有の周期的なパターンノイズによる画質妨害が強調されるという問題があった。
【0013】
この点について図15で説明する。同図は前述した図13における楕円部分で囲まれた低階調部を拡大し、入力階調と出力輝度の関係を更に詳細に説明するための図である。
図15(a)のように、Nが小さい場合(APLが大きい場合)には、入力階調に対する出力輝度のステップが隣接階調間において小さいため、各ステップ間のPDPで中間調表示が不可能な領域、即ちディザ処理や誤差拡散処理を行って隣接画素を用いて階調表示されている領域において、ディザや誤差拡散特有の周期的なパターンノイズによる画質妨害は認識されにくいが、一方、図15(b)のように、Nが大きい場合(APLが小さい場合)には、入力階調に対する出力輝度のステップが隣接階調間において大きいため、ディザや誤差拡散特有の周期的なパターンノイズによる画質妨害は認識されやすくなってしまう。
このように、APLが変動することにより、ディザ処理や誤差拡散処理の性能が左右されてしまい、画質妨害が発生しやすくなるという問題点があった。
【0014】
本発明はこのような問題点に鑑みなされたものであり、APLが絶えず変動しても、ディザ処理や誤差拡散処理を行った際に現れる周期的なパターンノイズによる画質妨害レベルを悪化させることなく、常に一定に保つことが出来る画像表示装置を提供することを目的とするものである。
【0015】
【課題を解決するための手段】
本発明は、上記課題を解決する手段として以下の(1)〜(4)の手段から成る。すなわち、
(1)第1のビット数を有するディジタル映像信号を、これよりも小さい第2のビット数に削減するに際し、前記映像信号の注目画素における前記第1のビット数と前記第2のビット数との差である前記第1のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第2のビット数に削減する誤差拡散処理回路と、
前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第1のビット数の下位ビットに対する前記誤差拡散係数を異ならせるようにしたことを特徴とする画像表示装置。
(2)第1のビット数を有するディジタル映像信号を、これよりも小さい第2のビット数に削減するに際し、前記映像信号の注目画素における前記第1のビット数と前記第2のビット数との差である前記第1のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第2のビット数に削減する誤差拡散処理回路と、
前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第1のビット数の下位ビットに対する前記誤差拡散処理の拡散画素範囲を異ならせるようにしたことを特徴とする画像表示装置。
(3)入力ディジタル映像信号に、複数のディザ係数をマトリクス状に配置したディザ係数パターンを加算し、前記映像信号の階調を補正するディザ処理回路と、
前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
(4)ディジタル映像信号が供給され、当該画像表示装置の表示画素を構成するドットをマトリクス状に配置した部分的な区画に対して、その区画内のドットデータに所定のディザ係数を加算し、前記映像信号の階調を補正するディザ処理回路と、
前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
前記輝度制御部における輝度制御の変化に応じて、前記区画範囲を異ならせると共に、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
【0016】
【発明の実施の形態】
以下、本発明の画像表示装置の実施形態につき、好ましい実施例により図面を参照して説明する。なお、従来例における構成と同一の構成については、同一の参照符号を付してある。
図1は、その画像表示装置を用いた表示装置の第1の実施例を示すブロック図。図2は、図1中の誤差拡散処理回路300の具体的構成例を示すブロック図。図3は、第1の実施例における画像表示装置の動作の一例を説明するための図。図4は、第1の実施例における画像表示装置の誤差拡散法による多階調化処理を説明するための図。図5は、図4(C)の誤差拡散処理回路300の具体的構成例を示すブロック図。図6と図7は、本発明の画像表示装置を用いた表示装置の第2および第3の実施例を示すブロック図。図8は、第3の実施例における映像信号処理回路1のディザ処理回路を示すブロック図。図9は、第3の実施例による画像表示装置のディザ法による多階調化処理を説明するための図である。
【0017】
図1において、R、G、B信号よりなる3系統の映像信号は、映像信号処理回路1に入力される。映像信号処理回路1は、これらの映像信号にディザ処理回路等の映像信号処理を施し、逆ガンマ補正回路2に入力する。R、G、B信号は一例として8ビット(256階調)デジタル信号である。逆ガンマ補正回路2は、入力されたR、G、B信号に対し夫々同じ特性の逆ガンマ補正処理を施し、一例として12ビット(4096階調)デジタル信号として出力する。8ビット信号を12ビット信号に増加して出力するのは、前記のように逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。逆ガンマ補正回路2より出力されたR、G、B信号は、誤差拡散処理回路300とAPL検出部15に入力される。
【0018】
誤差拡散処理回路300は、入力されたR、G、B信号夫々に対し誤差拡散処理を施して出力する。即ち12ビットデジタル信号の内の例えば下位4ビットに一定の重みを付けた上で、上位8ビットに拡散して8ビットデジタル信号として出力する。この誤差拡散処理回路300の具体的構成や動作の詳細については後述する。
次のフレームメモリ4には、誤差拡散処理された8ビットデジタルR、G、B信号が入力される。フレームメモリ4は2つのフィールドメモリで構成されており、1フィールド毎に書き込みと読み出しが交互に切り替わる。なお、画像信号の形態が入出力共にR、G、B信号別の3系統となっている場合には、フレームメモリは3つ必要であり、R、G、B信号が複合されて1系統となっている場合には、フレームメモリ4は1つで構成される。図1はフレームメモリ4の内部でR、G、B信号を複合して1系統とし、1つのフレームメモリで構成している。
メモリ書き込み制御回路5は、フレームメモリ4に書き込み制御信号を入力して画像信号のフレームメモリ4への書き込みを制御する。メモリ読み出し制御回路6は、フレームメモリ4に読み出し制御信号を入力してフレームメモリ4からのサブフィールド信号の読み出しを制御する。
フレームメモリ4より読み出された表示データ信号であるサブフィールド信号はアドレス電極駆動回路8に入力される。
【0019】
APL検出部15は、入力されたR、G、B信号の1フィールド分の平均映像信号レベルを算出する。次の輝度制御部16は、APL検出部15の算出結果を入力し、各サブフィールド毎の維持パルス数における定数Nを決定し、駆動パルス発生回路7へその結果を出力すると共に、誤差拡散処理回路300へも出力する。本実施例では定数Nの範囲を1〜3の3段階として、駆動パルス発生回路7を制御すると共に後述する誤差拡散処理回路300の動作を制御する。
なお、APL検出部15での算出結果は1フィールド分遅延するが、フレームメモリ4より出力される表示データ信号も1フィールド分遅延しており、第1サブフィールドの維持パルスを発生する前までに定数Nを決定し、その結果を出力するようにしている。
駆動パルス発生回路7は、輝度制御部16の結果を受け、PDP14を駆動するために、アドレス電極11、X電極12、Y電極13へ供給する各種駆動パルスを発生する。即ち駆動パルス発生回路7は、アドレス電極駆動回路8にアドレス電極駆動パルスを供給し、更にX電極駆動回路9にX電極駆動パルスを、Y電極駆動回路10にY電極駆動パルスを夫々供給する。こうして各種駆動パルスで制御されたPDP14は、画面上にR、G、B信号を画像表示する。
なお、ここでは定数Nを整数としているが、駆動パルス発生回路7へ供給する定数Nは小数がついても良い。この場合、誤差拡散処理回路300へ供給する定数Nは四捨五入し整数にする。
【0020】
次に図2を用いて誤差拡散処理回路300の具体的構成について説明する。まず輝度制御部16で決定される定数Nを考慮しない一般的な構成とその動作について説明する。なお、この定数Nを考慮しない動作状態は、図11(従来例)の誤差拡散処理回路3と同等の動作状態である。
また、R用誤差拡散処理回路3R、G用誤差拡散処理回路3G、B用誤差拡散処理回路3Bは全て同一の構成である。よってG用誤差拡散処理回路3GとB用誤差拡散処理回路3Bの構成はR用誤差拡散処理回路3Rと共通であるため、図示を簡略化すると共にその動作説明を省略する。
【0021】
図2において、逆ガンマ補正回路2より入力された12ビットのR信号は、後述する加算器31、32を経て出力され、加算器32より出力された12ビットのデータの内、下位4ビットがR用誤差検出回路33Rに入力される。この下位4ビットは、12ビット(4096階調)デジタル信号を8ビット(256階調)デジタル信号に削減することにより失われる階調の差分に相当するものである。R用誤差検出回路33Rは、入力された下位4ビットのデータに対し、図3に示す周辺ドットA′〜D′に応じた誤差拡散係数を乗じて誤差データを発生するものである。
R用誤差検出回路33Rに示す端子a〜dからは、夫々下位4ビットのデータに周辺ドットA′〜D′に応じた誤差拡散係数を乗じた誤差データが出力されることになる。図3で説明すると、端子a〜dからは、夫々下位4ビットのデータに7/16、3/16、5/16、1/16を乗じた誤差データが出力される。周辺ドットA′〜D′と周辺ドットA〜Dとの関係については後述する。
端子aより出力された誤差データは加算器32に入力され、端子bより出力された誤差データは加算器35に入力され、端子c、dより出力された誤差データは加算器34に入力される。加算器34は、入力された端子c、dからの誤差データを加算して加算器35に入力する。加算器35は、端子bより出力された誤差データと加算器34の出力とを加算してラインメモリ36に入力する。ラインメモリ36は、加算器35の出力を1ライン分より若干短い時間だけ遅延して加算器31に供給する。
加算器31は、入力されたR信号とラインメモリ36の出力とを加算して加算器32に入力する。入力されたR信号を図3に示す注目ドットP′とすると、加算器31は、注目ドットP′に対し、略1ライン分過去に生じた誤差データであるラインメモリ36の出力、即ちB′×3/16+C′×5/16+D′×1/16を加算する動作を行うことになる。
加算器32は、加算器31の出力とR用誤差検出回路33Rの端子aより出力された誤差データとを加算する。即ち加算器32は、注目ドットP′に対して略1ライン分過去に生じた誤差データを加算した加算器31の出力に対し、更に1ドット過去に生じた誤差データであるA′×7/16を加算する動作を行うことになる。以上により、図3に示す注目ドットP′に対し、周辺ドットA′〜D′に夫々の誤差拡散係数を乗じた誤差データを加算する。加算器32より出力された12ビットのデータの内、更に下位4ビットがR用誤差検出回路33Rに入力され、以上の動作が繰り返される。
加算器32より出力された12ビットデータの内の上位8ビットは、リミッタ37に入力される。リミッタ37は、注目ドットP′に対する誤差データの加算処理によって得たデータの値が8ビットを超えた分を制限して出力する。
以上のように、注目ドットP′に対する誤差データの加算処理をドット毎に順次行うことは、結果として、図3に示すように、注目ドットPにおける下位4ビット分のデータに7/16、3/16、5/16、1/16なる誤差拡散係数を乗じて周辺ドットA〜Dに拡散することを意味する。
このようにして、誤差拡散処理回路3R、3G、3Bは、R、G、B信号の3つのドットで構成する注目画素において、R、G、B信号に誤差拡散処理を施すことにより12ビットデータを8ビットデータとして出力する。
【0022】
次に輝度制御部16で決定される定数Nに基づいて誤差拡散処理回路300が動作する本発明の実施例について図2と図4とを用いて説明する。
前記の定数Nを考慮しない一般的な構成との大きな違いは、図2におけるR用誤差検出回路33Rに対して、図1に示す輝度制御部16からの輝度制御結果を入力して誤差データの出力に反映させるところである。
図4に示す(A)〜(C)は、図12に示す各サブフィールドの維持パルス数の定数Nを1〜3まで変化させて、PDP14への輝度表示を行う場合のR用誤差検出回路33Rで発生させる誤差拡散係数と拡散画素範囲を示す図である。
前記のごとく、PDPでは表示画像のAPLに応じて自動輝度制御を行っており、特に動画像を表示している場合には、APLが絶えず変動しながらパネル表示を行っている。そのため、図12における定数Nを可変することで、図13に示すように出力輝度を変化させている。このため、定数Nが大きい場合には、隣接階調間における輝度ステップが大きくなり、特に低階調部において誤差拡散特有の周期的なパターンノイズによる画質妨害が認識されやすい。なお、上記の低階調部とは、図12に示すSF1やSF2などのように、維持パルス数がもともと少ないサブフィールドのみを使い、誤差拡散処理により隣接画素も用いて階調表示を行う領域のことである。
本実施例では、上記の問題を解決するために、定数Nが大きくなるほどR用誤差検出回路33Rで発生させる誤差拡散係数に小さい値のものを使ったり、拡散画素範囲を広げたりして、同一ドットでの繰り上がりが起きないように分散させることで、低階調部における誤差拡散特有の周期的なパターンノイズを一定のレベルに保つようにしている。
具体的には、図4(A)のように、定数Nが1の場合には、注目ドットPにおける下位4ビット分のデータに4/8、1/8、2/8、1/8なる誤差拡散係数を乗じて周辺ドットA〜Dに拡散する。また、図4(B)のように、定数Nが2の場合には、注目ドットPにおける下位4ビット分のデータに7/16、3/16、5/16、1/16なる誤差拡散係数を乗じて周辺ドットA〜Dに拡散する。更に図4(C)のように、定数Nが3の場合には、注目ドットPにおける下位4ビット分のデータに8/32、4/32、8/32、4/32、4/32、2/32、2/32なる誤差拡散係数を乗じて周辺ドットA〜Gに拡散する。
このように本実施例に係る誤差拡散処理では、定数Nの値により異なる誤差拡散係数を用いた可変処理を行うことに特徴がある。また、上記の中で特に定数Nが3の場合には、誤差拡散係数を小さくするだけでなく、拡散画素範囲を広げている。この場合の誤差拡散処理回路300の具体的構成例は、図5に示す誤差拡散処理回路300′ように、加算器38と加算器39を追加する構成となる。この場合、誤差拡散処理回路300と誤差拡散処理回路300′の両方の回路を用意し、定数Nに応じて切り換えて出力するか、拡散画素範囲の最も大きい誤差拡散処理回路300′のみを用意し、「0/32」という誤差拡散係数を使うことを含めて、定数Nに応じて各誤差拡散係数値を変更することで実質的に拡散画素範囲を増減して出力する手段をとっても良い。
【0023】
上記の構成とすることにより、定数Nが大きくなった場合は、誤差拡散係数を小さくしたり誤差拡散範囲を広げて誤差拡散処理を行うので、APLに応じて自動輝度制御を行っても誤差拡散処理により現れる周期的なパターンノイズ等の画質妨害を悪化させることが無く、良好な画像表示が可能となる。
なお、図1の回路構成の場合、APL検出部15での算出結果は1フィールド分遅延した結果に基づいて輝度制御部16の輝度制御結果を誤差拡散処理回路300に入力しているので、定数Nが1フィールド遅延するため、誤差拡散処理回路300のおける誤差拡散係数の発生も厳密には1フィールド遅延してしまう。
図6は第2の実施例を示す図で、前記の点を解決するため、逆ガンマ補正処理回路2と誤差拡散処理回路300との間にフィールドメモリ17を追加すると共に、輝度制御部16の後段に1V遅延手段18を追加する構成としたものである。
また、上記の誤差拡散処理による第1および第2の実施例では、定数Nが大きくなった場合に、誤差拡散係数の拡散画素範囲を増やして誤差拡散処理するように構成したが、これに限定されることはなく、他の方法としては、誤差拡散係数の拡散画素範囲は増やさずに、誤差拡散係数値のみを変更することで、定数Nが小さい場合に比較して誤差拡散処理がより細かく、同一ドットでの繰り上がりが防げるように処理されていれば同様の効果が得られる。
【0024】
次に本発明の第3の実施例として、図7に示すように、輝度制御部16から出力される定数Nを映像信号処理回路1に入力し、映像信号処理回路1中のディザ処理回路に対してディザ処理内容を切り換える構成を説明する。
図8はその映像信号処理回路1中のディザ処理回路の構成例である。この図において、ディザパターン発生器101は、一例として、n×nドットのマトリクスからなるディザマトリクスパターン(以下ディザパターンと記す)を複数(ここではm種類)発生する。なお、本実施例では後述のように、nは2、3、4をとり、夫々2種類のディザパターンを用意するようにしているのでmは6となる。
セレクタ102は、ディザパターン発生器101から出力されるm種類のディザパターンの1つを一例としてフィールド毎に切替選択し、階調別ディザ係数発生回路105に入力する。階調別ディザ係数発生回路105と加算器103には、デジタル映像信号が入力される。階調別ディザ係数発生回路105は、入力された映像信号の階調を検出し、予め設定した階調以下の映像信号について更に複数の階調群に分け、その階調群毎で共通にディザパターン内の個々のディザ係数を設定する。このとき、予め設定した階調以上では、ディザパターン内の個々のディザ係数を全て0として設定する。
そして、階調別ディザ係数発生回路105は、セレクタ12によって選択されたディザパターンと、入力された映像信号の階調群とに対応して、ディザパターン内の個々のディザ係数を決定する。階調別ディザ係数発生回路105が発生したディザ係数は加算器103に入力される。加算器103は、入力された映像信号と階調別ディザ係数発生回路105が発生したディザ係数とを加算し、リミッタ104に入力する。リミッタ104は、加算器103の出力における原信号のビット数による値を超えた分を制限して出力する。
【0025】
図9は、第3の実施例で用いるディザパターンの例である。定数Nが1の場合には、図9(A)のようにディザパターンのマトリクスを、n=2の2×2ドットで構成し、また、定数Nが2の場合には、図9(B)のようにディザパターンのマトリクスを、n=3の3×3ドットで構成し、更に定数Nが3の場合には、図9(C)のようにディザパターンのマトリクスを、n=4の4×4ドットで構成するようにする。
このような構成にすることにより、定数Nが大きくなった場合にもディザパターンのマトリクス数を大きくし、ディザ範囲を広げた処理を行うので、APLに応じて自動輝度制御を行っても、従来のディザ処理を行った際に現れるディザパターンノイズによる画質妨害を悪化させることが無く、良好な画像表示が可能となる。
以上のディザ処理による実施例では、定数Nが大きくなった場合にディザパターンのマトリクス数を増やしたが、これに限らず、ディザ係数の値を変更するなどして、定数Nが小さい場合に比較してディザ処理がより細かくされていれば同様の効果が得られる。
【0026】
なお、本発明による実施例では、輝度制御部16から出力される定数Nに対して、ディザ処理と誤差拡散処理を夫々別個の処理として説明したが、この両処理を同時に行っても良い。
また、本発明による実施例では、デジタル的に限られた中間調表示を行うマトリクス型表示装置としてPDPを用いた場合について示しているが、本発明の表示装置としてはPDPに限定されるものではない。
【0027】
【発明の効果】
以上詳述したように、本発明の画像表示装置は、映像信号のAPLの変化に応じて自動輝度制御を行っているPDP等に画像表示する際、特にディザ法や誤差拡散法による多階調化処理を行ったときに現れる周期的なパターンノイズに対して、視覚的に低減するのに有効なものであり、簡単な構成で、映像信号のAPLの変化に応じて、ディザ処理ではディザ係数パターンやマトリクス数を変化させ、また、誤差拡散処理では誤差拡散係数の値や拡散範囲等を変化させるなど、夫々の処理の精度をAPLに関連付けて可変するようにしたので、周期的なパターンによる画質妨害レベルを改善して良好な画像を表示することが出来るようになる。
【図面の簡単な説明】
【図1】本発明による画像表示装置の第1の実施例を示すブロック図である。
【図2】図1中の誤差拡散処理回路300の具体的構成例を示すブロック図である。
【図3】本発明の第1の実施例における画像表示装置の動作を説明する図である。
【図4】本発明の第1の実施例による誤差拡散法による多階調化処理を説明するための図である。
【図5】図4(C)の誤差拡散処理回路300の具体的構成例を示すブロック図である。
【図6】本発明による画像表示装置の第2の実施例を示すブロック図である。
【図7】本発明による画像表示装置の第3の実施例を示すブロック図である。
【図8】本発明の第3の実施例における映像信号処理回路1の動作を説明するディザ処理回路のブロック図である。
【図9】本発明の第3の実施例におけるディザ法による多階調化処理を説明するための図である。
【図10】従来例の誤差拡散法による多階調化処理を説明するための図である。
【図11】従来のPDP表示装置の一例を示すブロック図である。
【図12】従来例によるサブフィールド分割によって中間調表示をする場合の動作の一例を示す図である。
【図13】定数Nを可変させた場合における入力階調と出力輝度の関係を示す図である。
【図14】APLの変化に対する出力輝度と消費電力の関係を示す図である。
【図15】図13に示す入力階調と出力輝度の関係を更に詳細に説明するための図である。
【符号の説明】
1 映像信号処理回路
2 逆ガンマ補正回路
3 誤差拡散処理回路
300 300′誤差拡散処理回路
4 フレームメモリ
5 メモリ書き込み制御回路
6 メモリ読み出し制御回路
7 駆動パルス発生回路
8 アドレス電極駆動回路
9 X電極駆動回路
10 Y電極駆動回路
11 アドレス電極
12 X電極
13 Y電極
14 PDP(プラズマ・ディスプレイ・パネル)
15 APL検出部
16 輝度制御部
17 フィールドメモリ
18 1V遅延手段

Claims (4)

  1. 第1のビット数を有するディジタル映像信号を、これよりも小さい第2のビット数に削減するに際し、前記映像信号の注目画素における前記第1のビット数と前記第2のビット数との差である前記第1のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第2のビット数に削減する誤差拡散処理回路と、
    前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
    前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第1のビット数の下位ビットに対する前記誤差拡散係数を異ならせるようにしたことを特徴とする画像表示装置。
  2. 第1のビット数を有するディジタル映像信号を、これよりも小さい第2のビット数に削減するに際し、前記映像信号の注目画素における前記第1のビット数と前記第2のビット数との差である前記第1のビット数の下位ビットに、所定の誤差拡散係数を乗じた誤差データを前記注目画素の周辺の複数画素に拡散する処理を施してから前記第2のビット数に削減する誤差拡散処理回路と、
    前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
    前記輝度制御部における輝度制御の変化に応じて、前記注目画素における前記第1のビット数の下位ビットに対する前記誤差拡散処理の拡散画素範囲を異ならせるようにしたことを特徴とする画像表示装置。
  3. 入力ディジタル映像信号に、複数のディザ係数をマトリクス状に配置したディザ係数パターンを加算し、前記映像信号の階調を補正するディザ処理回路と、
    前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
    前記輝度制御部における輝度制御の変化に応じて、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
  4. ディジタル映像信号が供給され、当該画像表示装置の表示画素を構成するドットをマトリクス状に配置した部分的な区画に対して、その区画内のドットデータに所定のディザ係数を加算し、前記映像信号の階調を補正するディザ処理回路と、
    前記映像信号の平均映像信号レベル(APL)を算出するAPL検出部を有して、前記APL検出部からの算出結果の供給により、当該画像表示装置の明るさを順次決定する輝度制御部とを備え、
    前記輝度制御部における輝度制御の変化に応じて、前記区画範囲を異ならせると共に、前記ディザ係数パターンを異ならせるようにしたことを特徴とする画像表示装置。
JP2003045505A 2003-02-24 2003-02-24 画像表示装置 Expired - Fee Related JP4052142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003045505A JP4052142B2 (ja) 2003-02-24 2003-02-24 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003045505A JP4052142B2 (ja) 2003-02-24 2003-02-24 画像表示装置

Publications (2)

Publication Number Publication Date
JP2004258069A true JP2004258069A (ja) 2004-09-16
JP4052142B2 JP4052142B2 (ja) 2008-02-27

Family

ID=33112287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045505A Expired - Fee Related JP4052142B2 (ja) 2003-02-24 2003-02-24 画像表示装置

Country Status (1)

Country Link
JP (1) JP4052142B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389443C (zh) * 2004-11-12 2008-05-21 南京Lg同创彩色显示系统有限责任公司 等离子显示器的误差扩散方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389443C (zh) * 2004-11-12 2008-05-21 南京Lg同创彩色显示系统有限责任公司 等离子显示器的误差扩散方法及装置

Also Published As

Publication number Publication date
JP4052142B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
KR100521717B1 (ko) 디스플레이 구동 장치
JP3354741B2 (ja) 中間調表示方法及び中間調表示装置
US7071902B1 (en) Image display
KR100379703B1 (ko) 디스플레이의구동방법및장치
US20040263541A1 (en) Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour
US6335735B1 (en) Dynamic image correction method and dynamic image correction circuit for display device
JPH0934399A (ja) 中間調表示方法
JP3250995B2 (ja) 表示装置及び方法
JP5049445B2 (ja) 表示装置およびその駆動方法
JP3457251B2 (ja) 画像表示装置
JP4203665B2 (ja) 画像表示方法および画像表示装置
KR100438604B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
JP2005024708A (ja) 多階調化信号処理装置
JP2004138783A (ja) 画像表示装置
JP3785922B2 (ja) 表示装置の誤差拡散処理方法
JP4759209B2 (ja) 画像表示装置
KR20050116074A (ko) 디스플레이장치 및 그 제어방법
JP4052142B2 (ja) 画像表示装置
JP3414161B2 (ja) 擬似中間調画像表示装置
JP2002149106A (ja) プラズマディスプレイパネルの階調表示処理方法
JP4103076B2 (ja) 画像表示装置の誤差拡散処理方法、及び画像表示装置
JPH11327497A (ja) 映像信号処理装置および表示装置
JPH09179523A (ja) ディスプレイ装置の誤差拡散処理装置
JP2005043725A (ja) 表示装置及び中間階調表示方法
JP2005055687A (ja) 画像表示方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees