KR100872286B1 - 도전패턴이 형성된 케이스 구조물 및 그 제조방법 - Google Patents

도전패턴이 형성된 케이스 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR100872286B1
KR100872286B1 KR1020070084429A KR20070084429A KR100872286B1 KR 100872286 B1 KR100872286 B1 KR 100872286B1 KR 1020070084429 A KR1020070084429 A KR 1020070084429A KR 20070084429 A KR20070084429 A KR 20070084429A KR 100872286 B1 KR100872286 B1 KR 100872286B1
Authority
KR
South Korea
Prior art keywords
case
conductive
conductive pattern
forming
pattern
Prior art date
Application number
KR1020070084429A
Other languages
English (en)
Inventor
전대성
배상우
성재석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070084429A priority Critical patent/KR100872286B1/ko
Priority to US12/185,341 priority patent/US7940220B2/en
Priority to DE102008038301A priority patent/DE102008038301A1/de
Application granted granted Critical
Publication of KR100872286B1 publication Critical patent/KR100872286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0045—Casings being rigid plastic containers having a coating of shielding material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999—Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Telephone Set Structure (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

본 발명은, 적어도 하나의 비아홀이 형성된 케이스와, 상기 케이스의 외부 표면에 형성되는 적어도 하나의 도전패턴, 및 상기 비아홀에 형성되어 상기 각각의 도전패턴을 상기 케이스 내부의 기판에 전기적으로 연결시키는 도전성 비아를 포함하는 도전패턴이 형성된 케이스 구조물 및 그 제조방법을 제공할 수 있다.
케이스(case), 안테나(antenna), 비아(via)

Description

도전패턴이 형성된 케이스 구조물 및 그 제조방법{CASE STRUCTURE HAVING CONDUCTIVE PATTERN AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 케이스 구조물 및 그 제조방법에 관한 것으로서, 보다 상세하게는 케이스의 표면에 도전패턴이 형성되고, 상기 도전패턴이 케이스 내부의 기판과 전기적으로 연결될 수 있는 구조물 및 그 제조방법에 관한 것이다.
최근에는 GPS, PDA, 셀룰러 폰, 무선 노트북 컴퓨터와 같은 이동통신 단말기가 널리 보급됨에 따라 경박단소화의 요구가 점차 요구되고 있다. 이러한 요구를 만족시키기 위해서, 다양한 기능을 유지하면서도 이동통신 단말기의 부피를 줄이는 데 역점을 두고 있다. 특히, 이동통신 단말기의 주요 필수부품 중 하나인 안테나도 마찬가지이다.
일반적으로, 이동통신 단말기의 안테나 중 로드 안테나, 및 헬리컬 안테나와 같은 외장형 안테나는 단말기의 외부로 일정 길이만큼 돌출되어 소형화가 어려울 뿐만 아니라 휴대성도 저하되는 문제가 있다. 또한, 이동통신 단말기의 낙하시 파손될 수 있는 단점이 있다.
이와 달리, 표면 실장형 칩 안테나와 같이 이동통신 단말기의 내부에 실장되는 내장형 안테나는 외장형 안테나와 달리 파손위험이 감소될 수 있으나, 이 역시 그 물리적인 크기로 인해 소형화가 어려운 문제점이 있다.
상기한 문제점을 해결하기 위해서 본 발명은 도전패턴이 형성된 케이스 구조물, 상기 케이스 구조물의 제조방법, 및 상기 도전패턴을 상기 케이스 상에 형성하기 위한 방법을 제공하는 것을 목적으로 한다.
본 발명의 일면은, 적어도 하나의 비아홀이 형성된 케이스와, 상기 케이스의 외부 표면에 형성되는 적어도 하나의 도전패턴, 및 상기 비아홀에 형성되어 상기 적어도 하나의 도전패턴 각각을 상기 케이스 내부의 기판에 전기적으로 연결시키는 도전성 비아를 포함하는 케이스 구조물을 제공할 수 있다.
상기 케이스는, 상기 도전패턴이 형성되는 케이스 외부표면의 일부 영역 및 상기 도전성 비아가 형성되는 비아홀의 벽면이 도금 가능한 물질로 될 수 있다.
상기 케이스는, 상기 케이스 내부에 실장되는 기판을 향하여 돌출된 돌출부를 포함하며, 상기 돌출부에 상기 비아홀이 형성될 수 있다.
상기 적어도 하나의 도전패턴은, 안테나 패턴을 포함할 수 있다.
상기 도전성 비아는, 그 일단이 상기 케이스의 내부 표면에 노출되도록 형성될 수 있다.
전기적으로 연결되는 상기 도전성 비아와 상기 도전패턴은 일체로 형성될 수 있다.
본 발명의 다른 일면은, 적어도 하나의 비아홀이 형성된 케이스를 형성하는 단계와, 상기 각각의 비아홀에 도전성 비아를 형성하는 단계, 및 상기 도전성 비아와 전기적으로 연결되도록 상기 케이스의 외부 표면에 적어도 하나의 도전패턴을 형성하는 단계를 포함하는 도전패턴이 형성된 케이스 구조물 제조방법을 제공할 수 있다.
상기 케이스를 형성하는 단계는, 도금이 불가능한 물질로 상기 케이스의 일부인 제1 영역을 사출하는 단계, 및 상기 제1 영역의 일부 영역에 도금이 가능한 물질로 제2 영역을 사출하는 단계를 포함할 수 있다.
상기 도전패턴이 형성되는 상기 케이스 외부표면의 일부 영역 및 상기 도전성 비아가 형성되는 비아홀 벽면을 상기 도금 가능한 물질로 사출할 수 있다.
상기 도전성 비아를 형성하는 단계 및 도전패턴을 형성하는 단계는, 상기 제 2 영역에 도금을 실시하는 것일 수 있으며, 이 때, 상기 도전성 비아를 형성하는 단계 및 도전패턴을 형성하는 단계는, 동시에 진행될 수 있다.
상기 도전성 비아를 형성하는 단계는, 상기 비아홀의 벽면에 도금을 실시하는 것일 수 있다.
상기 도전패턴을 형성하는 단계는, 상기 케이스의 외부표면에 도금막을 형성하는 단계, 및 상기 도금막중 일부 영역을 제거하는 단계를 포함할 수 있다.
상기 케이스의 외부표면에 도금막을 형성하는 단계는, 상기 도전성 비아를 형성하는 단계와 동시에 진행되며, 이 때, 상기 도전성 비아를 형성하는 단계는, 상기 비아홀의 벽면에 도금을 실시하는 것일 수 있다.
상기 도금막 중 일부영역을 제거하는 단계는, 절삭 또는 에칭 공정에 의해 진행될 수 있다.
본 발명의 또 다른 일면은, 케이스를 형성하는 단계와, 상기 케이스의 적어도 일면에 도금막을 형성하는 단계, 및 상기 도금막 중 일부를 제거하여 적어도 하나의 도전패턴을 형성하는 단계를 포함하는 도전패턴이 형성된 케이스 구조물 제조방법을 제공할 수 있다.
상기 적어도 하나의 도전패턴은, 안테나 패턴을 포함할 수 있다.
상기 도금막 중 일부를 제거하는 단계는, 절삭 또는 에칭 공정에 의해 진행될 수 있다.
본 발명에 따르면, 도전패턴이 형성된 케이스 구조물에서 상기 도전패턴을 케이스 구조물 내부의 기판에 전기적으로 연결시키기가 용이하고, 신뢰도가 뛰어나며, 다양한 형태의 도전패턴을 형성할 수 있는 케이스 구조물을 얻을 수 있다.
이하, 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1의 (a) 및 (b)는, 본 발명의 일실시 형태에 따른 도전패턴이 형성된 케이스 구조물의 단면도 및 사시도이다.
도 1의 (a) 및 (b)를 참조하면, 본 실시형태에 따른 케이스 구조물은, 케이스(11), 도전성 비아(12, 17), 및 도전패턴(13, 18)을 포함할 수 있다.
상기 케이스(11)는, 이동통신 단말기의 케이스일 수 있다. 본 실시형태에서 는 상기 이동통신 단말기의 케이스의 일측만을 나타내었다.
상기 케이스(11)에는 상기 케이스의 외부 표면과 내부 표면을 관통하는 적어도 하나의 비아홀이 형성될 수 있다. 상기 비아홀에는 도전성 비아가 형성되어, 상기 케이스 외부 표면에 형성되는 도전패턴(13, 18)을 상기 케이스 내부에 실장되는 기판(15)과 전기적으로 연결할 수 있다.
본 실시형태에서는 상기 케이스의 내부 표면에는 상기 케이스 내부에 실장되는 기판(15)을 향하여 돌출된 돌출부(11c)가 형성되고, 상기 비아홀은 상기 돌출부(11c)에 형성될 수 있다. 이러한 돌출부(11c)는, 상기 케이스의 내부 표면과 상기 케이스 내부에 실장되는 기판 사이의 공간에 상당한 길이로 형성되어 상기 케이스에 형성되는 도전성 비아가 상기 기판에 전기적으로 연결되는 것을 용이하게 할 수 있다.
본 실시형태에서 상기 케이스(11)는, 도금이 불가능한 영역(11a) 및 도금이 가능한 영역(11b)으로 형성될 수 있다. 상기 도금이 가능한 영역(11b)은, 상기 케이스 외부 표면의 일부 영역 및 상기 비아홀의 벽면에 형성될 수 있다. 따라서, 상기 도금이 가능한 영역(11b) 상에 도전패턴(13, 18) 및 도전성 비아(12, 17)가 형성될 수 있다. 이처럼 도금이 가능한 영역과 도금이 불가능한 영역으로 나누어진 케이스는 이중사출 공정에 의해 형성될 수 있다.
상기 케이스(11)의 외부 표면에는 적어도 하나의 도전패턴(13, 18)이 형성될 수 있다. 상기 도전패턴(13, 18)은 안테나 패턴, 접지 패턴, 또는 전자파 차폐용 패턴일 수 있다.
본 실시형태에서는 두 개의 도전패턴(13, 18)이 형성되어 있으며, 하나의 도전패턴(13)은 전자파 차폐용 패턴이고, 다른 하나의 도전패턴(18)은 역 F 타입의 안테나 패턴일 수 있다.
상기 케이스 외부 표면에 도전패턴을 형성하는 방법은 다양하게 구현될 수 있다. 원하는 패턴으로 형성된 도전체 필름을 접착하거나, 상기 케이스 외부표면에 직접 도금을 하여 상기 도전패턴을 형성할 수 있다. 상기 케이스 외부 표면에 형성된 도전패턴은 상기 케이스의 비아홀에 형성된 도전성 비아(12, 17)에 의해 상기 케이스 내부에 실장되는 기판과 전기적으로 연결될 수 있다.
상기 케이스(11)에는, 케이스의 외부 표면과 내부 표면을 관통하는 적어도 하나의 비아홀이 형성될 수 있고, 상기 비아홀에는 도전성 비아(12, 17)가 형성될 수 있다. 상기 도전성 비아(12, 17)는 상기 케이스(11)의 내부에 실장되는 기판(15)과 상기 케이스(11)의 외부에 형성되는 도전패턴(13, 18) 사이의 전기적 연결을 제공할 수 있다.
상기 도전성 비아(12, 17)는 상기 케이스의 비아홀의 벽면을 도금하여 형성될 수 있다. 이 때, 상기 도전성 비아(12, 17)의 일단은 각각 상기 케이스 외부 표면에 형성되는 도전패턴(13, 18)과 접촉될 수 있고, 타단(12b, 17b)은 기판상의 전극(15a, 15b)과 접촉되도록 상기 케이스의 내부표면에 노출될 수 있다.
상기 도전패턴 및 도전성 비아를 형성함에 있어서, 도금 방법을 사용하는 경우에는 상기 도전패턴 및 상기 도전패턴에 연결되는 도전성 비아를 일체로 형성할 수 있다. 즉, 상기 케이스를 형성함에 있어서 상기 도전패턴이 형성될 영역 및 비아홀의 벽면을 도금이 가능한 물질로 형성하는 이중 사출 공정이 적용될 수 있다. 이러한 이중 사출 공정에 의해 제조된 케이스를 도금액에 침전시키면, 상기 도금 가능 영역, 즉, 케이스의 외부 표면의 일부 영역 및 비아홀의 벽면에만 도금이 형성되므로 상기 케이스 외부 표면에 형성되는 도전패턴 및 도전성 비아는 일체로 형성될 수 있다. 이처럼, 도전패턴과 도전성 비아를 일체로 형성하는 경우에는 상기 도전패턴과 도전성 비아의 접촉불량등을 방지할 수 있다.
도 2의 (a) 내지 (c)는, 본 발명의 일실시 형태에 따른 도전패턴이 형성된 케이스 구조물의 제조공정을 나타내는 순서도이다.
도 2의 (a)는, 케이스(21)를 제조하는 단계이다.
상기 케이스(21)에는 상기 케이스의 외부 표면과 내부 표면을 관통하는 적어도 하나의 비아홀이 형성될 수 있다. 상기 비아홀에는 도전성 비아가 형성되어, 상기 케이스 외부 표면에 형성되는 도전패턴을 상기 케이스 내부의 기판과 전기적으로 연결할 수 있다.
본 실시형태에서는 상기 케이스의 내부 표면에는 상기 케이스 내부에 실장되는 기판을 향하여 돌출된 돌출부(21c)가 형성되고, 상기 비아홀은 상기 돌출 부(21c)에 형성될 수 있다. 이러한 돌출부(21c)는, 상기 케이스의 내부 표면과 상기 케이스 내부에 실장되는 기판 사이의 공간에 상당하는 길이로 형성되어 상기 케이스(21)에 형성되는 도전성 비아가 상기 기판에 전기적으로 연결되는 것을 용이하게 할 수 있다.
상기 케이스(21)는 사출 공정에 의해 형성될 수 있다. 본 실시형태에서 상기 케이스는 도금이 가능한 물질로 사출될 수 있다.
도 2의 (b)는, 상기 케이스(21)의 비아홀 내에 도전성 비아(22)를 형성하는 단계이다.
상기 도전성 비아(22)는 상기 비아홀의 벽면에 일부(22a)가 형성되며, 상기 도전성 비아의 양단(22b, 22c)은 각각 상기 케이스의 내부 표면 및 외부표면에 노출되도록 형성될 수 있다. 상기 케이스의 외부표면에 노출된 도전성 비아의 일단(22c)은 상기 케이스의 외부 표면에 형성되는 도전패턴과 접촉될 수 있고, 상기 케이스의 내부표면에 노출된 도전성 비아의 일단(22b)은 상기 케이스의 내부에 실장되는 기판의 전극과 접촉될 수 있다.
상기 도전성 비아(22)를 형성하는 공정은 도금공정에 의해 진행될 수 있다. 도금 공정에 의해 상기 케이스의 비아홀 벽면을 도전물질로 도금하고, 상기 도전성 비아의 양단을 각각 형성할 수 있다.
도 2의 (c)는, 상기 케이스(21)의 외부 표면에 도전패턴(23)을 형성하는 단 계이다.
상기 도전패턴(23)은 안테나 패턴, 접지패턴 또는 전자파 차폐용 패턴일 수 있다.
상기 도전패턴을 형성하는 방법은 다양하게 구현될 수 있다. 즉, 상기 도전패턴은 필름형 도전패턴을 상기 도전성 비아(22)와 접촉되도록 상기 케이스(21)의 외부 표면에 부착할 수 있다.
또한, 도금에 의해 상기 도전패턴을 형성할 수도 있다. 도금에 의해 상기 도전패턴(23)을 형성하는 경우에는 상기 도전성 비아(22)를 형성하는 공정과 동시에 도금 공정을 진행하여 상기 도전성 비아(22)와 도전패턴(23)을 일체로 형성할 수가 있다. 이처럼, 도전성 비아와 도전패턴을 일체로 형성하는 경우에는 상기 도전패턴과 도전성 비아 사이의 접촉 불량을 방지할 수 있어 제품의 신뢰도를 높일 수 있다.
도 3의 (a) 내지 (c)는, 본 발명의 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물 제조방법의 순서도이다.
본 실시형태에서는 이중 사출공정에 의해 케이스를 형성할 수 있다. 도 3의 (a)에서는, 먼저 도금 불가능 물질로 케이스의 일부인 제1 영역(31a)을 형성할 수 있다. 본 단계에서는 케이스에 형성될 도전 패턴 및 도전성 비아와 접촉되는 영역을 비워두고 상기 케이스의 일부 형태를 형성할 수 있다.
도 3의 (b)는, 상기 케이스의 제1 영역(31a)상에 비워두었던 영역 상에 도금 가능한 물질로 제2 영역(31b)을 형성할 수 있다. 즉, 상기 케이스의 외부 표면에 형성될 도전패턴의 형상 및 상기 비아홀의 벽면에 상기 도금 가능한 제2 물질이 형성되도록 사출될 수 있다.
도 3의 (c)는, 상기 케이스 상에 도전패턴 및 도전성 비아를 형성하는 단계이다.
상기 이중 사출 공정에 의해 형성된 케이스(31)의 표면은 도금이 가능한 영역(31b) 및 도금이 불가능한 영역(31a)으로 구분이 되어 있으므로, 상기 케이스를 도금액에 침전시킴으로서 상기 도금 가능한 영역 상에 도전패턴(33) 및 도전성 비아(32)을 형성할 수 있다.
본 실시형태에서는 상기 도전패턴(33) 및 도전성 비아(32)이 동일한 도금 공정을 통해서 형성될 수 있으므로, 일체로 형성될 수 있다. 이처럼 도전패턴 및 도전성 비아를 일체로 형성함으로서 접촉 불량을 방지할 수 있어 제품의 신뢰도를 높일 수 있다.
또한, 상기 도전패턴의 갯수 및 형태는 다양하게 구현할 수 있다. 복수개의 안테나 패턴을 형성한다면, 서로 다른 주파수 대역의 신호에 대해 작동할 수 있는 다중 대역의 안테나를 구현하기가 용이할 것이다.
도 4의 (a) 내지 (c)는, 본 발명의 또 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물 제조방법의 순서도이다.
도 4의 (a)는, 케이스(41)를 제조하는 단계이다. 상기 케이스(41)에는 상기 케이스의 외부 표면과 내부 표면을 관통하는 적어도 하나의 비아홀이 형성될 수 있다. 상기 비아홀에는 도전성 비아가 형성되어, 상기 케이스 외부 표면에 형성되는 도전패턴을 상기 케이스 내부의 기판과 전기적으로 연결할 수 있다.
본 실시형태에서는 상기 케이스의 내부 표면에는 상기 케이스 내부에 실장되는 기판을 향하여 돌출된 돌출부(41c)가 형성되고, 상기 비아홀은 상기 돌출부(41c)에 형성될 수 있다. 이러한 돌출부(41c)는, 상기 케이스의 내부 표면과 상기 케이스 내부에 실장되는 기판 사이의 공간에 상당하는 길이로 형성되어 상기 케이스(41)에 형성되는 도전성 비아가 상기 기판에 전기적으로 연결되는 것을 용이하게 할 수 있다.
도 4의 (b)는, 상기 케이스의 비아홀 및 외부 표면 전면에 도금을 실시하는 단계이다.
상기 케이스의 비아홀에 도금을 실시하면 도전성 비아(42)가 형성되고, 상기 케이스의 외부 표면에 도금을 실시하면 도전막(43a)이 형성될 수 있다. 상기 도전막(43a)은 다음 공정에 의해 도전패턴으로 가공될 수 있다.
상기 케이스의 비아홀 및 외부 표면에 도금을 실시하는 단계에서는, 상기 비아홀 및 외부 표면이 동시에 도금이 되는 동일한 도금 공정에 의해 도금될 수도 있고, 상기 비아홀과 외부 표면이 각각 별도의 도금 공정을 통해 도금될 수도 있다.
본 실시형태에서는 상기 케이스(41)의 비아홀 및 외부 표면에 대하여 동일한 도금 공정을 통해 도금을 실시하였다. 본 실시형태와 같이 동일한 도금 공정에 의해 상기 도전성 비아(42) 및 도전막(43a)을 형성하는 경우 상기 도전막(43a)을 가공하여 형성될 도전패턴과 상기 도전성 비아(42)가 일체로 형성될 수 있어서 접촉불량을 방지하여 제품의 신뢰도를 높일 수 있다.
본 실시형태에서는, 상기 도전성 비아의 일단(42b)이 상기 케이스의 내부 표면에 노출되도록 형성할 수 있다. 이처럼, 도전성 비아의 일단을 상기 케이스 내부 표면에 노출시킴으로서, 상기 케이스 내부에 실장되는 기판과 상기 도전성 비아와의 접촉성을 향상시킬 수 있다.
도 4의 (c)는, 상기 케이스의 외부 표면에 형성된 도전막(43a)의 일부를 제거하여 도전패턴(43)을 형성하는 단계이다.
도 4의 (c) 단계에서는, 상기 케이스 외부 표면에 형성된 도전막(43a) 중 일부를 제거하여 원하는 형태의 도전패턴(43)을 형성할 수 있다. 본 실시형태에서는, 하나의 도전패턴만을 형성하였으나, 상기 케이스에 복수개의 비아홀을 형성한 경우에는 복수개의 도전성 비아 및 복수개의 도전패턴을 형성할 수도 있다. 상기 도전패턴을 복수개 형성하는 경우에는 상기 도전패턴은 안테나 패턴, 접지패턴 또는 전자파 차폐용 패턴일 수 있다. 또한, 본 공정에 의해 케이스 외부 표면에 서로 다른 패턴을 갖는 복수개의 안테나 패턴을 형성한 경우에는 서로 다른 주파수 대역의 신호에 대해 작동할 수 있는 다중 대역의 안테나를 구현하기가 용이하다.
상기 도전막을 가공하여 상기 도전패턴을 형성하는 공정은 다양하게 구현될 수 있다.
즉, 상기 도전막(43a)의 일부는 상기 도전막(43a)을 절삭하는 공정에 의해 제거될 수 있다. 상기 도전막(43a)을 절삭하는 공정은 레이저를 사용할 수 있다.
또한, 상기 도전막(43a)에 대해 에칭을 실시할 수도 있다. 즉, 원하는 도전패턴 형태의 레지스트막을 상기 도전막(43a) 상에 형성하고, 상기 레지스트막이 형성되지 않은 도전막 부분을 에칭액을 사용하여 에칭한 후, 상기 레지스트막을 제거하면 상기 케이스의 외부 표면에는 원하는 형태의 도전패턴만이 형성될 수 있다.
도 5의 (a) 내지 (c)는, 본 발명의 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물의 제조공정에 관한 것이다.
도 5의 (a)는, 케이스(51)를 제조하는 단계이다. 상기 케이스(51)에는 상기 케이스의 외부 표면과 내부 표면을 관통하는 적어도 하나의 비아홀이 형성될 수 있다. 상기 비아홀에는 도전성 비아가 형성되어, 상기 케이스 외부 표면에 형성되는 도전패턴을 상기 케이스 내부의 기판과 전기적으로 연결할 수 있다.
도 5의 (b)는, 상기 케이스의 외부 표면 및 내부 표면에 도전막(53a, 59a)을 형성하는 단계이다.
상기 도전막(53a, 59a)은 도금 공정에 의해 형성될 수 있다. 본 실시형태에서는 상기 케이스의 외부표면 및 내부표면에 모두 도전막을 형성하였으나, 상기 케이스의 표면중 적어도 일 표면에 상기 도전막이 형성될 수 있다.
본 실시형태에서는 상기 도전막(53a, 59a)을 형성하는 도금 공정에서 상기 케이스(51)의 비아홀의 벽면에 도금을 실시하였다. 본 실시형태에서 상기 비아홀에 형성된 도전성 비아(52)는 제1 도전막(53a)을 상기 케이스 내부의 기판과 전기적으로 연결시킬 수 있다. 상기 제2 도전막(59a)은, 상기 케이스 내부 표면에 형성되므로 도전성 비아와 같은 구조가 없더라도 케이스 내부에 실장되는 기판과 전기적인 연결이 가능하다.
도 5의 (c)는, 상기 케이스의 외부 표면 및 내부 표면에 형성된 도전막(53a, 59a)의 일부를 제거하여 도전패턴(53, 59)을 형성하는 단계이다.
본 실시형태에서는, 케이스의 외부 표면 및 내부 표면에 각각 하나씩의 도전패턴을 형성하였으나, 상기 케이스의 외부 및 내부 표면에 형성되는 도전패턴의 개수는 다양하게 구현될 수 있다. 상기 도전패턴을 복수개 형성하는 경우에는 상기 도전패턴은 안테나 패턴, 접지패턴 또는 전자파 차폐용 패턴일 수 있다. 또한, 본 공정에 의해 케이스 외부 표면 및 내부 표면에 서로 다른 패턴을 갖는 복수개의 안테나 패턴을 형성한 경우에는 서로 다른 주파수 대역의 신호에 대해 작동할 수 있는 다중 대역의 안테나를 구현하기가 용이하다.
상기 도전막을 가공하여 상기 도전패턴을 형성하는 공정은 다양하게 구현될 수 있다.
즉, 상기 도전막(53a, 59a)의 일부는 상기 도전막(53a, 59a)을 절삭하는 공정에 의해 제거될 수 있다. 상기 절삭 공정에는 레이저가 사용될 수 있다.
또한, 상기 도전막(53a, 59a)에 대해 에칭을 실시할 수도 있다. 즉, 원하는 도전패턴 형태의 레지스트막을 상기 도전막(53a, 59a) 상에 형성하고, 상기 레지스트막이 형성되지 않은 도전막 부분을 에칭액을 사용하여 에칭한 후, 상기 레지스트막을 제거하면 상기 케이스의 외부 표면에는 원하는 형태의 도전패턴만이 형성될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니하며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1의 (a) 및 (b)는, 본 발명의 일실시 형태에 따른 도전패턴이 형성된 케이스 구조물의 단면도 및 사시도이다.
도 2의 (a) 내지 (c)는, 본 발명의 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물의 제조방법에 대한 순서도이다.
도 3의 (a) 내지 (c)는, 본 발명의 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물의 제조방법에 대한 순서도이다.
도 4의 (a) 내지 (c)는, 본 발명의 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물의 제조방법에 대한 순서도이다.
도 5의 (a) 내지 (c)는, 본 발명의 다른 실시형태에 따른 도전패턴이 형성된 케이스 구조물의 제조방법에 대한 순서도이다.
<도면의 주요부분에 대한 부호설명>
11 : 케이스 12 : 도전성 비아
13 : 도전패턴

Claims (18)

  1. 적어도 하나의 비아홀이 형성된 케이스;
    상기 케이스의 외부 표면에 형성되는 적어도 하나의 도전패턴; 및
    상기 비아홀에 형성되어 상기 적어도 하나의 도전패턴 각각을 상기 케이스 내부의 기판에 전기적으로 연결시키는 도전성 비아
    를 포함하는 도전패턴이 형성된 케이스 구조물.
  2. 제1항에 있어서,
    상기 케이스는,
    상기 도전패턴이 형성되는 케이스 외부표면의 일부 영역 및 상기 도전성 비아가 형성되는 비아홀의 벽면이 도금 가능한 물질로 된 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물.
  3. 제1항에 있어서,
    상기 케이스는,
    상기 케이스 내부에 실장되는 기판을 향하여 돌출된 돌출부를 포함하며,
    상기 돌출부에 상기 비아홀이 형성되는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물.
  4. 제1항에 있어서,
    상기 적어도 하나의 도전패턴은,
    안테나 패턴을 포함하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물.
  5. 제1항에 있어서,
    상기 도전성 비아는,
    그 일단이 상기 케이스의 내부 표면에 노출되도록 형성되는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물.
  6. 제1항에 있어서,
    전기적으로 연결되는 상기 도전성 비아와 상기 도전패턴은 일체로 형성되는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물.
  7. 적어도 하나의 비아홀이 형성된 케이스를 형성하는 단계;
    상기 각각의 비아홀에 도전성 비아를 형성하는 단계; 및
    상기 도전성 비아와 전기적으로 연결되도록 상기 케이스의 외부 표면에 적어도 하나의 도전패턴을 형성하는 단계;
    를 포함하는 도전패턴이 형성된 케이스 구조물 제조방법.
  8. 제7항에 있어서,
    상기 케이스를 형성하는 단계는,
    도금이 불가능한 물질로 상기 케이스의 일부인 제1 영역을 사출하는 단계; 및
    상기 제1 영역의 일부 영역에 도금이 가능한 물질로 제2 영역을 사출하는 단계
    를 포함하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  9. 제8항에 있어서,
    상기 도전패턴이 형성되는 상기 케이스 외부표면의 일부 영역 및 상기 도전성 비아가 형성되는 비아홀 벽면을 상기 도금 가능한 물질로 사출하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  10. 제9항에 있어서,
    상기 도전성 비아를 형성하는 단계 및 도전패턴을 형성하는 단계는,
    상기 제2 영역에 도금을 실시하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  11. 제10항에 있어서,
    상기 도전성 비아를 형성하는 단계 및 도전패턴을 형성하는 단계는,
    동시에 진행되는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  12. 제7항에 있어서,
    상기 도전성 비아를 형성하는 단계는,
    상기 비아홀의 벽면에 도금을 실시하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  13. 제7항에 있어서,
    상기 도전패턴을 형성하는 단계는,
    상기 케이스의 외부표면에 도금막을 형성하는 단계; 및
    상기 도금막중 일부 영역을 제거하는 단계
    를 포함하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  14. 제13항에 있어서,
    상기 케이스의 외부표면에 도금막을 형성하는 단계는,
    상기 도전성 비아를 형성하는 단계와 동시에 진행되며,
    상기 도전성 비아를 형성하는 단계는,
    상기 비아홀의 벽면에 도금을 실시하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  15. 제13항에 있어서,
    상기 도금막 중 일부영역을 제거하는 단계는,
    절삭 또는 에칭 공정에 의해 진행되는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  16. 케이스를 형성하는 단계;
    상기 케이스의 적어도 일면에 도금막을 형성하는 단계; 및
    상기 도금막 중 일부를 제거하여 적어도 하나의 도전패턴을 형성하는 단계;
    를 포함하는 도전패턴이 형성된 케이스 구조물 제조방법.
  17. 제16항에 있어서,
    상기 적어도 하나의 도전패턴은,
    안테나 패턴을 포함하는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
  18. 제16항에 있어서,
    상기 도금막 중 일부를 제거하는 단계는,
    절삭 또는 에칭 공정에 의해 진행되는 것을 특징으로 하는 도전패턴이 형성된 케이스 구조물 제조방법.
KR1020070084429A 2007-08-22 2007-08-22 도전패턴이 형성된 케이스 구조물 및 그 제조방법 KR100872286B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070084429A KR100872286B1 (ko) 2007-08-22 2007-08-22 도전패턴이 형성된 케이스 구조물 및 그 제조방법
US12/185,341 US7940220B2 (en) 2007-08-22 2008-08-04 Case structure having conductive pattern and method of manufacturing the same
DE102008038301A DE102008038301A1 (de) 2007-08-22 2008-08-18 Gehäusestruktur mit Leiterbahn sowie Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070084429A KR100872286B1 (ko) 2007-08-22 2007-08-22 도전패턴이 형성된 케이스 구조물 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100872286B1 true KR100872286B1 (ko) 2008-12-05

Family

ID=40371984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084429A KR100872286B1 (ko) 2007-08-22 2007-08-22 도전패턴이 형성된 케이스 구조물 및 그 제조방법

Country Status (3)

Country Link
US (1) US7940220B2 (ko)
KR (1) KR100872286B1 (ko)
DE (1) DE102008038301A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100961137B1 (ko) 2008-08-05 2010-06-09 삼성전기주식회사 이동통신 단말기 케이스 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE530778C2 (sv) * 2006-12-08 2008-09-09 Perlos Oyj Antennanordning
KR100935954B1 (ko) * 2009-04-23 2010-01-12 삼성전기주식회사 전자장치 케이스, 그 제조방법 및 제조금형, 이동통신 단말기
KR100945123B1 (ko) 2009-04-23 2010-03-02 삼성전기주식회사 안테나 패턴 프레임, 그 제조방법 및 제조금형, 전자장치
US20110120763A1 (en) * 2009-11-21 2011-05-26 Paragon Technologies Co., Ltd. Structure and method of forming a film that both prevents electromagnetic interference and transmits and receives signals
EP2386400A1 (en) * 2010-05-11 2011-11-16 Samsung Electro-Mechanics Co., Ltd. Case of electronic device having antenna pattern frame embedded therein, mold therefor and method of manufacturing thereof
JP5305113B2 (ja) 2010-05-11 2013-10-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 低周波用アンテナパターンが埋め込まれる電子装置ケース、その製造金型及び製造方法
US9246219B2 (en) * 2011-07-07 2016-01-26 Htc Corporation Handheld device
JP6459739B2 (ja) * 2015-04-13 2019-01-30 オムロン株式会社 端子の接続構造およびこれを用いた電磁継電器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058779A (ko) * 2003-12-12 2005-06-17 김윤성 안테나 내장형 이동통신단말기
KR20060036769A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 휴대용 단말기의 안테나 장치
KR20070025370A (ko) * 2005-09-01 2007-03-08 주식회사 팬택앤큐리텔 스퍼터링 기술을 이용한 인테나 형성 방법 및 이에 의해형성되는 인테나를 탑재한 이동통신 단말기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215454B1 (en) * 1998-02-20 2001-04-10 Qualcomm, Inc. Multi-layered shielded substrate antenna
US20060290575A1 (en) * 2003-05-09 2006-12-28 Heiko Pelzer Antenna integrated into a housing
KR100761931B1 (ko) 2004-12-06 2007-09-28 엘지전자 주식회사 방사부가 케이스부 표면에 형성되는 안테나
TWI275290B (en) * 2005-09-15 2007-03-01 Asustek Comp Inc Electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058779A (ko) * 2003-12-12 2005-06-17 김윤성 안테나 내장형 이동통신단말기
KR20060036769A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 휴대용 단말기의 안테나 장치
KR20070025370A (ko) * 2005-09-01 2007-03-08 주식회사 팬택앤큐리텔 스퍼터링 기술을 이용한 인테나 형성 방법 및 이에 의해형성되는 인테나를 탑재한 이동통신 단말기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100961137B1 (ko) 2008-08-05 2010-06-09 삼성전기주식회사 이동통신 단말기 케이스 및 그 제조방법

Also Published As

Publication number Publication date
US20090051602A1 (en) 2009-02-26
US7940220B2 (en) 2011-05-10
DE102008038301A1 (de) 2009-04-23

Similar Documents

Publication Publication Date Title
KR100872286B1 (ko) 도전패턴이 형성된 케이스 구조물 및 그 제조방법
US8104691B2 (en) Tag antenna structure for wireless identification and wireless identification system using the tag antenna structure
US20040080464A1 (en) Dual band single feed dipole antenna and method of making the same
CN108417995B (zh) 用于5g移动通信的天线单元及阵列天线
WO2006082577A1 (en) Fractal dipole antenna
US7109948B2 (en) Dielectric antenna module
US20100097272A1 (en) Internal antenna with air gap
KR20050085045A (ko) 칩 안테나, 칩 안테나 유닛 및 그것들을 사용하는 무선통신 장치
US9368858B2 (en) Internal LC antenna for wireless communication device
JP6924283B2 (ja) アンテナ装置及びこのアンテナ装置を含むデバイス
TW200822455A (en) Compact PCB antenna
KR20130033091A (ko) 무선통신기기에 설치되는 내장형 안테나 모듈 및 이의 제조방법
CN114389006B (zh) 一种电子设备
JP2004236327A (ja) 接地導体板を組込んだマルチセグメント型平面アンテナ
KR100372869B1 (ko) 판형 헬리컬 안테나
JP2005175757A (ja) アンテナモジュール
US10595411B2 (en) Method for manufacturing chip signal elements
JP6807946B2 (ja) アンテナ、モジュール基板およびモジュール
CN215008591U (zh) 一种双极化双频的介质谐振器毫米波模组及移动终端设备
CN113193387A (zh) 一种双极化双频的介质谐振器毫米波模组及移动终端设备
CN114464991A (zh) 一种电子设备
CN111602289B (zh) 天线和通信设备
KR101099255B1 (ko) 패치 안테나
KR100887454B1 (ko) 패치 안테나
KR101294636B1 (ko) 안테나 튜닝 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee