KR100861238B1 - 다중 빔 레이저 다이오드 및 그 제조 방법 - Google Patents

다중 빔 레이저 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100861238B1
KR100861238B1 KR1020070016323A KR20070016323A KR100861238B1 KR 100861238 B1 KR100861238 B1 KR 100861238B1 KR 1020070016323 A KR1020070016323 A KR 1020070016323A KR 20070016323 A KR20070016323 A KR 20070016323A KR 100861238 B1 KR100861238 B1 KR 100861238B1
Authority
KR
South Korea
Prior art keywords
layer
forming
laser diode
electrode pad
type cladding
Prior art date
Application number
KR1020070016323A
Other languages
English (en)
Other versions
KR20080076427A (ko
Inventor
황선교
송대권
Original Assignee
(주)큐에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)큐에스아이 filed Critical (주)큐에스아이
Priority to KR1020070016323A priority Critical patent/KR100861238B1/ko
Publication of KR20080076427A publication Critical patent/KR20080076427A/ko
Application granted granted Critical
Publication of KR100861238B1 publication Critical patent/KR100861238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H01S3/09415—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode the pumping beam being parallel to the lasing mode of the pumped medium, e.g. end-pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1237—Lateral grating, i.e. grating only adjacent ridge or mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

기판, 상기 기판 위에 형성되어 있으며 트렌치에 의하여 분리되어 있는 3개 이상의 레이저 다이오드 셀, 상기 레이저 다이오드 셀에 각각 대응하여 전기적으로 연결되어 있는 전극 패드 영역을 가지는 복수의 전극 패드 영역을 포함하고, 서로 연결되어 있는 상기 레이저 다이오드 셀과 상기 전극 패드 영역 쌍 중 적어도 하나는 상기 레이저 다이오드 셀 중 적어도 하나를 건너는 브리지를 통하여 서로 연결되어 있는 다중 빔 레이저 다이오드를 제시한다.
레이저다이오드, 리지, 다중빔, 브리지

Description

다중 빔 레이저 다이오드 및 그 제조 방법{MULTI BEAM LAZER DIODE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 다중 빔 레이저 다이오드의 배치도이다.
도 2a는 도 1의 IIa-IIa선을 따라 절개한 단면도이다.
도 2b는 도 1의 IIb-IIb선을 따라 절개한 단면도이다.
도 2c는 도 1의 IIc-IIc선을 따라 절개한 단면도이다.
도 3 내지 도 6은 도 1 및 도 2a 내지 도 2c의 반도체 레이저 다이오드 바를 제조하는 공정 단면도로서, 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대하여 공통된 도면이다.
도 7a 내지 도 7c는 도 6의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 8a 내지 도 8c는 도 7a 내지 도 7c의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 9a 내지 도 9c는 도 8a 내지 도 8c의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 10a 내지 도 10c는 도 9a 내지 도 9c의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 11a 내지 도 11c는 도 10a 내지 도 10c의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 12a 내지 도 12c는 도 11a 내지 도 11c의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 13a 내지 도 13c는 도 12a 내지 도 12c의 다음 단계에서의 공정 단면도로서 각각 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대응한다.
도 14는 본 발명의 다른 실시예에 따른 다중 빔 레이저 다이오드의 배치도이다.
본 발명은 다중 빔을 출력하는 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.
사무용 및 가정용 레이저 빔 프린터 분야에서는 더 빠른 인쇄 속도와 더 높은 인쇄 품질의 요구에 부흥하여 20ppm(page per minute)이상의 고속 레이저 빔 프린터 및 컬러 레이저 빔 프린터의 보급이 확대되고 있다. 이와 같은 레이저 빔 프린터에서는 인쇄속도의 증가를 위해서 광원으로서 단일 빔 레이저가 아닌 다중 빔 레이저를 필요로 한다. 예를 들어 이중 빔 레이저를 이용하면 단일빔 레이저에 비해 산술적으로 2배의 인쇄속도를 얻을 수 있다. 따라서 가능한 한 많은 수의 빔을 발하는 레이저 소자를 개발할 필요가 있으나 빔의 출력 방향이 모두 일치해야 하는 제약으로 인해 배선에 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 위의 문제점을 해결하여 3중 이상의 다중 빔을 출력하는 레이저 다이오드와 그 제조 방법을 제공하는 것이다.
이러한 기술적 과제를 이루기 위하여 본 발명의 실시예에서는 기판, 상기 기판 위에 형성되어 있으며 트렌치에 의하여 분리되어 있는 3개 이상의 레이저 다이오드 셀, 상기 레이저 다이오드 셀에 각각 대응하여 전기적으로 연결되어 있는 전극 패드 영역을 가지는 복수의 전극 패드 영역을 포함하고, 서로 연결되어 있는 상기 레이저 다이오드 셀과 상기 전극 패드 영역 쌍 중 적어도 하나는 상기 레이저 다이오드 셀 중 적어도 하나를 건너는 브리지를 통하여 서로 연결되어 있는 다중 빔 레이저 다이오드를 제시한다.
상기 복수의 전극 패드 영역은 상기 3개 이상의 레이저 다이오드 셀을 중심으로 양쪽에 분산 배치되어 있을 수 있고, 상기 3개 이상의 레이저 다이오드 셀은 순서대로 배열되어 있는 제1 내지 제4 레이저 다이오드 셀을 포함하고, 상기 복수의 전극 패드 영역은 상기 제1 내지 제4 레이저 다이오드 셀과 각각 기적으로 연결되어 있는 제1 내지 제4 전극 패드 영역을 포함하며, 상기 제2 레이저 다이오드 셀과 상기 제2 전극 패드 영역은 상기 제1 레이저 다이오드 셀을 건너는 제1 브리지를 통하여 연결되어 있고, 상기 제3 레이저 다이오드 셀과 상기 제3 전극 패드 영 역은 상기 제4 레이저 다이오드 셀을 건너는 제2 브리지를 통하여 연결되어 있을 수 있다.
상기 제1 및 제2 전극 패드 영역은 상기 제1 레이저 다이오드 셀과 인접하도록 배치되어 있고, 상기 제3 및 제4 전극 패드 영역은 상기 제4 레이저 다이오드 셀과 인접하도록 배치되어 있을 수 있다.
상기 제1 내지 제4 레이저 다이오드 셀은 상기 기판 위에 형성되어 있는 버퍼층, 상기 버퍼층 위에 형성되어 있는 n형 클래드층, 상기 n형 클래드층 위에 형성되어 있는 활성층, 상기 활성층 위에 형성되어 있는 제1 p형 클래드층, 상기 제1 p형 클래드층 위에 형성되어 있는 식각저지층, 상기 식각저지층 위에 형성되어 있으며 리지를 이루는 제2 p형 클래드층, 상기 제2 p형 클래드층 위에 형성되어 있으며 리지를 이루는 반도체보호층, 상기 리지의 측면과 상기 식각저지층 위에 형성되어 있는 제1 전류제한층, 상기 제1 전류제한층과 상기 반도체보호층 위에 형성되어 있는 전류주입층을 포함할 수 있다.
상기 n형 클래드층, 활성층, 제1 p형 클래드층 및 제2 p형 클래드층은 AlGaInP, AlGaAs, GaN, InGaAsP, AlInGaAs, GaInAsN, AlGaInN 중에서 선택된 어느 하나의 물질로 이루어질 수 있다.
상기 식각저지층과 상기 제1 전류제한층 사이에 형성되어 있는 제2 전류제한층을 더 포함할 수 있다.
상기 트렌치 내부 표면과 상기 복수의 레이저 다이오드 셀 및 상기 복수의 전극 패드 영역의 노출되어 있는 측면을 덮는 보호막을 더 포함할 수 있고, 상기 보호막은 상기 레이저 다이오드 셀의 상기 브리지 아래에 위치한 부분을 덮을 수 있다.
본 발명의 한 실시예에 따르면 이러한 다중 빔 레이저 다이오드는 반도체 기판 위에 트렌치에 의하여 서로 분리되어 있는 복수의 레이저 다이오드 셀과 상기 복수의 레이저 다이오드 셀 주위에 복수의 전극 패드 영역을 형성하는 단계, 상기 레이저 다이오드 셀과 상기 전극 패드 영역 위에 제1 전극층을 형성하는 단계, 상기 트렌치 내부 표면과 상기 복수의 레이저 다이오드 셀 및 상기 복수의 전극 패드 영역의 노출되어 있는 측면을 덮는 보호막을 형성하는 단계, 상기 제1 전극층과 보호막 위에 상기 제1 전극층의 일부를 노출하는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴 위에 씨드층을 형성하는 단계, 상기 씨드층의 일부를 노출하는 제2 감광막 패턴을 형성하는 단계, 도금을 통하여 상기 씨드층의 노출되어 있는 부분에 전극 패드층을 형성하는 단계, 상기 전극 패드층 이외의 부분에서 상기 씨드층을 제거하는 단계를 포함하는 제조 방법을 통하여 제조할 수 있다.
상기 반도체 기판 위에 트렌치에 의하여 서로 분리되어 있는 복수의 레이저 다이오드 셀과 상기 복수의 레이저 다이오드 셀 주위에 복수의 전극 패드 영역을 형성하는 단계는 반도체 기판 위에 버퍼층을 형성하는 단계, 상기 버퍼층 위에 n형 클래드층을 형성하는 단계, 상기 n형 클래드층 위에 활성층을 형성하는 단계, 상기 활성층 위에 제1 p형 클래드층을 형성하는 단계, 상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계, 상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계, 상기 제2 p형 클래드층 위에 반도체보호층을 형성하는 단계, 상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 복수의 리지를 형성하는 단계, 상기 리지 의 측면과 상기 식각저지층 위에 제1 전류제한층을 형성하는 단계, 상기 제1 전류제한층과 상기 반도체보호층 위에 전류주입층을 형성하는 단계, 상기 전류주입층, 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 상기 리지를 하나씩 포함하는 레이저 다이오드 셀들을 서로 분리하고, 상기 레이저 다이오드 셀과 상기 전극 패드 영역 사이를 분리하는 트렌치를 형성하는 단계를 포함할 수 있다.
상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 복수의 리지를 형성하는 단계는 상기 반도체보호층 위에 산화규소막을 증착하고 사진 식각하여 리지 형성용 식각 마스크를 형성하는 단계, 상기 리지 형성용 식각 마스크를 사용하여 상기 반도체보호층 및 제2 p형 클래드층을 식각하는 단계를 포함할 수 있다.
상기 레이저 다이오드 셀들을 서로 분리하고, 상기 레이저 다이오드 셀과 상기 전극 패드 영역 사이를 분리하는 트렌치를 형성하는 단계는 상기 전류주입층 위에 산화규소막을 증착하고 사진 식각하여 트렌치 형성용 식각 마스크를 형성하는 단계, 상기 트렌치 형성용 식각 마스크를 사용하여 상기 전류주입층, 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 식각하는 단계를 포함할 수 있다.
상기 전극 패드층은 상기 복수의 전극 패드 영역에 위치하는 전극 패드, 상기 복수의 전극 패드 영역과 인접한 상기 레이저 다이오드 셀을 상기 전극 패드와 연결하는 연결로 및 상기 복수의 레이저 다이오드 셀 중 적어도 하나를 건너 상기 복수의 레이저 다이오드 셀 중 다른 하나와 상기 전극 패드를 연결하는 브리지를 포함할 수 있다.
상기 보호막을 형성하는 단계에서는 상기 보호막이 상기 제1 전극층의 상기 브리지 아래에 위치한 부분을 덮도록 형성할 수 있다.
상기 전극 패드층 이외의 부분에서 상기 씨드층을 제거하는 단계는 상기 제2 감광막 패턴을 제거하는 단계, 상기 전극 패드층 위에 제3 감광막 패턴을 형성하는 단계, 상기 제3 감광막 패턴을 식각 마스크로 하여 상기 씨드층을 식각하는 단계를 포함할 수 있다.
상기 제1 전극층과 보호막 위에 상기 제1 전극층의 일부를 노출하는 제1 감광막 패턴을 형성하는 단계 후에 상기 제1 감광막 패턴을 섭씨 140도에서 160도 사이의 온도에서 하드 베이크하는 단계를 더 포함할 수 있다.
상기 도금을 통하여 상기 씨드층의 노출되어 있는 부분에 전극 패드층을 형성하는 단계에서는 초기 전류값을 10mA 이하에서 시작하여 90mA까지 서서히 높여 도금할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한 다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 레이저 소자 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 다중 빔 레이저 다이오드의 배치도이고, 도 2a는 도 1의 IIa-IIa선을 따라 절개한 단면도이며, 도 2b는 도 1의 IIb-IIb선을 따라 절개한 단면도이고, 도 2c는 도 1의 IIc-IIc선을 따라 절개한 단면도이다.
도 1, 도 2a, 도 2b 및 도 2c를 참조하면, 본 발명의 실시예에 따른 다중 빔 레이저 다이오드는 n형 하부 전극(230)이 형성된 반도체 기판(100) 위에 이루어진 다층 박막을 가진다. 구체적으로, n-GaAs로 이루어진 반도체 기판(100) 위에 n-GaAs로 이루어진 버퍼층(110), n-AlxGa1-xAs(x=0.4~0.6)로 이루어진 n형 클래드층(120), 활성층(130), p-AlxGa1-xAs(x=0.4~0.6)로 이루어진 제1 p형 클래드층(140) 및 p-AlxGa1-xAs (x=0.7~0.9)로 이루어진 식각저지층(150)이 순차적으로 적층되어 있다.
활성층(130)은 다시 AlxGa1-xAs(x=0.2~0.4)로 이루어진 상하의 가이드층과 AlxGa1-xAs(x=0.7~0.8)로 이루어진 양자 우물층, AlxGa1-xAs(x=0.2~0.4)로 이루어지며 두 양자 우물층 사이를 분리하는 장벽층을 포함한다. 양자 우물층은 필요에 따라 한층만 형성하거나 또는 2개층 이상으로 형성할 수도 있다. 양자 우물층을 한층만 형성하는 경우에는 장벽층은 형성하지 않는다.
식각저지층(150) 위로 p-AlxGa1-xAs(x=0.4~0.6)로 이루어진 제2 p형 클래드층(160), p-GaAs로 이루어진 반도체보호층(180)이 순차적으로 적층되어 있으며, 반도체보호층(180) 및 제2 p형 클래드층(160)은 식각저지층(150) 위에 부분적으로 형성되어 있어서 리지를 형성하고 있다.
리지의 측면과 식각저지층(150)의 윗면에는 n-AlGaAs로 이루어진 전류제한층(210)이 형성되어 있다. 식각저지층(150)과 전류제한층(210) 사이에 전류제한층(210)에 의한 광의 흡수를 방지하기 위하여 AlxGa1-xAs(x=0.5~0.7) 등으로 보조층을 형성할 수 있다.
전류제한층(210) 및 노출되어 있는 리지의 반도체보호층(180) 위에는 p-GaAs로 이루어진 전류주입층(220)이 두껍게 형성되어 있다.
전류주입층(220), 전류제한층(210), 식각저지층(150), 제1 p형 클래드층(140), 활성층(130), n형 클래드층(120) 및 버퍼층(110)에는 각 레이저 다이오드 셀 사이를 분리하여 서로간의 간섭을 막기 위한 깊은 트렌치(S1, S2, S3, S4, S5, S6, S7)가 형성되어 있다.
깊은 트렌치(S1, S2, S3, S4, S5, S6, S7)의 내부 표면에는 보호막(260)이 형성되어 있다. 보호막(260)은 질화규소(Si3N4) 등을 증착하여 형성한다.
전류주입층(220) 위로 Ti/Pt/Au의 3중층 등으로 이루어진 p형 상부 전극(241, 242, 243, 244)이 형성되어 있고, 제1 내지 제4 p형 상부 전극(241, 242, 243, 244) 위에 Au 등의 금속으로 이루어진 제1 내지 제4 전극 패드(251, 252, 253, 254)가 형성되어 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 다중 빔 레이저 다이오드는 중앙에 위치한 4개의 레이저 다이오드 셀과 이들 레이저 다이오드 셀의 좌우 양측에 배치되어 있는 제1 내지 제4 전극 패드(251, 252, 253, 254) 영역을 가진다.
각 레이저 다이오드 셀은 반도체보호층(180) 및 제2 p형 클래드층(160)으로 이루어진 리지를 하나씩 포함하고 있고, 4개의 셀이 나란히 세로로 뻗어 있다. 제1 내지 제4 전극 패드(251, 252, 253, 254) 영역 중 제1 및 제3 전극 패드(251, 253) 영역은 4개의 레이저 다이오드 셀의 오른쪽에 형성되어 있고, 제2 및 제4 전극 패드(252, 254) 영역은 4개의 레이저 다이오드 셀의 왼쪽에 형성되어 있다.
제1 전극 패드(251) 영역은 가장 오른쪽의 레이저 다이오드 셀과 제1 연결로를 통하여 직접 연결되어 있고, 제2 전극 패드(252) 영역은 가장 왼쪽의 레이저 다이오드 셀과 제2 연결로를 통하여 직접 연결되어 있다. 따라서, 가장 오른쪽의 레이저 다이오드 셀과 제1 및 제3 전극 패드(251, 253) 사이를 분리하는 트렌치(S5)는 제1 연결로로 인하여 상하 양쪽으로 분리되어 있고, 가장 왼쪽의 레이저 다이오드 셀과 제2 및 제4 전극 패드(252, 254) 사이를 분리하는 트렌치(S1)는 제2 연결로로 인하여 상하 양쪽으로 분리되어 있다.
제3 전극 패드(253) 영역은 오른쪽에서 두 번째 레이저 다이오드 셀과 제1 브리지(B1)를 통하여 연결되어 있고, 제4 전극 패드(254) 영역은 왼쪽에서 두 번째 레이저 다이오드 셀과 제2 브리지(B2)를 통하여 연결되어 있다.
제1 및 제2 연결로는 전극 패드(251, 252)와 p형 상부 전극(241, 242)을 비롯하여 그 하부의 적층 구조 전체로 이루어져 있고, 제1 및 제2 브리지는 전극 패드(253, 254)과 p형 상부 전극(243, 244) 만으로 이루어져 있다. 제1 및 제2 연결로와 제1 및 제2 브리지의 폭은 레이저 다이오드 셀에 인가하고자 하는 전류량에 따라 조절할 수 있다. 여기서, 제1 및 제2 브리지의 폭을 제1 및 제2 연결로의 폭보다 넓게 하는 것이 4개의 레이저 다이오드 셀에 공급하는 전류량을 균일하게 하여 레이저 빔의 출력을 균일하게 하는데 도움이 될 수 있다.
제1 내지 제4 전극 패드(251, 252, 253, 254) 영역을 이루는 적층 구조의 측면에는 보호막(260)이 형성되어 있다.
이러한 다중 빔 반도체 레이저 다이오드는 제1 내지 제4 p형 상부 전극(241, 242, 243, 244)으로부터 전류를 공급받아 리지 상면의 전류주입층(220)을 통하여 제2 p형 클래드층(140)까지 정공을 전달한다. 이러한 정공은 활성층(130)에서 n형 클래드층(120)으로부터 공급받은 전자와 재결합하여, 여기 상태에서 기저 상태로 천이하면서 감소 에너지에 해당하는 빛을 발광한다. 이러한 빛이 활성층(130) 상하부에 위치하는 p형 클래드층(140) 및 n형 클래드층(120)에 반사되면서 증폭되어 레이저를 생성한다. 하나의 다중 빔 레이저 다이오드에는 복수의 레이저 다이오드 셀이 배열되어 있고, 레이저 다이오드 셀들 사이는 깊은 트렌치에 의하여 분리되어 있다. 따라서 하나의 다중 빔 레이저 다이오드에서는 배열되어 있는 레이저 다이오드 셀의 수만큼의 레이저 빔이 생성된다. 또한 각 레이저 다이오드 셀에 전류를 공급하는 전극 패드(251, 252, 253, 254)가 전기적으로 서로 분리되어 있기 때문에 각 레이저 다이오드 셀을 독립적으로 구동할 수 있다.
본 발명의 실시예에 따른 다중 빔 레이저 다이오드는 복수개의 레이저 다이오드 셀 각각을 연결로와 브리지를 통하여 각각의 전극 패드와 연결하여 독립적으로 구동할 수 있도록 하였다.
그러면 이러한 다중 빔 레이저 다이오드를 제조하는 방법에 대하여 설명한다.
도 3 내지 도 6은 도 1 및 도 2a 내지 도 2c의 반도체 레이저 다이오드 바를 제조하는 공정 단면도로서, 단면선 IIa-IIa선, IIb-IIb선 및 IIc-IIc선에 대하여 공통된 도면이다.
반도체 레이저 소자는 GaAs 기판 또는 InP기판 등을 사용할 수 있으며, 이하에서는 대표적으로 GaAs 기판을 사용한 반도체 레이저 소자의 제조 방법을 살펴본다.
도 3에서와 같이 n형 GaAs 기판(100) 상에 버퍼층(110)으로 n-GaAs층을 성막한다.
버퍼층(110) 위로 활성층(130)에 전자를 제공하며, 반사막의 역할을 하는 n형 클래드층(120)이 형성된다. 이러한 n형 클래드층(120)은, 예를 들어, n형 불순물이 소정의 농도로 도핑된 Al0.5Ga0.5As을 결정 성장시킴으로써 형성할 수 있다.
이러한 n형 클래드층(120) 위로 활성층(130)을 성장시킨다. 활성층(130)은 상하부의 클래드층(120, 140)으로부터 전자와 정공을 인가받아, 전자와 정공이 재 결합에 의해 발생하는 빛이 증폭하는 층을 말한다.
예를 들어, 활성층(130)은 하부 가이드층으로써 Al0.3Ga0.7As를 성장시킨 후, 양자 우물층과 장벽층을 Al0.078Ga0.922As/Al0.3Ga0.7As으로 각각 약 50Å~100Å 두께로 단일 또는 다중막으로 성장시키고, 다시 상부 가이드층으로써 Al0.3Ga0.7As를 성장시킬 수 있다.
활성층(130) 위로 활성층(130)에 정공을 전달하며, 반사막의 역할을 하는 제1 p형 클래드층(140)을 형성한다. 이러한 제1 p형 클래드층(140)은, 예를 들어, p형 불순물이 소정의 농도로 도핑된 Al0.5Ga0.5As를 성장시킴으로써 형성할 수 있다.
제1 p형 클래드층(140) 위로 식각저지층(150)을 형성한다. 이러한 식각저지층(150)은, 예를 들어, p형 불순물이 소정의 농도로 도핑된 Al0.8Ga0.2As를 결정 성장시킴으로써 형성할 수 있다.
이후 식각저지층(150) 위로 제2 p형 클래드층 (160)을 형성한다. 이러한 제2 p형 클래드층(160)은 리지를 형성하는 층으로서 제1 p형 클래드층(140)보다 높은 농도로 도핑된 Al0.5Ga0.5As으로 형성할 수 있으며, 제1 p형 클래드층(140)보다 약 5배 정도 두껍게 형성한다.
제2 클래드층(160) 위로 반도체보호층(180)을 형성한다. 이러한 반도체보호층(180)은 제2 클래드층(160)보다 높은 농도로 p형 불순물이 도핑된 p-GaAs로 형성할 수 있다.
이와 같이 GaAs 기판(100) 위로 형성되는 적층 구조는 유기 금속 기상 성장법 (MOCVD: Metal Organic Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
다음, 도 4에 도시한 바와 같이, 산화규소막 또는 산화규소막을 증착하고 사진 식각하여 리지 형성용 식각 마스크(310)를 형성한다. 리지 형성용 식각 마스크(310)의 폭은 약 3.5㎛ 정도로 형성할 수 있다. 이때, 식각 액으로는 황산, 과산화 수소, 에틸렌글리콜을 1:2:7 (예를 들어, 90mL/180mL/630mL)의 비율로 혼합한 용액을 사용할 수 있다.
이어서, 도 5에 도시한 바와 같이, 리지 형성용 식각 마스크(310)를 사용하여 반도체보호층(180)과 제2 클래드층(160)을 식각하여 리지를 형성한다. 이 때, 식각은 습식 식각을 사용할 수 있다. 식각액으로는 염산(100%) 용액을 사용할 수 있다.
도 6에 도시한 바와 같이, 식각 마스크에 의하여 덮여있는 리지의 윗면을 제외하고, 리지의 측면 및 식각저지층(150) 위로 n-AlGaAs를 성장시켜 전류제한층(210)을 형성한다. 이어서, 전류제한층(210)과 노출되어 있는 반도체보호층(180) 위로 p-GaAs을 1~1.5㎛로 두껍게 성장하여 전류주입층(220)을 형성한다. 전류제한층(210)과 전류주입층(220)은 유기 금속 기상 성장법(MOCVD: Metal Organic Chemical Vapor Deposition)을 사용하여 성장시킨다.
도 7a 내지 도 7c에 도시한 바와 같이, 플라즈마 강화 화학 기상 증착 법(PECVD: Plasma Enhanced Chemical Vapor Deposition)을 이용하여 산화규소(SiO2)막을 6000Å 정도의 두께로 증착하고 사진 식각하여 트렌치 형성용 식각 마스크(320)를 형성한다. 이 때. 식각은 이온 반응 식각 법(Reactive Ion Eething)을 이용할 수 있다.
이어서, 도 8a 내지 도 8c에 도시한 바와 같이, 트렌치 형성용 식각 마스크(320)를 사용하여 전류주입층(220), 전류제한층(210), 식각저지층(150), 제1 p형 클래드층(140), 활성층(130), n형 클래드층(120) 및 버퍼층(110)을 식각하여 트렌치(S1, S2, S3, S4, S5, S6, S7)를 형성한다. 이 때 식각은 유도결합 플라즈마 분광법 (Inductively Coupled Plasma)을 이용할 수 있으며, 반도체 기판(100)의 일부까지 식각한다.
다음, 도 9a 내지 도 9c에 도시한 바와 같이, 감광막 패턴 작업을 한 후 염산계 전처리 용액을 이용하여 전 처리를 하고, 전자선 증발 법(E-beam Evaporator)을 이용하여 티타늄, 백금, 금(Ti/Pt/Au)을 순서대로 약 300Å, 600Å, 2000Å의 두께로 전면에 증착한 후, 아세톤으로 감광막 패턴을 제거함으로써 그 위의 티타늄, 백금, 금(Ti/Pt/Au)의 3중층을 함께 제거하여 패터닝하여 p형 상부 전극층(240)을 형성한다. 이러한 방법을 리프트 오프(Lift off)라 한다.
이어서, 도 10a 내지 도 10c에 도시한 바와 같이, 질화규소(Si3N4)막을 1200Å 정도의 두께로 트렌치(S1, S2, S3, S4, S5, S6, S7) 내부 표면을 포함하여 구조물 전체에 증착하고 사진 식각하여, 트렌치(S1, S2, S3, S4, S5, S6, S7) 내부 표 면과 구조물의 측면 및 브리지가 형성될 부분의 p형 상부 전극층(240)을 덮는 보호막(260)을 형성한다. 이 때 식각은 이온성 반응 식각 법(Reactive Ion Eething)을 이용한다.
다음, 도 11a 내지 도 11c에 도시한 바와 같이, 감광막을 3~4㎛의 두께로 코팅하고 사진 공정을 통하여 전극 패드가 형성될 부분, 연결로가 형성될 부분 및 브리지를 통하여 전극 패드와 연결될 리지 상부의 p형 상부 전극층(240)을 노출하는 감광막 패턴(610)을 형성한다. 감광막 패턴(610) 형성 후 약 140~160℃ 정도의 높은 온도에서 하드 베이크(hard bake)하여 이후의 공정에서 감광막 패턴(610)이 변형되는 것을 방지한다. 그러나 너무 높은 온도에서 하드 베이크를 진행하면 이후에 감광막 패턴을 제거할 때 잘 제거되지 않는 문제가 발생할 수 있다.
이어서, 염산과 순수를 1:5의 비율로 혼합한 전처리 용액을 이용하여 전 처리를 한 후, 금속 스퍼터링(metal sputtering) 혹은 전자선 증발 법(E-beam Evaporator)을 이용하여 티타늄(Ti)과 금(Au)을 각각 약 50Å, 800Å의 두께로 연속 증착하여 씨드층(420)을 형성한다.
도 12a 내지 도 12c에 도시한 바와 같이, 전극 패드가 형성될 부분, 연결로가 형성될 부분 및 브리지가 형성될 부분의 씨드층(420)을 노출하는 감광막 패턴(620)을 형성하고, Au를 3㎛ 정도의 두께로 도금하여 전극 패드 및 브리지가 될 도금층(510)을 형성한다. 이때 일반적인 도금을 진행 할 경우 브리지와 전극 사이의 경계 부위에 국부적으로 패임(Notch) 현상이 발생하여 이 부위에 외력을 가하면 평활부보다 큰 응력이 집중된다. 따라서 반복해서 하중을 받을 경우 브리지 금속 의 뜯김 현상 발생할 수 있다. 따라서 감광막 패턴을 형성하고 전극 패드와 브리지 부분만 노출하여 1차 도금을 실시한다. 1차 도금을 실시 할 때 10mA 이하의 낮은 초기 전류 값에서 시작하여 약 90mA까지 서서히 증가시켜 도금을 진행한다. 전류 값의 증가는 연속적으로 진행할 수도 있고 일정한 증가 폭(예를 들어 40mA씩 2회에 걸쳐 증가시킴)으로 불연속적으로 진행할 수도 있다. 순간적으로 높은 전류 값을 주게 되면 브리지 부분이 전극 패드 부분의 높이보다 높기 때문에 브리지 부위에서 도금 속도 및 도금량이 많아지게 되고, 이 때문에 브리지와 전극 패드의 경계 부위에 노치 현상이 발생 하게 된다. 한편, 브리지 및 전극 패드의 도금 두께는 약 2㎛ 이상 진행하여야 브리지가 견딜 수 있게 된다. 또한, 브리지의 높이가 너무 높거나 낮으면 소자 제작상 문제가 발생하게 된다. 브리지의 높이가 너무 높을 경우 이후 공정으로 진행되는 칩의 벽개면 반사막 코팅(Facet mirror coating)시 칩을 지지하는 지지바에 의해 브리지가 무너지게 된다. 또한 반대로 공중 배선 높이가 너무 낮으면 브리지 아래에 놓이는 레이저 다이오드 셀과 브리지가 접촉 및 합선되는 문제가 발생할 수 있다. 또한 공중 배선 금속의 무너짐 및 뜯김을 방지하기 위해 추가로 감광막 패턴을 형성하여 전극 패드 부위만 2차 도금을 실시할 수 있다. 2차 도금시 도금 두께는 브리지의 높이보다 높게 형성하는 것이 바람직하다.
다음, 도 13a 내지 도 13c에 도시한 바와 같이, 감광막 패턴(620)을 제거하고 다시 도금층(510) 위에 전극 패드, 연결로 및 브리지가 될 부분을 덮는 감광막 패턴(640)을 형성하고, 노출되어 있는 씨드층(420)을 식각하여 제거함으로써 제1 내지 제4 전극 패드(251, 252, 253, 254)와 제1 내지 제4 p형 상부 전극(241, 242, 243, 244), 연결로 및 브리지(B1, B2)를 완성한다. 이 때 식각은 유도결합 플라즈마 분광법 (Inductively Coupled Plasma)을 이용할 수 있다.
이어서, 도 2a 내지 도 2c에 도시한 바와 같이, 감광막 패턴(610, 630)을 제거하고, n형 하부 전극(230)을 증착한다.
이후, 다중 빔 레이저 다이오드를 개개의 단위로 분할하고, 레이저 빔을 출력하는 면의 반대면에 반사 코팅을 한 후 패키징(packaging) 작업을 수행한다.
도 14는 본 발명의 다른 실시예에 따른 다중 빔 레이저 다이오드의 배치도이다.
도 14의 실시예에서는 하나의 레이저 다이오드 셀과 연결되는 브리지(B1, B2)를 2개씩 형성하여 그 중 하나가 무너지거나 뜯기더라도 소자 전체가 실패가 되는 것을 방지하였다. 브리지(B1, B2)의 개수는 필요에 따라 3개 이상으로 형성할 수도 있다.
이상의 실시예에서는 활성층으로 AlGaInP 또는 AlGaAs를 사용한 경우를 예시하였으나 GaN, InGaAsP, AlInGaAs, GaInAsN, AlGaInN 등의 반도체 물질을 활성층으로 사용하는 다중 빔 레이저 다이오드에도 동일하게 적용할 수 있다. 특히, AlGaInN를 활성층으로 사용하는 경우에는 405nm 파장의 레이저를 출력하는 다중 빔 레이저 다이오드를 제조할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이, 본 발명의 실시예에 따른 다중 빔 레이저 다이오드는 복수개의 레이저 다이오드 셀 각각을 연결로와 브리지를 통하여 각각의 전극 패드와 연결하여 독립적으로 구동할 수 있도록 하였다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 반도체 기판 위에 트렌치에 의하여 서로 분리되어 있는 복수의 레이저 다이오드 셀과 상기 복수의 레이저 다이오드 셀 주위에 복수의 전극 패드 영역을 형성하는 단계,
    상기 레이저 다이오드 셀과 상기 전극 패드 영역 위에 제1 전극층을 형성하는 단계,
    상기 트렌치 내부 표면과 상기 복수의 레이저 다이오드 셀 및 상기 복수의 전극 패드 영역의 노출되어 있는 측면을 덮는 보호막을 형성하는 단계,
    상기 제1 전극층과 보호막 위에 상기 제1 전극층의 일부를 노출하는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴 위에 씨드층을 형성하는 단계,
    상기 씨드층의 일부를 노출하는 제2 감광막 패턴을 형성하는 단계,
    도금을 통하여 상기 씨드층의 노출되어 있는 부분에 전극 패드층을 형성하는 단계,
    상기 전극 패드층 이외의 부분에서 상기 씨드층을 제거하는 단계
    를 포함하는 다중 빔 레이저 다이오드의 제조 방법.
  11. 제10항에서,
    상기 반도체 기판 위에 트렌치에 의하여 서로 분리되어 있는 복수의 레이저 다이오드 셀과 상기 복수의 레이저 다이오드 셀 주위에 복수의 전극 패드 영역을 형성하는 단계는
    반도체 기판 위에 버퍼층을 형성하는 단계,
    상기 버퍼층 위에 n형 클래드층을 형성하는 단계,
    상기 n형 클래드층 위에 활성층을 형성하는 단계,
    상기 활성층 위에 제1 p형 클래드층을 형성하는 단계,
    상기 제1 p형 클래드층 위에 식각저지층을 형성하는 단계,
    상기 식각저지층 위에 제2 p형 클래드층을 형성하는 단계,
    상기 제2 p형 클래드층 위에 반도체보호층을 형성하는 단계,
    상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 복수의 리지를 형성하는 단계,
    상기 리지의 측면과 상기 식각저지층 위에 제1 전류제한층을 형성하는 단계,
    상기 제1 전류제한층과 상기 반도체보호층 위에 전류주입층을 형성하는 단계
    상기 전류주입층, 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 사진 식각하여 상기 리지를 하나씩 포함하는 레이저 다이오드 셀들을 서로 분리하고, 상기 레이저 다이오드 셀과 상기 전극 패드 영역 사이를 분리하는 트렌치를 형성하는 단계
    를 포함하는 다중 빔 레이저 다이오드의 제조 방법.
  12. 제11항에서,
    상기 반도체보호층 및 제2 p형 클래드층을 사진 식각하여 복수의 리지를 형 성하는 단계는
    상기 반도체보호층 위에 산화규소막을 증착하고 사진 식각하여 리지 형성용 식각 마스크를 형성하는 단계,
    상기 리지 형성용 식각 마스크를 사용하여 상기 반도체보호층 및 제2 p형 클래드층을 식각하는 단계
    를 포함하는 다중 빔 레이저 다이오드의 제조 방법.
  13. 제11항에서,
    상기 레이저 다이오드 셀들을 서로 분리하고, 상기 레이저 다이오드 셀과 상기 전극 패드 영역 사이를 분리하는 트렌치를 형성하는 단계는
    상기 전류주입층 위에 산화규소막을 증착하고 사진 식각하여 트렌치 형성용 식각 마스크를 형성하는 단계,
    상기 트렌치 형성용 식각 마스크를 사용하여 상기 전류주입층, 제1 전류제한층, 식각저지층, 제1 p형 클래드층, 활성층, n형 클래드층 및 버퍼층을 식각하는 단계
    를 포함하는 다중 빔 레이저 다이오드의 제조 방법.
  14. 제10항 내지 제13항 중의 어느 한 항에서,
    상기 전극 패드층은 상기 복수의 전극 패드 영역에 위치하는 전극 패드, 상기 복수의 전극 패드 영역과 인접한 상기 레이저 다이오드 셀을 상기 전극 패드와 연결하는 연결로 및 상기 복수의 레이저 다이오드 셀 중 적어도 하나를 건너 상기 복수의 레이저 다이오드 셀 중 다른 하나와 상기 전극 패드를 연결하는 브리지를 포함하는 다중 빔 레이저 다이오드의 제조 방법.
  15. 제14항에서,
    상기 보호막을 형성하는 단계에서는 상기 보호막이 상기 제1 전극층의 상기 브리지 아래에 위치한 부분을 덮도록 형성하는 다중 빔 레이저 다이오드의 제조 방법.
  16. 제15항에서,
    상기 전극 패드층 이외의 부분에서 상기 씨드층을 제거하는 단계는
    상기 제2 감광막 패턴을 제거하는 단계,
    상기 전극 패드층 위에 제3 감광막 패턴을 형성하는 단계,
    상기 제3 감광막 패턴을 식각 마스크로 하여 상기 씨드층을 식각하는 단계
    를 포함하는 다중 빔 레이저 다이오드의 제조 방법.
  17. 제10항에서,
    상기 제1 전극층과 보호막 위에 상기 제1 전극층의 일부를 노출하는 제1 감광막 패턴을 형성하는 단계 후에 상기 제1 감광막 패턴을 섭씨 140도에서 160도 사이의 온도에서 하드 베이크하는 단계를 더 포함하는 다중 빔 레이저 다이오드의 제 조 방법.
  18. 제10항에서,
    도금을 통하여 상기 씨드층의 노출되어 있는 부분에 전극 패드층을 형성하는 단계에서는 초기 전류값을 10mA 이하에서 시작하여 90mA까지 서서히 높여 도금하는 다중 빔 레이저 다이오드의 제조 방법.
KR1020070016323A 2007-02-16 2007-02-16 다중 빔 레이저 다이오드 및 그 제조 방법 KR100861238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070016323A KR100861238B1 (ko) 2007-02-16 2007-02-16 다중 빔 레이저 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016323A KR100861238B1 (ko) 2007-02-16 2007-02-16 다중 빔 레이저 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080076427A KR20080076427A (ko) 2008-08-20
KR100861238B1 true KR100861238B1 (ko) 2008-10-02

Family

ID=39879683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016323A KR100861238B1 (ko) 2007-02-16 2007-02-16 다중 빔 레이저 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100861238B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930703724A (ko) * 1991-02-13 1993-11-30 제임스 베일던 포터 반도체 레이저
JPH11354888A (ja) * 1998-06-04 1999-12-24 Sony Corp 半導体発光素子およびその製造方法
JP2004014943A (ja) 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
US6816528B1 (en) * 1998-12-30 2004-11-09 Xerox Corporation Method and structure for nitride based laser diode arrays on a conducting substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930703724A (ko) * 1991-02-13 1993-11-30 제임스 베일던 포터 반도체 레이저
JPH11354888A (ja) * 1998-06-04 1999-12-24 Sony Corp 半導体発光素子およびその製造方法
US6816528B1 (en) * 1998-12-30 2004-11-09 Xerox Corporation Method and structure for nitride based laser diode arrays on a conducting substrate
JP2004014943A (ja) 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置

Also Published As

Publication number Publication date
KR20080076427A (ko) 2008-08-20

Similar Documents

Publication Publication Date Title
JP5006876B2 (ja) 量子ドットベースの光電子デバイス及びこれを作製する方法
US6222866B1 (en) Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array
US5319655A (en) Multiwavelength laterally-injecting-type lasers
US8222058B2 (en) Method for producing semiconductor optical device
US7387906B2 (en) Multi-wavelength surface emitting laser and method for manufacturing the same
JP2011155087A (ja) 面発光型半導体レーザおよびその製造方法
WO2011121678A1 (ja) 半導体レーザアレイ及び半導体レーザアレイの製造方法
JP2005353808A (ja) 半導体素子、半導体装置及びその製造方法
JP2751814B2 (ja) 波長多重面型発光素子の作製方法
KR100861238B1 (ko) 다중 빔 레이저 다이오드 및 그 제조 방법
CN111711068A (zh) 光学芯片
US20040238828A1 (en) Semiconductor optical integrated device
JP2007027362A (ja) 面発光型半導体レーザアレイ
KR100854282B1 (ko) 레이저 다이오드 바 및 그 제조 방법
US20080247437A1 (en) Tunable long-wavelength vcsel system
CN115149399A (zh) 光栅激光器及制备方法
US6795457B2 (en) Multiple wavelength surface-emitting laser device and method for its manufacture
CN108963756B (zh) 一种光通信波段多波长半导体激光器的制备方法
JP6186676B2 (ja) 光半導体装置の製造方法
KR100679739B1 (ko) 광결정 발광다이오드의 제조방법
JP2008047671A (ja) 半導体光集積素子を作製する方法
JP4167812B2 (ja) 面発光型半導体レーザおよびその製造方法
KR100781118B1 (ko) 반도체 레이저 소자의 제조 방법
JPH06224523A (ja) レーザーアレイ
JP4212393B2 (ja) 面発光型半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 12