KR100850204B1 - 고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치 - Google Patents

고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치 Download PDF

Info

Publication number
KR100850204B1
KR100850204B1 KR1020060108636A KR20060108636A KR100850204B1 KR 100850204 B1 KR100850204 B1 KR 100850204B1 KR 1020060108636 A KR1020060108636 A KR 1020060108636A KR 20060108636 A KR20060108636 A KR 20060108636A KR 100850204 B1 KR100850204 B1 KR 100850204B1
Authority
KR
South Korea
Prior art keywords
signal
high speed
address
command signal
valid
Prior art date
Application number
KR1020060108636A
Other languages
English (en)
Other versions
KR20080040821A (ko
Inventor
박환욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060108636A priority Critical patent/KR100850204B1/ko
Priority to US11/928,019 priority patent/US7802154B2/en
Publication of KR20080040821A publication Critical patent/KR20080040821A/ko
Application granted granted Critical
Publication of KR100850204B1 publication Critical patent/KR100850204B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Abstract

고속 테스트를 위한 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법 및 이에 적합한 시스템, 그리고 고속 테스트 패턴 생성 방법 및 이에 적합한 장치가 개시된다. 본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법은, (a)커맨드 신호 및 어드레스 신호를 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하는 단계, (b)각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하여 출력하는 단계, (c)각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하여 출력하는 단계 및 (d)상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 단계를 포함한다.
이로 인해, 저속 테스트 장치를 이용하여 고속 메모리 장치를 테스트할 수 있어 테스트 장치의 효용성을 크게 증가시키고, 고속 테스트 패턴을 통해 테스트 시간을 크게 단축시킬 수 있는 효과가 있다. 또한 고속 데이터 패턴을 내부적으로 직접 생성하여 메모리 영역으로 전달함으로써 로딩 시간을 단축시킬 수 있는 효과가 있다.
고속 테스트 패턴, 테스트 장치, 고주파 클록, 커맨드, 어드레스

Description

고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치{Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing}
도 1은 본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법을 나타내는 도면이다.
도 2는 DDR(Double Date Rate) 방식으로 데이터를 입출력하는 경우에 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스를 생성하는 방법을 나타내는 도면이다.
도 3은 QDR(Quadrature Date Rate) 방식으로 데이터를 입출력하는 경우에 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 방법을 나타내는 도면이다
도 4는 본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템을 나타내는 블럭도이다.
도 5는 도 4에 도시된 고속 신호 생성부(700)의 구성을 간략하게 나타내는 블럭도이다.
도 6은 도 4에 도시된 고속 신호 생성부(700)의 구성을 구체적으로 나타내는 블럭도이다.
도 7a는 도 6에 도시된 제어 신호 생성기(720)의 출력 신호를 설명하기 위한 테이블이고, 도 7b는 도 6에 도시된 멀티플렉싱부(740)의 출력 신호를 설명하기 위한 테이블이고, 도 7c는 각각의 커맨드 신호의 논리 레벨을 나타내는 테이블이다.
도 8은 도 6에 도시된 제어 신호 생성기(720)로부터 생성되는 제어 신호와 위치 지정 신호와의 관계를 나타내는 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 고속 테스트 패턴 생성 방법을 나타내는 블럭도이다.
도 10은 본 발명의 일 실시예에 따른 고속 테스트 패턴 생성 장치(1000)를 나타내는 도면이다.
도 11은 도 10에 도시된 고속 테스트 패턴 생성 장치(1000)를 구체적으로 나타내는 도면이다.
도 12는 자동 테스트 장치로부터 인가되는 저주파 클록 신호를 이용하여 고주파 클록 신호를 생성하는 방법을 나타내는 타이밍도이다.
도 13은 도 11에 도시된 데이터 패턴 생성기(1300)를 구체적으로 나타내는 도면이다.
도 14는 도 11에 도시된 데이터 패턴 생성기(1300)로부터 생성되는 데이터 패턴을 나타내는 테이블이다.
본 발명은 반도체 메모리 장치 및 이를 테스트하기 위한 테스트 장치에 관한 것으로서, 더욱 상세하게는 상기 테스트 장치로부터 출력되는 저속 테스트 패턴으로부터 고속 테스트 패턴을 생성함으로써 고속 테스트 동작을 실현할 수 있는 고속 테스트 패턴 생성 방법 및 이에 적합한 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 외부의 테스트 장치를 이용하여 불량 여부를 테스트한다. 이러한 불량 여부를 테스트하는 방법으로는, 메모리 셀 영역을 테스트할 때, 메모리 셀 영역에 테스트 패턴을 기록한 후 상기 메모리 셀에 기록된 데이터를 판독하여 판독 데이터와 기록 데이터를 비교하는 방법을 사용한다. 판독 데이터와 기록 데이터를 비교하여 동일하면 양으로 판단하고, 동일하지 않으면 불량으로 판단한다. 상기 테스트 장치로는 자동 테스트 장치(ATE:Automatic Test Equipment)가 주로 사용된다.
그러나 반도체 메모리 장치가 점차 고속화됨에 따라 반도체 메모리 장치의 데이터 입출력 속도는 테스트 장치로 측정할 수 있는 테스트 패턴의 속도 한계를 넘기 때문에, 점차 고속 메모리 장치의 양산을 위한 테스트에 많은 문제가 발생한다. 예를 들어, 테스트 장비로 측정할 수 있는 최대 주파수가 200MHz이고, 테스트하고자 하는 반도체 메모리 장치의 동작 주파수가 800MHz인 경우, 실제 메모리 셀에 불량이 발생하는지를 정확하게 측정할 수 없는 문제점이 발생한다. 특히 동일한 주파수를 갖는 클록을 기준으로 더 많은 데이터를 전송하기 위한 DDR, QDR, ODR 등 의 기술이 발전함에 따라 이러한 문제는 더욱 두드러지고 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 테스트 장치로부터 생성되는 저속 커맨드 신호 및 저속 어드레스 신호를 통해 고속 커맨드 신호 및 고속 어드레스 신호를 생성함으로써, 테스트 장치의 효용성을 증가시키고 테스트 시간을 단축할 수 있는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법 및 이에 적합한 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 제2 기술적 과제는 반도체 메모리 장치를 테스트할 때 주로 사용되는 특정 데이터 패턴을 반도체 메모리 장치 내에서 직접 생성함으로써 데이터 패턴을 로딩하는데 소요되는 시간을 단축할 수 있는 고속 테스트 패턴 생성 장치 및 이에 적합한 장치를 제공하는 데 있다.
상기 제1 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법은, (a)커맨드 신호 및 어드레스 신호를 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하는 단계, (b)각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하여 출력하는 단계, (c)각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하여 출력하는 단계 및 (d)상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 (d) 단계는, 상기 위치 지정 신호를 이용하여 각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 무효 커맨드 신호 및 무효 어드레스 신호를 원래의 위치로 복원하는 것을 특징으로 한다.
바람직하게는, 상기 L은 2이고, 상기 각각의 커맨드 신호 그룹에는 아이들 상태인 무효 커맨드 신호가 적어도 하나 이상 존재하는 것을 특징으로 한다.
바람직하게는, 상기 (a), (b) 및 (c) 단계는 상기 자동 테스트 장치의 내부에서 이루어지고, 상기 (d) 단계는 상기 반도체 메모리 장치의 내부에서 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 M은 1/2이고, 상기 클록 신호의 주기는 상기 자동 테스트 장치가 제공할 수 있는 신호의 최소 단위인 UI(Unit Interval)의 2배인 것을 특징으로 한다.
상기 제2 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 고속 테스트 패턴 생성 방법은, (a)커맨드 신호 및 어드레스 신호를 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하는 단계, (b)각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨 드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하여 출력하는 단계, (c)각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하여 출력하는 단계, (d)상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 단계, (e)상기 클록 신호를 입력받고, 상기 입력된 클록 신호의 주파수를 N배로 체배하여 상기 반도체 메모리 장치의 내부에서 사용되는 내부 클록 신호와 동일한 주파수를 가진 고속 클록 신호를 생성하는 단계, 및 (f)소정의 데이터 패턴 선택 신호를 입력받고, 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴을 상기 반도체 메모리 장치의 내부에서 자체적으로 생성한 후, 상기 고속 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴은, 상기 반도체 메모리 장치의 전원 전압, 접지 전압 또는 상기 내부 클록 신호를 이용하여 생성하는 것을 특징으로 한다.
바람직하게는, (g)상기 반도체 메모리 장치를 테스트하기 위해 필요한 소정의 데이터 패턴을 입력받고, 상기 데이터 패턴을 상기 내부 클록 신호에 동기하여 출력하는 단계가 부가되는 것을 특징으로 한다.
상기 제1 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템은, 커맨드 신호 및 어 드레스 신호를 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하고, 각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하는 압축부, 각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하는 위치 지정 신호 생성부, 및 상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 고속 신호 생성부를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 고속 신호 생성부는, 상기 반도체 메모리 장치의 입출력 패드와 수신 버퍼 사이에 전기적으로 접속되는 것을 특징으로 한다.
바람직하게는, 상기 고속 신호 생성부는, 상기 클록 신호에 비해 두 배 큰 주파수를 갖는 제1 클록 신호 및 상기 위치 지정 신호를 입력받고, 상기 위치 지정 신호의 논리 상태에 따라 상기 제1 클록 신호를 선택적으로 출력하여 소정의 제어 신호를 생성하는 제어신호 생성부, 및 상기 제어 신호에 응답하여 상기 압축된 커맨드 신호 및 상기 압축된 어드레스 신호를 선택적으로 출력하여 상기 고속 커맨드 신호 및 상기 고속 어드레스 신호를 생성하는 멀티플렉싱부를 구비하는 것을 특징으로 한다.
상기 제2 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 고속 테스트 패턴 생성 장치는, 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 반도체 메모리 장치를 테스트하기 위한 테스트 패턴을 입력받아 상기 반도체 메모리 장치를 고속으로 테스트하기 위한 고속 테스트 패턴을 생성하는 장치에 있어서, 상기 테스트 패턴에 포함된 커맨드 신호, 어드레스 신호를 입력받고, 상기 커맨드 신호 및 상기 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 고속 신호 생성기, 상기 테스트 패턴에 포함된 클록 신호를 입력받고, 상기 입력된 클록 신호의 주파수를 N배로 체배하여 상기 반도체 메모리 장치의 내부에서 사용되는 내부 클록 신호와 동일한 주파수를 가진 고속 클록 신호를 생성하는 클록 생성기, 및 소정의 데이터 패턴 선택 신호를 입력받고, 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴을 상기 반도체 메모리 장치의 내부에서 자체적으로 생성한 후, 상기 고속 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성하는 제1 데이터 패턴 생성기를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 클록 생성기는, 상기 클록 신호를 입력받고, 상기 입력받은 클록 신호의 주파수를 X(여기서, X>1, 자연수)배로 체배하여 제1 클록 신호를 생성하고, 생성된 제1 클록 신호를 상기 고속 신호 생성기로 출력하며, 상기 생성된 제1 클록 신호의 주파수를 Y(여기서, Y>1, 자연수)배로 체배하여 상기 고속 클록 신호를 생성하고, 생성된 상기 고속 클록 신호를 상기 데이터 패턴 생성기로 출력하는 것을 특징으로 한다.
바람직하게는, 상기 반도체 메모리 장치는, DDR 또는 QDR 방식으로 데이터를 입출력하며, 상기 클록 생성기는 PLL(Phase Locked Loop)인 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는, 본 발명의 바람직한 실시예를 나타내는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법을 개략적으로 나타내는 도면이다.
커맨드 신호 및 어드레스 신호를 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑(Grouping)하여 복수 개의 커맨드 신호 그룹 및 어드레스 신호 그룹을 생성한다(S110). 상기 클록 신호는 테스트 장치로부터 출력되는 신호로서, 상기 테스트 장치가 제공할 수 있는 신호의 최소 단위인 UI(Unit Interval)의 2배 또는 4배의 주기를 갖는 것이 바람직하다. 왜냐하면 본 발명은 DDR(Double Date Rate) 또는 ODR(Octagon Date Rate) 방식의 반도체 메모리 장치에 유용하기 때문이다.
그룹이 지정되면, 각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한다(S120). 상기 아이들 상태는 입력 핀에 소정 시간 동안 펄스가 입력되지 않은 구간을 의미한다. 각각의 커맨드 신호 그룹에는 적어도 상기 클록 신호의 1주기에 해 당하는 아이들 구간이 존재한다.
상기 추출된 유효 커맨드 신호 및 상기 추출된 유효 어드레스 신호를 상기 클록 신호의 M(여기서, M<1) 주기 길이로 압축한다(S130). 상기 단계들(S110 내지 S130)은 상기 자동 테스트 장치에서 이루어지므로, 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호는 UI 길이를 갖는 것이 바람직하다. 따라서 상기 클록 신호가 UI 길이의 2배에 해당하는 주기를 갖는 경우 상기 M은 1/2인 것이 바람직하고, 상기 클록 신호가 UI 길이의 4배에 해당하는 주기를 갖는 경우 상기 M은 1/4인 것이 바람직하다.
상기 유효 커맨드 신호 및 상기 유효 어드레스 신호가 상기 커맨드 신호 그룹 및 상기 어드레스 신호 그룹 내에서 차지하는 위치를 나타내는 위치 지정 신호를 생성한다(S140). 상기 단계(S140)는 자동 테스트 장치 내부에서 이루어진다. 상기 그루핑이 상기 클록 신호의 2주기마다 이루어진 경우, 상기 위치 지정 신호는 1 비트의 논리 신호로 표현될 수 있다. 상기 위치 지정 신호는, 예를 들어, 상기 유효 커맨드 신호가 첫 번째 클록 신호 구간에 존재하는 경우에는 논리 "L"로, 두 번째 클록 신호 구간에 존재하는 경우에는 논리 "H"로 표현될 수 있다.
상기 위치 지정 신호를 이용하여 무효 커맨드 신호 및 무효 어드레스 신호를 복원함으로써 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호에로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성한다(S150). 즉, 위치 지정 신호를 이용하여 원래의 아이들(Idle) 상태로 존재하는 구간을 원래의 위치로 복원하여 상기 테스트 장치로부터 출력되는 저속 커맨드 신호 및 저속 어드레스 신호를 고속으로 변환한다. 상기 단계(S150)는 반도체 메모리 장치의 내부에서 이루어진다.
도 2는 DDR(Double Date Rate) 방식으로 데이터를 입출력하는 경우에 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스의 생성 방법을 나타내는 도면이고, 도 3은 QDR(Quadrature Date Rate) 방식으로 데이터를 입출력하는 경우에 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스의 생성 방법을 나타내는 도면이다.
도 2(a) 및 도 3(a)을 참조하면, 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법은, 커맨드 신호(CMD) 및 어드레스 신호(ADD)를 상기 클록 신호(CLK)의 2주기 단위로 그루핑(Grouping)하는 단계를 포함한다. 각각의 그룹에는 적어도 하나 이상의 무효 커맨드 신호(invalid_CMD) 및 무효 어드레스 신호(invalid_ADD)가 포함된다.
도 2(a) 및 도 3(a)에는 버스트 길이(Burst Length)가 각각 4 비트 및 8 비트인 데이터 신호(DQ)가 도시되어 있다. 입출력되는 데이터의 버스트 길이는 4비트 이상인 것이 바람직하다.
도 2(b) 및 도 3(b)을 참조하면, 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법은, 각각의 그룹으로부터 유효 커맨드 신호(valid_CMD) 및 유효 어드레스 신호(valid_ADD)를 추출하는 단계를 포함한다. 또한 추출된 유효 커맨드 신호(valid_CMD) 및 추출된 유효 어드레스 신호(valid_ADD)를 상기 클록 신호(CLK)의 1/2 주기 또는 1/4 주기 길이로 압축하여, 압축된 유효 커맨드 신호(comp_valid_CMD) 및 압축된 유효 어드레스 신호(comp_valid_ADD)를 생성하는 단 계를 구비한다.
또한, 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법은, 각각의 그룹 내에서 유효 커맨드 신호(valid_CMD) 및 유효 어드레스 신호(valid_ADD)가 차지하는 위치를 나타내는 위치 지정 신호(PDS)를 생성하는 단계를 포함한다. 위치 지정 신호(PDS)는 각각의 그룹 내에서 유효 커맨드 신호(valid_CMD) 또는 유효 어드레스 신호(valid_ADD)가 차지하는 위치에 따라 "0" 또는 "1"의 값을 갖는다.
상기 유효 커맨드 신호(valid_CMD) 및 유효 어드레스 신호(valid_ADD)는 원칙적으로 각각의 그룹 내에서 같은 위치에 존재한다. 따라서, 상기 유효 커맨드 신호(valid_CMD) 또는 상기 유효 어드레스 신호(valid_ADD) 중 어느 것을 기준으로 위치 지정 신호(PDS)를 생성하더라도 무방하다.
다만, 특정 그룹 내에 유효 커맨드 신호(valid_CMD)만 존재하고, 유효 어드레스 신호(valid_ADD)가 존재하지 않은 경우에는, 유효 커맨드 신호(valid_CMD)를 기준으로 위치 지정 신호(PDS)를 생성한다. 또한, 특정 그룹 내에 유효 커맨드 신호(valid_CMD) 및 유효 어드레스 신호(valid_ADD)가 모두 존재하지 않은 경우에는, 위치 지정 신호(PDS)가 디폴트값(예를 들어, "0")을 갖도록 한다.
도 2(c) 및 도 3(c)을 참조하면, 본 발명에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법은, 위치 지정 신호(PDS)를 이용하여 압축된 유효 커맨드 신호(comp_valid_CMD) 및 압축된 유효 어드레스 신호(comp_valid_CMD)로부터 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(new_CMD)를 생성하는 단계를 포함 한다. 따라서, 본 발명에 따른 커맨드 신호 및 어드레스 신호의 압축 방법을 이용하면, 반도체 메모리 장치가 DDR SDRAM인 경우에는 테스트 시간을 1/4로 줄일 수 있고, 반도체 메모리 장치가 QDR SDRAM인 경우에는 테스트 시간을 1/8로 줄일 수 있는 효과가 있다.
도 2(c) 및 도 3(c)에 도시된 클록 신호(CLK2, CLK4) 및 압축 데이터 신호(Comp_DQ)에 대해서는 본 발명에 따른 고속 테스트 패턴 생성 방법에 대해 하기에서 기술하면서 함께 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템을 나타내는 블럭도이다.
본 발명의 일 실시예에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템은, 압축부(500), 위치 지정 신호 생성부(600), 및 고속 신호 생성부(700)를 구비한다. 바람직하게는, 압축부(500) 및 위치 지정 신호 생성부(600)는 반도체 메모리 장치를 테스트하기 위한 자동 테스트 장치(ATE:Automatic Test Equipment)의 내부에 위치하고, 고속 신호 생성부(700)는 상기 반도체 메모리 장치의 내부에 위치한다.
압축부(500)는 커맨드 신호(CMD) 및 어드레스 신호(ADD)를 소정 간격으로 그루핑(Grouping)하여 복수 개의 커맨드 신호 그룹 및 어드레스 신호 그룹을 생성한다. 그룹 지정이 완료되면, 압축부(500)는 각각의 그룹에서 유효 커맨드 신호(valid_CMD) 및 유효 어드레스 신호(valid_ADD)를 추출하고, 추출된 유효 커맨드 신호(valid_CMD) 및 추출된 유효 어드레스 신호(valid_ADD)를 소정 크기로 압축한 다. 예를 들어, 클록 신호(CLK)의 1/2 또는 1/4 주기 길이를 갖는 신호로 압축할 수 있다.
위치 지정 신호 생성부(600)는 압축부(500)로부터 커맨드 신호 그룹 및 어드레스 신호 그룹을 입력받고, 상기 커맨드 신호 그룹 및 상기 어드레스 그룹 내에서 유효 커맨드 신호(valid_CMD) 및 유효 어드레스 신호(valid_ADD)가 차지하는 위치를 나타내는 위치 지정 신호(PDS)를 생성한다.
고속 신호 생성부(700)는 위치 지정 신호(PDS)를 이용하여 압축된 유효 커맨드 신호(comp_valid_CMD) 및 압축된 유효 어드레스 신호(com_valid_ADD)로부터 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(com_ADD)를 생성한다. 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(new_ADD)는 무효 커맨드 신호(invalid_CMD) 및 무효 어드레스 신호(invalid_ADD)를 포함하는 신호이다.
도 5는 도 4에 도시된 고속 신호 생성부(700)의 구성을 간략하게 나타내는 블럭도이다.
본 발명에 따른 고속 신호 생성부(700)는 제어 신호 생성기(720) 및 멀티 플렉싱부(740)를 구비한다. 제어 신호 생성기(720)는 위치 지정 신호(PDS) 및 제1 클록 신호(CLK2)를 입력받아 제어 신호(Ctrl)를 생성한다. 멀티 플렉싱부(740)는 제어신호(Ctrl)에 의해 제어되며, 압축된 유효 커맨드 신호(comp_valid_CMD) 및 압축된 유효 어드레스 신호(com_valid_ADD)를 입력받아 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(new_ADD)를 생성한다.
도 6은 도 4에 도시된 고속 신호 생성부(700)의 구성을 구체적으로 나타내는 블럭도이고, 도 7a는 제어 신호 생성기(720)의 출력 신호를 설명하기 위한 테이블이고, 도 7b는 멀티플렉싱부(740)의 출력 신호를 설명하기 위한 테이블이며, 도 7c는 각각의 커맨드 신호를 구성하는 제어 신호의 논리 레벨을 나타내는 테이블이다.
본 발명에 따른 고속 신호 생성부(700)를 구성하는 제어 신호 생성부(720)는 제1 인버퍼(INV1) 및 제1 멀티플렉서(MUX1)를 구비한다. 제어 신호 생성부(720)로 입력되는 제1 클록 신호(CLK2)는 클록 신호(CLK)에 비해 2배 또는 4배 주파수가 높은 고주파 신호인 것이 바람직하다. 제1 멀티플렉서(MUX1)의 제1 입력단자에는 반전 클록 신호(/CLK2)가 입력되고, 제2 입력단자에는 클록 신호(CLK2)가 입력된다.
한편, 제1 멀티 플렉서(MUX1)는 위치 지정 신호(PDS)에 의해 그 동작이 제어되며, 제1 멀티 플렉서(MUX1)는 위치 지정 신호(PDS)가 논리 "H"인 구간에서 반전 클록 신호(/CLK2)를 출력하고, 위치 지정 신호(PDS)가 논리 "L"인 구간에서 클록 신호(CLK2)를 출력한다. 이로 인해, 위치 지정 신호(PDS)가 논리 "L"인 구간에서는 첫 번째 1/2 주기 동안 논리 "H"인 신호가 출력되고, 위치 지정 신호(PDS)가 논리 "H"인 구간에서는 두 번째 1/2 주기 동안 논리 "H"인 신호가 출력된다. 이는 도 7a를 참조하면 쉽게 이해할 수 있다.
멀티 플렉싱부(740)는 압축된 유효 커맨드 신호(comp_valid_CMD) 및 압축된 유효 어드레스 신호(comp_valid_ADD)를 복수 개의 멀티플렉서(MUX2~MUX7)의 제1 입력단자를 통해 입력받고, 제어 신호(Ctrl)에 응답하여 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(new_ADD)를 출력 단자로 출력한다. 복수 개의 멀티플렉서의 제2 입력단자에는 전원 전압(Vdd) 또는 접지 전압(Vss)이 연결될 수 있다.
멀티 플렉싱부(740)는 제1 입력 단자로 압축된 유효 어드레스 신호(comp_valid_ADD)를 입력받고, 제 2 입력 단자로 접지 전압을 입력받아, 제어 신호(Ctrl)에 응답하여 고속 어드레스 신호(new_ADD)를 출력하는 제2 멀티플렉서(MUX2)를 포함한다. 또한 멀티 플렉싱부(740)에 포함된 제3 내지 제7 멀티플렉서들(MUX3~MUX7)는 압축된 유효 커맨드 신호(comp_valid_CMD)를 구성하는 각각의 제어 신호(/CKE, /CS, /RAS, /CAS, /WE)를 제1 입력단자로 입력받고, 제2 입력단자로 전원 전압 또는 접지 전압을 입력받아, 제어 신호(Ctrl)에 응답하여 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(new_ADD) 출력한다.
상기 복수 개의 멀티플렉서들(MUX2~MUX7)은 제어 신호(Ctrl)에 응답하여 제1 또는 제2 입력 단자로 입력되는 신호를 출력한다. 구체적으로 설명하면, 상기 멀티플렉서들(MUX2~MUX7)은 제어 신호(Ctrl)가 논리 "H"인 구간에는 제1 입력 단자로 입력되는 커맨드 신호 또는 어드레스 신호를 출력하며, 제어 신호(Ctrl)가 논리 "L"인 구간에는 제2 입력 단자에 입력되는 전원 전압(Vdd) 또는 접지 전압(Vss) 레벨의 신호를 출력한다. 이는 도 7b를 참조하면 쉽게 이해할 수 있다.
한편, 도 7c에는 워드 라인을 활성화시키는 커맨드 신호(ACT_CMD), 데이터의 기록을 명령하는 커맨드 신호(WR_CMD), 데이터의 판독을 명령하는 커맨드 신호(RD_CMD), 비트 라인의 전압을 프리차징하는 커맨드 신호(PRE_CMD) 및 아이들 상태를 의미하는 무효 커맨드 신호(NOP)에 대한 진리표가 도시되어 있다.
도 8은 도 6에 도시된 제어 신호 생성기(720)로부터 생성되는 제어 신호(Ctrl)와 위치 지정 신호(PDS)와의 관계를 나타내는 타이밍도이다.
제1 멀티플렉서(MUX1)의 제1 입력 단자로 입력되는 반전 클록 신호(/CLK2)와 제2 입력 단자로 입력되는 클록 신호(CLK2)는 위상이 180°시프트(Shift)되어 있다. 위치 지정 신호(PDS)가 "01101"로 이루어졌다고 가정할 때, 제1 멀티플렉서(MUX1)는, 위치 지정 신호(PDS)가 논리 "H"일 때 반전 클록 신호(/CLK2)를 출력하고, 위치 지정 신호(PDS)가 논리 "L"일 때 클록 신호(CLK2)를 출력함으로, 제어 신호(Ctrl)는 도 8에 도시된 바와 같이 생성된다.
도 9는 본 발명의 일 실시예에 따른 고속 테스트 패턴 생성 방법을 나타내는 블럭도이다.
고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 방법은 다음과 같다. 커맨드 신호 및 어드레스 신호를 소정 간격으로 그루핑한다(S210). 각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한다(S220).
상기 추출된 유효 커맨드 신호 및 상기 유효 어드레스 신호를 소정 길이로 압축한다(S240). 상기 유효 커맨드 신호 및 유효 어드레스 신호가 상기 커맨드 신호 그룹 및 상기 어드레스 신호 그룹 내에서 차지하는 위치를 나타내는 위치 지정 신호를 생성한다(S230). 상기 위치 지정 신호를 이용하여 무효 커맨드 신호 및 무효 어드레스 신호를 복원함으로써 고속 커맨드 신호 및 고속 어드레스 신호를 생성한다(S250).
고속 클록 신호를 생성하는 방법은 다음과 같다. 테스트 장치로부터 클록 신호를 수신한다(S310)상기 수신된 클록 신호를 이용하여 제1 클록 신호를 생성한다(S320). 상기 제1 클록 신호를 상기 단계(S250)를 수행하기 위해 공급한다. 상기 제1 클록 신호를 이용하여 반도체 메모리 장치의 내부에서 사용될 고속 클록 신호를 생성한다(S330).
테스트 장치로부터 소정의 데이터 패턴을 수신받아 저장한다(S410). 데이터 패턴 선택 신호를 수신한다(S420). 상기 수신된 데이터 패턴 선택 신호가 제1 선택 신호인지를 판별한다(S430). 여기서 제1 선택 신호는 고속 데이터 패턴을 반도체 메모리 장치 내에서 자체적으로 생성할 것을 명하는 신호를 의미한다. 제1 선택 신호에 해당하면, 고속 데이터 패턴을 자체적으로 생성한다(S440). 제1 선택 신호에 해당하지 않으면, 저장된 데이터 패턴을 내부 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성한다(S450).
도 10은 본 발명의 일 실시예에 따른 고속 테스트 패턴 생성 장치(1000)를 나타내는 도면이다.
고속 테스트 패턴 생성 장치(1000)는 반도체 메모리 장치의 내부에 위치하며, 입출력 패드(PAD1,PAD2,PAD3) 및 수신 버퍼(Rx1,Rx2,Rx3)에 전기적으로 접속된다. 상기 커맨드 신호(ext_CMD), 어드레스 신호(ext_ADD), 데이터 신호(ext_DQ) 및 클록 신호(ext_CLK)는 반도체 메모리 장치를 테스트하기 위한 테스트 장치(미도시)로부터 출력되는 신호이다.
테스트 모드시, 모드 레지스터(미도시)로부터 출력되는 테스트 모드 인에이블 신호(MRS_TE)가 활성화되고, 그에 따라 제1 내지 제3 스위치(S1,S2,S3)는 오프(Off)되고, 제4 내지 제6 스위치(S4,S5,S6)는 온(On)된다. 따라서, 제1 입출력 패드(PAD1)를 통해 입력되는 커맨드 신호(ext_CMD), 어드레스 신호(ext_ADD), 제2 입출력 패드(PAD2)를 통해 입력되는 데이터 신호(ext_DQ) 및 제3 입출력 패드(PAD3)를 통해 입력되는 클록 신호(ext_CLK)는 고속 테스트 패턴 생성 장치(1000)로 입력된다.
도면에서는 커맨드 신호(ext_CMD)와 어드레스 신호(ext_ADD)가 동일한 입출력 패드(PAD1)를 통해 수신되는 것으로 도시되어 있지만, 이는 커맨드 신호(ext_CMD)와 어드레스 신호(ext_ADD)가 동일한 방식에 의해 압축되는 것을 나타내기 위한 것일 뿐, 실제로 동일한 입출력 패드(PAD1)를 통해 반도체 메모리 장치로 수신되는 것을 의미하는 것은 아니다.
고속 테스트 패턴 생성 장치(1000)는 입력된 커맨드 신호(ext_CMD) 및 어드레스 신호(ext_ADD)를 고속 커맨드 신호(int_CMD) 및 고속 어드레스 신호(int_ADD)로 변환하여 제1 수신 버퍼(Rx1)로 출력하고, 입력된 데이터 신호(ex_DQ)를 고속 데이터 신호(int_DQ)로 변환하여 제2 수신 버퍼(Rx2)로 출력하며, 입력된 클록 신호(ext_CLK)를 고속 클록 신호(int_CLK)로 변환하여 제3 수신 버퍼(Rx3)로 출력한다.
이로 인해, 본 발명에 따른 고속 테스트 패턴 생성 장치(1000)는 저속의 테스트 장치(미도시)로부터 입력되는 저속 커맨드 신호, 저속 어드레스 신호, 저속 데이터 신호 및 저속 클록 신호를 모두 고속 커맨드 신호, 고속 어드레스 신호, 고속 데이터 신호, 고속 클록 신호로 변환하여 출력함으로써, 저속 테스트 장치를 이용하여 고속 반도체 메모리 장치의 불량 여부를 정확하고 신속하게 판단할 수 있는 효과가 있다.
도 11은 도 10에 도시된 고속 테스트 패턴 생성 장치(1000)를 구체적으로 나타내는 도면이다.
본 발명에 따른 고속 테스트 패턴 생성 장치(1000)는 고속 신호 생성기(1100), 클록 생성기(1200) 및 데이터 패턴 생성기(1300)를 구비한다. 고속 신호 생성기(1100)는 커맨드 신호(ext_CMD), 어드레스 신호(ext_ADD), 제1 클록 신호(CLK2) 및 위치 지정 신호(PDS)를 입력받아 커맨드 신호(int_CMD), 어드레스 신호(int_ADD)를 출력한다.
여기서, 커맨드 신호(ext_CMD) 및 어드레스 신호(ext_ADD)는 압축된 유효 커맨드 신호(comp_valid_CMD) 및 압축된 유효 어드레스 신호(comp_valid_CMD)이고, 커맨드 신호(int_CMD) 및 어드레스 신호(int_ADD)는 고속 커맨드 신호(new_CMD) 및 고속 어드레스 신호(new_ADD)인 것이 바람직하다.
데이터 패턴 생성기(1300)는 테스트 장치(미도시)로부터 소정의 데이터 패턴(ext_DQ)을 입력받아 내부에 구비된 복수의 레지스터(미도시)에 저장하고, 기록 커맨드 신호(WR_CMD) 및 데이터 패턴 선택 신호(SEL)에 응답하여, 상기 저장된 소정의 데이터 패턴을 제2 클록 신호(CLK2)에 동기하여 출력함으로써 고속 데이터 패턴(int_DQ)을 생성한다.
클록 생성기(1200)는 클록 신호(ext_CLK)를 입력받고, 입력받은 클록 신호(ext_CLK)의 주파수를 2배로 체배하여 제1 클록 신호(CLK2)를 생성한다. 상기 제1 클록 신호(CLK2)를 생성하기 위하여 클록 생성기(1200)는 제1 인버터(INV1), 제1 위상 보간기(1220) 및 제1 배타적 논리합 회로(XOR1)를 구비한다. 또한 클록 생성기(1200)는 제1 클록 신호(CLK2)를 입력받고, 입력받은 제1 클록 신호(CLK2)의 주파수를 2배로 체배하여 반도체 메모리 장치의 내부 클록인 고속 클록 신호(CLK2)를 생성한다. 상기 고속 클록 신호(CLK4)를 생성하기 위하여 클록 생성기(1200)는, 제2 인버터(INV2), 제 2 위상 보간기(1240) 및 제2 배타적 논리합 회로(XOR2)를 구비한다.
또한, 제1 클록 신호(CLK2)의 듀티 비율(Duty ratio)을 50%로 유지하기 위해, 클록 신호(ext_CLK)를 입력받는 입력부와 제1 배타적 논리합 회로(XOR1) 사이에 제1 위상 보간기(1220)에 의한 지연 신호를 보상하는 제1 지연 보상부(미도시)를 구비할 수 있다. 또한, 제2 클록 신호(CLK2)의 듀티 비율을 50%로 유지하기 위해, 제1 클록 신호(CLK2)를 입력받는 입력부와 제2 배타적 논리합 회로(XOR2) 사이에 제2 위상 보간기(1220)에 의한 지연 신호를 보상하는 제2 지연 보상부(미도시)를 구비할 수 있다.
만일 상기 제1 지연 보상부(미도시) 및 제2 지연 보상부(미도시)를 통해서도 듀티 비율을 50%로 유지하기 어려운 고속 클록 신호를 생성할 필요성이 있는 경우에는, 클록 생성기(1200)로 PLL(Phase Locked Loop)를 사용하는 것이 바람직하다.
도 11에서는 클록 생성기(1200)가 클록 신호(ext_CLK)의 주파수를 4배로 체배하여 내부 클록 신호인 고속 클록 신호(CLK4)를 생성하는 것으로 도시되어 있지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 클록 신호(ext_CLK)의 주파수를 8배 또는 16배로 체배하여 고속 클록 신호를 생성하는 구성을 구현할 수 있을 것이다.
도 12는 테스트 장치로부터 인가되는 저주파 클록 신호를 이용하여 고주파 클록 신호를 생성하는 방법을 나타내는 타이밍도이다.
도 12를 참조하면, 외부로부터 인가되는 클록 신호(CLK0)의 위상을 반전시켜 반전 클록 신호(/CLK0)를 생성하고, 상기 클록 신호(CLK0)의 위상을 90°시프트시켜 제1 시프트 클록 신호(CLK1)를 생성하며, 상기 클록 신호(CLK0)와 상기 제1 시프트 클록 신호를 배타적 논리 합 연산하여 제1 클록 신호(CLK1)를 생성하는 과정이 도시되어 있다. 상기 반전 클록 신호(/CLK0)는 제1 시프트 클록 신호(CLK1)를 생성하기 위한 기준이 되는 신호이다. 상기와 같은 방법으로 제2 클록 신호(CLK4)도 생성된다. 제2 클록 신호(CLK4)는 테스트 대상이 되는 반도체 메모리 장치의 동작 주파수와 동일한 주파수를 갖는 고주파 클록 신호이다.
도 13은 도 11에 도시된 데이터 패턴 생성기(1300)를 구체적으로 나타내는 도면이다.
본 발명에 따른 데이터 패턴 생성기(1300)는 제1 데이터 패턴 생성기와 제2 데이터 패턴 생성기를 구비한다.
본 발명에 따른 데이터 패턴 생성기(1300)는 데이터 패턴 선택 신호(SEL)에 응답하여 데이터 패턴 선택 신호(SEL)에 상응하는 데이터 패턴을 전원 전압(Vss), 접지 전압(Vss) 및 클록 신호(CLK)를 이용하여 반도체 메모리 장치의 내부에서 자체적으로 생성하는 BIST(Built In Self Test) 회로(이하, 제1 데이터 패턴 생성기)및 외부로부터 입출력 패드(PAD2)를 통해 소정의 데이터 패턴(DQ)을 입력받아 복수의 레지스터에 저장하고, 기록 커맨드 신호(WR_CMD) 및 데이터 패턴 선택 신호(SEL)에 응답하여, 저장된 데이터 패턴(DQ)을 내부 클록 신호(int_CLK)에 동기하여 출력하는 회로(이하, 제2 데이터 패턴 생성기)를 구비한다.
도 14는 데이터 패턴 생성기(1300)로부터 생성되는 데이터 패턴을 나타내는 테이블이다.
제1 데이터 패턴 생성기는 데이터 패턴 선택 신호(SEL)에 응답하여 반도체 메모리 장치의 내부로 인가되는 접지 전압(Vss), 전원 전압(Vdd), 클록 신호(CLK) 및 반전 클록 신호(/CLK)를 이용하여 소정의 데이터 패턴을 생성한다. 상기 데이터 패턴의 길이는 버스트 길이에 따라 달라진다. 상기 데이터 패턴(예를 들어, 0000,1111,1010,0101)은 간단한 메탈 라우팅(Routing)을 통해 래치 회로로 쉽게 구현할 수 있다. 여기서, 제1 데이터 패턴 생성기는 메모리 장치를 테스트할 때 흔히 사용되는 단순한 형태의 미리 정해진 데이터 패턴을 생성한다.
한편, 제2 데이터 패턴 생성기는 테스트 장치로부터 출력되는 소정의 데이터 패턴을 저주파 클록 신호에 동기하여 소정의 레지스터 영역에 저장하고, 저장된 데이터 패턴을 고주파 클록 신호에 동기하여 출력함으로써, 고속 데이터 패턴을 생성한다. 만일 상기 레지스터 영역에 데이터 패턴을 저장한 후 테스트 모드로 진입하는 경우에는, 데이터 입력 핀을 위치 지정 신호(PDS) 또는 데이터 패턴 선택 신호(SEL)와 같은 제어 신호를 입력받는 제어 핀으로 대체 사용 가능하다. 여기서, 제2 데이터 패턴 생성기는 사용자에 의해 입력되는 다양한 형태의 데이터 패턴을 생성한다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적으로 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야에서 통상의 지식을 가지는 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본원 발명에 따른 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법, 그리고 이에 적합한 시스템은, 저속 테스트 장치를 이용하여 고속 메모리 장치를 테스트할 수 있어 테스트 장치의 효용성을 증가시킬 수 있고, 고속 커맨드 신호 및 어드레스 신호를 통해 테스트 시간을 크게 단축시킬 수 있는 효과가 있다.
또한 본원 발명에 따른 고속 테스트 신호 생성 방법 및 장치는 고속 데이터 패턴을 내부적으로 직접 생성하여 메모리 영역으로 전달함으로써 로딩 시간을 단축시킬 수 있고, 간단한 구성만으로 구현이 가능하므로 종래에 비해 칩 면적을 감소시킬 수 있는 효과가 있다.

Claims (32)

  1. (a)커맨드 신호 및 어드레스 신호를 반도체 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하는 단계;
    (b)각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하여 출력하는 단계;
    (c)각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하여 출력하는 단계; 및
    (d)상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  2. 제1항에 있어서, 상기 (d) 단계는,
    상기 위치 지정 신호를 이용하여 각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 무효 커맨드 신호 및 무효 어드레스 신호를 원래의 위치로 복원하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  3. 제1항에 있어서, 상기 L은 2이고, 상기 각각의 커맨드 신호 그룹에는 아이들 상태인 무효 커맨드 신호가 적어도 하나 이상 존재하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  4. 제1항에 있어서,
    상기 (a), (b) 및 (c) 단계는 상기 자동 테스트 장치 내부에서 이루어지고,
    상기 (d) 단계는 상기 반도체 메모리 장치의 내부에서 이루어지는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  5. 제1항에 있어서, 상기 M은 2이고, 상기 클록 신호의 주기는 상기 자동 테스트 장치가 제공할 수 있는 신호의 최소 단위인 UI(Unit Interval)의 2배인 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  6. 제1항에 있어서, 상기 M은 4이고, 상기 클록 신호의 주기는 상기 자동 테스트 장치가 제공할 수 있는 신호의 최소 단위인 UI(Unit Interval)의 4배인 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  7. 제1항에 있어서, 상기 (d)단계는,
    상기 위치 지정 신호 및 상기 클록 신호에 비해 N(여기서, N>1, 자연수)배 큰 주파수를 갖는 제1 클록 신호를 이용하여 상기 고속 커맨드 신호 및 상기 고속 어드레스 신호를 생성하는 단계인 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성 방법.
  8. 제7항에 있어서, 상기 (d)단계는,
    (d1)상기 위치 지정 신호 및 상기 제1 클록 신호를 입력받고, 상기 위치 지정 신호의 논리 상태에 따라 상기 제1 클록 신호를 선택적으로 출력하여 제어 신호를 생성하는 단계; 및
    (d2)상기 제어 신호에 응답하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 상기 고속 커맨드 신호 및 상기 고속 어드레스 신호를 생성하는 단계로 이루어진 것을 특징으로 하는 커맨드 신호 및 어드레스 신호의 압축 방법.
  9. (a)커맨드 신호 및 어드레스 신호를 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하는 단계;
    (b)각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하여 출력하는 단계;
    (c)각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하여 출력하는 단계;
    (d)상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 단계;
    (e)상기 클록 신호를 입력받고, 상기 입력된 클록 신호의 주파수를 N(여기서, N>1, 자연수)배로 체배하여 상기 반도체 메모리 장치의 내부에서 사용되는 내부 클록 신호와 동일한 주파수를 가진 고속 클록 신호를 생성하는 단계; 및
    (f)소정의 데이터 패턴 선택 신호를 입력받고, 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴을 상기 반도체 메모리 장치의 내부에서 자체적으로 생성한 후, 상기 고속 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성하는 단계를 포함하는 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  10. 제9항에 있어서, 상기 (d) 단계는,
    상기 위치 지정 신호를 이용하여 각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 무효 커맨드 신호 및 무효 어드레스 신호를 원래의 위치로 복원하는 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  11. 제9항에 있어서, 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴은,
    상기 반도체 메모리 장치의 전원 전압, 접지 전압 또는 클록 신호를 이용하여 생성하는 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  12. 제9항에 있어서,
    (g)상기 반도체 메모리 장치를 테스트하기 위한 소정의 데이터 패턴을 상기 클록 신호에 동기하여 입력받고, 상기 데이터 패턴 선택 신호에 응답하여 상기 소정의 데이터 패턴을 상기 고속 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성하는 단계가 부가된 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  13. 제12항에 있어서, 상기 소정의 데이터 패턴은,
    DDR(Double Data Rate) 또는 QDR(Quadrature Data Rate) 방식으로 상기 반도체 메모리 장치로 입력되는 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  14. 제12항에 있어서, 상기 소정의 데이터 패턴은,
    적어도 4비트 이상의 버스트 길이(Burst Length)를 갖는 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  15. 제9항에 있어서, 상기 (e) 단계는,
    PLL(Phase Locked Loop)에 의해 수행되는 것을 특징으로 하는 고속 테스트 패턴 생성 방법.
  16. 커맨드 신호 및 어드레스 신호를 메모리 장치를 테스트하기 위해 필요한 자동 테스트 장치(ATE:Automatic Test Equipment)로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하고, 각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하는 압축부;
    각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 생성하는 위치 지정 신호 생성부;
    상기 위치 지정 신호를 이용하여 상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하는 고속 신호 생성부를 구비하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  17. 제16항에 있어서, 상기 고속 신호 생성부는,
    상기 위치 지정 신호를 이용하여 각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 무효 커맨드 신호 및 무효 어드레스 신호를 원래의 위치로 복원하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  18. 제16항에 있어서, 상기 L은 2이고, 상기 각각의 커맨드 신호 그룹에는 아이들 상태인 무효 커맨드 신호가 적어도 하나 이상 존재하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  19. 제16항에 있어서,
    상기 압축부 및 상기 위치 지정 신호 생성부는 상기 자동 테스트 장치의 내부에 위치하고, 상기 고속 신호 생성부는 상기 반도체 메모리 장치의 내부에 위치하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  20. 제16항에 있어서, 상기 M은 2이고, 상기 클록 신호의 주기는 상기 자동 테스트 장치가 제공할 수 있는 신호의 최소 단위인 UI(Unit Interval)의 2배인 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  21. 제16항에 있어서, 상기 M은 4이고, 상기 클록 신호의 주기는 상기 자동 테스트 장치가 제공할 수 있는 신호의 최소 단위인 UI(Unit Interval)의 4배인 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  22. 삭제
  23. 제16항에 있어서, 상기 고속 신호 생성부는,
    상기 위치 지정 신호 및 상기 클록 신호에 비해 N(여기서, N>1, 자연수)배 큰 주파수를 갖는 제1 클록 신호를 입력받고, 상기 위치 지정 신호의 논리 상태에 따라 상기 제1 클록 신호를 선택적으로 출력하여 제어 신호를 생성하는 제어신호 생성부; 및
    상기 제어 신호에 응답하여 상기 압축된 커맨드 신호 및 상기 압축된 어드레스 신호로부터 상기 고속 커맨드 신호 및 상기 고속 어드레스 신호를 생성하는 멀티플렉싱부를 구비하는 것을 특징으로 하는 고속 커맨드 신호 및 고속 어드레스 신호의 생성에 적합한 시스템.
  24. 자동 테스트 장치(ATE:Auto Test Equipment)로부터 반도체 메모리 장치를 테스트하기 위한 테스트 패턴을 입력받아 상기 반도체 메모리 장치를 고속으로 테스트하기 위한 고속 테스트 패턴을 생성하는 장치에 있어서,
    상기 테스트 패턴에 포함된 커맨드 신호, 어드레스 신호를 입력받고, 상기 커맨드 신호 및 상기 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호로를 생성하는 고속 신호 생성기;
    상기 테스트 패턴에 포함된 클록 신호를 입력받고, 상기 입력된 클록 신호의 주파수를 N배로 체배하여 상기 반도체 메모리 장치의 내부에서 사용되는 내부 클록 신호와 동일한 주파수를 가진 고속 클록 신호를 생성하는 클록 생성기; 및
    소정의 데이터 패턴 선택 신호를 입력받고, 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴을 상기 반도체 메모리 장치의 내부에서 자체적으로 생성한 후, 상기 고속 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성하는 제1 데이터 패턴 생성기를 구비하는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  25. 제24항에 있어서, 상기 제1 데이터 패턴 생성기는,
    상기 반도체 메모리 장치의 전원 전압, 접지 전압 또는 클록 신호를 이용하여 상기 데이터 패턴 선택 신호에 상응하는 데이터 패턴을 생성하는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  26. 제24항에 있어서,
    상기 테스트 패턴에 포함된 데이터 패턴을 상기 클록 신호에 동기하여 입력받고, 상기 입력된 데이터 패턴을 상기 고속 클록 신호에 동기하여 출력함으로써 고속 데이터 패턴을 생성하는 제2 데이터 패턴 생성기를 더 구비하는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  27. 제24항에 있어서,
    상기 테스트 패턴에 포함된 커맨드 신호 및 어드레스 신호는,
    커맨드 신호 및 어드레스 신호를 상기 자동 테스트 장치로부터 출력되는 클록 신호의 L(여기서, L>1, 자연수)주기 단위로 그루핑하고, 각각의 커맨드 신호 그룹 및 어드레스 신호 그룹에서 아이들(Idle) 상태가 아닌 유효 커맨드 신호 및 유효 어드레스 신호를 추출한 후, 상기 클록 신호의 1/M(여기서, M>1, 자연수)주기 길이로 압축하여 생성된 커맨드 신호 및 어드레스 신호이고,
    상기 고속 신호 생성기는,
    상기 압축된 유효 커맨드 신호 및 상기 압축된 유효 어드레스 신호로부터 고속 커맨드 신호 및 고속 어드레스 신호를 생성하기 위하여, 각각의 커맨드 신호 그룹 및 각각의 어드레스 신호 그룹 내의 상기 유효 커맨드 신호 및 상기 유효 어드레스 신호의 위치를 나타내는 위치 지정 신호를 더 입력받는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  28. 제24항에 있어서, 상기 고속 테스트 패턴 생성 장치는,
    상기 반도체 메모리 장치의 입출력 패드와 상기 반도체 메모리 장치의 입력 버퍼 사이에 전기적으로 접속된 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  29. 제24항에 있어서, 상기 고속 테스트 패턴 생성 장치는,
    모드 레지스터에 저장된 테스트 모드 인에이블 신호에 응답하여 상기 테스트 패턴을 수신하는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  30. 제27항에 있어서, 상기 클록 생성기는,
    상기 입력받은 클록 신호의 주파수를 X(여기서, X>1, 자연수)배로 체배하여 제1 클록 신호를 생성하고, 상기 생성된 제1 클록 신호를 상기 고속 커맨드 신호 및 고속 어드레스 신호 생성기로 출력하며,
    상기 생성된 제1 클록 신호의 주파수를 Y(여기서, Y>1, 자연수)배로 체배하여 상기 고속 클록 신호를 생성하고, 상기 생성된 고속 클록 신호를 상기 데이터 패턴 생성기로 출력하는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  31. 제30항에 있어서, 상기 고속 신호 생성기는,
    상기 제1 클록 신호 및 상기 위치 지정 신호를 입력받고, 상기 위치 지정 신호의 논리 상태에 따라 상기 제1 클록 신호를 선택적으로 출력하여 소정의 제어 신호를 생성하는 제어신호 생성기; 및
    상기 제어 신호에 응답하여 상기 압축된 커맨드 신호 및 상기 압축된 어드레스 신호를 선택적으로 출력하여 상기 고속 커맨드 신호 및 상기 고속 어드레스 신호를 생성하는 멀티플렉싱부를 구비하는 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
  32. 제24항에 있어서, 상기 반도체 메모리 장치는,
    DDR 또는 QDR 방식으로 데이터를 입출력하며, 상기 클록 생성기는 PLL(Phase Locked Loop)인 것을 특징으로 하는 고속 테스트 패턴 생성 장치.
KR1020060108636A 2006-11-04 2006-11-04 고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치 KR100850204B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060108636A KR100850204B1 (ko) 2006-11-04 2006-11-04 고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치
US11/928,019 US7802154B2 (en) 2006-11-04 2007-10-30 Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108636A KR100850204B1 (ko) 2006-11-04 2006-11-04 고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20080040821A KR20080040821A (ko) 2008-05-09
KR100850204B1 true KR100850204B1 (ko) 2008-08-04

Family

ID=39359591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108636A KR100850204B1 (ko) 2006-11-04 2006-11-04 고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치

Country Status (2)

Country Link
US (1) US7802154B2 (ko)
KR (1) KR100850204B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941014A (en) * 2008-03-25 2009-10-01 Sitronix Technology Corp Circuit for connection pad test
KR101295413B1 (ko) * 2013-05-02 2013-08-13 (주) 에이블리 낸드형 플래시 메모리 테스트장치 및 방법
KR102050450B1 (ko) * 2013-09-23 2019-11-29 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US11049584B2 (en) 2019-01-15 2021-06-29 Samsung Electronics Co., Ltd. Integrated circuit memory devices having buffer dies and test interface circuits therein that support testing and methods of testing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036130A (ko) * 2000-03-03 2003-05-09 가부시키가이샤 히타치세이사쿠쇼 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368570B2 (ja) 1995-07-26 2003-01-20 株式会社アドバンテスト 高速パターン発生方法及びこの方法を用いた高速パターン発生器
US6178532B1 (en) * 1998-06-11 2001-01-23 Micron Technology, Inc. On-chip circuit and method for testing memory devices
JP4204685B2 (ja) * 1999-01-19 2009-01-07 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP2001319500A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 半導体集積回路装置
US6732305B2 (en) * 2000-10-05 2004-05-04 United Memories, Inc. Test interface for verification of high speed embedded synchronous dynamic random access memory (SDRAM) circuitry
GB0026849D0 (en) 2000-11-03 2000-12-20 Acuid Corp Ltd DDR SDRAM memory test system with fault strobe synchronization
DE10113458C2 (de) * 2001-03-19 2003-03-20 Infineon Technologies Ag Testschaltung
US6404250B1 (en) * 2001-03-28 2002-06-11 Infineon Technologies Richmond, Lp On-chip circuits for high speed memory testing with a slow memory tester
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
KR100513406B1 (ko) 2003-12-23 2005-09-09 삼성전자주식회사 반도체 시험장치
JP2006065961A (ja) 2004-08-27 2006-03-09 Oki Electric Ind Co Ltd 不揮発性メモリの試験方法
US20060085706A1 (en) * 2004-10-04 2006-04-20 Gearhardt Kevin J High speed on chip testing
US20060282735A1 (en) * 2005-05-24 2006-12-14 Texas Instruments Incorporated Fasttest module
US20070226567A1 (en) * 2006-03-23 2007-09-27 Gorman Kevin W High speed bist utilizing clock multiplication
US7640471B2 (en) * 2006-10-13 2009-12-29 Texas Instruments Incorporated On-board FIFO memory module for high speed digital sourcing and capture to/from DUT (device under test) using a clock from DUT

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036130A (ko) * 2000-03-03 2003-05-09 가부시키가이샤 히타치세이사쿠쇼 반도체 장치

Also Published As

Publication number Publication date
US20080106957A1 (en) 2008-05-08
KR20080040821A (ko) 2008-05-09
US7802154B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
US6400625B2 (en) Semiconductor integrated circuit device capable of performing operational test for contained memory core at operating frequency higher than that of memory tester
US7814385B2 (en) Self programmable shared bist for testing multiple memories
CN100585852C (zh) 使用最少引脚而被测试的半导体器件、以及测试其的方法
JP5665263B2 (ja) 半導体記憶装置、及び該半導体記憶装置のテスト方法
JP2001184899A (ja) テストインターフェイス回路およびこれを用いた半導体集積回路装置
US7607055B2 (en) Semiconductor memory device and method of testing the same
JP2008021309A (ja) セルフテスト機能のあるメモリコントローラ及びそれをテストする方法
US7587645B2 (en) Input circuit of semiconductor memory device and test system having the same
US6456560B2 (en) Semiconductor integrated circuit device with test interface circuit for performing test on embedded memory from outside
US20040246801A1 (en) Integrated circuit memory devices and operating methods that are configured to output data bits at a lower rate in a test mode of operation
KR100850204B1 (ko) 고속 반도체 메모리 장치를 테스트하기 위한 고주파 커맨드 신호 및 어드레스 신호 생성 방법 및 장치
GB2327272A (en) Integrated circuit with means for outputting data from a number of internal data channels via a lower number of ouput contact pads
US5848016A (en) Merged Memory and Logic (MML) integrated circuits and methods including serial data path comparing
JP4737929B2 (ja) 半導体記憶装置
US7149944B2 (en) Semiconductor integrated circuit device equipped with read sequencer and write sequencer
US8674718B2 (en) Built off testing apparatus
US7917825B2 (en) Method and apparatus for selectively utilizing information within a semiconductor device
US20090303806A1 (en) Synchronous semiconductor memory device
US6175524B1 (en) Merged memory and logic (MML) integrated circuit devices including buffer memory and methods of detecting errors therein
KR101004686B1 (ko) 반도체 메모리 장치와 그의 구동 방법
Shen et al. A high speed BIST architecture for DDR-SDRAM testing
KR101287863B1 (ko) 반도체 메모리 장치의 입력회로, 및 이를 구비한 테스트시스템
KR101907072B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20110076673A (ko) 반도체 메모리 장치
Sung et al. A method of embedded memory access time measurement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 11