KR100847833B1 - 플래시 기억 장치의 제조 방법 - Google Patents

플래시 기억 장치의 제조 방법 Download PDF

Info

Publication number
KR100847833B1
KR100847833B1 KR1020060137320A KR20060137320A KR100847833B1 KR 100847833 B1 KR100847833 B1 KR 100847833B1 KR 1020060137320 A KR1020060137320 A KR 1020060137320A KR 20060137320 A KR20060137320 A KR 20060137320A KR 100847833 B1 KR100847833 B1 KR 100847833B1
Authority
KR
South Korea
Prior art keywords
pattern
floating gate
forming
photoresist
spacer
Prior art date
Application number
KR1020060137320A
Other languages
English (en)
Other versions
KR20080062044A (ko
Inventor
정태웅
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137320A priority Critical patent/KR100847833B1/ko
Priority to US11/963,588 priority patent/US7670906B2/en
Priority to CNA2007101948942A priority patent/CN101211858A/zh
Publication of KR20080062044A publication Critical patent/KR20080062044A/ko
Application granted granted Critical
Publication of KR100847833B1 publication Critical patent/KR100847833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

플래시 기억 장치의 제조 방법을 제공한다. 이 방법은 반도체 기판에 소자분리막을 형성하여 활성영역을 한정하는 단계와, 활성영역 상에 부유게이트 패턴을 형성하는 단계와, 소자분리막 상에 부유게이트 패턴보다 높은 측벽을 갖는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴의 측벽에 부유게이트 패턴의 일부를 덮는 스페이서 패턴을 형성하는 단계와, 스페이서 패턴을 식각마스크로 사용하여 부유게이트 패턴을 소정 깊이 식각하는 단계를 포함한다. 그 결과, 안정된 형상 및 변형이 적은 요철을 부유 게이트 상부면에 형성하여 소자의 특성 산포를 줄일 수 있다.
플래시, 요철, 커플링비, 부유게이트

Description

플래시 기억 장치의 제조 방법{Method of Fabricating a Flash Memory Device}
도 1 및 도 2는 종래기술에 따른 플래시 기억 장치의 제조 방법을 설명하기 위한 공정단면도.
도 3 내지 도 6은 본 발명의 구현예에 따른 플래시 기억 장치의 제조 방법을 설명하기 위한 공정단면도.
본 발명은 반도체 기억 장치의 제조 방법에 관한 것으로서, 보다 구체적으로는 플래시 기억 장치에 관한 것이다.
플래시 기억 장치는 전기적으로 데이터를 기입 및 소거하는 장치로서, 터널 절연막을 통한 전하의 터널링을 이용하여 부유게이트에 전하를 저장하거나, 저장된 전하를 기판으로 방출하는 장치이다.
플래시 기억 장치의 동작 중 가장 중요한 터널링은 제어 게이트 전극에 인가된 전압이 터널 절연막에 얼마만큼 전달되어 전계를 형성하는가에 의존한다. 제어 게이트 전극에 인가된 전압이 터널절연막에 인가되는 비율은 커플링 비로 나타낼 수 있으며, 커플링 비는 기판과 부유게이트 사이의 커패시턴스에 비해 부유게이트와 제어게이트 사이의 커패시턴스가 높을 수록 높아진다.
부유 게이트와 제어게이트 사이의 커패시턴스를 높이기 위하여 게이트 간 유전막으로 유전 상수가 높은 ONO막(실리콘산화막-실리콘질화막-실리콘산화막)을 사용하고 있다. 소자의 집적도가 더욱 높아지면서 보다 높은 유전 상수의 게이트간 유전막을 사용하고자 하는 노력이 계속되고 있으나, 유전 상수가 높은 물질일 수록 누설전류 특성이 좋지 못하여 리텐션 특성이 열화되는 문제가 있다.
부유 게이트와 제어게이트 사이의 커패시터스를 높이기 위한 다른 방법으로 이들의 대향 면적을 크게 만드는 방법이 제안되었다. 부유 게이트의 표면에 요철을 형성하여 부유 게이트 상에 형성되는 게이트간 유전막의 면적이 증가될 수 있다.
도 1 및 도 2는 종래의 플래시 기억 장치의 제조 방법을 설명하기 위한 도면들이다.
도 1을 참조하면, 반도체 기판(10) 상에 소자분리막(12)을 형성하여 활성영역(14)을 한정하고, 활성영역(14) 상에 터널절연막(16)을 개재하여 부유 게이트막(18)을 형성한다. 부유 게이트막(18) 상에 포토레지스트 패턴(20)을 형성한다. 포토레지스트 패턴(20)은 마스크 패턴(24)가 그려진 레티클(22)을 사용하여 포토레지스트막을 노광함으로써 혀성될 수 있다. 이때, 마스크 패턴(24)의 폭 및 간격을 조절함으로써 마스크 패턴(24) 사이의 영역을 통과한 빛의 세기가 약화될 수 있다. 그 결과, 포토레지스트막의 노광 정도가 달라져, 부유 게이트막(18) 상에 요철을 갖는 포토레지스트 패턴(20)이 형성된다.
도 2를 참조하면, 포토레지스트 패턴(20) 및 부유 게이트막(20)을 이방성 식각한다. 포토레지스트 패턴(20)이 요철을 갖기 때문에 포토레지스트 패턴(20)의 요철이 부유 게이트막(20)에 전사되어 요철을 갖는 부유 게이트 패턴(18a)을 형성한다.
종래기술에서, 부유 게이트 패턴(18a)의 요철 깊이 및 양측 요부의 폭은 포토레지스트 패턴(20)의 형상에 의존한다. 상기한 바와 같이, 포토레지스트 패턴(20)은 레티클(22)에 형성된 마스크 패턴(24)의 폭 및 간격에 의한 노광광의 세기 차이에 의해 요철을 갖게된다. 따라서, 마스크 패턴(24)의 원하는 형상을 얻기 위해 마스크 패턴(24)의 배치가 결정되기 때문에, 부유 게이트 패턴(18a)의 크기 및 요철의 폭 및 깊이를 조절하는 것이 제한될 수 밖에 없다. 또한, 요구되는 부유 게이트 패턴(18a)을 얻기 위해서, 복잡한 레티클 제작 과정이 요구되어 장치의 구조 변경이 빠르게 피드백될 수 없는 단점도 있다. 이에 더하여, 생산라인에 공급되는 포토레지스트막의 특성은 가변적이기 때문에 이로 인하여 포토레지스트 패턴(20)의 형상이 원하는 것과 달라질 수도 있다.
본 발명이 이루고자 하는 기술적 과제는, 부유 게이트 패턴의 요철을 형성함에 있어서 요철의 형상을 제어하는 것이 용이한 플래시 기억 장치의 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 부유 게이트 패턴 형상의 편차가 적은 플래시 기억 장치의 제조 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 상부면에 요철을 갖는 부유 게이트를 형성하는 방법을 포함한 플래시 기억 장치의 제조 방법을 제공한다.
이 방법은 반도체 기판에 소자분리막을 형성하여 활성영역을 한정하는 단계와, 활성영역 상에 부유게이트 패턴을 형성하는 단계와, 소자분리막 상에 부유게이트 패턴보다 높은 측벽을 갖는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴의 측벽에 부유게이트 패턴의 일부를 덮는 스페이서 패턴을 형성하는 단계와, 스페이서 패턴을 식각마스크로 사용하여 부유게이트 패턴을 소정 깊이 식각하는 단계를 포함한다.
본 발명은 스페이서 패턴을 식각마스크로 사용하여 부유게이트 패턴을 식각하기 때문에 요부의 폭이 일정한 요철을 갖는 부유게이트 패턴을 형성할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 구현예를 설명하도록 한다.
(구현예)
도 3 내지 도 6은 본 발명의 구현예에 따른 플래시 기억 장치의 제조 방법을 설명하기 위한 공정단면도들이다.
도 3을 참조하면, 반도체 기판(50)에 소자분리막(52)을 형성하여 활성영역(54)을 한정한다. 활성영역(54)은 반도체 기판(50)에 복수개로 평행하게 배치될 수 있다. 따라서, 활성영역(54)의 양측에 소자분리막이 배치될 수 있다.
활성영역(54)에 터널절연막(56)을 형성한다. 터널절연막(56)은 열산화막으로 형성되어 활성영역(54)에 한정되어 형성될 수 있다. 터널절연막(56)이 형성된 기판 의 전면에 부유게이트막을 형성하고 상기 부유 게이트막을 패터닝하여 상기 활성영역(54) 상에 부유 게이트 패턴(58)을 형성할 수 있다.
부유 게이트 패턴(58)은 활성영역(54)와 평행하게 반도체 기판 상에 배치될 수 있다. 복수개의 부유 게이트 패턴(58)들 사이에 소자분리막(52)이 노출되어 있다.
도 4를 참조하면, 부유 게이트 패턴들(58) 사이에 노출된 소자분리막(52) 상에 포토레지스트 패턴(60)을 형성한다. 포토레지스트 패턴(60)은 부유 게이트 패턴들(58)이 형성된 기판의 전면에 포토레지스트막을 형성하고, 포토레지스트막을 노광하여 형성할 수 있다. 이 때, 네가티브 포토레지스트막을 형성하고 부유 게이트 패턴 형성용 포토마스크를 사용하여 포토레지스트막을 노광하면, 부유게이트 패턴이 형성되지 않은 영역, 즉 부유게이트 패턴들(58) 사이에 노출된 소자분리막(52) 상에 포토레지스트막이 노광된다. 계속해서, 노광된 포토레지스트막을 제외한 다른 부분의 포토레지스트막을 현상하여 포토레지스트 패턴(60)을 형성할 수 있다.
포토레지스트막은 부유 게이트 패턴들(58)보다 더 두껍게 형성하여 부유 게이트 패턴(58)보다 높은 측벽을 갖는 포토레지스트 패턴(60)을 형성할 수 있다.
포토레지스트 패턴(60)이 형성된 기판의 전면에 스페이서 절연막(62)을 콘포말하게 형성한다. 스페이서 절연막(62)은 부유 게이트 패턴(58)의 상부면 및 부유 게이트 패턴(58)보다 높은 포토레지스트 패턴(60)의 측벽을 따라 형성된다.
도 5를 참조하면, 스페이서 절연막(62)을 이방성 식각하여 스페이서 패턴(62s)을 형성할 수 있다. 스페이서 패턴(62s)은 부유 게이트 패턴(58) 양측의 포 토레지스트 패턴(60)의 측벽에 형성되어 부유 게이트 패턴(58)의 양측 가장자리를 덮는다.
양쪽의 스페이서 패턴들(62s) 사이에 부유 게이트 패턴(58)의 일부가 노출된다. 스페이서 패턴들(62s)의 폭은 스페이서 절연막(62)의 형성 두께 및 이방성 식각 조건을 조절하여 결정될 수 있다. 따라서, 양측의 스페이서 패턴들(62s)은 동일한 폭 및 두께를 가질 수 있다.
부유 게이트 패턴(58) 양측 가장자리의 스페이서 패턴(62s)을 식각마스크로 사용하여 부유 게이트 패턴(58)의 노출된 부분의 일부를 식각한다. 그 결과, 부유 게이트 패턴(58)의 상부면에 요철이 형성된다. 스페이서 패턴들의 폭 및 두께가 동일하기 때문에 부유 게이트 패턴(58)의 요철이 안정적으로 일정한 형상을 가질 수 있다.
도 6을 참조하면, 스페이서 패턴(60s) 및 포토레지스트 패턴(60)을 제거하여 요철을 갖는 부유 게이트 패턴(58)의 측벽을 노출시킨다. 기판의 전면에 게이트간 유전막(64)을 형성하고, 게이트간 유전막(64) 상에 제어게이트 도전막을 형성한다. 게이트간 유전막(64)은 요철을 갖는 부유 게이트 패턴(58) 상에 콘포말하게 형성될 수 있고, 제어게이트 도전막은 부유 게이트 패턴들(58) 사이의 갭을 채우도록 형성될 수 있다.
계속해서, 제어게이트 도전막, 게이트간 유전막 및 부유 게이트 패턴(58)을 연속적으로 식각하여 활성영역들(54)의 상부를 가로지르는 제어게이트 전극(CG) 및 제어게이트 전극(CG)과 활성영역들(54) 사이에 개재된 부유 게이트(FG)를 형성한 다. 부유 게이트(FG)와 제어게이트 전극(CG) 사이에는 게이트간 유전막(64)이 개재되고, 부유 게이트(FG)와 활성영역들(54) 사이에는 터널절연막(56)이 개재된다.
본 발명에서, 부유 게이트의 요철은 부유 게이트 상부의 양측 가장자리에 형성된 스페이서 패턴을 식각마스크로 사용하여 형성된다. 따라서, 스페이서 패턴의 폭이 일정하기 때문에 부유 게이트의 요부 폭도 일정하여 커플링비의 편차가 적은 플래시 기억 장치를 얻을 수 있다.
상술한 것과 같이 본 발명은 안정된 형상 및 변형이 적은 요철을 부유 게이트 상부면에 형성하여 소자의 특성 산포를 줄일 수 있다. 또한, 부유 게이트 패턴을 형성하기 위한 포토마스크를 사용하여 스페이서 패턴의 측벽이 지지되는 포토레지스트 패턴을 형성하기 때문에, 추가적인 레티클 제작을 위한 시간 및 노력이 소모되지 않는다.

Claims (7)

  1. 반도체 기판에 소자분리막을 형성하여 활성영역을 한정하는 단계;
    상기 활성영역 상에 부유게이트 패턴을 형성하는 단계;
    상기 소자분리막 상에 부유게이트 패턴보다 높은 측벽을 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 상기 포토레지스트 패턴의 측벽에 상기 부유게이트 패턴의 일부를 덮는 스페이서 패턴을 형성하는 단계; 및
    상기 스페이서 패턴을 식각마스크로 사용하여 상기 부유게이트 패턴을 소정 깊이 식각하는 단계를 포함하는 플래시 기억 장치의 제조 방법.
  2. 제1항에서,
    상기 포토레지스트 패턴을 형성하는 단계는,
    네가티브 포토레지스트막을 형성하는 단계;
    상기 부유게이트 패턴 형성용 포토마스크를 사용하여 상기 포토레지스트막을 노광하는 단계; 및
    노광된 포토레지스트막을 현상하는 단계를 포함하는 플래시 기억 장치의 제조 방법.
  3. 제2항에서,
    상기 포토레지스트막은 상기 부유게이트 패턴보다 두껍게 형성하는 것을 특징으로 하는 플래시 기억 장치의 제조 방법.
  4. 제1항에서,
    상기 포토레지스트 패턴은 상기 부유 게이트 패턴 양측의 소자분리막 상에 형성하고, 상기 스페이서 패턴은 상기 부유 게이트 패턴의 양측 가장자리를 덮는 것을 특징으로 하는 플래시 기억 장치의 제조 방법.
  5. 제4항에서,
    상기 스페이서 패턴을 형성하는 단계는,
    상기 포토레지스트 패턴이 형성된 기판의 전면에 콘포말한 스페이서 절연막을 형성하는 단계; 및
    상기 스페이서 절연막을 이방성 식각하여 상기 부유 게이트 패턴의 일부를 노출시키는 단계를 포함하는 플래시 기억 장치의 제조 방법.
  6. 제5항에서,
    상기 스페이서 절연막의 형성 두께 및 상기 이방성 식각 조건을 조절하여 상기 스페이서 패턴의 폭을 결정하는 것을 특징으로 하는 플래시 기억 장치의 제조 방법.
  7. 제1항에서,
    상기 스페이서 패턴 및 상기 포토레지스트 패턴을 제거하여, 상부면에 요철을 갖는 부유 게이트 패턴을 형성하는 단계;
    상기 요철을 갖는 부유 게이트 패턴 상에 콘포말한 게이트간 유전막 및 제어게이트 도전막을 형성하는 단계를 더 포함하는 플래시 기억 장치의 제조 방법.
KR1020060137320A 2006-12-29 2006-12-29 플래시 기억 장치의 제조 방법 KR100847833B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060137320A KR100847833B1 (ko) 2006-12-29 2006-12-29 플래시 기억 장치의 제조 방법
US11/963,588 US7670906B2 (en) 2006-12-29 2007-12-21 Flash memory device
CNA2007101948942A CN101211858A (zh) 2006-12-29 2007-12-27 闪存器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137320A KR100847833B1 (ko) 2006-12-29 2006-12-29 플래시 기억 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080062044A KR20080062044A (ko) 2008-07-03
KR100847833B1 true KR100847833B1 (ko) 2008-07-23

Family

ID=39582594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137320A KR100847833B1 (ko) 2006-12-29 2006-12-29 플래시 기억 장치의 제조 방법

Country Status (3)

Country Link
US (1) US7670906B2 (ko)
KR (1) KR100847833B1 (ko)
CN (1) CN101211858A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881579A (zh) * 2012-10-25 2013-01-16 上海宏力半导体制造有限公司 通过边角圆化浮栅提高数据保持力的方法及mos晶体管
CN102881693B (zh) * 2012-10-25 2017-05-24 上海华虹宏力半导体制造有限公司 存储器件及其制作方法
AU2015410656B2 (en) * 2015-09-30 2021-05-20 Halliburton Energy Services, Inc. Downhole fluid flow control system and method having autonomous flow control
US9825046B2 (en) * 2016-01-05 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory device having high coupling ratio
CN108133937A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 闪存器件及其制造方法
CN108447900A (zh) * 2018-05-14 2018-08-24 武汉新芯集成电路制造有限公司 一种浮栅结构及其制备方法
CN110112264B (zh) * 2019-05-15 2020-12-18 合肥彩虹蓝光科技有限公司 一种隔离槽的制造方法及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017485A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR20050080705A (ko) * 2004-02-10 2005-08-17 삼성전자주식회사 게이트 콘택 플러그를 갖는 플래시 메모리 소자 및 그제조방법
KR20050120860A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 낸드형 플래시 메모리 소자 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544844B2 (en) * 1999-10-08 2003-04-08 Macronix International Co., Ltd. Method for forming a flash memory cell having contoured floating gate surface
KR100824633B1 (ko) * 2006-09-06 2008-04-24 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017485A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR20050080705A (ko) * 2004-02-10 2005-08-17 삼성전자주식회사 게이트 콘택 플러그를 갖는 플래시 메모리 소자 및 그제조방법
KR20050120860A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 낸드형 플래시 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
CN101211858A (zh) 2008-07-02
US7670906B2 (en) 2010-03-02
KR20080062044A (ko) 2008-07-03
US20080157167A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100847833B1 (ko) 플래시 기억 장치의 제조 방법
KR101221598B1 (ko) 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법.
KR20100019798A (ko) 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR100814408B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법.
JP4567530B2 (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
US11158377B2 (en) Device-region layout for embedded flash
TWI506768B (zh) 非揮發性記憶體及其製造方法
KR101094486B1 (ko) 반도체 소자의 패턴 형성방법
KR20070099962A (ko) 플래쉬 메모리 소자 및 그의 제조방법
CN101388363B (zh) 非挥发性存储器及其制作方法
KR100958619B1 (ko) 엔드 타입 플래시 메모리셀 제조방법
US9553047B2 (en) Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned quadruple patterning
KR100632048B1 (ko) 플래시 메모리의 부유 게이트 형성 방법
KR100210857B1 (ko) 비휘발성 메모리소자 및 그 제조방법
US20220044729A1 (en) Device-region layout for embedded flash
JP2010272703A (ja) 不揮発性メモリの構造および製造プロセス
KR100685621B1 (ko) 플래쉬 메모리 소자의 제조방법
JP3664884B2 (ja) 半導体記憶装置およびその製造方法
TWI433277B (zh) 記憶體結構及其製造方法
KR100971205B1 (ko) 비휘발성 메모리 장치의 제조 방법
KR100277891B1 (ko) 플래쉬 메모리 셀 제조방법
KR100477549B1 (ko) 플래시 메모리셀의 형성방법
KR100803494B1 (ko) 플래쉬 메모리 소자의 제조방법
CN115000075A (zh) 存储系统、三维存储器及其制造方法、以及光刻掩膜版
KR20080000855A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee