KR100842491B1 - 반 투과형 액정 디스플레이 장치 및 그 제조 방법 - Google Patents

반 투과형 액정 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100842491B1
KR100842491B1 KR1020050063590A KR20050063590A KR100842491B1 KR 100842491 B1 KR100842491 B1 KR 100842491B1 KR 1020050063590 A KR1020050063590 A KR 1020050063590A KR 20050063590 A KR20050063590 A KR 20050063590A KR 100842491 B1 KR100842491 B1 KR 100842491B1
Authority
KR
South Korea
Prior art keywords
film
liquid crystal
reflective
display device
crystal display
Prior art date
Application number
KR1020050063590A
Other languages
English (en)
Other versions
KR20050079002A (ko
Inventor
켄이치로우 나카
미치아키 사카모토
오사무 스케가와
마모루 오카모토
신이치 나카타
마사미 야마시타
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20050079002A publication Critical patent/KR20050079002A/ko
Application granted granted Critical
Publication of KR100842491B1 publication Critical patent/KR100842491B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 Al 또는 Al 합금으로 이루어진 반사막과 ITO(Indium Tin Oxide) 등으로 구성된 투명 전극막 사이의 전기 부식 반응을 방지하고, 상기 반사막의 잔류 DC 전압에 의해 야기된 플리커의 발생을 방지하는 반 투과형 액정 디스플레이 장치를 제공하기 위한 것으로서, 상기 반 투과형 액정 디스플레이 장치에 있어서, 백라이트 광원으로부터 광을 공급하는 투과 영역, 및 주위광을 받는 반사 영역은 픽셀 영역에 배치되고, 투명 전극막은 상기 반사막과 투명 전극막의 사이에 삽입된 제 2의 패시베이션 막을 이용하여 능동 매트릭스 기판상의 상기 반사 영역에 형성된다.
Figure R1020050063590
반 투과형, 액정, 부식, 플리커

Description

반 투과형 액정 디스플레이 장치 및 그 제조 방법{SEMI-TRANSMISSIVE-TYPE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING SAME}
도 1은 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 구성을 도시한 평면도.
도 2는 도 1의 반 투과형 액정 디스플레이 장치의 A-A 라인을 따른 단면도.
도 3의 A 내지 C는 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치를 구성하는 능동 매트릭스 기판의 제조 방법에 대한 공정도.
도 4의 A 및 B는 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치를 구성하는 능동 매트릭스 기판의 제조 방법에 대한 다른 공정도.
도 5는 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 능동 매트릭스 기판의 다른 구성을 도시한 평면도.
도 6은 도 1의 반 투과형 액정 디스플레이 장치의 제 1의 변형 예(비틀림 각은 약 0°로 설정됨)의 단면도.
도 7은 도 1의 반 투과형 액정 디스플레이 장치의 제 2의 변형 예(비틀림 각은 약 60°로 설정됨)의 단면도.
도 8은 본 발명의 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 구성을 도시한 단면도.
도 9의 A 및 B는 본 발명의 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 공정도.
도 10의 A 및 B는 본 발명의 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 다른 공정도.
도 11은 도 8의 반 투과형 액정 디스플레이 장치의 제 1의 변형 예(비틀림 각은 약 0°로 설정됨)의 단면도.
도 12는 도 8의 반 투과형 액정 디스플레이 장치의 제 2의 변형 예(비틀림 각은 약 60°로 설정됨)의 단면도.
도 13은 본 발명의 제 3의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 구성을 도시한 단면도.
도 14의 A, B, 및 C는 본 발명의 제 3의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 공정도.
도 15의 A 및 B는 본 발명의 제 3의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 다른 공정도.
도 16은 본 발명의 제 4의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 평면도.
도 17은 도 16의 반 투과형 액정 디스플레이 장치의 C-C 라인을 따른 단면도.
도 18은 본 발명의 제 4의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 주요부의 확대 평면도.
도 19는 도 18의 반 투과형 액정 디스플레이 장치의 주요부의 D-D 라인을 따른 단면도.
도 20의 A, B, 및 C는 본 발명의 제 4의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 공정도.
도 21의 A 및 B는 본 발명의 제 4의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 다른 공정도.
도 22는 본 발명의 제 5의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 평면도.
도 23은 도 22의 반 투과형 액정 디스플레이 장치의 E-E 라인을 따른 단면도.
도 24는 본 발명의 제 5의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 주요부의 확대 평면도.
도 25는 도 24의 반 투과형 액정 디스플레이 장치의 주요부의 F-F 라인을 따른 단면도.
도 26은 본 발명의 제 5의 실시 예의 반 투과형 액정 디스플레이 장치의 다른 주요부의 확대 평면도.
도 27은 도 26의 반 투과형 액정 디스플레이 장치의 주요부의 G-G 라인을 따른 단면도.
도 28의 A 내지 D는 본 발명의 제 5의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 공정도.
도 29의 A 및 B는 본 발명의 제 5의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대한 다른 공정도.
도 30은 종래의 반 투과형 액정 디스플레이 장치의 구성을 도시한 평면도.
도 31의 A, B, 및 C는 종래의 반 투과형 액정 디스플레이 장치의 문제점을 도시한 도면.
도 32는 본 발명의 전체를 설명하는 반 투과형 액정 디스플레이 장치의 평면도.
도 33은 도 32의 반 투과형 액정 디스플레이 장치의 H-H 라인을 따른 단면도.
도 34는 투과 영역 및 반사 영역에서의 출사 광의 강도를 최적화 하는데 필요한 종래의 반 투과형 액정 디스플레이 장치의 구성에 대한 개요도.
도 35는 도 34의 종래의 반 투과형 액정 디스플레이 장치의 액정의 비틀림 각과 액정 층의 층 두께 사이의 관계를 도시한 도면.
도 36은 도 34의 종래의 반 투과형 액정 디스플레이 장치에 있어서의 액정의 비틀림 각, 액정의 투과율, 및 액정의 반사율 사이의 관계를 도시한 도면.
♠도면의 주요 부분에 대한 부호의 설명♠
1 : 게이트 라인(주사 전극) 1a : 게이트 전극
2 : 데이터 라인(신호 전극) 2a : 드레인 전극
2b : 소스 전극 2c : 용량용 축적 전극
3 : TFT 3a : 반도체 층
4 : 공통 기억 라인 4a : 보조 용량 전극
5 : 투명 전극막 6 : 반사막
6a : 반사 전극 막 7 : 콘택트 홀
7A : 제 1의 콘택트 홀 7B : 제 2의 콘택트 홀
7a : 제 1의 영역 7b : 제 2의 영역
8, 13 : 투명 절연 기판 9 : 게이트 절연막
10 : 패시베이션 막 11 : 요철 형상의 막
12 : 능동 매트릭스 기판(제 1의 기판)
14 : 칼라 필터 15 : 대향 전극
16 : 대향 기판(제 2의 기판) 17 : 액정 층
18 : 백라이트 광원 19a, 19b : 편광판
20a, 20b : 위상차 판 21 : 레지스트 패턴
22 : G－D 변환 전극 23 : 단자 전극
24 : 제 2의 패시베이션 막 25 : 반사막 접속부(콘택트 홀)
26 : 현상액 27 : 균열
28 : 박리 29 : 배향막
발명의 배경
발명의 분야
본 발명은 반 투과형 액정 디스플레이 장치 및 그 제조 방법에 관한 것으로서, 특히 투과 영역과 반사 영역을 갖는 다수의 픽셀 영역을 갖는 반 투과형 액정 디스플레이 장치 및 그 제조 방법에 관한 것이다.
본 발명은 일본 특개평 2002-201776(2002년 7월 10일)의 우선권 주장 출원이다.
종래의 기술
콤팩트하고, 얇고, 저전력 소모를 특징으로 하는 액정 디스플레이 장치가 OA(Office Automation; 사무자동화) 기구, 휴대폰 등과 같은 다양한 어플리케이션에 사용되고 있다. 능동 매트릭스 법과 수동 매트릭스 법을 포함하는 두 가지 액정 디스플레이 구동 방법이 알려져 있고, 특히 고해상도의 디스플레이를 가능하게 하는 전자가 널리 사용된다. 또한, 능동 매트릭스 법에 의해 구동될 수 있는 액정 디스플레이 장치는 두 가지 형태의 액정 디스플레이 장치로 더욱 세분화된다. 하나는 투과형 액정 디스플레이 장치이고, 다른 하나는 반사형 액정 디스플레이 장치이며, 두 가지 액정디스플레이 장치의 형태는 액정 디스플레이 장치의 주요 구성요소로 이루어지는 액정 패널이 외부로부터 공급된 빛을 통과시키거나 차단하여 이미지를 디스플레이 하기 위한 전자 셔터로서 기능하여, CRT(cathode ray tube) 디스플레이 장치, EL(Electroluminescence) 디스플레이 장치의 경우와는 달리 자가-방사 기능을 갖지 않는다는 원칙에 의거하여 동작한다. 그 결과, 어떠한 형태의 액정 디스플레이라도 이미지를 디스플레이 하기 위해서는 광원이 필요하다. 예를 들어, 투과형 액정 디스플레이 장치는 액정 패널의 배면(즉, 이미지 디스플레이면에 대향되는 면) 상에 백라이트로 이루어진 광원을 갖고, 액정 패널은 백라이트로부터 공급된 빛을 투과하거나 차단하도록 스위치되어 디스플레이를 제어하도록 구성된다.
상기와 같은 투과형 액정 디스플레이 장치에서는, 투과형 액정 디스플레이 장치가 사용되면 주위의 휘도에 관계없이 언제나 백라이트로부터 공급된 광을 받아 밝은 이미지를 디스플레이할 수 있지만, 보통 백라이트의 전력 소모가 크고 투과형 액정 디스플레이 장치에 사용되는 전력의 절반이 백라이트에 의해 소모되므로, 전력 소모가 증가되게 된다. 특히, 배터리에 의해 구동되는 투과형 액정 디스플레이 장치에 있어서, 액정 디스플레이가 사용될 수 있는 시간이 짧고, 액정 디스플레이가 사용될 수 있는 시간을 늘리기 위해 대용량 배터리를 채용한다면, 전체 액정 디스플레이 장치의 무게가 커지게 되어, 장치의 콤팩트화 및 경량화를 달성하기 어려워진다.
투과형 액정 디스플레이 장치에서 백라이트에 의한 전력 소모 문제를 해결하기 위해, 광원을 사용할 필요가 없고 액정 디스플레이 장치 주위의 빛(주위 광)을 광원으로서 사용하는 반사형 액정 디스플레이 장치가 제안되었다. 반사형 액정 디스플레이 장치는 액정 패널 내에 반사판을 배치하고, 액정 패널의 내부로 공급되고 반사판에 반사된 주위 광을 투과시키거나 차단하는 방법으로 이미지 디스플레이를 제어하도록 구성된다.
반사형 액정 디스플레이 장치에서는, 투과형 액정 디스플레이 장치의 경우와는 달리, 저전력 소모, 콤팩트화 및 경량화가 가능하다. 그러나, 이러한 반사형 액 정 디스플레이 장치는 어두운 곳에서 주위 광이 광원으로서 효과적으로 기능하지 않으므로 가시성이 현저히 저하된다는 문제점을 가지고 있다.
따라서, 투과형 액정 디스플레이 장치와 반사형 액정 디스플레이 장치는 각각의 장단점을 가지고 있다. 안정적인 디스플레이를 위해, 백라이트로부터 공급된 빛이 유효하더라도, 백라이트만이 광원으로서 사용된다면, 전력 소모의 증가를 피할 수 없다.
상기와 같은 문제를 해결하기 위해, 백라이트의 전력 소모를 감소시키고 주위가 어두운 경우에도 가시성을 향상시키기 위해 액정 패널의 픽셀 영역에 투과 영역과 반사 영역 양자를 갖고, 하나의 액정 패널에 의해 투과형 액정 디스플레이 장치 및 반사형 액정 디스플레이 장치로서 기능할 수 있는 종래의 반 투과형 액정 디스플레이 장치가 제안되었다.
상술한 바와 같은 이러한 반 투과형 액정 디스플레이 장치는 액정 디스플레이 패널의 픽셀 영역에 투과 영역과 반사 영역 양자를 가지므로, 주위가 어두운 경우에도, 백라이트를 ON시키고 상기 투과 영역을 사용함으로써, 상기 반 투과형 액정 디스플레이 장치는 투과형 액정 디스플레이 장치로서 동작할 수 있고, 투과형 액정 디스플레이 장치를 구비한 것과 같은 높은 가시성을 가질 수 있다. 한편, 주위광이 충분히 밝을 경우, 백라이트를 OFF시키고 상기 반사 영역을 사용함으로써, 종래의 반 투과형 액정 디스플레이 장치는 반사형 액정 디스플레이 장치로서 사용될 수 있고 반사형 액정 디스플레이 장치의 특징인 저전력 소모를 획득할 수 있다.
종래의 반 투과형 액정 디스플레이 장치에서, 백라이트로부터 공급된 광은 투과형 액정 디스플레이 장치로서 동작하는 종래의 반 투과형 액정 디스플레이 장치가 갖는 투과 영역에서 액정 층을 통과하고, 한편, 주위 광인 입사광은 반사형 액정 디스플레이 장치로서 동작하는 종래의 반 투과형 액정 디스플레이 장치에서 액정 층을 통과하여, 그 결과, 액정 층에서 주위 광과 백라이트로부터 공급된 입사광 사이의 광학 경로가 상이하게 된다. 따라서, 종래의 반 투과형 디스플레이 장치에서, 후술하는 바와 같이, 액정 층의 층 두께로서 기능하는 반사 영역의 갭(반사 갭)과 액정 층의 층두께로서 기능하는 투과 영역의 갭(투과 갭)의 치수가 액정 층의 비틀림 각(twisted angle)에 따라 최적값으로 설정되지 않으면, 반사 영역과 투과 영역에서의 지연량이 상이하므로 디스플레이 표면으로부터 출력된 광의 강도가 최적이 될 수 없다. 종래의 반 투과형 액정 디스플레이 장치에서 픽셀 영역의 투과 영역과 반사 영역에서 출력된 최적의 광 강도는 다음과 같다.
[1] 투과 영역과 반사 영역에서 출력된 최적의 광 강도
도 34는 투과 영역과 반사 영역에서 출력되는 광의 강도를 최적화할 필요가 있는 종래의 반 투과형 액정 디스플레이 장치의 개략적 구성을 도시한 도면이다. 도 34에 도시된 종래의 반 투과형 액정 디스플레이 장치는 능동 매트릭스 기판(112), 대향 기판(116), 능동 매트릭스 기판(112)과 대향 기판(116) 사이에 삽입된 액정 층(117), 능동 매트릭스 기판(112)의 배면 상에 배치된 백라이트(118), 능동 매트릭스 기판(112)과 대향 기판(116) 각각의 외측에 배치된 위상차 판(λ/4, 4플레이트; 120a 및 120b), 및 편광판(119a 및 119b)을 포함한다. 여기에서, 대향 기판(116)에 대향되는 능동 매트릭스 기판(112)의 표면 상에는 픽셀 영역에서 반사 영역으로서 기능하는 반사막(106) 및 픽셀 영역에서 투과 영역으로서 기능하는 투과막(105)이 배치된다. 따라서, 각 구성 요소를 배치하여 종래의 반 투과형 액정 디스플레이 장치를 구성함으로써, 후술하는 바와 같이 투과광과 반사광의 편광 상태를 제어할 수 있게 된다.
[2] 상부 위치에 배치된 위상차 판과 편광판의 배치
우선, 종래의 반 투과형 액정 디스플레이 장치가 반사형 액정 장치로서 동작하는 경우를 설명한다. 위상차 판(120b)이 액정 층(117)과 편광판(119b) 사이에 배치되어 반사 영역이 노멀리 화이트 모드에서 디스플레이, 즉, 화이트 디스플레이는 능동 매트릭스 기판(112)의 픽셀 전극(도시되지 않음)과 대향 기판(116)의 대향 전극(도시되지 않음) 사이에 전압이 인가되지 않음으로 인해 액정 층(117)의 액정 분자가 가라앉는(즉, 액정 분자가 수평 방향으로 놓인 상태) 상태에서 디스플레이되고, 블랙 디스플레이는 능동 매트릭스 기판(112)의 픽셀 전극(도시되지 않음)과 대향 기판(116)의 대향 전극(도시되지 않음) 사이에 전압의 인가로 인한 액정 분자가 스탠드업한 상태(즉, 액정 분자가 수직 방향으로 상승한 상태)로 디스플레이된다. 편광판(119b)의 광학축에 대해 45° 회전되도록 위상차 판(120b)을 배치함으로써, 편광판(119b)을 통과한 주위광인 선형 편광(수평 광)은 시계 방향으로 도는 편광이 된다. 시계 방향으로 회전하는 편광은 반사 갭(dr)을 소정치로 설정함으로써 선형 편광으로서 반사광(106)에 도달하게 된다. 선형 편광은 반사막(106)에서 선형 편광 그 자체로 반사되고, 액정 층(117)으로부터 통과될 때 시계방향으로 회전하는 편광이 된다. 시계 방향으로 회전하는 편광은 위상차 판(120b)에 의해 선형 편광(수평 광)으로 변하고, 수평 방향에서 광학축을 갖는 편광판(119b)을 통과하며, 화이트 모드에서 디스플레이된다. 한편, 전압이 대향 전극(도시되지 않음)과 상기 픽셀 전극(도시되지 않음) 사이에 인가되면, 액정 분자가 상승하게 된다. 여기에서, 시계방향으로 회전하는 편광으로서 액정 층(117)상에 입사하는 광은 그대로 반사막(106)에 도달하고 반사막(106)에 의해 반시계 방향으로 회전하는 편광으로 변하고 반사된다. 반시계 방향으로 회전하는 편광은, 액정 층(117)으로부터 방사된 후, 위상차 판(120b)에 의해 선형 편광(수직광)으로 변하게 되고, 방사되지 않고 편광판(120b)에 의해 흡수된다. 상기로 인해 블랙 디스플레이가 야기된다.
[3] 하위 위치에 배치된 위상차 판과 편광판의 배치
다음으로, 종래의 반 투과형 액정 디스플레이 장치가 투과형 액정 디스플레이 장치로서 기능하는 경우를 설명한다. 하위 위치에 배치된 편광판(119a)과 각 위상차 판(120a)의 광학축의 배치각이 결정되어 전압 인가로 인해 블랙 디스플레이가 이루어진다. 하위 위치에서의 편광판(119a)과 상위 위치에서의 편광판(119b)은 크로스 니콜(cross Nicol relationship)을 생성하기 위한 방법, 즉, 하위 위치에서의 편광판(119a)이 편광판(119b)에 대해 90°로 회전하는 방향으로 배치된다. 또한, 상위 위치에 배치된 위상차 판(120b)에 의한 영향을 상쇄(보상)하기 위해, 하위 위치에 배치된 위상차 판(120a)을 상위 위치에 배치된 위상차 판(120b)에 대해 90°로 회전하는 방향에 배치한다. 전압이 인가되는 동안 액정 분자가 상승하므로, 광의 편광 상태는 변하지 않는다. 즉, 전압이 인가되어 액정 분자가 상승하는 상태는 그 사이에 크로스 니콜을 생성하도록 편광판(119a)과 편광판(119b)이 배치되는 상 태와 광학적으로 동일하며, 따라서 전압의 인가와 함께 블랙 디스플레이가 야기된다. 상기와 같이 구성됨으로써, 종래의 반 투과형 액정 디스플레이 장치의 액정 패널에서 광학 소자의 배치 및 광학축의 배치각이 결정된다.
[4] 비틀림 각의 설정
도 35는 상기 액정 층(117)으로서 0.086의 굴절 이방성(Δn)을 갖는 네마틱 액정을 사용하고 상기 배치각에서 광학적 구성 요소를 배치함으로써 구성된 종래의 반 투과형 액정 디스플레이 장치에서 반사 갭(dr; 액정 층의 층두께), 투과 갭(df; 액정 층의 층두께) 및 액정의 비틀림 각(0 내지 90°) 사이의 관계를 나타낸다. 또한, 도 36은 종래의 반 투과형 액정 디스플레이 장치에서 반사 갭(dr)과 투과 갭(df)이 최적화될 때 획득되는 투과율, 반사율, 및 비틀림 각(Φ; 0 내지 90°) 사이의 관계를 나타낸다. 일반적으로, 비틀림 각이 작아지면, 투과 모드에서 광의 사용율이 더 높아지고 시야각이 흔들릴 때 발생하는 칼라 시프트가 더 커지게 된다. 도 35에서 명확히 나타난 바와 같이, 비틀림 각(Φ)이 약 72°이면, 반사 갭(dr)과 투과 갭(df)은 백색광의 반사율과 백색광의 투과율이 최대가 되도록 서로 동일하게 이루어진다. 또한, 비틀림 각(Φ)이 더 작아지면, 광학 반사 갭(dr)이 최적 투과 갭(df)보다 작아지게 된다.
도 35에서 명확히 나타난 바와 같이, 0.086의 굴절 이방성(Δn)을 갖는 네마틱 액정이 사용되고 비틀림 각(Φ)이 약 72°로 설정되면, 최적 반사 갭(dr) 및 투과 갭(df)은 약 2.7㎛로 서로 동일하다. 비틀림 각(Φ)이 약 0°로 설정되면, 최대 반사 갭(dr)은 약 1.5㎛이고 최대 투과 갭(df)은 약 2.9㎛이다. 비틀림 각(Φ)이 약 60°로 설정되면, 최대 반사 갭(dr)은 약 2.0㎛이고 최대 투과 갭(df)은 약 2.8㎛이다.
상술한 바와 같이, 픽셀 영역의 반사 영역과 투과 영역을 통과하는 투과광의 광학 경로의 차이를 교정하고 종래의 반 투과형 액정 디스플레이 장치에서 출력 광의 강도를 최적으로 수행하기 위해서는, 액정의 비틀림 각에 의해 백색광의 반사율 및 투과율이 최대가 된 최적의 반사 갭(dr) 및 최적의 투과 갭(df)을 도 35에 도시된 방법과 같이 설정할 필요가 있다. 따라서, 도 30에 도시된 바와 같이 종래의 반 투과형 액정 디스플레이 장치의 경우에서와 같이 반사 갭과 투과 갭이 상이하도록 능동 매트릭스 기판(112)의 단차를 설정하거나 도 33에 도시된 바와 같이 반사 갭과 투과 갭이 동일하게 되도록 능동 매트릭스 기판(112)을 형성하여, 소정의 비틀림 각에 따라 최적의 반사 갭 및 최적의 투과 갭을 얻는 고안이 종래부터 사용되고 있다.
도 30을 참조하여 종래의 반 투과형 액정 디스플레이 장치의 구성을 설명한다. 도 30에 도시된 반 투과형 액정 디스플레이 장치는 스위칭 소자로서 동작하는 TFT(박막 트랜지스터)가 형성된 능동 매트릭스 기판(112), 대향 기판(116), 능동 매트릭스 기판(112)과 대향 기판(116) 사이에 삽입된 액정 층(117), 능동 매트릭스 기판(112)의 배면 상에 배치된 백라이트(118)를 포함한다.
능동 매트릭스 기판(112)은 투명 절연 기판(108), 투명 절연 기판(108) 상에 형성된 게이트 라인 및 데이터 라인(도시되지 않음), 게이트 라인에 접속된 게이트 전극(101a). 게이트 절연막(109), 반도체 층(103a), 반도체 층(103a)의 양단으로부 터 인출되고 데이터 라인과 픽셀 전극(도시되지 않음)에 각각 접속된 드레인 전극(102a) 및 소스 전극(102b), 및 패시베이션 막(110)을 포함한다. 또한, 픽셀 영역(PX)은 백라이트(118)로부터 공급된 광을 투과시키는 투과 영역(PXa)과 입사광을 반사하는 반사 영역(PXb)의 두 부분으로 나누어진다. 상기 투과 영역(PXa)에서, ITO(indium tin oxide) 등으로 이루어진 투명 전극막(105)이 패시베이션 막(110) 상에 형성된다. 상기 반사 영역(PXb)에서는, 유기막 등의 요철 형상의 막(111)을 통해 Al 또는 Al 합금으로 이루어진 반사 전극 막(106a)이 투명 전극막(105)에 접속되도록 형성되어 있다. 요철형 막(111) 상에 형성된 콘택트 홀(107)을 통해 소스 전극(102b)에 접속되는 투명 전극막(105)과 반사 전극 막(106)은 픽셀 전극(도시되지 않음)으로서 동작한다. 투명 전극막(105)과 반사 전극 막(106a) 상에 배향막(129)이 형성된다. 여기에서, TFT(103)는 게이트 전극(101a), 게이트 절연막(109), 반도체 층(103a), 드레인 전극(102), 및 소스 전극(102b)으로 이루어진다. 한편, 대향 기판(116)은 투명 절연 기판(113), 칼라 필터(114), 블랙 매트릭스(도시되지 않음), 대향 전극(115), 및 배향막(105)을 포함한다.
도 30에 도시된 구조를 갖는 반 투과형 액정 디스플레이 장치는 투과 영역(PXa)에서, 능동 매트릭스 기판(112)의 배면으로부터 입사한 백라이트(118)의 광이 액정 층(117)을 통과한 후 대향 기판(116)으로부터 출사되고, 반사 영역(PXb)에서는, 대향 기판(116)으로부터 입사된 주위 광이 액정 층(117)을 통과한 후 반사 전극 막(106a)에서 반사되어 액정 층(117)을 다시 통과하고 대향 기판(116)으로부터 출사된다. 반사 갭(dr)을 투과 갭(df)의 절반 정도(그러나 이 경우에는 비틀림 각( Φ)을 약 0도로 설정)가 되도록 요철 형상의 막(111) 상에 단차를 형성하고 투과 영역(PXa)과 반사 영역(PXb) 각각을 통과하는 광의 광학 경로의 길이를 거의 동일하게 함으로써, 출사 광의 편광 상태를 조정한다.
투명 전극과 반사판 사이에 투명 아크릴 수지로 이루어진 보호막이 삽입되도록, 요철부를 갖는 반사판 상에 투명 전극이 형성된 반사형 액정 디스플레이 장치가 일본 특개평 2001-221995호에 기재되어 있다. 상기 반 투과형 액정 디스플레이 장치에서 있어서는, 문제점, 즉, 투과 디스플레이 영역과 반사 디스플레이 영역에서 지연(retardation)이 상이한 액정이 동일 구동 전압에 의해 배향되면, 높은 콘트라스트의 디스플레이를 얻을 수 없고 선명하게 디스플레이하기 어렵다는 문제를 해결하기 위해서, 투과 디스플레이를 수행한 부분과 반사 디스플레이를 수행한 부분에서의 지연이 가까운 범위가 되도록 조정이 수행된 후에 액정의 배향이 제어된다. 그러나, 상기 기재된 반 투과형 액정 디스플레이 장치에서는, 본 발명이 해결하고자 하는 문제점인, 전기 부식 반응에 의해 야기되는 디스플레이 결함 및 잔류 DC(직류) 전압에 의해 야기되는 플리커에 관한 대응책을 마련하지 못한다.
또한, 상기 기재된 종래의 반 투과형 액정 디스플레이 장치에서, 반사 전극 막(반사판)이 픽셀의 중앙부에 형성되고 TFT 장치가 반사판에 의해 피복되지 않으므로, 본 발명이 해결하고자 하는 상기 문제를 해결하지 못한다.
그러나, 이러한 상기 종래의 반 투과형 액정 디스플레이 장치는 두 가지 문제점을 가지고 있다. 첫 번째 문제점은 종래의 반 투과형 액정 디스플레이 장치에서, Al 및 Al 합금으로 이루어진 반사 전극 막(106a)이 ITO로 이루어진 투명 전극 막(105) 상에 형성되므로, 반사 전극 막(106a)에 패터닝을 수행하기 위해 사용 레지스트 패턴이 형성될 때 전기 부식 반응으로 인해 Al 및/또는 ITO가 부식되어 버린다는 것이다. 또 다른 문제(두 번째 문제점)는 반사 전극 막(106a)의 영역에서 생성된 잔류 DC 전압으로 인해 플리커가 발생한다는 것이다.
첫 번째 문제점인 전기 부식 반응에 대해 설명한다. 예를 들어, 도 30에 도시된 종래의 반 투과형 액정 디스플레이 장치에서, 반사 전극 막(106a)을 통해 TFT(103)에서 투명 전극막(105)을 소스 전극(102b)과 접속시키기 위해, 각 픽셀 내부에서 투명 전극막(105)과 반사 전극 막(106a)이 서로 중첩되도록 형성되지만, 인접한 픽셀 사이는 전기적으로 분리되어야 하므로, 하나의 픽셀에서의 투명 전극막(105)과 상기 픽셀에 인접한 다른 픽셀에서의 반사 전극 막(106a)이 중첩되어서는 안된다. 따라서, 도 31의 A에 도시된 바와 같이, 반사 전극 막(106a)을 형성하는데 사용되는 레지스트 패턴(121)이 형성되면, 픽셀 영역(PX)의 거의 전면 상에 형성된 각 픽셀에서 반사 전극 막(106a)에 대한 도전막의 반사 영역 측만이 피복된다. 그러나, 도 31의 B에 도시된 바와 같이, 어떠한 이유로 인해 미리 형성된 투명 전극막(105)의 단부(도 31의 B에 파선으로 둘러싸인 부분)의 반사 전극 막(106a)에서 균열이 발생하면, 이 균열(127)을 통해 현상액(126)이 반사 전극 막(106a)으로 침투하게 된다.
반사 전극 막(106a)을 이루는 Al 물질은 반응성이 높고 산소와 쉽게 반응하므로, 상술한 바와 같이 현상액(126)이 균열(127)을 통해 침투하게 되면, Al 물질은 투명 전극막(105)을 구성하는 산화물 도전체인 ITO와 반응하게 된다. 그 결과, 전해액으로서 기능하는 현상액(126)의 ITO 용해(환원)와 Al의 부식(산화)이 발생하고(전기 부식 반응), Al과 ITO 사이에 접촉 불량이 발생하며, 밀착성이 나쁜 투명 전극(105)과 패시베이션 막(110) 사이에 박리부(128)가 발생하게 된다. 상기 전기 부식 반응은 이하와 같은 메커니즘에 의해 발생하게 된다.
[A] 격자 결함 및 불순물이 많은 Al 부분이 국부 애노드로서 용해되고, 핀홀이 발생한다.
[B] 현상액(126)이 핀홀을 통해 하층에 포함된 ITO와 접촉한다
[C] 현상액(126)에서 Al의 산화 전위와 ITO의 환원 전위 사이의 전위차(반응의 구동력으로서 기능)에 의해 다음 식으로 나타나는 Al의 산화와 ITO의 환원이 촉진된다.
Al + 4OH- ->H2AlO3 + H2O +3e (1)
In2O3 + 3H2O + 6e -> 2In + 6OH- (2)
전기 부식 반응은 투명 전극막(105)과 반사 전극 막(106a)의 레이아웃(즉, ITO와 Al의 중첩 상태)을 고려하여 어느 정도 억제될 수는 있지만, ITO 상에 Al 또는 Al 합금이 형성된 구조에 있어서는 전기 부식 반응은 본질적인 문제이며 따라서 전기 부식 반응의 발생을 미연에 확실히 방지할 수 있는 구조의 제안이 바람직하다.
그리고, 두 번째 문제점인 플리커에 대해 기술한다. 능동 매트릭스 법으로 구동되는 반 투과형 액정 디스플레이 장치는 통상 AC(교류) 전압으로 동작하고 기준 전압으로서 대향 전극에 인가된 전압을 사용하고 픽셀 전극에는 일정 시간마다 정극성 및 음극성이 변하는 전압을 공급한다. 액정에 인가된 정전압과 부전압의 파형이 서로 대칭인 것이 바람직하지만, 파형이 대칭인 AC 전압을 픽셀 전극에 인가하더라도, 액정에 실제 인가되는 전압의 파형은 후술하는 의도하지 않은 DC 성분에 의해 대칭형이 되지 않는다. 그 결과, 정전압이 인가될 때의 광 투과율과 부전압을 인가할 때의 광 투과율이 상이하고, 픽셀 전극에 인가된 AC 전압의 주기에 의해 휘도가 변하게 되어 플리커가 발생하게 된다. 후술하는 바와 같이, 플리커는 액정 분자의 배향을 제어하기 위해 액정 층(117)의 양측에 배치된 능동 매트릭스 기판(112)과 대향 기판(116)의 표면에 각각 형성된 배향막(129)으로 인해 야기된다.
상기 배향막(129)의 물질로서, 수백 옹스트롬 두께의 박막상에서 러빙 처리를 수행하기 때문에 막 자체의 기계적 강도가 충분하고, 러빙 후에는 물이나 유기 용제로 세척되기 때문에 상기 용제에 대한 내성이 있고, 밀봉 물질로서 사용되는 에폭시 수지가 액정 밀봉시 가열되고 경화되므로 내열성이 있는 폴리이미드 수지가 사용된다. 그러나, 상기 폴리이미드는 러빙 처리나 강한 빛이 조사될 때 내부에 전자가 발생한다.
도 30에 도시된 반 투과형 액정 디스플레이 장치에서, 능동 매트릭스 기판(112) 상에 투명 전극막(105)과 반사 전극 막(106a)이 형성되고, 그 상층(삽입된 액정 층(117)의 표면측)에 폴리이미드로 이루어진 배향막(129)이 도포되지만 상술한 바와 같이, 러빙 처리나 광조사에 의해 폴리이미드 내부에 전자가 발생한다. 반 사 전극 막(106a)을 구성하는 Al의 표면은 산화되기 쉽고 폴리이미드와 Al 사이의 계면에는 쇼트키 장벽이 발생하여 폴리이미드 내부의 전자가 밖으로 빠져나가기가 어렵다. 한편, 투명 전극막(105)을 구성하는 ITO는 산화되지 않으므로, 쇼트키 장벽은 발생하지 않고, 폴리이미드 내부에 축적된 전자는 밖으로 빠져나갈 수 있다. 그 결과, 반사 전극 막(106a) 상의 배향막(129)인 폴리이미드에만 전자가 남게 되고 잔류 DC 전압이 발생한다. 픽셀 전극(도시되지 않음)에 인가된 DC 전압의 파형이 DC 성분으로 인해 서로 대칭이 되지 않으므로, 플리커가 발생한다.
두 번째 문제도 능동 매트릭스 기판(112)의 최상층에 Al 등으로 이루어지는 반사 전극 막(106a)이 형성되고, 그 상면에 폴리이미드로 이루어지는 배향막(129)이 도포된 구조에서 본질적인 문제이며, 잔류 DC 전압으로 인한 플리커의 발생을 억제할 수 있는 구조를 제안하는 것이 바람직하다.
발명의 서문
전기 부식 반응의 발생은 투명 전극막(105) 및 반사 전극 막(106a)의 평면 레이아웃을 개선하고, 반사 전극 막(106a)의 구성을 개선함으로써 방지 가능하고 본 발명의 발명자는 도 32 및 도 33에 도시된 바와 같이 여러 가지 개선을 하였다. 도 32는 본 발명의 발명자에 의해 제안된 반 투과형 액정 디스플레이 장치의 구성을 도시한다. 도 33은 도 32의 반 투과형 액정 디스플레이 장치의 H-H 라인을 따른 단면도이다.
도 32 및 도 33에 도시된 바와 같이, 반 투과형 액정 디스플레이 장치를 구성하는 능동 매트릭스 기판(112)은 투명 절연 기판(108), 상기 투명 절연 기판 (108)상에 형성된 게이트 라인(101) 및 데이터 라인(102), 상기 게이트 라인(101)에 접속된 게이트 전극(101a), 게이트 절연막(109), 반도체 층(103a), 상기 반도체 층(103a)의 양단으로부터 인출되고 상기 데이터 라인(102)과 픽셀 전극(도시되지 않음)에 각각 접속된 드레인 전극(102a) 및 소스 전극(102b), 패시베이션 막(110), 전체의 픽셀 영역(PX)상에 형성된 요철막(111), 투과 영역(PXa)의 상기 요철막(111)상에 형성된 투명 전극막(105), 및 반사 전극 막(106a) 및 투명 전극막(105)을 둘러싸는 모든 부분이 서로 겹치도록 형성된 적층 구성체를 갖는 반사 전극 막(106a)을 포함하고, 전기 부식 반응을 억제하는 수단의 하나로서, 투명 전극막(105) 과 반사 전극 막(106a) 사이의 평면상의 위치 관계를 조정할 수 있는 구성이 제안되어 있다.
즉, 도 31에 도시된 바와 같이, 전기 부식 반응은 투명 전극막(105)의 단부(end)에서 박막으로 구성된 반사 전극 막(106a)에서 발생된 균열(127)을 통해 현상액(126)의 스며듬에 의해 주로 발생된다. 상기 문제를 해결하기 위해, 도 32 및 도 33에 도시된 바와 같이, 현상액(126)의 스며듬은 반사 전극 막(106a) 및 투명 전극막(105)을 둘러싸는 모든 부분을 예컨데, 2㎛ 이상의 폭만큼 겹치게 하여 레지스트 패턴(121)으로 투명 전극막(105)의 단부를 둘러싸는 모든 부분을 피복함으로써 방지된다.
본 발명자는 현상액(126)의 스며듬을 방지하는 여러 방법을 제안하였다, 즉, 전기 부식 반응은 Al의 핀홀을 통해 Al 및 ITO 사이의 계면속으로 현상액(126)이 스며들어 생기는 것이기 때문에, 반사 전극 막(106a)의 구성에 있어서, Al, Al 합 금 등으로 구성된 금속막을 몰리브덴 등으로 구성된 배리어 금속막상에 적층하고, 각각의 금속막을 100nm 이상의 두께로 하여 현상액(126)이 ITO막에 스며드는 것을 방지하였다. 더욱이, 투명 전극막(105)과 요철막(111) 사이의 계면에서의 박리를 방지하기 위해, 투명 전극막(105)의 형성 이전에 요철막(111)의 UV(자외선) 처리 및/또는 산소 애싱 처리에 대한 최적의 조건을 선택함으로써, 투명 전극막(105)과 요철막(111) 사이의 밀착성이 개선되어 현상액(126)이 스며듬을 방지한다.
전술한 바와 같은 여러 구성 및 제조 방법을 사용하여, 반사 전극 막(106a)상에서의 패터닝을 실행하는데 사용되는 레지스트 패턴의 형성시에 발생하는 전기 부식 반응을 방지할 수 있다. 그러나, 전술한 바와 같은 반 투과형 액정 디스플레이 장치에 있어서도, 폴리이미드로 구성된 배향막(129)은 반사 전극 막(106a)상에 형성되고, 전술한 바와 같은 이유로 인해, 잔류 DC 전압에 의해 야기된 플리커의 발생을 방지하지 못한다. 본 발명의 발명자는 전기 부식 반응 및 플리커의 발생이라는 상기 2가지의 문제를 동시에 해결할 수 있는 반 투과형 액정 디스플레이 장치의 구성에 대해 연구한 결과, 종래의 반 투과형 액정 디스플레이 장치와 반대되는 방식, 즉, Al 및 Al 합금으로 구성된 반사 전극 막(106a)이 하부층을 형성하도록 배치되고 ITO로 이루어진 투명 전극막(105)이 반사막(106)상에 직접 형성되거나 절연막이 반사 전극 막(106a)과 투명 전극막(105) 사이에 삽입되게 구성한 방식으로 투명 전극(105) 및 반사 전극 막(106a)이 적층되는 구성에 기초를 둔 반 투과형 액정 디스플레이 장치를 사용함으로써 상기 2가지 문제를 동시에 효과적으로 해결할 수 있다는 것을 발견하였다.
전술한 사정을 감안하여, 본 발명의 목적은 반사 전극 막(이하, 단순히 반사막이라고 한다)과 투명 전극막 사이의 전기 부식 반응을 방지하고, 상기 반사막에서의 잔류 DC 전압에 의해 야기된 플리커의 발생을 방지할 수 있는 반 투과형 액정 디스플레이 장치, 및 그 제조 방법을 제공함에 있다.
본 발명의 제 1의 특징에 따른 반 투과형 액정 디스플레이 장치는,
제 1의 방향을 따라 서로 평행하게 배열된 복수의 신호 전극을 포함하는 제 1의 기판과,
상기 제 1의 방향과 직교하는 제 2의 방향을 따라 서로 평행하게 배열된 복수의 주사 전극, 및 상기 신호 전극 각각과 상기 주사 전극 각각의 사이의 교점과 일대일 대응하여 각각 배치된 복수의 픽셀 영역을 포함하는 제 2의 기판과,
상기 제 1의 기판과 상기 제 2의 기판 사이에 삽입된 액정 층과,
상기 액정 층에 광을 공급하는 백라이트 광원을 포함하고,
각각의 상기 픽셀 영역은 반사 디스플레이 모드에 있는 동안에 외측으로부터의 주위광을 받아 반사 방식으로 디스플레이하는 반사막을 구비하는 반사 영역과, 투과 디스플레이 모드의 동작시에 상기 백라이트 광원으로부터의 광을 투과시켜 투과 방식으로 디스플레이하는 투명 전극막을 구비한 투과 영역을 포함하고,
각각의 상기 픽셀 영역에 있어서, 상기 투명 전극막은 상기 반사막의 적어도 일부분을 피복하도록 상기 반사막까지 연장된다.
상기 구성에 있어서, 상기 투명 전극막은 상기 투명 전극막과 상기 반사막 사이에 삽입된 절연막을 통해 상기 반사막상에 형성되는 것이 바람직하다.
상기 구성에 있어서, 상기 투명 전극막은 상기 반사막상에 직접 형성되는 것이 바람직하다.
상기 구성에 있어서, 상기 반사막은 상기 절연막에 형성된 콘택트 홀을 통해 상기 투명 전극에 전기적으로 접속되는 것이 바람직하다.
상기 구성에 있어서, 각각의 상기 픽셀 영역에서, 상기 액정 층에 인가된 전압 신호를 온 또는 오프로 하는 스위칭 소자는 상기 제 2의 기판의 대향측의 상기 제 1의 기판의 표면상에 형성되고, 상기 반사막은 상기 스위칭 소자를 피복하도록 형성되는 것이 바람직하다.
상기 구성에 있어서, 상기 반사막은 상기 반사막과 상기 스위칭 소자 사이에 삽입된 요철 표면을 구비한 절연막으로 상기 스위칭 소자를 피복하는 것이 바람직하다.
상기 구성에 있어서, 콘택트 홀은 상기 절연막과 공통으로 접하도록 형성되고, 상기 콘택트 홀에 있어서, 상기 반사막 및 상기 투명 전극막은 상기 스위칭 소자를 구성하는 복수의 전극 중의 임의의 전극에 전기적으로 접속되는 것이 바람직하다.
상기 구성에 있어서, 제 1의 콘택트 홀과 제 2의 콘택트 홀은 상기 절연막에 형성되고, 상기 반사막은 상기 제 1의 콘택트 홀을 통해 상기 스위칭 소자의 하나의 전극에 전기적으로 접속되고, 상기 투명 전극막은 상기 제 2의 콘택트 홀을 통해 상기 스위칭 소자의 하나의 전극에 전기적으로 접속되는 것이 바람직하다.
상기 구성에 있어서, 상기 액정 층에 전압 신호를 인가하는데 사용되는 신호 라인을 게이트층으로부터 인출하는 G-D(게이트-드레인) 변환부가 상기 투과 영역 및 상기 반사 영역 외측에서 상기 제 2의 기판의 상기 대향측의 상기 제 1의 기판의 표면상에 형성되는 것이 바람직하다.
상기 구성에 있어서, 상기 반사막은 Al(알루미늄) 또는 Al 합금을 포함한 도전 재료로 이루어지고，상기 투명 전극막은 ITO(Indium Tin Oxide)로 이루어지는 것이 바람직하다.
본 발명의 제 2의 특징에 따른 반 투과형 액정 디스플레이 장치는,
제 1의 방향을 따라 서로 평행하게 배열된 복수의 신호 전극을 포함하는 제 1의 기판과,
상기 제 1의 방향과 직교하는 제 2의 방향을 따라 서로 평행하게 배열된 복수의 주사 전극, 및 상기 신호 전극 각각과 상기 주사 전극 각각의 사이의 교점과 일대일 대응하여 각각 배치된 복수의 픽셀 영역을 포함하는 제 2의 기판과,
상기 제 1의 기판과 상기 제 2의 기판 사이에 삽입된 액정 층과,
상기 액정 층에 광을 공급하는 백라이트 광원을 포함하고,
각각의 상기 픽셀 영역은 반사 디스플레이 모드에 있는 동안에 외측으로부터의 주위광을 받아 반사 방식으로 디스플레이하는 반사막을 구비하는 반사 영역과, 투과 디스플레이 모드의 동작시에 상기 백라이트 광원으로부터의 광을 투과시켜 투과 방식으로 디스플레이하는 투명 전극막을 구비한 투과 영역을 포함하고,
각각의 상기 픽셀 영역에 있어서, 상기 반사 영역의 상기 제 1의 기판과 상 기 제 2의 기판 사이의 제 1의 갭과, 상기 투과 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 2의 갭은 상기 액정 층의 비틀림 각에 따라 화이트 디스플레이에 있어서의 반사율 또는 투과율이 최대가 되도록 조정된다.
상기 구성에 있어서, 상기 액정의 비틀림 각이 약 72°로 설정된 경우，상기 반사 영역의 상기 제 1의 갭은 상기 투과 영역의 상기 제 2의 갭과 거의 일치하도록 조정되는 것이 바람직하다.
상기 구성에 있어서, 상기 액정의 비틀림 각이 약 0°로 설정된 경우，상기 반사 영역의 상기 제 1의 갭은 상기 투과 영역의 상기 제 2의 갭의 거의 절반이 되도록 조정되는 것이 바람직하다.
상기 구성에 있어서, 상기 액정의 비틀림 각이 약 60°로 설정된 경우，상기 반사 영역의 상기 제 1의 갭은 상기 투과 영역의 상기 제 2의 갭의 거의 70%가 되도록 조정되는 것이 바람직하다.
본 발명의 제 3의 특징에 있어서, 제 1의 방향을 따라 서로 평행하게 배열된 복수의 신호 전극을 포함하는 제 1의 기판과, 상기 제 1의 방향과 직교하는 제 2의 방향을 따라 서로 평행하게 배열된 복수의 주사 전극, 및 상기 신호 전극 각각과 상기 주사 전극 각각의 사이의 교점과 일대일 대응하여 각각 배치된 복수의 픽셀 영역을 포함하는 제 2의 기판과, 상기 제 1의 기판과 상기 제 2의 기판 사이에 삽입된 액정 층과, 상기 액정 층에 광을 공급하는 백라이트 광원을 포함하고, 각각의 상기 픽셀 영역은 반사 디스플레이 모드에 있는 동안에 외측으로부터의 주위광을 받아 반사 방식으로 디스플레이하는 반사막을 구비하는 반사 영역과, 투과 디스플 레이 모드의 동작시에 상기 백라이트 광원으로부터의 광을 투과시켜 투과 방식으로 디스플레이하는 투명 전극막을 구비한 투과 영역을 포함하는 반 투과형 액정 디스플레이 장치의 제조 방법은,
상기 제 2의 기판에 대향하는 상기 제 1의 기판의 표면상에 상기 반사 영역을 구성하는 상기 반사막을 형성하는 제 1의 단계와,
상기 투명성 전극 막이 상기 반사막의 일부 또는 전부를 피복하도록 상기 투과 영역을 구성하는 상기 투명 전극막을 형성하는 제 2의 단계를 포함한다.
상기 구성에 있어서, 상기 제 1의 단계와 상기 제 2의 단계의 사이에 상기 반사막상에 절연막을 형성하는 제 3의 단계를 더 포함하는 것이 바람직하다.
상기 구성에 있어서, 상기 절연막에 상기 반사막과 상기 투명 전극막을 전기적으로 접속하기 위한 콘택트 홀을 형성하는 제 4의 공정을 더 포함하는 것이 바람직하다.
본 발명의 제 4의 특징에 있어서, 제 1의 방향을 따라 서로 평행하게 배열된 복수의 신호 전극을 포함하는 제 1의 기판과, 상기 제 1의 방향과 직교하는 제 2의 방향을 따라 서로 평행하게 배열된 복수의 주사 전극, 및 상기 신호 전극 각각과 상기 주사 전극 각각의 사이의 교점과 일대일 대응하여 각각 배치된 복수의 픽셀 영역을 포함하는 제 2의 기판과, 상기 제 1의 기판과 상기 제 2의 기판 사이에 삽입된 액정 층과, 상기 액정 층에 광을 공급하는 백라이트 광원을 포함하고, 각각의 상기 픽셀 영역은 반사 디스플레이 모드에 있는 동안에 외측으로부터의 주위광을 받아 반사 방식으로 디스플레이하는 반사막을 구비하는 반사 영역과, 투과 디스플 레이 모드의 동작시에 상기 백라이트 광원으로부터의 광을 투과시켜 투과 방식으로 디스플레이하는 투명 전극막을 구비한 투과 영역을 포함하는 반 투과형 액정 디스플레이 장치의 제조 방법은,
상기 제 1의 기판과 상기 제 2의 기판 사이에 상기 액정 층을 삽입함으로써, 상기 액정 층의 비틀림 각에 따라 화이트 디스플레이에 있어서의 반사율 또는 투과율이 최대가 되도록, 상기 반사 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 1의 갭과 상기 투과 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 2의 갭에 대한 조정 단계를 포함하고,
상기 제 2의 기판에 대향하는 상기 제 1의 기판의 표면상에 상기 반사 영역을 구성하는 상기 반사막을 형성하는 단계와, 상기 반사막의 일부 또는 전부를 덮도록 상기 투과 영역을 구성하는 상기 투명 전극막을 형성하는 단계에 의해, 상기 제 1의 기판이 형성된다.
상기 구성에 있어서, 상기 반사막과 상기 제 2의 기판 사이에 삽입된 요철 표면을 구비하는 절연막을 통해 상기 제 2의 기판에 대향하는 상기 제 1의 기판의 표면상에 상기 반사막을 형성함으로써 화이트 디스플레이에 있어서의 반사율 또는 투과율이 상기 액정 층의 비틀림 각에 따라 최대가 되도록, 상기 반사 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 1의 갭과 상기 투과 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 2의 갭에 대한 조정이 실행되는 것이 바람직하다.
상기 구성에 있어서, 상기 제 2의 기판에 대향하는 상기 제 1의 기판의 표면 처리에 의해 화이트 디스플레이에 있어서의 반사율 또는 투과율이 상기 액정 층의 비틀림 각에 따라 최대가 되도록, 상기 반사 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 1의 갭과 상기 투과 영역의 상기 제 1의 기판과 상기 제 2의 기판 사이의 제 2의 갭에 대한 조정이 실행되는 것이 바람직하다.
상기 구성에 있어서, 상기 절연막의 막두께는 상기 투과 영역과 상기 반사 영역 사이에서 상이하게 되는 것이 바람직하다.
본 발명의 최상의 양호한 실시 예는 첨부 도면을 참조하면서 여러 실시 예를 사용하여 설명될 것이다.
제 1 실시 예
도 1은 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 구성을 도시한 평면도이다. 도 2는 도 1의 반 투과형 액정 디스플레이 장치의 A-A 라인을 따른 단면도이다. 도 3의 A, B, 및 C는 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치를 구성하는 능동 매트릭스 기판의 제조 방법에 대한 공정도이다. 도 4의 A 및 B는 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치를 구성하는 능동 매트릭스 기판의 제조 방법에 대한 다른 공정도이다. 도 5는 본 발명의 제 1의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 능동 매트릭스 기판의 다른 구성을 도시한 평면도이다. 도 6은 도 1의 반 투과형 액정 디스플레이 장치의 제 1의 변형 예(비틀림 각은 약 0°로 설정됨)의 단면도이다. 도 7은 도 1의 반 투과형 액정 디스플레이 장치의 제 2의 변형 예(비틀림 각은 약 60°로 설정됨)의 단면도이다. 또한, 하기에 기술하는 실시 예에 있어서, 비틀림 각은 72°로 설정되는, 즉, 반사 갭과 투과 갭이 동일한 경우가 설명된다.
제 1의 실시 예의 반 투과형 액정 디스플레이 장치는 도 1 및 도 2에 도시된 바와 같이, 스위칭 소자로서 동작하는 TFT(3)가 상부에 형성된 능동 매트릭스 기판(12), 대향 기판(16), 상기 능동 매트릭스 기판(12)과 상기 대향 기판(16) 사이에 끼워진 액정 층(17), 상기 능동 매트릭스 기판(12)의 후면상에 배치된 백라이트 광원(18), 상기 능동 매트릭스 기판(12)과 상기 대향 기판(16) 각각의 외측에 배치된 위상차 판(λ/4 판)(20a, 20b) 및 편광판(19a, 19b)을 포함한다.
상기 능동 매트릭스 기판(12)은 투명 절연 기판(8), 상기 투명 절연 기판(8)상에 형성된 게이트 라인(주사 전극)(1) 및 데이터 라인(신호 전극)(2), 상기 게이트 라인(1)에 접속된 게이트 전극(주사 전극)(1a), 공통 기억 라인(4), 보조 용량 전극(4a), 게이트 절연막(9), 반도체 층(3a), 상기 반도체 층(3a)의 양 단부로부터 인출되고 상기 데이터 라인(2) 및 픽셀 전극(후술함)에 각각 접속된 드레인 전극(2a), 소스 전극(2b), 용량용 축적 전극(2c), 패시베이션 막(10)을 포함한다. 픽셀 전극은 신호 전극(2)과 주사 전극(1) 사이의 교점과 일대일 대응 관계로 구성된다. 각각의 픽셀 영역(PX)은 백라이트 광원(18)으로부터 공급된 광이 투과되도록 하는 투과 영역(PXa), 및 입사된 주위광이 반사되도록 하는 반사 영역(PXb)으로 구성되고, 상기 투과 영역(PXa)과 상기 반사 영역(PXb) 각각은 유기막 등으로 구성된 요철 형상의 막(11)에 의해 피복된다. 반사 영역(PXb)내에, Al 또는 Al 합금으로 이루어진 반사막(6)(본 실시 예에서, 반사 영역(PXb)에 형성된 금속막은 전극으로서 형성될 필요가 없기 때문에, 단순히 반사막(6)이라고 함)이 형성되고 ITO(Indium Tin Oxide) 등으로 구성된 투명 전극막(5)은 상기 투명 전극막(5)과 반사막(6) 사이에 끼워진 제 2의 패시베이션 막(24)을 통해 반사막(6)의 모든 표면을 피복하도록 픽셀 영역(PX)을 통해 형성된다. 콘택트 홀(7)을 통해 소스 전극(2b)에 접속된 상기 투명 전극막(5)은 픽셀 전극으로서 기능하고, 폴리이미드 등으로 구성된 배향막(29)은 투명 전극막(5)상에 형성된다. TFT(3)는 게이트 전극(1a), 게이트 절연막(9), 반도체 층(3a), 드레인 전극(2a), 및 소스 전극(2b)으로 구성된다. 반면에, 대향 기판(16)은 투명 절연 기판(13), 컬러 필터(14), 블랙 매트릭스(도시되지 않음), 대향 전극(15), 배향막(29)을 포함한다.
상기 상술된 바와 같이, 반사막(6) 위에 제 2의 패시베이션 막(24)을 개재하여 투명 전극막(5)을 형성함으로써, 반사막(6)의 가공에 사용되는 레지스트 패턴의 형성시에 투명 전극막(5)을 구성하는 ITO는 형성되지 않고, 따라서, 현상액이 Al의 핀홀을 투과하더라도, 어떠한 전기 부식 반응도 발생하지 않고, 따라서, 박리 등과 같은 픽셀 결함의 발생을 방지할 수 있게 된다. 그러나, 반사막(6)과 투명 전극막(5)이 종래 기술의 반 투과형 액정 디스플레이 장치에서 활용된 것과 반대 방식으로만 적층되면, 반사막(6)의 단부에 투명 전극막(5)에 의한 커버리지가 투명 전극막(5)을 가공하기 위해 사용되는 레지스트 패턴의 형성시에 불충분하면, 하층의 Al막이 현상액과 접촉하게 되어, 결과적으로, 전기 부식 반응과 Al 및/또는 ITO의 부식을 유발하게 된다.
이 문제점을 해결하기 위해, 제 1의 실시 예에 있어서는, 투명 전극막(5)이 반사막(6) 상에 형성될 때, 반사막(6)을 둘러싸는 모든 부분 위에서 반사막(6)과 투명 전극막(5)이 중첩하도록 레이아웃이 만들어진다. 특히, 도 1 및 도 2에 도시된 바와 같이, 반사막(6)은 TFT(3)의 상층을 포함하는 반사 영역(PXb)에 형성되고 투명 전극막(5)은 반사막(하층)(6)을 완전히 덮도록 픽셀 영역(PX) 전체에 걸쳐 형성된다.
따라서, 투명 전극막(5)의 가공에 사용될 레지스트 패턴의 형성시, 반사막(6)은 투명 전극막(5)과의 사이에 제 2의 패시베이션 막(24)을 끼운 상태로 투명 전극막(5)에 의해 완전히 덮히기 때문에, Al막의 현상액과의 접촉을 방지할 수 있다. 이에 의해, Al과 ITO 사이의 전기 부식 반응이 확실히 방지되고 전기 부식 반응에 의해 야기되는 고장(failure)의 발생이 방지된다.
또한, 상기 상술된 바와 같이, TFT(3)를 반사막(6)으로 덮음으로써, 외부로부터의 광이 TFT(3)에 들어가는 경우에도, 반사막(6)은 입사광을 성공적으로 차단한다. 이에 의해, 입사광에 의해 야기되는 광전 효과에 의해 TFT의 OFF 전류가 증가되어 오동작이 발생하는 불편을 방지할 수 있게 된다. 그러나, 반사막(6)과 TFT(3) 사이의 간격이 너무 짧으면, TFT(3)에 인가되는 전압(특히 게이트 전압)에 의한 영향으로 인해, 반사막(6)의 전위가 변동되어, 액정의 제어된 전계를 교란하게 된다. 이 문제점을 해결하기 위해서, 본 실시 예에 있어서는, TFT(3) 상에 요철 형상의 막(11)을 형성하는 것에 의해, TFT(3)와 반사막(6) 사이의 간격을 길게 하여, TFT(3)에 인가되는 전압에 의한 반사막(6)에 대한 영향을 감소시킨다.
또한, 반사막(6)이 투명 전극막(5)의 사이에 제 2의 패시베이션 막(24)을 끼 운 상태로 투명 전극막(5)에 의해 도포되기 때문에, 능동 매트릭스 기판(12)의 상면 상에 형성되는 배향막(29)을 구성하는 폴리이미드 막이 반사막(6)을 구성하는 Al과의 접촉을 피할 수 있고, 따라서, 폴리이미드 내에 전하의 축적이 방지될 수 있고 잔류 DC 전압에 의한 플리커의 발생이 방지될 수 있으며, 이에 의해 전기 부식 반응과 플리커를 포함하는 두 문제점을 동시에 해결할 수 있게 된다.
또한, 본 실시 예에 있어서, 배향막(29)을 구성하는 폴리이미드 막이 반사막(6)을 구성하는 Al막과의 접촉을 피할 수 있을지라도, 투명 전극막(5)을 구성하는 ITO가 능동 매트릭스 기판(12)의 상면 상에 형성되기 때문에, ITO는 폴리이미드 막과 접촉하게 된다. 그러나, ITO가 산화되지 않으면, 쇼트기 장벽(Schottky barrier)이 생성되지 않고, 러빙 처리 등으로 인해 생성되는 전자가 ITO에서 외부로 나가기 때문에, 잔류 DC 전압이 발생하지 않는다.
또한, 반 투과형 액정 디스플레이 장치의 반사막(6)과 투명 전극막(5) 사이의 관계는 각 픽셀 또는 하나의 픽셀을 구성하는 각 세그먼트(서브 픽셀)에 적용된다. 이 사실은 하기에 설명될 다른 실시 예에서도 마찬가지이다.
본 실시 예의 반 투과형 액정 디스플레이 장치를 제조하기 위한 방법이 도 3 및 도 4를 참조하여 공정 순서대로 설명될 것이다. 또한, 반 투과형 액정 디스플레이 장치를 제조하기 위한 방법에 부가하여, G-D 변환이 수행되는 G-D 변환부 제조 방법도 설명한다. G-D 변환부는 도전성 실에 의한 인출 배선 사이의 쇼트를 방지하기 위해 필요하다. G-D 변환부의 기능은, 드레인 전극이 외부로 인출될 때, 쇼트의 발생을 포함하는 구조적 제한으로 인해 직접적으로 인출하는 것이 어렵기 때문에, 드레인 전극은 투명 전극막을 통한 게이트층을 사용하여 인출된다.
먼저, 도 3의 A에 도시된 바와 같이, 유리 등으로 이루어진 투명 절연 기판(8) 전체에 Cr(크롬)과 같은 금속을 퇴적하고 공지의 포토리소그래피와 에칭 방법을 사용하여 원하지 않는 금속을 제거함으로써, 게이트 라인(1)(도시되지 않음), 게이트 전극(1a), 공통 기억 라인(4)(도시되지 않음), 및 보조 용량 전극(4a)(도시되지 않음)이 형성된다. 도 3에 도시되지 않은 소자는 도 1에 도시된다. 다음으로, SiO2(이산화실리콘), SiNx(질화실리콘), SiOx(산화실리콘) 등으로 이루어진 게이트 절연막(9)이 투명 절연 기판(8)의 전면 상에 형성된다. 그 다음, 게이트 절연막(9)의 전면 상에 a-Si(비정질 실리콘) 등을 퇴적한 후, 패터닝 동작이 수행되어 반도체 층(3a)으로 동작하는 아일랜드부를 형성한다. 다음에, 전면에 Cr과 같은 금속을 퇴적한 후, 패터닝 동작을 수행하여 데이터 라인(2)(도시되지 않음), 드레인 전극(2a), 소스 전극(2b), 및 용량용 축적 전극(capacitive accumulating electrode; 2c)(도시되지 않음)을 형성한다. TFT는 상기 상술된 공정에 의해 된다. 그 다음, TFT(3)를 보호하기 위해, SiNx막 등으로 이루어진 패시베이션 막(10)이 플라즈마 CVD(Chemical Vapor Deposition)법 등에 의해 전면에 퇴적된다. 또한, 투명 절연 기판(8) 위의 픽셀 영역(PX)의 외부에, 상기 상술 된 G-D 변환부와 단자부가 형성된다.
다음에, 도 3의 B에 도시된 바와 같이, 스핀 코팅법을 사용하여 감광성 아크릴 수지(예를 들면 일본 JSR사의 PC403, 415G, 405G 등)를 갖는 패시베이션 막(10) 을 코팅하는 것에 의해, 요철 형상의 막(11)이 픽셀 영역(PX)에 형성된다. 요철 형상의 막(11)을 형성하는 이유는 반사 영역(PXb)으로 들어간 주위광이 내부의 반사막(6)에 의해 반사될 때 생성되는 반사광의 가시성(visibility)을 향상시키기 위해서이다. 또한, 감광성 아크릴 수지로 이루어진 요철 형상의 막(11)의 오목부는 상대적으로 적은 양의 광에 노출되고 볼록부는 광에 노출되지 않는다. 콘택트 홀(7)을 구성하는 영역, G-D 변환부, 및 단자부는 상대적으로 많은 양의 광에 노출된다.
이러한 노광 공정은, 예를 들면, 요철 형상의 막의 볼록부에 대응하는 부분에 형성된 반사막, 콘택트 홀, G-D 변환부, 및 단자부에 대응하는 부분에 형성된 투과막, 및 요철 형상의 막의 오목부에 대응하는 부분에 형성된 반 투과막을 갖는 하프-톤(그레이-톤) 마스크를 사용하는 것에 의해 수행될 수 있다. 따라서, 하프-톤 마스크에 의해 1회의 노광만으로 요철부를 형성할 수 있다. 또한, 요철부는 포토마스크로서 반사막(6)과 투과막만을 사용하는 것으로도 형성될 수 있다. 또한, 요철부는 콘택트 홀(7)과 오목부를 개별적으로 노광하고 노광에 사용되는 광량을 변경함으로써 형성될 수도 있다.
그 다음, 오목부, 볼록부, 콘택트 홀(7) 등의 각각에서의 알칼리성 현상액에 의한 용해 속도의 차이를 사용하여 요철부가 형성된다. 또한, 도 3의 B에 있어서, 요철 형상의 막(11)은 반사 영역(PXb)과 투과 영역(PXa)을 포함하는 전체 픽셀 영역(PX)에 형성되지만, 투과 영역(PXa)에 형성될 요철 형상의 막(11)의 표면은 요철부를 형성하지 않고 편평하게 될 수 있다. 또한, 요철 형상의 막(11)이 투과 영역(PXa) 상에 형성되면, 요철 형상의 막(11)에 의해 야기되는 투과된 광의 감쇠를 억 제하기 위해서, 전면에 대해 노광 처리가 수행되고 아크릴 막에 대해서 탈색 처리가 수행된다. 그 다음, 예를 들면, 200℃에서 약 한 시간 동안의 경화(curing)에 의해, 소정 형상을 갖는 요철 형상의 막(11)이 형성될 수 있다.
상기 상술된 바와 같이, TFT(3)와 TFT(3)상에 형성될 반사막(6) 사이의 간격이 너무 작으면, 반사막(6)의 전위는 TFT(3)에 인가되는 게이트 전압 등으로 인해 변동되고, 이에 의해 액정의 제어된 전계를 교란하여 디스플레이 품질을 저하시킨다. 따라서, 본 실시 예에 있어서는, 요철 형상의 막(11)이 TFT(3) 상에도 형성된다.
다음에, 도 3의 C에 도시된 바와 같이, 스퍼터링법 또는 증착법을 사용하여 전면에 Al을 퇴적한 후, 팩셀 영역(PX)의 반사 영역(PXb)만을 레지스트 패턴으로 도포하고 건식 또는 습식 에칭에 의해 노출된 Al을 부분적으로 패턴화하는 것에 의해, 반사막(6)이 형성된다. 이 때, 외부로부터의 광이 TFT(3)에 입사하지 못하도록 반사막(6)은 TFT(3) 상에도 형성된다. 이 경우, 반사막(6)은 게이트 라인(1)과 데이터 라인(2)에 의한 영향이 억제되고 요철 형상의 막(11)이 투명 전극막(5)에 의해 완전히 도포되도록 반사막(6)은 게이트 라인(1)과 데이터 라인(2)의 안쪽 영역에 형성된다. 또한, 반사막(6)에 대한 재료로서, Al 또는 Al 합금이 보통의 경우에 사용되지만, 본 발명은 이에 제한되지 않고, 고 반사성을 가지며 액정 제조 공정에서 적절하게 사용될 수만 있으면, 어떠한 금속이라도 활용될 수 있다.
다음에, 도 4의 A에 도시된 바와 같이, 플라즈마 CVD법을 사용하여 SiOx로 이루어진 절연막이 전면에 퇴적된 후, 절연막 상에 레지스트 패턴을 형성함으로써, 제 2의 패시베이션 막(24)이 형성된다. 그 다음, 제 2의 패시베이션 막(24), 패시베이션 막(10), 및 게이트 절연막(9)의 노출된 부분에 선택적인 에칭을 수행하는 것에 의해, 콘택트 홀(7)이 형성되고, 이에 의해, 소스 전극(2b)은 각각의 콘택트 홀(7)을 통해 노출된다. 이때, 콘택트 홀(7)은 픽셀 영역뿐만 아니라, G-D 변환부와 단자부에도 형성된다.
다음에, 도 4의 B에 도시된 바와 같이, 스퍼터링법을 사용하여 전면에 ITO 등으로 이루어진 투명 도전막이 퇴적된 후, 레지스트 패턴을 사용하는 것에 의해, 각 픽셀의 전면을 도포하는 투명 전극막(5), G-D 변환 전극(22), 및 단자 전극(23)이 동시에 형성된다. 이 때, 하층으로서 기능하는 반사막(6)의 전기 부식 반응을 방지하기 위해서, 투명 전극막(5)은, 예를 들면, 게이트 라인(1)과 데이터 라인(2) 상의 영역으로 연장하도록 형성되어, 반사막(6)의 전면이 도포된다. 반사막(6)과 투명 전극막(5)의 레이아웃 구조와 적층 구조를 활용함으로써, 반사막(6)은 현상액과의 접촉을 방지할 수 있다.
본 실시 예에 있어서, 반사막(6)과 투명 전극막(5) 사이에 제 2의 패시베이션 막(24)이 형성되기 때문에, 반사막(6)을 전기적 부유 상태에 놓이게 하여, TFT(3)에 인가되는 게이트 전압으로 인해 반사막(6)의 전위가 변동된다. 그러나, 상기 상술된 바와 같이, TFT(3) 상에 요철 형상의 막(1)을 형성하고 요철 형상의 막(11)을 사용하여 TFT(3)와 반사막(6) 사이의 간격을 유지함으로써, 반사막(6)에 대한 TFT(3)에 의한 영향을 완전히 감소시킬 수 있다.
그 다음, 폴리이미드로 이루어진 배향막(29)이 투명 전극막(5) 상에 형성되어 능동 매트릭스 기판(12)의 형성을 완료한다. 다음에, 투명 절연 기판(13) 상에 칼라 필터(14), 블랙 매트릭스(도시되지 않음), 대향 전극(15), 배향막(29)이 순차적으로 형성된 대향 기판(16)이 마련된다. 그 다음, 능동 매트릭스 기판(12)과 대향 기판(16) 사이에 액정을 삽입하고, 능동 매트릭스 기판(12)과 대향 기판(16)의 양측에 각각 위상차 판(phase difference plates; 20a, 20b)과 편광판(19a, 19b)을 배치하고, 능동 매트릭스 기판(12)의 한 측면에 위치된 편광판(19a)의 후면에 백라이트 광원(backlight source; 18)을 위치시킴으로써, 도 1 및 도 2에 도시된 바와 같은 반 투과형 액정 디스플레이 장치가 제조된다.
본 실시 예의 반 투과형 액정 디스플레이 장치와 그 제조 방법에 따르면, 투명 전극막(5)이 반사층(6)과의 사이에 제 2의 패시베이션 막(24)을 끼운 상태로 반사층(6) 위에 형성되기 때문에, Al과 ITO 사이의 전기 부식 반응이 방지될 수 있고 픽셀 결함의 발생이 방지될 수 있으며, 폴리이미드 막(배향막(29))이 Al막(반사막(6))과의 접촉을 피할 수 있기 때문에, 잔류 DC 전압에 의해 야기되는 플리커가 방지될 수 있다. 또한, G-D 변환은 액정 패널의 바깥 영역에서 수행될 수 있다.
또한, 본 실시 예에 있어서, 반사 영역(PXb)과 투과 영역(PXa) 둘 다에 제 2의 패시베이션 막(24)이 위치되는 예가 설명되었다. 그러나, 제 2의 패시베이션 막(24)은 반사막(5)과 투명 전극막(5)의 직접적인 접촉을 방지할 목적으로 배치되기 때문에, 도 5에 도시된 바와 같이, 제 2의 패시베이션 막(24)은 반사막(6) 상에만 형성될 수도 있다. 이 경우, SiNx막이 도 4의 A에 도시된 공정에서 형성된 후, 소스 전극(2b)뿐만 아니라 G-D 변환부와 단자부에도 콘택트 홀(7)이 형성되기 이전에, 투과 영역(PXa)의 제 2의 패시베이션 막(24)은 마스크로서 레지스트 패턴을 사용하여 제거된다. 또한, Al과 SiNx막을 연속적으로 형성하고 투과 영역(PXa)의 제 2의 패시베이션 막(24)과 반사막(6)을 마스크로서 레지스트 패턴을 사용하여 동시에 제거한 후, 상기 상술된 것과 거의 동일한 공정이 수행될 수도 있다. 이렇게 하여, 도 5에 도시된 구성을 갖는 능동 매트릭스 기판(12)이 완성되고 이 능동 매트릭스 기판(12)을 사용하는 반 투과형 액정 디스플레이 장치가 제조될 수 있다.
또한, 본 실시 예의 반 투과형 액정 디스플레이 장치에 있어서, 비틀림 각이 약 72°로 설정된 액정이 사용되기 때문에, 반사 갭(dr)은 투과 갭(df)과 동일하게 된다. 즉, 반사 영역(PXb)에 형성된 요철 형상의 막(11)의 막두께는 투과 영역(PXa)에 형성된 요철 형상의 막(11)의 막두께와 동일하다. 그러나, 종래의 기술에서 도시된 바와 같이, 비틀림 각이 약 0° 또는 약 60°로 설정되더라도, 반사 갭(dr)과 투과 갭(df)을 변경함으로써, 외부로 나가는 광의 최적의 강도를 얻을 수 있다.
도 6은 본 실시 예의 반 투과형 액정 디스플레이 장치의 제 1의 수정예의 단면도이다. 제 1의 수정예의 반 투과형 액정 디스플레이 장치에 있어서, 액정의 비틀림 각을 약 0°로 설정하고, 반사 영역(PXb)에만 요철 형상의 막(11)을 형성하고, 요철 형상의 막(11)의 막두께를 약 1.4㎛(2.9㎛-1.5㎛)로 설정함으로써, 반사 갭(dr)은 약 1.5㎛가 되도록 최적화된다. 이 구조는, 예를 들면, 도 3의 B의 공정으로 요철 형상의 막(11)을 형성할 때에, 감광성의 아크릴 수지의 도포 조건을 조정하여 약 1.4㎛의 막두께가 되도록 설정하고, 소스 전극(2b) 상에 콘택트 홀(7)을 형성할 때에 투과 영역(PXa)의 요철 형상의 막(11)을 제거함으로써 달성될 수 있다. 그 후, 상술의 공정과 거의 같은 양의 공정을 행하는 것에 의해, 그 비틀림 각이 약 0°로 설정되고, 그 반사 갭(dr)이 약 1.5㎛이며, 그 투과 갭(df)이 약 2.9㎛인 반 투과형 액정 디스플레이 장치가 도 6에 도시된 바와 같이 최종적으로 제조된다.
도 7은, 본 실시 예의 반 투과형 액정 디스플레이 장치의 제 2의 수정예를 나타내는 단면도이다.
제 2의 수정예의 반 투과형 액정 디스플레이 장치는, 도 7에 도시된 바와 같이, 액정의 비틀림 각을 약 60°로 설정하고, 요철 형상의 막(11)을 반사 영역(PXb) 및 투과 영역(PXa)의 쌍방에 형성하고, 투과 영역(PXa)의 요철 형상의 막(11)의 막두께를 약간 얇게 설정함으로써, 반사 갭(dr)을 약 2.0㎛, 투과 갭(df)를 약 2.8㎛로 최적화한 것이다. 이 경우, 반사 갭(dr)은 투과 갭(df)의 약 70％가 된다. 이 구조를 실현하기 위해서는, 감광성의 아크릴 수지의 두께를 정확하게 제어하는 것이 어렵기 때문에, 도 7에 도시한 바와 같이, 요철 형상의 막(11)을 반사 영역(PXb)과 투과 영역(PXa)의 쌍방에 형성한 후(투과 영역의 표면의 요철은 없어도 된다), 대향 기판(16)의 투과 영역(PXa)에만 깊이 약 0.8㎛(2.8㎛－2.0㎛)의 홈부(hollow)를 설치함으로써, 투과 갭을 조정하는 것이 바람직하다. 또, 이 구조는, 예를 들면, 칼라 필터(14)가 제조되는 동안 칼라 필터(14)에 홈부를 형성하고, 투명 절연 기판(13)에 미리 홈부를 형성함으로써 달성될 수 있다. 그 후, 상술의 공정과 거의 같은 공정을 행하는 것에 의해, 최종적으로 도 7에 도시된 바와 같은 비틀림 각이 약 60°로 설정되고, 반사 갭(dr)이 약 2.0㎛, 투과 갭(df)이 약 2.8㎛의 반 투과형 액정 디스플레이 장치를 제조한다.
제 2 실시 예
도 8은 본 발명의 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 구성을 도시한 단면도이다. 도 9의 A, B, 및 C는 본 발명의 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법을 공정 순서대로 도시한 도면이다. 도 10의 A 및 B는 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법을 공정 순서대로 도시한 도면이다. 도 11은 도 8의 반 투과형 액정 디스플레이 장치의 제 1의 수정예(비틀림 각이 0°로 설정됨)의 단면도이다. 도 12는 도 8의 반 투과형 액정 디스플레이 장치의 제 2의 수정예(비틀림 각이 60°로 설정됨)의 단면도이다. 제 2의 실시 예의 반 투과형 액정 디스플레이 장치의 구성이 제 1의 실시 예의 구성과 다른 점은, 제조 공정을 간단하게 하기 위해서, 제 2의 패시베이션 막의 형성이 불필요하게 되고 투명 전극막(5)이 반사막(6) 상에 직접적으로 형성된다는 점이다. 또한, 하기에 설명될 예에 있어서, 비틀림 각이 약 72°로 설정된 경우, 즉 반사 갭이 투과 갭과 동일하게 설정된 경우가 설명될 것이다.
제 2의 실시 예의 반 투과형 액정 디스플레이 장치에 있어서, 도 8에 도시된 바와 같이, Al 또는 Al 합금으로 이루어진 반사막(6)은 픽셀 영역(PX)의 반사 영역 (PXb)에 형성되고, ITO 등으로 이루어진 투명 전극막(5)은 반사막(하층)을 완전히 도포하도록 픽셀 영역(PX) 전체에 걸쳐 형성되며, 따라서, 투과 영역(PXa)은 반사 영역(PXb)을 제외한 픽셀 영역(PX)에 형성된다. 또한, 본 실시 예에 있어서, 하기에 설명되는 바와 같이, 반사막(6)은 투명 전극막(5)에 연결되어 픽셀 전극의 일부로서 사용된다. 상기 상술된 것 이외의 구성은 제 1의 실시 예의 구성과 동일하다. 따라서, 도 8에 있어서, 도 1의 소자에 대응하는 소장에는 동일한 도면 부호를 병기하고 그 설명은 생략한다.
다음에, 제 2의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법이 도 9의 A, B 및 C와 도 10의 A 및 B를 참조하여 공정 순서대로 설명하면 먼저, 제 1의 실시 예의 경우, 도 9의 A에 도시된 바와 같이, 게이트 라인(1)(도시되지 않음), 게이트 전극(1a), 공통 기억 라인(4)(도시되지 않음), 게이트 전극(1a), 공통 기억 라인(4)(도시되지 않음), 및 보조 용량 전극(4a)(도시되지 않음)이 제 1의 실시 예에서 활용된 것과 거의 동일한 방벙에 의해 유리 등으로 이루어진 투명 절연 기판(8) 상에 형성되고, 게이트 전극(1a)과의 사이에 게이트 절연막을 끼운 상태로 반도체 층(3a)이 형성된다. 다음에, 데이터 라인(2)(도시되지 않음), 드레인 전극(2a), 소스 전극(2b), 및 용량성 축적 전극(2c)(도시되지 않음)이 형성되어 TFT(3)를 구성하고 그 후 패시베이션 막(10)이 형성된다. 도 9에 도시되지 않은 소자는 도 1에 도시된다.
다음에, 도 9의 B에 도시된 바와 같이, 제 1의 실시 예에서의 방법과 동일한 방법에 의해, 감광성 아크릴 수지로 패시베이션 막(10)이 도포된 후, 콘택트 홀 (7), 픽셀 영역(PX)의 외부에 위치된 G-D 변환부 및 단자 영역에서 아크릴 수지를 제거하고, 그 다음 TFT(3)를 포함하는 투과 영역(PXa)과 반사 영역(PXb)에 요철 형상의 막(11)을 형성한다. 이 경우, 요철 형상의 막(11)에 의해 야기되는 투과된 광의 감쇠를 방지하기 위해서, 전면에 노광 처리를 시행하고 아크릴 막의 탈색을 수행하는 것이 바람직하다.
그 다음, 도 9의 C에 도시된 바와 같이, 제 1의 실시 예의 방법과 거의 동일한 방법에 의해, Al이 전면에 형성된 후, 투과 영역(PXa)의 Al은 마스크로서 레지스트 패턴을 사용하는 것에 의해 제거되고 반사막(6)은 반사 영역(PXb)에서만 형성된다. 이 때, 외부로부터 공급된 광이 TFT(3)로 들어가는 것을 방지하기 위해서, 반사막(6)이 TFT(3) 상에 형성되는 것이 바람직하다.
그 다음, 도 10의 A에 도시된 바와 같이, 콘택트 홀(7) 아래에 형성된 패시베이션 막(10), G-D 변환부와 단자부의 패시베이션 막(10) 및 게이트 절연막(9)을 선택적으로 에칭함으로써, 소스 전극(2)이 노출되고 G-D 변환부 및 단자부에도 콘택트 홀(7)이 형성된다.
그 다음, 도 10의 B에 도시한 바와 같이, 전면에 ITO를 형성한 후, 마스크로서 레지스트 패턴을 사용함으로써, 픽셀 영역의 투과 영역(PXa)과 반사 영역(PXb)의 반사막(6) 상의 투명 전극막(5)(픽셀 전극), G-D 변환 전극(22), 및 단자 전극(23)이 동시에 형성된다. 제 2의 실시 예에 있어서, 제 1의 실시 예의 경우와는 달리, 반사막(6)이 제 2의 패시베이션 막(24)으로 도포되지 않기 때문에, 반사막(6)이 투명 전극막(5)으로 도포되지 않은 부분이 존재하면 투명 전극막을 가공하기 위 해 사용되는 레지스트 패턴이 형성될 때 반사막(6)의 끝에서 투명 전극막(5)에 의한 커버리지가 불충분한 영역이 나타나게 되어, 전기 부식 반응이 나타날 우려가 있다. 따라서, 투명 전극막(5)은 반사막(6)의 전체 영역을 도포하도록 형성되어야만 한다. 즉, 반사막(6)의 전체 영역 상에 레지스트 패턴이 남도록 투명 전극막(5)이 형성되어야만 한다.
또한, 제 1의 실시 예에 있어서, 반사막(6)과 투명 전극막(5) 사이에 제 2의 패시베이션 막(24)이 형성되고 반사막(6)이 전기적으로 부유 상태(floating state)에 있기 때문에, 반사막(6)의 전위가 TFT(3)에 인가되는 게이트 전압으로 인해 변동할 우려가 있다. 그러나, 제 2의 실시 예에 있어서는, 반사막(6)이 투명 전극막(5)에 전기적으로 접속되기 때문에, 반사막(6)의 전위가 변동하지 않는다. 따라서, TFT(3)와 반사막(6) 사이의 간격을 유지할 필요가 없고, 요철 형상의 막(11)의 형성이 불필요하게 된다.
그 다음, 제 1의 실시 예에서와 거의 동일한 방식으로 투명 전극막(5) 상에 폴리이미드로 이루어진 배향막을 형성함으로써, 능동 매트릭스 기판(12)의 형성이 완료된다. 그 다음, 칼라 필터(14), 블랙 매트릭스(도시되지 않음), 대향 전극(15), 배향막(29)이 투명 절연 기판(13) 상에 순차적으로 형성된 대향 기판(16)이 마련된다. 그 다음, 능동 매트릭스 기판(12)과 대향 기판(16) 사이에 액정 층(17)을 삽입하고, 제 1의 실시 예에서와 거의 동일한 방식으로, 능동 매트릭스 기판(12)과 대향 기판(16)의 양측 각각에 위상차 판(20a 및 20b)과 편광판(19a 및 19b)을 배치하고 능동 매트릭스 기판(12)의 한 측면에 위치된 편광판(19a)의 후면에 백 라이트 광원(18)을 위치시킴으로써, 도 8에 도시된 반 투과형 액정 디스플레이 장치가 제조된다. 즉, 제 1의 실시 예에서와 거의 동일한 방식으로, 비틀림 각이 72°로 설정된 액정을 삽입함으로써, 반사 영역(PXb)과 투과 영역(PXa) 사이에 단차가 없는(반사 갭(dr)과 투과 갭(df)은 약 2.7㎛로 서로 동일하다) 반 투과형 액정 디스플레이 장치가 제조된다. 그러나, 위상차 판(20a 및 20b), 편광판(19a 및 19b), 및 백라이트 광원(18)은 도 8에 도시하지 않았다.
따라서, 제 2의 실시 예의 반 투과형 액정 디스플레이 장치에 따르면, 투명 전극막(5)이 반사막(6)을 완전히 덮도록 반사막(6) 위에 형성되기 때문에, Al과 ITO 사이의 전기 부식 반응은 방지될 수 있고 픽셀 결함의 발생도 방지될 수 있다. 또한, Al이 폴리이미드와 접촉하지 않기 때문에, 잔류 DC 전압에 의해 야기되는 플리커의 발생이 방지될 수 있다. 또한, G-D 변환이 액정 패널의 바깥 영역에서 수행될 수 있다.
또한, 제 2의 실시 예에 있어서도, 제 1의 실시 예의 경우에서와 마찬가지로, 액정의 비틀림 각이 약 0° 또는 약 60°로 설정되는 수정된 구성이 가능하다. 도 11은 제 2의 실시 예의 반 투과형 액정 디스플레이 장치의 제 1의 수정예(비틀림 각이 0°로 설정됨)의 단면도이다. 이 구조는, 예를 들면, 도 9의 A의 공정으로 요철 형상의 막(11)을 형성할 때에, 감광성의 아크릴 수지의 도포 조건을 조정하여 약 1.4㎛의 막두께가 되도록 설정하고, 소스 전극(2b) 상에 콘택트 홀(7)을 형성할 때에 투과 영역(PXa)의 요철 형상의 막(11)을 제거함으로써 달성될 수 있다. 그 후, 상술의 공정과 거의 같은 양의 공정을 행하는 것에 의해, 그 비틀림 각이 약 0° 로 설정되고, 그 반사 갭(dr)이 약 1.5㎛이며, 그 투과 갭(df)이 약 2.9㎛인 반 투과형 액정 디스플레이 장치가 도 6에 도시된 바와 같이 최종적으로 제조된다.
도 12는 제 2의 실시 예의 반 투과형 액정 디스플레이 장치의 제 2의 수정예(비틀림 각이 60°로 설정됨)의 단면도이다. 이 구조는, 요철 형상의 막(11)을 반사 영역(PXb)과 투과 영역(PXa)의 쌍방에 형성하고(투과 영역의 표면의 요철은 없어도 된다), 대향 기판(16)의 투과 영역(PXa)에 홈부(hollow)를 설치하여 갭을 조정함으로써 달성될 수 있다. 그 후, 상술의 공정과 거의 같은 공정을 행하는 것에 의해, 최종적으로 비틀림 각이 약 60°로 설정되고, 반사 갭(dr)이 약 2.0㎛, 투과 갭(df)이 약 2.8㎛의 반 투과형 액정 디스플레이 장치가 제조된다.
제 3 실시 예
도 13은 본 발명의 제 3의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 평면도이다. 또 14의 A, B 및 C는 제 3의 실시 예에 따른 반 투과형 액정 디스플레이 장치를 제조하는 방법을 공정 순서대로 도시한 도면이다. 도 15의 A 및 B는 제 3의 실시 예에 따른 반 투과형 액정 디스플레이 장치를 제조하는 방법을 공정 순서대로 도시한 도면이다. 제 3의 실시 예의 반 투과형 액정 디스플레이 장치의 구성은 반사막의 전위의 변동을 방지하기 위하여 반사막이 콘택홀(반사막 접속 부분)을 통하여 투명 전극에 접속된 것이 제 1의 실시 예의 것과 다르다. 도 13에 도시된 것과 같이 제 3의 실시 예의 반 투과형 액정 디스플레이 장치에 있어서, Al 또는 Al합금으로 제조된 반사막(6)은 반사 영역(PXb)내에 형성되고 반사막(6)은 제 2의 패시베이션 막(24)내에 형성된 반사막 접속 부분(25)을 통하여 투명 전극(5)에 접속된다. 이상 기술한 것 이외의 구성은 제 1의 실시 예의 것과 동일하다. 그러므로, 도 13에 있어서, 도 1에 도시된 소자와 동일한 소자에는 동일한 도면 부호를 병기하고 설명을 생략한다.
다음으로, 제 3의 실시 예의 반 투과형 액정 디스플레이 장치의 제조 방법을 도 14의 A 내지 C와 도 15의 A 및 B를 참조하여 공정 순서에 따라 설명한다. 도 14의 A 내지 C와 도 15의 A 및 B는 도 13의 반 투과형 액정 디스플레이 장치의 B-B 라인을 따라 취한 단면도이다.
우선, 도 14의 A에 도시된 바와 같이, 제 1 및 제 2의 실시 예에 채용된 것과 거의 같은 방법으로, 게이트 라인(1, 도시되지 않음), 게이트 전극(1a), 공통 기억 라인(4, 도시되지 않음), 보조 용량 전극(4a)이 형성된 후에, 반도체 층(3a)은 반도체 층(3a)과 게이트 전극(1a) 사이에 게이트 절연막(9)을 개재하여 형성된다. 다음으로, 데이터 라인(2, 도시되지 않음), 드레인 전극(2a), 소스 전극(2b), 용량용 축적 전극(2c, 도시되지 않음)이 형성되어 TFT(3)를 구성하고 그 다음에 패시베이션 막(10)이 형성된다.
다음으로, 도 14의 B에 도시된 바와 같이, 제 1의 실시 예에 도시된 것과 같은 방법으로, 패시베이션 막(10)이 감광성 아크릴 수지로 도포된 후, 아크릴 수지는 픽셀 영역(PX)에 형성된 콘택트 홀(7), 픽셀 영역(PX) 외부에 위치된 G-D 변환부 및 단자 영역에서 제거되며, 요철 형상의 막(11)은 반사 영역(PXb)과 TFT(3)를 포함하는 투과 영역(PXa)내에 형성된다. 이 경우에 있어서, 요철 형상의 막(11)에 의해 야기되는 투과된 광의 감쇠를 억제하기 위하여, 노출 공정이 전면상에서 수행 되고 아크릴막의 탈색이 수행되는 것이 바람직하다.
다음으로, 도 14의 C에 도시된 바와 같이, 제 1 및 제 2의 실시 예에 도시된 것과 같은 방법으로, Al이 전면상에 형성된 후에, 투과 영역(PXa)내의 Al은 마스크로서 레지스트 패턴을 사용하여 제거되고 반사막(6)은 반사 영역(PXb)내에 형성된다. 이 때, 외부로부터 공급된 광이 TFT(3)로 들어오는 것을 방지하기 위하여, 반사막(6)이 TFT(3)상에 형성되는 것이 바람직하다.
그 다음에, 도 15의 A에 도시된 바와 같이, SiOx로 제조된 절연막이 플라즈마 CVD법 등을 이용하여 전면에 도포된 후에, 레지스트 패턴은 절연막상에 형성되고 그 다음에 제 2의 패시베이션 막(24)이 그 위에 형성된다. 다음으로, 콘택트 홀(7) 아래의 제 2의 패시베이션 막(24)과 G-D 변환부와 단자부의 제 2의 패시베이션 막(24)에 대해 선택적인 에칭이 수행되고, 동시에, 반사막 접속 부분(25)은 제 2의 패시베이션 막(24)에 노출될 반사막(6)을 가지도록 형성된다. 그 다음에, 콘택트 홀(7) 아래의 패시베이션 막(10)과, G-D 변환부와 단자부의 패시베이션 막(10), 및 게이트 절연막(9)에 대해 선택적인 에칭이 수행되어 소스 전극(2b)이 노출되도록 하고 그 후 콘택트 홀이 G-D 변환부와 단자부에 동시에 형성된다. 또한, 반사막 접속 부분(25)은 반사막(6)의 임의의 위치에 형성될 수 있으나, 반사막 접속 부분(25)에 대한 에칭이 수행될 때 현상액에 의해 Al이 부식될 우려가 있기 때문에 반사막 접속 부분(25)은 각 픽셀을 둘러싸는 위치에 형성된다. 제 2의 패시베이션 막(24)에 대한 에칭과 패시베이션 막(10)과 게이트 절연막(9)에 대한 에칭은 동시에 수행될 수도 있다.
그 다음, 도 15의 B에 도시된 바와 같이, ITO로 제조된 투명 도전막이 스퍼터링법을 이용하여 전면에 도포된 후, 픽셀의 표면 전체에 걸쳐 투명 전극막(5)이 형성되고, G-D 변환 전극(22)과 단자 전극(23)은 마스크로서 레지스트 패턴을 이용하여 동시에 형성된다. 반사막(6)과 투명 전극막(5)의 적층 구조와 레이아웃 구조를 이용하는 것에 의해, 반사막(6)은 현상액과의 접촉을 회피할 수 있다.
또한, 제 1의 실시 예에 있어서, 반사막(6)이 전기적 부유 상태에 있기 때문에, 반사막(6)의 전위가 TFT(3)에 인가되는 게이트 전압에 의해 변동될 우려가 있다. 그러나, 제 3의 실시 예에 있어서는, 제 2의 실시 예와 마찬가지로, 반사막(6)이 투명 전극막(5)에 전기적으로 접속되기 때문에, 반사막(6)의 전위에 변동이 일어나지 않는다. 결과적으로, TFT(3)와 반사막(6) 사이의 간격을 유지할 필요가 없으며, 따라서, TFT(11)상에 요철막(11)을 형성할 필요가 없다.
그 후에, 투명 전극막(5)상에 폴리이미드로 제조된 배향막(29)을 형성하여 능동 매트릭스 기판(12)의 형성이 완성된다. 다음으로, 칼라 필터(14), 블랙 매트릭스(도시되지 않음), 대향 전극(15), 배향막(29)이 투명 절연 기판(14)상에 연속적으로 형성된 대향 기판(16)이 준비된다. 그 다음, 능동 매트릭스 기판(12)과 대향 기판(16) 사이에 액정을 삽입하고, 능동 매트릭스 기판(12)과 대향 기판(16)의 양측에 각각 위상차 판(phase difference plates; 20a, 20b)과 편광판(19a, 19b)을 배치하고, 능동 매트릭스 기판(12)의 한 측면에 위치된 편광판(19a)의 후면에 백라이트 광원(backlight source; 18)을 위치시킴으로써, 도 13에 도시된 바와 같은 반 투과형 액정 디스플레이 장치가 제조된다.
따라서, 제 3의 실시 예의 반 투과형 액정 디스플레이 장치에 따르면, 투명 전극막(5)이 반사막(6)을 완전히 덮도록 반사막(6) 위에 형성되기 때문에, Al과 ITO 사이의 전기 부식 반응은 방지될 수 있고 픽셀 결함의 발생도 방지될 수 있다. 또한, Al이 폴리이미드와 접촉하지 않기 때문에, 잔류 DC 전압에 의해 야기되는 플리커의 발생이 방지될 수 있다. 또한, G-D 변환이 액정 패널의 바깥 영역에서 수행될 수 있다.
제 4 실시 예
도 16은 본 발명의 제 4의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 평면도이다. 도 17은 C-C 라인을 따라 취한 도 16의 반 투과형 액정 디스플레이 장치의 단면도이다. 도 18은 제 4의 실시 예의 반 투과형 액정 디스플레이 장치의 주요부의 구조를 확대하여 도시한 평면도이다. 도 19는 D-D 라인을 따라 취한 도 18의 반 투과형 액정 디스플레이 장치의 단면도이다. 도 20의 A 내지 D는 제 4의 실시 예의 반 투과형 액정 디스플레이 장치의 제조 방법을 공정 순서대로 도시한 도면이다. 제 4의 실시 예의 반 투과형 액정 디스플레이 장치의 구성이 제 3의 실시 예의 구성과 다른 점은, 반사막의 전위의 변동을 방지하기 위해서, 제 2의 패시베이션 막 상에 형성된 콘택트 홀 내의 두 상이한 위치에서, 반사막과 투명 전극막이 소스 전극과 접속된다는 점이다. 제 4의 실시 예의 반 투과형 액정 디스플레이 장치에 있어서, 도 16 내지 도 19에 도시된 바와 같이, 투명 전극막(5)은, 제 1의 실시 예의 경우에서와 같이, 제 2의 패시베이션 막(24)이 반사막(6)과 투명 전극막(5) 사이에 삽입된 상태에서 반사막(6) 위에 형성된다. 또한, 제 3의 실시 예의 경 우에서와 마찬가지로, 반사막(6)은 투명 전극막(5)에 전기적으로 접속되고 제 2의 패시베이션 막(24) 상에 형성된 콘택트 홀(7) 내의 제 1의 영역(7a)에서, 그리고 콘택트 홀(7) 내의 제 2의 영역(7b)에서, 소스 전극(2b)은 투명 전극막(50에 접속된다. 상기 상술된 것 이외의 구성은 제 3의 실시 예의 구성과 동일하다. 따라서, 도 16 및 도 17에 있어서, 도 13에 도시된 소자와 동일한 소자에는 동일한 도면 부호를 병기하고 설명은 생략한다.
제 3의 실시 예의 경우와 마찬가지로 반사막의 전위에서의 변동을 방지하기 위해 Al로 이루어진 반사막(6)이 ITO로 이루어진 투명 전극막(5)에 접속되면, 몇 몇 경우에 있어서, 선택된 공정에 따라 Al과 ITO의 계면에서 산화알루미늄 등으로 이루어진 비 전도체가 형성되고 반사막(6)과 투명 전극막(5) 사이의 접촉 저항은 10㏁ 이상으로 높아지게 된다. 따라서, 이 경우에 있어서, 액정 패널의 제조 공정에서의 정전기적 특성에 의해 야기되는 반사막(6)의 전위의 변동이 완전히 억제될 수 없기 때문에, 디스플레이 품질이 저하될 우려가 있다.
이 문제점을 해결하기 위해서, 제 4의 실시 예에 있어서, 제 2의 패시베이션 막(2)에 형성된 콘택트 홀(7) 내의 두 상이한 지점(제 1의 영역(7a) 및 제 2의 영역(7b))에서, 반사막(6)과 투명 전극막(5) 각각은 소스 전극(2b)에 접속된다. 상기와 같이 구성함으로써, 반사막(6)이 투명 전극막(5)에 직접적으로 접속되지 않기 때문에, 상기 상술된 바와 같은 높은 접촉 저항이 발생하지 않고 반사막(6)의 전위의 변동이 완전히 억제될 수 있게 되어, 디스플레이 품질의 저하를 방지하게 된다.
다음에, 제 4의 실시 예의 반 투과형 액정 디스플레이 장치의 제조 방법이 도 20 및 도 21을 참조하여 공정 순서대로 설명될 것이다. 도 20 및 도 21은 C-C 라인을 따라 취해진 도 16의 반 투과형 액정 디스플레이 장치의 단면도이다.
먼저, 도 20의 A에 도시된 바와 같이, 제 1 내지 제 3의 실시 예에서 활용된 것과 거의 동일한 방법을 사용하여 유리 등으로 이루어진 투명 절연 기판(8) 상에 게이트 라인(1)(도시되지 않음), 게이트 전극(1a), 공통 기억 라인(4)(도시되지 않음), 및 보조 용량 전극(4a)(도시되지 않음)이 형성된 후, 반도체 층(3a)과 게이트 전극(1a) 사이에 게이트 절연막(9)이 끼이도록 반도체 층(3a)이 형성된다. 다음에, 데이터 라인(2)(도시되지 않음), 드레인 전극(2a), 소스 전극(2b), 및 용량용 축적 전극(2c)(도시되지 않음)이 형성되어 TFT(3)를 구성하고 그 다음 패시베이션 막(10)이 형성된다.
다음에, 도 20의 B에 도시된 바와 같이, 제 1 내지 제 3의 실시 예의 방법과 동일한 방법에 의해, 패시베이션 막(10)이 감광성 아크릴 수지로 도포된 후, 콘택트 홀(7), 픽셀 영역(PX) 외부에 위치된 G-D 변환부 및 단자 영역에서 아크릴 수지가 제거되고 요철 형상의 막(11)이 반사 영역(PXb)과 TFT(3)를 포함하는 투과 영역(PXa)에 형성된다. 이 경우에 있어서, 요철막(11)에 의해 야기되는 투과된 광의 감쇠를 억제하기 위해서, 노광 처리가 전면에 수행되고 아크릴 막의 탈색이 행해지는 것이 바람직하다.
그 다음, 도 20의 C에 도시된 바와 같이, 마스크로서 요철 형상의 막(11) 상에 형성된 레지스트 패턴을 사용하여 콘택트 홀(7) 아래에 위치된 패시베이션 막(10)을 제거함으로써, 소스 전극(2b)만이 노출된다. 이 때, G-D 변환부와 단자부의 패시베이션 막(10)과 게이트 절연막(9)은 제거되지 않는다.
다음에, 도 20의 D에 도시된 바와 같이, 전면에 Al이 형성된 후, 투과 영역(PXa)의 Al은 마스크로서 레지스트 패턴을 사용하여 제거되고 반사막(6)이 반사 영역(PXb)에 형성된다. 이 때, 외부로부터의 광이 TFT(3)에 들어가는 것을 방지하기 위해서, 반사막(6)이 TFT(3) 상에도 형성되는 것이 바람직하다.
그 다음, 도 21의 A에 도시된 바와 같이, 플라즈마 CVD법 등을 사용하여 전면에 SiOx로 이루어진 절연막이 퇴적된 후, 절연막 상에 레지스트 패턴이 형성되어 제 2의 패시베이션 막(24)을 형성한다. 다음에, 콘택트 홀(7) 아래의 제 2의 패시베이션 막(24)과 G-D 변환부와 단자부의 제 2의 패시베이션 막(24)에 대한 선택적인 에칭이 수행된다. 그 다음, 콘택트 홀(7) 아래의 패시베이션 막(10)과 G-D 변환부와 단자부의 패시베이션 막(10), 및 게이트 절연막(9)에 대한 선택적인 에칭이 수행되어 소스 전극(2b)을 노출시키고, 동시에, G-D 변환부와 단자부에 콘택트 홀이 또한 형성된다. 또한, 제 2의 패시베이션 막(24)에 대한 에칭과 패시베이션 막(10)과 게이트 절연막(9)에 대한 에칭은 동시에 수행될 수도 있다.
다음에, 도 21의 B에 도시된 바와 같이, ITO로 이루어진 투명 도전막이 스퍼터링법을 사용하여 전면에 퇴적된 후, 픽셀 영역(PX) 전체에 걸쳐 형성되는 투명 전극막(5), G-D 변환 전극(22), 및 단자 전극(23)이 마스크로서 레지스트 패턴을 사용하여 동시에 형성된다.
그 다음, 폴리이미드로 이루어진 배향막(29)이 능동 매트릭스 기판(12) 상에 형성되어 능동 매트릭스 기판(12)의 형성을 완성하게 된다. 다음에, 투명 절연 기판(13) 상에 칼라 필터(14), 블랙 매트릭스(도시되지 않음), 대향 전극(15), 배향막(29)이 순차적으로 형성된 대향 기판(16)이 마련된다. 그 다음, 능동 매트릭스 기판(12)과 대향 기판(16) 사이에 액정 층(17)을 삽입하고, 능동 매트릭스 기판(12)과 대향 기판(16)의 양측 각각에 위상차 판(20a 및 20b)과 편광판(19a 및 19b)을 배치하고 능동 매트릭스 기판(12)의 한 측면에 위치된 편광판(19a)의 후면에 백라이트 광원(18)을 위치시킴으로써, 도 16 및 도 17에 도시된 반 투과형 액정 디스플레이 장치가 제조된다.
따라서, 상기 제 4의 실시 예와 그 제조 방법에 의한 반 투과형 액정 디스플레이 장치에 의하면, 반사막(6)과 투명 전극막(5)의 사이에 제 2의 패시베이션 막(24)을 위치시킨 상태에서 상기 반사막(6) 위에 투명 전극막(5)을 형성하고, 상기 반사막(6)과 상기 투명 전극막(5)을 상기 반사막(6)의 전위가 변동하는 것을 방지하기 위하여 상기 제 2의 패시베이션(24)에 형성된 콘택트 홀(7) 내의 두 개의 상이한 지점에서 소스 전극(2b)에 접속시킴으로써, 상기 반사막(6)과 투명 전극막(5) 사이의 접촉 저항이 낮아지게 되어, 디스플레이 품질을 향상시키게 된다.
도 22는 본 발명의 제 4의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 평면도이다. 도 23은 도 22의 반 투과 액정 디스플레이 장치에서 E-E 라인을 따라 취한 반 투과형 액정 디스플레이 장치의 단면도이다. 도 24는 상기 제 4의 실시 예의 반 투과 액정 디스플레이 장치의 주요 부분에 대한 확대 구조의 평면도이다. 도 25는 상기 도 24의 반 투과 액정 디스플레이 장치의 주요 부분에 대한 확대 구 조에 대하여 F-F 라인을 따라 취한 단면도이다. 도 26은 본 발명의 제 4의 실시 예인 반 투과 액정 디스플레이 장치의 다른 부분에 대한 확대 구조의 평면도이다. 도 27은 도 26의 반 투과 액정 디스플레이 장치의 주요 부분의 확대 구조에 대하여 G-G 라인을 따라 취한 단면도이다. 도 28의 A 내지 D는 제 4의 실시 예에 따른 공정순으로 상기 반 투과 액정 디스플레이 장치의 제조 방법을 도시한 도면이다. 도 29의 A 및 B는 제 5의 실시 예에 따른 공정순으로 상기 반 투과 액정 디스플레이 장치의 제조 방법에 대해 도시한 도면이다. 상기 제 5의 실시 예에 따른 반 투과 액정 디스플레이 장치의 구성이 제 4의 실시 예의 구성과 다른 점은, 상기 반사막의 전위의 변동을 방지하기 위해 제 2의 패시베이션 막에 두 개의 콘택트 홀이 형성되고, 상기 각 콘택트 홀에서 상기 반사막과 상기 투명 전극막이 접속된다는 점이다. 도 22부터 도 27까지에 도시된 바와 같이, 그리고 제 1의 실시 예의 경우에서와 같이, 제 5의 실시 예에 따른 반 투과 액정 디스플레이 장치에 있어서, 제 2의 패시베이션 막(24)을 반사막(6)과 투명 전극막(5)의 사이에 위치시킨 상태에서 투명 전극막(5)이 반사막(6) 위에 형성되고, 제 4의 실시 예에서처럼 각 반사막(60)과 투명 전극막(5)이 소스 전극(2b)에 접속되고, 상기 소스 전극(2b)은 상기 제 2의 패시베이션 막에 형성된 제 1의 콘택트 홀(7A)을 통하여 상기 투명 전극막(5)에 접속되고, 소스 전극(2b)은 상기 제 2의 패시베이션 막(24)에 형성된 제 2의 콘택트 홀(7B)을 통해 반사막(6)에 접속된다.
또한, 도 24 내지 도 27은 제 1 및 제 2의 콘택트 홀(7A, 7B)에서의 패시베이션 막(10), 요철 형상의 막(11), 반사막(9), 제 2의 패시베이션 막(24) 및 투명 전극막(5) 사이의 위치 관계를 도시한다. 즉, 제 1의 콘택트 홀(7A)에서 상기 요철 형상의 막(11)은 최외곽 영역에 위치하고, 상기 요철 형상의 막(11)의 내부에 반사막(6), 패시베이션 막(10), 제 2의 패시베이션 막(24) 및 투명 전극막(5)이 위치한다. 상기 제 2의 콘택트 홀(7B)에서 상기 요철 형상의 막(11)이 그 최외곽 영역에 위치하며, 상기 요철 형상의 막(11)의 내부에 상기 패시베이션 막(10), 반사막(6), 제 2의 패시베이션 막(24) 및 투명 전극막(5)이 위치한다. 도 25에 도시된 바와 같이, 상기 투명 전극막(5)은 상기 소스 전극(2b)에 접속되고, 도 27에 도시된 바와 같이, 상기 반사막(6)은 상기 소스 전극(2b)에 접속된다. 또한, 도 25에 도시된 바와 같이, 제 1의 콘택트 홀(7A)에서, 만약 상기 반사막(11)이 상기 요철 형상의 막(11)의 외부에 위치한다면, 상기 반사막(6)의 단차나 상기 요철 형상의 막(11)의 오목하고 볼록한 부분에 기인한 급경사에 의해 상기 투명 전극막(5)의 단차가 발생하기 때문에, 상기 반사막(6)은 상기 요철 형상의 막(11)의 내부에 위치하는 것이 바람직하다.
상기 반사막(6)의 전위의 변동을 방지하기 위해, 반사막(6)과 투명 전극막(5)이 제 4의 실시 예의 경우에서와 같이 제 2의 패시베이션 막(24)에 형성된 콘택트 홀 내의 상이한 두 지점(제 1의 영역(7a), 제 2의 영역(7b))에서 소스 전극(2b)에 접속하려면, 상기 콘택트 홀(7)의 직경을 크게 형성해야 하는데, 이는 콘택트 홀(7)의 배치 위치의 자유도를 저하시키고 반사 특성을 저하시킨다.
제 5 실시 예
이러한 문제점을 해결하기 위해, 제 5의 실시 예에서는 상기 반사막(6)이 상 기 제 2의 패시베이션 막(24)에 형성된 제 1의 콘택트 홀(7A)에서 소스 전극(2b)에 접속되고, 상기 투명 전극막(5)은 상기 제 1의 패시베이션 막(24) 내에 형성된 제 2의 콘택트 홀(7B)에서 소스 전극(2b)에 접속된다. 이는 제 1의 콘택트 홀(7A)과 제 2의 콘택트 홀(7B)의 직경을 감소시킬 수 있으며, 제 1의 콘택트 홀(7A) 및 제 2의 콘택트 홀(7B) 각각에서의 배치 위치의 자유도가 증가한다. 따라서, 제 1의 콘택트 홀(7A)과 제 2의 콘택트 홀(7B) 각각이 반사막(6)의 오목 및 볼록한 부분 중에서 반사 특성에 관여하지 않는 부분(상기 오목 및 볼록 부분에서의 평탄부) 내에 위치할 수 있기 때문에, 상기 반사막(6)을 상기 TFT(3)에 접속되도록 하는 것이 가능하다.
다음에는, 상기 제 5의 실시 예에 따른 반 투과형 액정 디스플레이 장치의 제조 방법에 대하여 도 28의 A 내지 D, 도 29의 A 및 B를 참조하여 공정순으로 설명하도록 한다. 도 28의 A 내지 D 및 도 29의 A 및 B는 도 22의 반 투과형 액정 디스플레이 장치에 대하여 E-E 라인을 따라 취한 단면도이다.
먼저, 도 28의 A에 도시된 바와 같이, 게이트 라인(1)(도시하지 않음), 게이트 전극(1a), 공통 기억 라인(4)(도시하지 않음) 및 보조 용량 전극(4a)(도시하지 않음)이 유리 등과 같은 재료로 형성된 투명 절연 기판(8) 상에 제 1 내지 제 4의 실시 예의 채용 방법과 거의 동일한 방법에 의해 형성되고, 반도체 층(3a)은 상기 반도체 층(3a)과 상기 게이트 전극(1a) 사이에 위치한 게이트 절연막과 함께 형성된다. 다음으로, 데이터 라인(2)(도시하지 않음), 드레인 전극(2a), 상기 소스 전극(2b) 및 용량용 축적 전극(2c)(도시하지 않음)이 형성되어 상기 TFT(3)를 구성하 며, 다음으로 상기 패시베이션 막(10)이 형성된다.
다음으로, 도 28의 B에 도시된 바와 같이, 상기 패시베이션 막(10)이 감광성 아크릴 수지로 도포된 후에, 아크릴 수지가 제 1의 콘택트 홀(7), 제 2의 콘택트 홀 및 픽셀 영역(PX) 외부에 위치한 G-D 변환부 및 단자 영역으로부터 제거되고, 요철 형상의 막(11)이 반사 영역(PXb)과 상기 TFT(3)를 포함하는 투과 영역(PXa)에 형성된다. 이 경우, 상기 요철 형상의 막(11)에 의해 유발되는 투과된 광의 감쇠를 억제하기 위해 노광 공정이 전면에 수행되고 아크릴막의 탈색이 행해지는 것이 바람직하다.
다음으로, 도 28의 C에 도시된 바와 같이, 마스크로서 상기 요철 형상의 막(11) 상에 형성된 레지스트 패턴을 사용하여 상기 제 2의 콘택트 홀(7B) 아래에 위치한 패시베이션 막(10)을 제거함으로써, 상기 소스 전극(2b)만이 노출되게 한다. 이때, 제 4의 실시 예의 경우와는 달리, 상기 G-D 변환부와 상기 단자부에서의 패시베이션 막(10)과 게이트 절연막(9)이 제거된다.
다음으로, 도 28의 D에 도시된 바와 같이, Al이 상기 전면에 형성된 후에, 상기 투과 영역(PXa)의 Al이 마스크로서 레지스트 패턴을 사용하여 제거되고, 반사막(6)이 상기 반사 영역(PXb) 상에 형성된다. 이때, 외부로부터의 빛이 TFT(3)로 입사되는 것을 방지하기 위해 반사막(6)은 TFT(3)상에도 형성되는 것이 바람직하다. 또한, G-D 변환 전극(22)이 반사막(6)을 사용하여 형성된다. 제 4의 실시 예의 경우와 달리 반사막(6)을 이용하여 상기 G-D 변환 전극을 형성하는 목적은, TFT 어레이, 데이터 라인 등의 전위를 그라운드 레벨로 저하시키고 G-D 변환 전극(22)을 사용하여 션트-트렌지스터(shunt-transistor)를 형성함으로써, SiOx 등의 재료로 형성되는 제 2의 패시베이션 막(24)을 형성하는데 사용되는 스퍼터링시 발생되는 플라즈마 데미지에 의해 야기되는 TFT 어레이 특성의 저하를 억제하기 위함이다.
다음으로, 도 29의 A에 도시된 바와 같이, 플라즈마 CVD 등으로 전면에 SiOx로 이루어진 절연막이 적층되고, 레지스트 패턴이 상기 절연막에 형성되어 제 2의 패시베이션 막(24)을 형성한다. 다음으로, 선택적 에칭이 상기 제 1의 콘택트 홀(7) 아래의 제 2의 패시베이션 막(24)과 단자부의 제 2의 패시베이션 막(24)에 대해 수행된다. 다음으로 상기 단자부의 패시베이션 막(10)과 게이트 절연막(9)에 대한 선택적 에칭이 행해져 상기 제 1의 소스 전극(2b)이 노출이 되도록 하고, 동시에, 콘택트 홀이 G-D 변환부와 단자부에서 콘택트 홀이 형성된다. 또한, 상기 단자부 내의 패시베이션 막(10)과 게이트 절연막(10)에 대한 제거 공정과 도 28의 C에 도시된 제 2의 콘택트 홀(7B) 아래의 패시베이션 막(10)에 대한 제거 공정은 동시에 행해질 수 있다.
다음으로, 도 29의 B에 도시된 바와 같이, ITO로 이루어진 투명 도전막이 스퍼터링 기법을 이용하여 전면에 적층된 후에, 상기 투명 전극막(5), G-D 변환 전극(22) 및 단자 전극(23)이 픽셀의 전면을 도포하는 방식으로 마스크로서 레지스트 패턴을 사용하여 동시에 형성된다.
다음으로, 폴리이미드로 형성된 배향층이 능동 매트릭스 기판(12) 상에 형성되어 상기 능동 매트릭스 기판(12)의 형성을 완성시킨다. 다음으로, 상기 투명 절 연 기판(13) 상에 연속하여 형성된 칼라 필터(14), 블랙 매트릭스(도시하지 않음), 대향 전극(15), 배향막(29)이 순차적으로 형성된 대향 기판(16)을 준비한다. 그 다음, 능동 매트릭스 기판(12)과 대향 기판(16) 사이에 액정 층(17)을 삽입하고, 능동 매트릭스 기판(12)과 대향 기판(16)의 양측 각각에 위상차 판(20a 및 20b)과 편광판(19a 및 19b)을 배치하고 능동 매트릭스 기판(12)의 한 측면에 위치된 편광판(19a)의 후면에 백라이트 광원(18)을 위치시킴으로써, 도 23 및 도 24에 도시된 반 투과형 액정 디스플레이 장치가 제조된다.
또한, 본 실시 예에 있어서, 투명 전극막(5)과 반사막(6) 사이에 제 2의 패시베이션 막(24)이 끼이도록 투명 전극막(5)이 반사막(6) 위에 형성되는 예가 설명되었다. 그러나, 제 2의 패시베이션 막이 활용되지 않으면, 반사막(6)과 투명 전극막(5) 사이의 접촉 저항이 높게 될 우려가 있는데, 이러한 경우에 있어서도, 본 실시 예에서 활용된 구성을 활용함으로써, 반사막(6)의 전위의 변동이 억제될 수 있다.
따라서, 제 5의 실시 예의 반 투과형 액정 디스플레이 장치와 그 제조 방법에 따르면, 반사막(6)의 전위의 변동을 방지하기 위해서, 제 2의 패시베이션 막(24)에 형성된 콘택트 홀(7)을 이용하는 것에 의해, 반사막(6)과 투명 전극막(5) 각각이 소스 전극(2b)에 접속되는 구성에 있어서는, 반사막(6)과 투명 전극막(5) 각각이 제 2의 패시베이션 막(24)에 형성된 제 2의 콘택트 홀(7B)과 제 1의 콘택트 홀(7A)을 통해 소스 전극에 접속되기 때문에, 콘택트 홀(7A 및 7B) 각각의 배치 위치의 자유도가 증가될 수 있다. 따라서, 반사막(6)은 반사 특성을 저하시키지 않으 면서 TFT(3)에 접속될 수 있다.
또한, 제 5의 실시 예의 반 투과형 액정 디스플레이 장치와 그 제조 방법에 따르면, 제 2의 패시베이션 막(24)이 형성되기 이전에, 반사막(6)을 사용하여 G-D 변환 전극(22)을 형성함으로써, TFT 어레이, 데이터 라인 등의 전위가 그라운드 전위로 떨어질 수 있고, 따라서, 제 2의 패시베이션 막의 형성시 발생하는 플라즈마 데미지에 의해 야기되는 TFT의 특성 저하를 억제할 수 있다.
전술한 구성에 의하면, 제 1의 기판과 제 2의 기판 사이에 액정 층을 삽입하며, 액정 층의 픽셀 영역을 구성하며, 백라이트로부터 광을 공급하는 투과 영역 및 각각의 픽셀 영역에서 주위광을 받는 반사 영역을 배치하며, 반사막의 일부 또는 전부를 피복하도록 투명 전극막이 각 픽셀내에서 반사 영역까지 연장되도록 함에 의해, 반사 영역과 투명 전극막 사이의 전기 부식 반응이 방지되고 반사막의 잔류 DC 전압에 기인한 플리커의 발생을 억제할 수 있다.
전술한 다른 구성에 있어서, 제 1의 기판과 제 2의 기판 사이에 액정 층을 삽입하며, 액정 층의 픽셀 영역을 구성하며, 백라이트로부터 광을 공급하는 투과 영역 및 각각의 픽셀 영역에서 주위광을 받는 반사 영역을 배치하며, 상기 반사막을 형성한 이후에 상기 반사막의 전부 또는 일부를 피복하도록 투명 전극막을 형성함에 의해, 반사 영역과 투명 전극막 사이의 전기 부식 반응이 방지되고 반사막의 잔류 DC 전압에 기인한 플리커의 발생을 억제할 수 있다.
본 발명은 상기 실시 예에 제한되지 않으며 본 발명의 취지와 범위를 벗어나 지 않는 범위 내에서 수정 및 변경될 수 있다. 예를 들면, 상기 실시 예에 있어서, 비틀림 각이 약 0°, 60°, 72°로 설정될 때 투과 갭과 반사 갭이 최적화되는 예가 설명되었다. 그러나, 투과 갭과 반사 갭은 비틀림 각을 임의의 다른 각으로 설정하는 것에 의해 최적화될 수도 있다. 또한, 상기 실시 예에 있어서, 반사막에 대한 재료로서, Al 또는 Al 합금을 포함하는 재료가 사용되며, 투명 전극막으로서, ITO가 사용되는 예가 설명되었다. 그러나, 본 발명은, 재료의 조합이 패턴 형성시에 전기 부식 반응을 억제하기만 하면, 반사막에 대한 재료로서 Al 및 Al합금을 포함하는 재료 및/또는 ITO의 조합에 제한되지 않으며, 임의의 조합이 사용될 수 있다. 또한, 상기 실시 예에 있어서, 스위칭 소자로서 기능하는 TFT가 능동 매트릭스 기판 상에 형성되는 예가 설명되었다. 그러나, TFT가 능동 매트릭스의 한 측면에 형성될 필요는 없다. 또한, 반 투과형 액정 디스플레이 장치에서 활용되는 반사막과 투명 전극막 사이의 관계는 각 픽셀뿐만 아니라 픽셀을 구성하는 각 세그먼트(서브-픽셀)에도 적용된다.

Claims (13)

  1. 반 투과형 액정 디스플레이 장치에 있어서,
    제 1의 방향을 따라 서로 평행하게 배열된 복수의 신호 전극을 포함하는 제 1의 기판과,
    상기 제 1의 방향과 직교하는 제 2의 방향을 따라 서로 평행하게 배열된 복수의 주사 전극, 및 상기 신호 전극 각각과 상기 주사 전극 각각의 사이의 교점과 일대일 대응하여 각각 배치된 복수의 픽셀 영역을 포함하는 제 2의 기판과,
    상기 제 1의 기판과 상기 제 2의 기판 사이에 삽입된 액정 층과,
    상기 액정 층에 광을 공급하는 백라이트 광원을 포함하고,
    각각의 상기 픽셀 영역은 반사 디스플레이 모드에 있는 동안에 외측으로부터의 주위광을 받아 반사 방식으로 디스플레이하는 반사막을 구비하는 반사 영역과, 투과 디스플레이 모드의 동작시에 상기 백라이트 광원으로부터의 광을 투과시켜 투과 방식으로 디스플레이하는 투명 전극막을 구비한 투과 영역을 포함하고,
    각각의 상기 픽셀 영역에 있어서, 상기 투명 전극막은 상기 반사막의 적어도 일부분을 피복하도록 상기 반사막까지 연장되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 투명 전극막은 상기 투명 전극막과 상기 반사막 사이에 삽입된 절연막 을 통해 상기 반사막상에 형성되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 투명 전극막은 상기 반사막상에 직접 형성되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  4. 제 2항에 있어서,
    상기 반사막은 상기 절연막에 형성된 콘택트 홀을 통해 상기 투명 전극에 전기적으로 접속되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  5. 제 1항에 있어서,
    각각의 상기 픽셀 영역에서, 상기 액정 층에 인가되는 전압 신호를 온 또는 오프로 하는 스위칭 소자는 상기 제 2의 기판에 대향하는 측의 상기 제 1의 기판의 표면상에 형성되고, 상기 반사막은 상기 스위칭 소자를 피복하도록 형성되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  6. 제 5항에 있어서,
    상기 반사막은 상기 반사막과 상기 스위칭 소자 사이에 삽입된 요철 표면을 구비한 절연막으로 상기 스위칭 소자를 피복하는 것을 특징으로 하는 반 투과형 액 정 디스플레이 장치.
  7. 제 4항에 있어서,
    콘택트 홀은 상기 절연막과 공통으로 접하도록 형성되고, 상기 콘택트 홀에 있어서, 상기 반사막 및 상기 투명 전극막은 상기 스위칭 소자를 구성하는 복수의 전극 중의 임의의 전극에 전기적으로 접속되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  8. 제 4항에 있어서,
    제 1의 콘택트 홀과 제 2의 콘택트 홀은 상기 절연막에 형성되고 상기 반사막은 상기 제 1의 콘택트 홀을 통해 상기 스위칭 소자의 하나의 전극에 전기적으로 접속되고, 상기 투명 전극막은 상기 제 2의 콘택트 홀을 통해 상기 스위칭 소자의 하나의 전극에 전기적으로 접속되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  9. 제 5항에 있어서,
    상기 액정 층에 전압 신호를 인가하는데 사용되는 신호 라인을 게이트 층으로부터 인출하는 G-D(게이트-드레인) 변환부가 상기 투과 영역 및 상기 반사 영역 외측에서 상기 제 2의 기판의 상기 대향 측의 상기 제 1의 기판의 표면상에 형성되는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  10. 제 1항에 있어서,
    상기 반사막은 Al(알루미늄) 또는 Al 합금을 포함한 도전 재료로 이루어지고, 상기 투명 전극막은 ITO(Indium Tin Oxide)로 이루어지는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치.
  11. 제 1의 방향을 따라 서로 평행하게 배열된 복수의 신호 전극을 포함하는 제 1의 기판과, 상기 제 1의 방향과 직교하는 제 2의 방향을 따라 서로 평행하게 배열된 복수의 주사 전극, 및 상기 신호 전극 각각과 상기 주사 전극 각각의 사이의 교점과 일대일 대응하여 각각 배치된 복수의 픽셀 영역을 포함하는 제 2의 기판과, 상기 제 1의 기판과 상기 제 2의 기판 사이에 삽입된 액정 층과, 상기 액정 층에 광을 공급하는 백라이트 광원을 포함하고, 각각의 상기 픽셀 영역은 반사 디스플레이 모드에 있는 동안에 외측으로부터의 주위광을 받아 반사 방식으로 디스플레이하는 반사막을 구비하는 반사 영역과, 투과 디스플레이 모드의 동작시에 상기 백라이트 광원으로부터의 광을 투과시켜 투과 방식으로 디스플레이하는 투명 전극막을 구비한 투과 영역을 포함하는 반 투과형 액정 디스플레이 장치의 제조 방법에 있어서,
    상기 제 2의 기판에 대향하는 상기 제 1의 기판의 표면상에 상기 반사 영역을 구성하는 상기 반사막을 형성하는 제 1의 단계와,
    상기 투명성 전극 막이 상기 반사막의 일부 또는 전부를 피복하도록 상기 투 과 영역을 구성하는 상기 투명 전극막을 형성하는 제 2의 단계를 포함하는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 제 1의 단계와 상기 제 2의 단계의 사이에 상기 반사막상에 절연막을 형성하는 제 3의 단계를 포함하는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 절연막에 상기 반사막과 상기 투명 전극막을 전기적으로 접속하기 위한 콘택트 홀을 형성하는 제 4의 단계를 더 포함하는 것을 특징으로 하는 반 투과형 액정 디스플레이 장치의 제조 방법.
KR1020050063590A 2002-07-10 2005-07-14 반 투과형 액정 디스플레이 장치 및 그 제조 방법 KR100842491B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002201776 2002-07-10
JPJP-P-2002-00201776 2002-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046701A Division KR100602760B1 (ko) 2002-07-10 2003-07-10 반투과형 액정 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050079002A KR20050079002A (ko) 2005-08-08
KR100842491B1 true KR100842491B1 (ko) 2008-07-01

Family

ID=34113518

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030046701A KR100602760B1 (ko) 2002-07-10 2003-07-10 반투과형 액정 디스플레이 장치 및 그 제조 방법
KR1020050063590A KR100842491B1 (ko) 2002-07-10 2005-07-14 반 투과형 액정 디스플레이 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030046701A KR100602760B1 (ko) 2002-07-10 2003-07-10 반투과형 액정 디스플레이 장치 및 그 제조 방법

Country Status (4)

Country Link
US (3) US7064799B2 (ko)
KR (2) KR100602760B1 (ko)
CN (1) CN1310073C (ko)
TW (1) TWI280444B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921600B1 (ko) * 2006-09-19 2009-10-14 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치
CN109976030A (zh) * 2019-05-20 2019-07-05 京东方科技集团股份有限公司 全反射显示屏及其控制方法、显示装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594230B (en) * 2002-11-12 2004-06-21 Prime View Int Co Ltd Reflective plate of reflective-type liquid crystal display and method for producing the same
JP4628693B2 (ja) * 2004-03-31 2011-02-09 富士通株式会社 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2006098623A (ja) * 2004-09-29 2006-04-13 Hitachi Displays Ltd 液晶表示装置
JP4434166B2 (ja) * 2005-06-09 2010-03-17 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
JP4623464B2 (ja) 2005-09-26 2011-02-02 株式会社 日立ディスプレイズ 液晶表示装置
JP4506628B2 (ja) * 2005-09-26 2010-07-21 エプソンイメージングデバイス株式会社 半透過型液晶表示パネル
JP4663485B2 (ja) * 2005-11-04 2011-04-06 三菱電機株式会社 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7564530B2 (en) * 2005-12-29 2009-07-21 Au Optronics Corporation Sub-pixel structure in transflective color liquid crystal display
KR101287201B1 (ko) * 2005-12-30 2013-07-16 엘지디스플레이 주식회사 전기변색소자 및 이의 제조방법
TWI275877B (en) * 2006-01-20 2007-03-11 Wintek Corp Transflective liquid crystal display
JP4907193B2 (ja) * 2006-02-24 2012-03-28 株式会社 日立ディスプレイズ 液晶表示装置
JP4952063B2 (ja) * 2006-05-29 2012-06-13 日本電気株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR20070114533A (ko) * 2006-05-29 2007-12-04 삼성전자주식회사 반투과 표시 장치 및 그 제조 방법
KR20080044711A (ko) * 2006-11-17 2008-05-21 삼성전자주식회사 박막트랜지스터 기판 및 그 제조방법
KR20080061924A (ko) 2006-12-28 2008-07-03 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
US20100020278A1 (en) * 2007-03-15 2010-01-28 Tetsuo Fujita Liquid crystal display device and production method thereof
KR20080101237A (ko) * 2007-05-16 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
CN101498870B (zh) * 2008-01-31 2012-01-18 上海天马微电子有限公司 反射透射型液晶显示装置
JP5336102B2 (ja) * 2008-04-03 2013-11-06 三菱電機株式会社 Ｔｆｔ基板
JP2009282473A (ja) * 2008-05-26 2009-12-03 Hitachi Displays Ltd 表示装置
CN102317995B (zh) 2009-03-18 2015-05-20 联合创新技术有限公司 有源矩阵基板和显示装置
TWI424192B (zh) * 2009-12-15 2014-01-21 Au Optronics Corp 電濕潤顯示面板
KR101646674B1 (ko) * 2010-10-13 2016-08-08 삼성전자주식회사 백라이트 유닛 및 이를 적용한 디스플레이장치
TWI451178B (zh) * 2011-11-07 2014-09-01 Hannstar Display Corp 陣列基板與具有該陣列基板的液晶面板及其製造方法
US9397649B2 (en) * 2012-09-11 2016-07-19 Sharp Kabushiki Kaisha Semiconductor device and display device
US8689149B1 (en) * 2013-01-11 2014-04-01 Synopsys, Inc. Multi-patterning for sharp corner printing
KR102037850B1 (ko) * 2013-02-27 2019-10-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103941452A (zh) * 2014-03-17 2014-07-23 京东方科技集团股份有限公司 阵列基板及显示装置
US9761642B2 (en) * 2015-05-22 2017-09-12 Microsoft Technology Licensing, Llc Transflective OLED display
WO2017037560A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017181930A (ja) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示システム
KR102609533B1 (ko) * 2016-11-30 2023-12-05 엘지디스플레이 주식회사 표시장치
JP6792723B2 (ja) * 2017-09-26 2020-11-25 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
KR102139868B1 (ko) * 2018-11-09 2020-07-30 한국과학기술원 3차원 이미징을 위한 마이크로 미러가 집적된 이미징 디바이스 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11101992A (ja) * 1997-07-28 1999-04-13 Sharp Corp 液晶表示装置
JPH11109417A (ja) * 1997-10-07 1999-04-23 Sharp Corp アクティブマトリクス型液晶表示装置
JPH11316382A (ja) * 1998-03-05 1999-11-16 Sharp Corp 液晶表示パネル及びその製造方法
JP2002229016A (ja) * 2001-02-06 2002-08-14 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法及び画像表示応用装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864757A (en) * 1995-12-12 1999-01-26 Bellsouth Corporation Methods and apparatus for locking communications devices
US6195140B1 (en) 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
CN1145069C (zh) * 1998-02-04 2004-04-07 精工爱普生株式会社 液晶装置以及电子设备
JP3406242B2 (ja) 1998-10-15 2003-05-12 シャープ株式会社 液晶表示装置
JP3369502B2 (ja) 1999-03-10 2003-01-20 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP3526453B2 (ja) * 1999-06-07 2004-05-17 シチズン時計株式会社 液晶表示装置
KR100312328B1 (ko) * 1999-08-06 2001-11-03 구본준, 론 위라하디락사 반사투과형 액정 표시장치
KR100660531B1 (ko) 1999-09-02 2006-12-22 삼성전자주식회사 반사투과 복합형 박막트랜지스터 액정표시장치
JP4781518B2 (ja) 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
JP3744342B2 (ja) 1999-12-03 2006-02-08 セイコーエプソン株式会社 液晶装置および電子機器
JP4529233B2 (ja) 2000-02-21 2010-08-25 ソニー株式会社 複合端末の制御方法及び複合端末装置
KR100367280B1 (ko) * 2000-05-08 2003-01-09 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 제작방법
JP2002162645A (ja) 2000-09-14 2002-06-07 Sony Corp 半透過型液晶表示装置
JP4560924B2 (ja) 2000-09-19 2010-10-13 ソニー株式会社 液晶表示装置
US6771334B2 (en) * 2000-09-27 2004-08-03 Matsushita Electric Industrial Co., Ltd. Transflective liquid crystal display device
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
KR100397399B1 (ko) * 2001-02-22 2003-09-13 엘지.필립스 엘시디 주식회사 반투과형 액정 표시 장치 및 그의 제조 방법
JP3895952B2 (ja) * 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
JP2003098537A (ja) * 2001-09-20 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
TWI296062B (en) * 2001-12-28 2008-04-21 Sanyo Electric Co Liquid crystal display device
CN1469675A (zh) 2003-07-01 2004-01-21 �е�����ͨ���о������������ι�˾ 对移动通信终端与用户识别模块进行绑定的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11101992A (ja) * 1997-07-28 1999-04-13 Sharp Corp 液晶表示装置
JPH11109417A (ja) * 1997-10-07 1999-04-23 Sharp Corp アクティブマトリクス型液晶表示装置
JPH11316382A (ja) * 1998-03-05 1999-11-16 Sharp Corp 液晶表示パネル及びその製造方法
JP2002229016A (ja) * 2001-02-06 2002-08-14 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法及び画像表示応用装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921600B1 (ko) * 2006-09-19 2009-10-14 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치
CN109976030A (zh) * 2019-05-20 2019-07-05 京东方科技集团股份有限公司 全反射显示屏及其控制方法、显示装置

Also Published As

Publication number Publication date
CN1310073C (zh) 2007-04-11
KR20040005694A (ko) 2004-01-16
US7064799B2 (en) 2006-06-20
KR20050079002A (ko) 2005-08-08
US20050030450A1 (en) 2005-02-10
TW200401145A (en) 2004-01-16
TWI280444B (en) 2007-05-01
US8089589B2 (en) 2012-01-03
US20120034721A1 (en) 2012-02-09
US20060187392A1 (en) 2006-08-24
KR100602760B1 (ko) 2006-07-20
US8289483B2 (en) 2012-10-16
CN1523406A (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
KR100842491B1 (ko) 반 투과형 액정 디스플레이 장치 및 그 제조 방법
JP4063733B2 (ja) 半透過型液晶表示装置及びその製造方法
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR100746779B1 (ko) 반투과형 엘씨디와 그 제조 방법
US7808590B2 (en) Array substrate for a transflective liquid crystal display device including a reflective plate having a transmissive hole and fabricating method thereof
US6704081B2 (en) Transflective liquid crystal display device having reflector covering sides of transmissive region asymmetrically and method of manufacturing the same
US20070200984A1 (en) Reflection type liquid crystal display device and method of manufacturing the same
US6888597B2 (en) Method of array substrate for transflective liquid crystal display device
US20070285591A1 (en) Liquid crystal display panel and method of manufacturing the same
JP4472990B2 (ja) 反射型液晶表示装置及びその製造方法
US7643113B2 (en) Transflective liquid crystal display device and method for manufacturing the same
US20070152219A1 (en) Thin film transistor array substrate and manufacturing method thereof
US6649992B2 (en) Array substrate for transflective liquid crystal display device and a fabricating method thereof
US7570336B2 (en) Display device with piezoelectric material and method for fabricating the same
US6891579B2 (en) Liquid crystal display panel and method for manufacturing the same
JP4328800B2 (ja) 半透過型液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20050714

Patent event code: PA01071R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080116

Comment text: Request for Examination of Application

Patent event code: PA02011R04I

Patent event date: 20050714

Comment text: Divisional Application of Patent

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080422

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080624

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080623

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110527

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120611

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140603

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150601

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160527

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180405