KR100834176B1 - Charge eliminating apparatus and method, and program storage medium - Google Patents
Charge eliminating apparatus and method, and program storage medium Download PDFInfo
- Publication number
- KR100834176B1 KR100834176B1 KR1020070094236A KR20070094236A KR100834176B1 KR 100834176 B1 KR100834176 B1 KR 100834176B1 KR 1020070094236 A KR1020070094236 A KR 1020070094236A KR 20070094236 A KR20070094236 A KR 20070094236A KR 100834176 B1 KR100834176 B1 KR 100834176B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- probe card
- relay switch
- test
- inspected object
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/206—Switches for connection of measuring instruments or electric motors to measuring loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
피검사체를 탑재하는 탑재대와 프로브 카드가 상대적으로 이동하고, 상기 탑재대상의 상기 피검사체와 상기 프로브 카드가 전기적으로 접촉하여 상기 피검사체의 전기적 특성 검사를 실행할 때에, 상기 탑재대를 거쳐서 상기 피검사체의 정전기를 제거하는 제전 장치를 제공한다. 상기 제전 장치는 상기 탑재대를 접지하는 접지용 배선과, 이 접지용 배선에 마련된 릴레이 스위치와, 이 릴레이 스위치를 개폐 제어하는 스위치 콘트롤러를 구비한 것을 특징으로 한다. When the mounting table on which the subject is mounted and the probe card are relatively moved, and the subject under test and the probe card are in electrical contact with each other to perform the electrical characteristics and inspection of the subject under test, the examination is carried out through the mount. An antistatic device for removing static electricity from a body is provided. The antistatic device includes a grounding wire for grounding the mounting table, a relay switch provided in the grounding wire, and a switch controller for opening and closing the relay switch.
피검사체, 제전 장치, 제전 방법, 프로그램 기록 매체 Inspected object, antistatic device, antistatic method, program recording medium
Description
본 발명은 제전 장치 및 제전 방법과 프로그램 기록 매체에 관한 것으로서, 더욱 상세하게는 피검사체의 전기적 특성 검사를 실행할 때에 피검사체에 대전하는 정전기의 영향을 없앨 수 있는 제전 장치 및 제전 방법과 상기 제전 방법을 수행하는 프로그램을 저장하는 프로그램 기록 매체에 관한 것이다. The present invention relates to an antistatic device, an antistatic method and a program recording medium, and more particularly, an antistatic device, an antistatic method and an antistatic method capable of eliminating the influence of static electricity charged on an inspected object when performing the electrical property inspection of the inspected object. A program recording medium for storing a program for performing the above.
반도체 제조의 후공정에는 검사 장치를 이용하여 복수의 디바이스가 형성된 피검사체(예를 들면, 웨이퍼)를 그대로 검사하는 공정이 있다. 이 검사 장치는 카세트내에 수납된 웨이퍼를 1개씩 반송하기 위한 로더실과, 이 로더실로부터 수취한 웨이퍼의 전기적 특성 검사를 실행하기 위한 프로버실을 구비하고 있다. In the post-process of semiconductor manufacturing, there exists a process of inspecting the to-be-tested object (for example, wafer) in which the some device was formed using the inspection apparatus as it is. This inspection apparatus is provided with the loader chamber for conveying the wafers accommodated in the cassette one by one, and the prober chamber for performing the electrical characteristic inspection of the wafer received from this loader chamber.
로더실은 웨이퍼를 1개씩 반송하는 웨이퍼 반송 기구와, 웨이퍼 반송 기구를 거쳐서 웨이퍼를 반송하는 동안에 웨이퍼의 오리엔테이션 플랫<배향판> 또는 노치를 기준으로 하여 웨이퍼의 방향을 정렬하는 프리 얼라이먼트 기구(이하, 「서브척」이라 함)를 구비하고 있다. 한편, 프로버실은 웨이퍼를 탑재하여 X, Y, Z방향으 로 이동시킴과 동시에 θ방향에서 정역회전하는 탑재대(이하, 「메인 척」이라 함)와, 메인 척의 위쪽에 배치된 프로브 카드와, 프로브 카드의 프로브와 메인 척 상의 웨이퍼의 얼라이먼트를 실행하는 얼라이먼트 기구를 구비하고 있다. 또한, 프로버실의 헤드 플레이트에는 프로브 카드와 전기적으로 접촉하는 테스트 헤드가 배치되고, 테스트 헤드를 거쳐서 테스터와 프로브 카드의 사이에서 소정의 신호를 송수신한다. The loader chamber includes a wafer transfer mechanism for transferring wafers one by one, and a prealignment mechanism for aligning the direction of the wafer on the basis of the orientation flat <orientation plate> or notch of the wafer while transferring the wafer via the wafer transfer mechanism (hereinafter, " Sub-chuck ". On the other hand, the probe chamber is mounted on the wafer and moved in the X, Y, and Z directions, and at the same time rotates forward and backward in the θ direction (hereinafter referred to as a “main chuck”), a probe card disposed above the main chuck; And an alignment mechanism for performing alignment of the probe of the probe card and the wafer on the main chuck. Further, a test head for electrically contacting the probe card is disposed on the head plate of the prober chamber, and a predetermined signal is transmitted and received between the tester and the probe card through the test head.
웨이퍼의 검사를 실행하는 경우에는 로더실내에서는 웨이퍼 반송 기구가 카세트내의 웨이퍼를 반송하고, 서브척을 거쳐서 프리 얼라이먼트를 실행한 후, 웨이퍼 반송 기구가 프로버실내의 메인 척 상에 웨이퍼를 탑재한다. 프로버실내에서는 메인 척이 X, Y, Z 및 θ방향으로 이동하는 동안에 얼라이먼트 기구를 거쳐서 웨이퍼와 프로브 카드의 프로브의 얼라이먼트를 실행한다. 그 후, 메인 척이 X, Y 방향으로 이동하고, 웨이퍼 상의 최초의 디바이스를 프로브의 바로 아래에 위치시킨 후, 메인 척이 Z방향으로 상승하여 디바이스와 프로브를 전기적으로 접촉시켜 디바이스의 검사를 실행한다. 검사 후에는 메인 척이 하강하고, 메인 척이 웨이퍼의 인덱스 이송(index feeding)을 실행하고, 다른 디바이스의 검사를 순차 실행한다. 웨이퍼 상의 마지막 디바이스의 검사 후, 메인 척 및 웨이퍼 반송 기구를 거쳐서 웨이퍼를 카세트내의 원래의 위치로 되돌리고, 나머지의 웨이퍼의 검사를 순차 실행한다. In the case of inspecting the wafer, in the loader chamber, the wafer conveyance mechanism conveys the wafer in the cassette, performs prealignment via the subchuck, and then the wafer conveyance mechanism mounts the wafer on the main chuck in the prober chamber. In the prober chamber, while the main chuck moves in the X, Y, Z and θ directions, the wafer and the probe of the probe card are aligned via the alignment mechanism. After that, the main chuck moves in the X and Y directions, and the first device on the wafer is positioned just below the probe, and then the main chuck is raised in the Z direction to electrically contact the device and the probe to perform inspection of the device. do. After the inspection, the main chuck descends, the main chuck performs index feeding of the wafer, and performs inspection of other devices sequentially. After the inspection of the last device on the wafer, the wafer is returned to its original position in the cassette via the main chuck and the wafer transfer mechanism, and the inspection of the remaining wafers is sequentially performed.
그런데, 검사를 실행하고 있을 때에 메인 척의 이동시의 공기와의 마찰 등에 의해 메인 척이나 웨이퍼에 정전기가 대전한다. 이 현상은 회피하기 어려우며, 그 대로 방치하면 정전기의 영향으로 검사 중에 디바이스의 배선 구조가 손상될 우려가 있었다. 특히, 디바이스의 미세 구조화에 의해 이러한 현상이 현저하게 되고 있다. 그래서, 본 출원인은 특허문헌 1에 있어서 메인 척의 제전 기구를 제안하였다. 이 제전 기구에서는 웨이퍼 반송기구와 메인 척의 사이에서 웨이퍼의 수수를 하는 동안에 메인 척의 정전기를 제거하고 있다. By the way, static electricity is charged to the main chuck and the wafer by friction with air or the like during the movement of the main chuck while the inspection is being executed. This phenomenon is difficult to avoid, and if left as it is, the wiring structure of the device may be damaged during the inspection due to the influence of static electricity. In particular, this phenomenon is remarkable due to the fine structure of the device. Therefore, the present applicant has proposed the static elimination mechanism of the main chuck in Patent Document 1. In this static elimination mechanism, the static electricity of the main chuck is removed while the wafer is transferred between the wafer transfer mechanism and the main chuck.
(특허문헌 1) 일본국 특허공개공보 제2003-218175호(Patent Document 1) Japanese Patent Laid-Open No. 2003-218175
그러나, 특허문헌 1의 제전 기구는 1개의 웨이퍼의 검사를 개시하고 나서 종료할 때까지의 웨이퍼의 검사 중에는 메인 척으로부터 정전기를 제거할 수 없기 때문에, 1개의 웨이퍼의 검사중에 웨이퍼 및 메인 척에 정전기가 서서히 축적되고, 검사의 진행에 따라 디바이스간의 검사 결과에 차가 발생하여, 검사의 신뢰성이 저하할 우려가 있었다. 특히, 최근과 같이 디바이스의 배선 구조가 65㎚ 프로세스 이후의 것이 되면 검사시의 인가 전류가 극히 작기 때문에, 웨이퍼의 정전기의 영향이 현저하게 되고 검사 결과로의 영향이 커져 신뢰성이 저하하고, 극단적인 경우에는 디바이스의 배선 구조가 손상될 우려조차 있다. However, since the static elimination mechanism of Patent Literature 1 cannot remove static electricity from the main chuck during the inspection of the wafer from the start of the inspection of one wafer to the completion of the inspection, the static electricity is removed from the main chuck during the inspection of one wafer. Gradually accumulates, and a difference occurs in the inspection result between devices as the inspection progresses, which may lower the reliability of the inspection. In particular, when the wiring structure of the device is after the 65 nm process as in recent years, since the applied current during inspection is extremely small, the influence of the static electricity on the wafer becomes remarkable, the influence on the inspection result becomes large, and the reliability decreases, and the extreme In some cases, the wiring structure of the device may even be damaged.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 정전기의 영향을 없애고, 65㎚ 프로세스 이후의 초미세 구조의 피검사체에서도 피검사체의 검사의 신뢰성을 향상시킴과 동시에 디바이스의 손상을 확실하게 방지할 수 있는 제전 장치 및 제전 방법과 상기 제전 방법을 수행하는 프로그램을 저장하는 프로그램 기록 매체를 제공하는 것을 목적으로 하고 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and eliminates the influence of static electricity, and can improve the reliability of inspection of the inspected object and at the same time reliably prevent the damage of the inspected object even in an ultrafine structured test object after the 65 nm process. An object of the present invention is to provide an antistatic device, an antistatic method, and a program recording medium storing a program for performing the antistatic method.
본 발명의 청구항 1에 기재된 제전 장치는 피검사체를 탑재하는 탑재대와 프로브 카드가 상대적으로 이동하고, 상기 탑재대상의 상기 피검사체와 상기 프로브 카드가 전기적으로 접촉하여 상기 피검사체의 전기적 특성 검사를 실행할 때에, 상기 탑재대를 거쳐서 상기 피검사체에 대전하는 정전기를 제거하는 제전 장치로서, 상기 탑재대를 접지하는 접지용 배선과, 이 접지용 배선에 마련된 릴레이 스위치와, 이 릴레이 스위치를 개폐 제어하는 스위치 콘트롤러를 구비한 것을 특징으로 하는 것이다. In the antistatic device according to claim 1 of the present invention, the mounting table on which the test target is mounted and the probe card are relatively moved, and the test target object and the probe card of the mounting target are in electrical contact with each other to test the electrical characteristics of the test target. An antistatic device for removing static electricity charged to the object under test via the mounting table when executed, the grounding wiring for grounding the mounting table, the relay switch provided in the grounding wiring, and the opening and closing control of the relay switch. It is characterized by having a switch controller.
또한, 본 발명의 청구항 2에 기재된 제전 장치는 청구항 1에 기재된 발명에 있어서, 상기 탑재대는 상기 피검사체의 탑재면으로 되는 탑플레이트를 갖고, 상기 접지용 배선은 상기 탑플레이트의 상면에 형성된 제 1 도체막에 접속되어 있는 것을 특징으로 하는 것이다. In addition, in the invention according to claim 1, the antistatic device according to claim 2 of the present invention has the top plate having a top plate serving as a mounting surface of the inspected object, and the grounding wire is a first formed on the top surface of the top plate. It is connected to a conductor film, It is characterized by the above-mentioned.
또한, 본 발명의 청구항 3에 기재된 제전 장치는 청구항 2에 기재된 발명에 있어서, 상기 탑재대는 케이블을 거쳐서 테스트 헤드에 접속되고, 상기 접지용 배선은 상기 케이블의 중심도체에 전기적으로 접속되어 있는 것을 특징으로 하는 것이다. The antistatic device according to claim 3 of the present invention is the invention according to claim 2, wherein the mounting table is connected to a test head through a cable, and the grounding wire is electrically connected to a center conductor of the cable. It is to be done.
또한, 본 발명의 청구항 4에 기재된 제전 장치는 청구항 3에 기재된 발명에 있어서, 상기 케이블의 외부 도체는 상기 탑플레이트의 하면에 형성된 제 2 도체막에 전기적으로 접속되어 있는 것을 특징으로 하는 것이다. In the antistatic device according to claim 4 of the present invention, in the invention according to claim 3, the outer conductor of the cable is electrically connected to a second conductor film formed on the lower surface of the top plate.
또한, 본 발명의 청구항 5에 기재된 제전 장치는 청구항 4에 기재된 발명에 있어서, 상기 케이블의 외부 도체는 배선을 거쳐서 상기 릴레이 스위치의 수납 케이스에 접속되어 있는 것을 특징으로 하는 것이다. Moreover, the antistatic device of Claim 5 of this invention is an invention of Claim 4 WHEREIN: The outer conductor of the said cable is connected to the storage case of the said relay switch via wiring.
또한, 본 발명의 청구항 6에 기재된 제전 장치는 청구항 1 내지 청구항 5중의 어느 한 항에 기재된 발명에 있어서, 상기 릴레이 스위치는 수동조작 가능하게 구성되어 있는 것을 특징으로 하는 것이다. The antistatic device according to claim 6 of the present invention is the invention according to any one of claims 1 to 5, wherein the relay switch is configured to be manually operated.
또한, 본 발명의 청구항 7에 기재된 제전 장치는 청구항 1에 기재된 발명에 있어서, 상기 피검사체의 대전 상태를 확인하는 대전 확인 장치를 구비한 것을 특징으로 하는 것이다. Moreover, the antistatic device of Claim 7 of this invention was equipped with the charge confirmation apparatus which checks the charging state of the said test subject in the invention of Claim 1, It is characterized by the above-mentioned.
또한, 본 발명의 청구항 8에 기재된 제전 장치는 청구항 7에 기재된 발명에 있어서, 상기 대전 확인 장치는 대전 전위의 허용범위를 설정하는 수단을 갖는 것을 특징으로 하는 것이다.The antistatic device according to claim 8 of the present invention is the invention according to claim 7, wherein the charge confirmation device has a means for setting an allowable range of charging potential.
또한, 본 발명의 청구항 9에 기재된 제전 장치는 청구항 8에 기재된 발명에 있어서, 상기 대전 확인 장치는 상기 대전 전위의 허용범위를 벗어난 것을 판정하는 수단을 갖는 것을 특징으로 하는 것이다.The antistatic device according to claim 9 of the present invention is the invention according to claim 8, characterized in that the charge confirmation device has a means for determining that it is out of an allowable range of the charge potential.
또한, 본 발명의 청구항 10에 기재된 제전 장치는 청구항 8 또는 청구항 9에 기재된 발명에 있어서, 상기 대전 확인 장치는 상기 대전 전위를 표시하는 수단을 갖는 것을 특징으로 하는 것이다. The antistatic device according to
또한, 본 발명의 청구항 11에 기재된 제전 방법은 피검사체를 탑재하는 탑재대와 프로브 카드가 상대적으로 이동하고, 상기 탑재대상에 탑재된 상기 피검사체와 상기 프로브 카드가 전기적으로 접촉하여 상기 피검사체의 전기적 특성 검사를 실행할 때에, 상기 탑재대의 접지용 배선에 마련된 릴레이 스위치를 이용하여 상기 피검사체에 대전하는 정전기를 제거하는 방법으로서, 상기 피검사체와 상기 프로브 카드가 전기적으로 접촉하고 있지 않을 때에 상기 릴레이 스위치를 닫는 것에 의해 상기 탑재대를 접지하여 상기 피검사체의 정전기를 제거하는 제 1 공정과, 상기 피검사체와 상기 프로브 카드가 전기적으로 접촉하고 있을 때에 상기 릴레이 스위치를 여는 것에 의해 상기 탑재대의 접지를 해제하는 제 2 공정을 구비한 것을 특징으로 하는 것이다. In addition, according to the antistatic method according to
또, 본 발명의 청구항 12에 기재된 제전 방법은 청구항 7에 기재된 발명에 있어서, 상기 제 1 공정은 상기 프로브 카드와 상기 탑재대가 상대적으로 이동하는 공정인 것을 특징으로 하는 것이다. The antistatic method according to
또한, 본 발명의 청구항 13에 기재된 제전 방법은 청구항 7에 기재된 발명에 있어서, 상기 제 1 공정은 상기 탑재대상에 상기 피검사체를 탑재하는 공정과, 상 기 피검사체와 상기 프로브 카드를 얼라이먼트하는 공정을 포함하는 것을 특징으로 하는 것이다. In the antistatic method according to claim 13 of the present invention, in the invention according to claim 7, the first step includes a step of mounting the inspected object on the mounting target, and a process of aligning the inspected object with the probe card. It characterized in that it comprises a.
또한, 본 발명의 청구항 14에 기재된 제전 방법은 청구항 7에 기재된 발명에 있어서, 상기 제 1 공정은 상기 탑재대상으로부터 상기 피검사체를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다. The antistatic method according to
또한, 본 발명의 청구항 15에 기재된 제전 방법은 청구항 7에 기재된 발명에 있어서, 상기 제 2 공정은 상기 탑재대가 상기 피검사체를 오버 드라이브하는 공정을 포함하는 것을 특징으로 하는 것이다. The antistatic method according to
또한, 본 발명의 청구항 16에 기재된 제전 방법은 청구항 11 내지 청구항 15중의 어느 한 항에 기재된 발명에 있어서, 상기 피검사체가 대전되어 있는지 대전되어 있지 않은지를 확인하는 제 3 공정을 구비한 것을 특징으로 하는 것이다. Moreover, the antistatic method of
또한, 본 발명의 청구항 17에 기재된 제전 방법은 청구항 16에 기재된 발명에 있어서, 상기 대전을 확인하는 공정은 상기 얼라이먼트 공정의 후공정인 것을 특징으로 하는 것이다. In the antistatic method according to
또한, 본 발명의 청구항 18에 기재된 프로그램 기록 매체는 컴퓨터가 구동하여, 피검사체를 탑재하는 탑재대와 프로브 카드를 상대적으로 이동시키고, 상기 탑재대상의 피검사체와 상기 프로브 카드를 전기적으로 접촉시켜 상기 피검사체의 전기적 특성 검사를 실행할 때에, 상기 탑재대의 접지용 배선에 마련된 릴레이 스위치를 이용하는 것에 의해, 상기 탑재대를 거쳐서 상기 피검사체의 정전기를 제거하는 방법을 실행하는 프로그램이 기록된 기록 매체로서, 상기 피검사체와 상기 프로 브 카드가 전기적으로 접촉하고 있지 않을 때에 상기 릴레이 스위치를 닫는 것에 의해 상기 탑재대를 접지하여 상기 피검사체의 정전기를 제거하는 제 1 공정과, 상기 피검사체와 상기 프로브 카드가 전기적으로 접촉하고 있을 때에 상기 릴레이 스위치를 여는 것에 의해 상기 탑재대의 접지를 해제하는 제 2 공정을 실행시키는 것을 특징으로 하는 것이다. The program recording medium according to
또한, 본 발명의 청구항 19에 기재된 프로그램 기록 매체는 청구항 18에 기재된 발명에 있어서, 상기 피검사체의 대전 상태를 확인하는 제 3 공정을 실행시키는 것을 특징으로 하는 것이다. The program recording medium according to claim 19 of the present invention is the invention according to
본 발명에 따르면, 정전기의 영향을 없애고, 65㎚ 프로세스 이후의 초미세 구조의 피검사체라도 피검사체의 검사의 신뢰성을 향상시킴과 동시에 디바이스의 손상을 확실하게 방지할 수 있는 제전 장치 및 제전 방법과 상기 제전 방법을 수행하는 프로그램을 저장하는 프로그램 기록 매체를 제공할 수 있다. According to the present invention, there is provided a static elimination device and a static elimination method capable of eliminating the influence of static electricity and improving the reliability of inspection of the inspected object and at the same time reliably preventing the inspection of the inspected object even after the ultrafine structure after the 65 nm process; A program recording medium storing a program for performing the antistatic method can be provided.
이하, 도 1 내지 도 6c에 나타내는 실시형태에 의거하여 본 발명을 설명한다. Hereinafter, this invention is demonstrated based on embodiment shown to FIGS. 1-6C.
본 실시형태의 제전 장치를 구비한 검사 장치(10)는 예를 들면 도 1에 나타내는 바와 같이, 로더실(11) 및 프로버실(12)을 구비하고, 제어 장치(도시하지 않 음)의 제어하에서 웨이퍼 W의 전기적 특성 검사를 실행하도록 구성되어 있다. The
로더실(11)은 도 1에 나타내는 바와 같이, 복수의 웨이퍼 W를 수납하는 수납부(도시하지 않음)와, 수납부에 웨이퍼 W를 반출입하는 웨이퍼 반송 기구(도시하지 않음)와, 웨이퍼 W의 프리 얼라이먼트를 실행하는 서브척(도시하지 않음)을 구비하고 있다. 로더실(11)내에서는 웨이퍼 반송 기구가 웨이퍼 W를 반송하는 동안에 서브척에 있어서 프리 얼라이먼트한 후, 프로버실(12)과의 사이에서 웨이퍼 W의 수수를 실행한다. As shown in FIG. 1, the
프로버실(12)은 도 1에 나타내는 바와 같이, 웨이퍼 W를 탑재하고 수평 방향 및 상하 방향으로 이동하는 탑재대(이하,「메인 척」이라 함)(14)와, 이 메인 척(14)의 위쪽에 배치된 프로브 카드(15)와, 이 프로브 카드(15)의 복수의 프로브(15A)와 메인 척(14) 상의 웨이퍼 W의 얼라이먼트를 실행하는 얼라이먼트 기구(도시하지 않음)를 구비하고 있다. 프로버실(12)내에서는 얼라이먼트 기구에 의해서 메인 척(14) 상의 웨이퍼 W와 프로브 카드(15)의 복수의 프로브(15A)의 얼라이먼트를 실행한 후, 복수의 프로브(15A)와 웨이퍼 W를 전기적으로 접촉시켜 웨이퍼 W의 전기적 특성 검사를 실행한다. 웨이퍼 W의 전기적 특성 검사를 실행할 때, 프로브 카드(15)의 상면에 배치된 테스트 헤드 T를 거쳐서 테스터(도시하지 않음)와 프로브 카드(15)의 사이에서 소정의 신호를 송수신한다. 또한, 프로브 카드(15)는 헤드 플레이트(16)의 개구부에 고정되어 있다. As shown in FIG. 1, the
메인 척(14)은 도 1에 나타내는 바와 같이, 예를 들면 웨이퍼 W를 진공흡착할 수 있는 탑플레이트(14A)와, 탑플레이트(14A)를 승강시키는 승강기구(14B)를 구 비하고, XY 테이블(17)을 거쳐서 수평 방향으로 이동함과 동시에 승강기구(14B)를 거쳐서 탑플레이트(14A)가 승강하도록 구성되어 있다. 탑플레이트(14A)는 예를 들면 도 2에 모식적으로 나타내는 바와 같이,세라믹 등의 절연기판에 의해서 형성되어 있고, 그 상면에 제 1 도체막(14C)이 형성되어 있음과 동시에 그 하면에는 제 2 도체막(14D)이 형성되어 있다. 제 1, 제 2 도체막(14C, 14D)은 예를 들면 금의 박막에 의해서 형성되어 있다. As shown in FIG. 1, the
또한 도 1에 나타내는 바와 같이, 탑플레이트(14A)에는 측정용으로서 이용되는 케이블(18)을 거쳐서 테스트 헤드 T가 전기적으로 접속되어 있다. 케이블(18)은 예를 들면 도 3에 나타내는 바와 같이, 측정 전압, 측정 전류의 전송로로 되는 중심도체(18A)와, 중심도체(18A)를 절연재를 거쳐서 피복하는 제 1 외부도체(예를 들면 망형상의 제 1 쉴드도체)(18B)와, 제 1 쉴드도체(18B)를 절연재를 거쳐서 피복하는 제 2 외부도체(예를 들면 망형상의 제 2 쉴드도체)(18C)를 갖고, 제 1 커넥터(19A)를 거쳐서 테스트 헤드 T에 전기적으로 접속되어 있음과 동시에 제 2 커넥터(19B)를 거쳐서 탑플레이트(14A)측에 전기적으로 접속되어 있다. As shown in FIG. 1, the test head T is electrically connected to the
케이블(18)의 중심도체(18A)는 도 1∼도 3에 나타내는 바와 같이, 탑플레이트(14A)의 제 1 도체막(14C)에 대해 전기적으로 접속되고, 제 1 쉴드도체(18B)는 탑플레이트(14A)의 제 2 도체막(14D)에 대해 전기적으로 접속되어 있다. 또한, 케이블(18)의 제 2 쉴드도체(18C)는 도 3에 나타내는 바와 같이 접지되어 있다. 따라서, 테스트 헤드 T는 프로브 카드(15)가 웨이퍼 W와 전기적으로 접촉했을 때에 프로브 카드(15)를 거쳐서 웨이퍼 W에 검사 신호를 송신함과 동시에 탑플레이 트(14A) 상면의 제 1 도체막(14C)에도 케이블(18)의 중심도체(18A)를 거쳐서 검사 신호를 송신하고, 웨이퍼 W의 전기적 특성 검사를 실행하도록 구성되어 있다. As shown in FIGS. 1-3, the
웨이퍼 W의 검사를 실행할 때에, 웨이퍼 W에 형성된 다수의 디바이스에는 정전기가 대전하기 때문에, 이 정전기에 의해서 개개의 디바이스의 검사에 악영향을 미치는 경우가 있다. 그래서, 본 실시형태에서는 도 1, 3에 나타내는 제전 장치(20)를 마련하여, 웨이퍼 W에 대전하는 정전기를 제거하도록 하고 있다. 그래서, 이 제전 장치(20) 및 제전 장치(20)를 이용하는 본 발명의 제전 방법의 1실시형태에 대해 설명한다. 본 발명의 제전 방법을 실시하기 위한 프로그램은 제어 장치인 컴퓨터의 기억부에 저장되고, 컴퓨터를 구동하는 것에 의해서 실행된다. Since the static electricity is charged to many devices formed on the wafer W when the wafer W is inspected, the static electricity may adversely affect the inspection of individual devices. Therefore, in this embodiment, the
본 실시형태의 제전 장치(20)는 도 1, 도 3에 나타내는 바와 같이, 양단이 케이블(18)의 중심도체(18A)와 어스(21)에 각각 접속된 접지용 배선(22)과, 접지용 배선(22)의 도중에 마련된 릴레이 스위치(23)와, 어스(21)와 릴레이 스위치(23)의 사이에 마련된 접지 저항(24)과, 릴레이 스위치(23) 및 접지 저항(24)을 지지하는 지지 기판(25)과, 릴레이 스위치(23)를 개폐 제어하는 스위치 콘트롤러(26)와, 스위치 콘트롤러(26) 이외의 부품을 수납하는 하우징(27)을 구비하고, 웨이퍼 W의 검사를 실행하고 있을 때에 스위치 콘트롤러(26)의 제어하에서 규칙적으로 릴레이 스위치(23)를 개폐 제어하여 탑플레이트(14)에 대전한 정전기를 제거하도록 구성되어 있다. 이 제전 장치(20)는 도 1에 나타내는 바와 같이 하우징(27)을 거쳐서 헤드 플레이트(16)에 장착되어 있다. As shown in FIG. 1, FIG. 3, the
릴레이 스위치(23)는 도 3에 나타내는 바와 같이, 코일(23A)과, 코일(23A)내 에 축심에 평행하게 배치된 스위치(23B)와, 코일(23A)을 수납하는 케이스(23C)를 갖고, 스위치 콘트롤러(26)로부터의 신호에 의거하여 작동한다. 또한, 코일(23A)은 배선(23D)을 거쳐서 콘트롤러 케이블(28)에 전기적으로 접속되어 있다. 콘트롤러 케이블(28)은 I/O 포트(28A)를 거쳐서 스위치 콘트롤러(26)에 전기적으로 접속되어 있다. 또한, 스위치(23B)의 일단은 접지용 배선(22)에 전기적으로 접속되고, 스위치 콘트롤러(26)로부터의 신호에 의거하여 코일(23A)에 기전력이 가해졌을 때에 케이블(18)의 중심도체(18A)와 어스(21)를 전기적으로 접속하고, 코일(23A)에 기전력이 소실되었을 때에 중심도체(18A)와 어스(21)의 접속을 해제하도록 되어 있다. 케이블(18)의 제 1 쉴드도체(18B)는 배선(22A)을 거쳐서 스위치(23B)의 근방까지 연장되고, 케이스(23C)와 전기적으로 접속되어 있기 때문에, 스위치(23B)와 케이스(23C)를 대략 등전위로 설정하는 것에 의해, 접지용 배선(22)이나 스위치(23B)로부터의 리크 전류나 전기적 노이즈를 억제할 수 있다. 또한, 케이블(18)의 제 1 쉴드도체(18B)는 탑플레이트(14A) 하면의 제 2 도체막(14D)에 전기적으로 접속되어 있기 때문에, 제 2 도체막(14D)에도 제 1 도체막(14C)과 대략 동일한 전압을 인가할 수 있다. 이것에 의해 제 1 도체막(14C)으로부터의 리크 전류를 억제하여 디바이스의 측정 정밀도를 높일 수 있다. As shown in FIG. 3, the
스위치 콘트롤러(26)는 컴퓨터로 이루어지는 제어 장치의 일부인 프로그램으로 구현될 수 있다. 이 스위치 콘트롤러(26)는 본 발명의 제전 방법을 실행하는 프로그램이 기록된 기록 매체를 거쳐서 제어 장치에 저장되어 있다. The
또한, 제전 장치(20)의 하우징(27)에는 버튼 스위치(29)가 장착되고, 오퍼레 이터가 버튼 스위치(29)를 압압 조작하는 것에 의해, 릴레이 스위치(23)에 힘을 가하여, 제전할 수 있도록 하고 있다. 이 버튼 스위치(29)는 도 3에 나타내는 바와 같이, 다이오드(29A)를 거쳐서 코일(23A)의 배선(23D)에 전기적으로 접속되어 있다. 버튼 스위치(29)는 웨이퍼 W의 검사를 실행할 때에는 사용하지 않고, 예를 들면 유지 보수 시에 사용하도록 하고 있다. 또한, 이 제전 장치(20)는 도 4, 도 5에 나타내는 바와 같은 웨이퍼 W의 대전 상태를 확인하기 위한 대전 확인 장치(30)를 구비하고 있다. 이 대전 확인 장치(30)는 웨이퍼 W의 대전 상태를 확인하고, 웨이퍼 W에 있어서의 정전기의 대전에 의한 검사로의 악영향을 방지하기 위해 이용된다. In addition, a
다음에, 대전 확인 장치(30)에 대해 설명한다. 대전 확인 장치(30)는 도 4에 나타내는 바와 같이,얼라이먼트 기구를 구성하는 얼라이먼트 브리지(40)에 장착된 표면 전위 센서(31)와, 표면 전위 센서(31)에 접속된 콘트롤러(32)를 구비하고, 표면 전위 센서(31)에 의해서 웨이퍼 W의 표면 전위를 검출하도록 구성되어 있다. 표면 전위 센서(31)는 웨이퍼 W의 측정 대상 표면 M으로부터 소정거리(예를 들면, 수 ㎜)만큼 이간되어 배치되며, 측정 대상 표면 M의 표면 전위를 검출하도록 구성되어 있다. 이 대전 확인 장치(30)를 사용할 때에는 미리 콘트롤러(32)에 대해 표면 전위의 임계값을 설정함과 동시에 제로 어져스트(zero adjust) 조정을 실시해 둘 필요가 있다. Next, the
표면 전위 센서(31)는 도 5에 나타내는 바와 같이, 센서부(31A) 및 A/D 변환기(31B)를 갖고, 센서부(31A)에 의해서 웨이퍼 W의 표면 전위를 측정하고, 그 측정 신호를, A/D 변환기(31B)를 거쳐서 콘트롤러(32)로 송신한다. 콘트롤러(32)는 도 5에 나타내는 바와 같이, 입력, 보정 처리부(32A), 비교 판정 처리부(32B), 표시 처리부(32C) 및 출력 처리부(32D)를 구비하고, 표면 전위 센서(31)에 있어서 측정한 웨이퍼 W의 표면 전위를 확인할 수 있도록 되어 있다. 이하, 콘트롤러(32)의 각 구성요소에 대해 설명한다. As shown in FIG. 5, the surface
입력, 보정 처리부(32A)는 표면 전위 센서(31)로부터 소정 시간내에 입력된 측정 신호에 의거하여 표면 전위의 평균값을 산출하고, 그 평균값에 소정의 보정을 실시하여 본래의 표면 전위를 구하고, 그 표면 전위를 나타내는 처리 신호를 비교 판정 처리부(32B)로 송신한다. 비교 판정 처리부(32B)는 미리 설정된 표면 전위의 임계값과,입력, 보정 처리부(32A)로부터의 처리 신호가 나타내는 표면 전위를 비교하고, 그 표면 전위가 마이너스측의 임계값과 플러스측의 임계값의 범위(허용범위)내에 있는지 없는지를 판정하고, 그 판정 신호를 표시 처리부(32C)로 송신한다. 표시 처리부(32C)는 비교 판정 처리부(32B)로부터의 판정 신호를 LED 표시부(32E)에 표시하기 위한 처리를 실행한다. LED 표시부(32E)는 허용범위내에 있는 표면 전위와 허용범위내에 없는 표면 전위를 색별 표시한다. 표시부는 LED 표시부(32E) 이외의 표시수단을 이용하는 것도 가능하다. 출력 처리부(32D)는 판정 신호가 나타내는 표면 전위가 허용범위내인지 아닌지에 따라서 ON, OFF 신호를 다른 출력 포트(32F, 32G)로 출력함과 동시에 D/A 변환기(32H)를 거쳐서 아날로그 신호로서 표면 전위를 출력한다. 출력 포트(32F)는 허용범위내의 표면 전위에서 ON이 되고, 그 이외의 표면 전위에서 OFF로 되며, 각각의 ON, OFF 신호를 출력한다. 반 대로, 출력 포트(32G)는 허용범위내의 표면 전위에서 OFF로 되고, 그 이외의 표면 전위에서 ON으로 되며, 그 ON, OFF 신호를 출력한다. The input and
또한, 콘트롤러(32)는 도 5에 나타내는 바와 같이 키 입력부(32I)를 갖고 있다. 키 입력부(32I)는 임계값 등을 입력하기 위해 이용된다. In addition, the
계속해서, 도 6a 내지 도 6c를 참조하면서 제전 장치(20)를 이용하는 본 발명의 제전 방법의 1실시형태에 대해 설명한다. 본 발명의 제전 방법은 상기 방법을 수행하기 위한 프로그램을 컴퓨터 상에서 실행시킴으로써 실행된다. Subsequently, an embodiment of the antistatic method of the present invention using the
웨이퍼 W의 검사를 실행하는 경우에는 로더실(11)내에서 웨이퍼 반송기구가 웨이퍼 W를 수납부로부터 반출하고, 서브척에 있어서 프리 얼라이먼트를 실행한 후, 프로버실(12)내에서 대기하는 메인 척(14) 상에 웨이퍼 W를 탑재(로드)한다. 웨이퍼 W가 수납부로부터 메인 척(14)의 탑플레이트(14A) 상에 로드될 때까지의 동안에, 도 6a에 나타내는 바와 같이 스위치 콘트롤러(26)가 기동하고, 릴레이 스위치(23)에 기전력을 가한다. 릴레이 스위치(23)에 기전력이 가해지는 것에 의해 스위치(23B)가 닫히고, 탑플레이트(14A)의 제 1 도체막(14C)이 케이블(18)의 중심도체(18A) 및 접지용 배선(22)을 거쳐서 접지된다. 이것에 의해 탑플레이트(14A)에 대전하는 정전기가 제거된다. When the wafer W is to be inspected, the wafer conveyance mechanism is carried out from the housing by the wafer transport mechanism in the
웨이퍼 반송기구가 웨이퍼 W를 탑플레이트(14A)상에 로드하면, 탑플레이트(14A)상에서 웨이퍼 W를 진공 흡착한 후, 메인 척(14)이 수평 방향으로 이동한다. 탑플레이트(14A)에 웨이퍼 W가 흡착 고정되면, 탑플레이트(14A)를 거쳐서 그때까지 웨이퍼 W에 대전한 정전기가 탑플레이트(14A)를 거쳐서 제거된다. 메인 척(14)이 이동하는 동안에, 메인 척(14)은 얼라이먼트 기구와 협동하여 웨이퍼 W와 프로브 카드(15)의 프로브(15A)의 얼라이먼트를 실행한다. 이 동안에도 정전기가 웨이퍼 W 및 탑플레이트(14A)에 대전하려고 하지만, 탑플레이트(14A)가 접지되어 있기 때문에, 웨이퍼 W가 프로브(15A)와 접촉할 때까지의 동안, 웨이퍼 W 및 탑플레이트(14A)의 정전기는 탑플레이트(14A)를 거쳐서 제거되기 때문에 정전기가 웨이퍼 W에 대전하는 일은 없다. When the wafer transfer mechanism loads the wafer W on the
그러나, 경우에 따라서는 웨이퍼 W로부터 정전기가 충분히 제거되지 않는 것도 상정된다. 웨이퍼 W로부터 정전기가 충분히 제거되지 않아, 대전한 웨이퍼 W를 그대로 검사에 제공하면, 정확한 검사를 실행할 수 없어, 대전 상태에 따라서는 디바이스를 손상시킬 수도 있다.그래서, 본 실시형태에서는 얼라이먼트 종료시에, 제전 방법의 일환으로서 얼라이먼트 브리지(40)에 부설된 대전 확인 장치(30)가 작동하여, 얼라이먼트 종료 후의 웨이퍼 W의 대전 상태를 확인한다. 이 때에는 메인 척(14)이 대전 확인 장치(30)의 표면 전위 센서(31)의 바로 아래에서 이동하고, 소정거리씩 이간된 복수 개소에서 각각 정지하며, 각각의 위치에서 센서부(31A)에 의해서 웨이퍼 W의 대전 전위를 측정한다. 표면 전위 센서(31)에 있어서 표면 전위를 측정하면, 그 측정신호가 A/D 변환기(31B)를 거쳐서 콘트롤러(32)로 출력된다. However, in some cases, it is also assumed that static electricity is not sufficiently removed from the wafer W. If the static electricity is not sufficiently removed from the wafer W, and the charged wafer W is provided to the inspection as it is, the accurate inspection cannot be performed, and the device may be damaged depending on the state of charge. As part of the static elimination method, the charging
콘트롤러(32)의 입력, 보정 처리부(32A)에 측정 신호가 입력된다. 입력, 보정 처리부(32A)에서는 표면 전위 센서(31)로부터의 측정 신호에 의거하여 표면 전위의 평균값을 산출하고, 그 평균값에 소정의 보정을 실시하여 본래의 표면 전위를 구하고, 그 처리 신호를 비교 판정 처리부(32B)로 송신한다. 비교 판정 처리부(32B)에서는 미리 설정된 표면 전위의 임계값과,입력, 보정 처리부(32A)로부터의 처리 신호가 나타내는 표면 전위를 비교하고, 그 표면 전위가 허용범위내에 있는지 없는지를 판정하고, 그 판정 신호를 표시 처리부(32C)로 송신한다. The measurement signal is input to the input of the
표시 처리부(32C)에서는 비교 판정 처리부(32B)로부터의 판정 신호를 신호 처리하고, 그 표면 전위를 LED 표시부(32E)에 표시한다. 오퍼레이터는 LED 표시부(32E)를 보는 것에 의해서 웨이퍼 W의 현재의 표면 전위가 허용범위내에 있는지 없는지를 표시색에 의해서 간단하게 확인할 수 있음과 동시에 표면 전위의 수치를 구체적으로 알 수 있다. In the
출력 처리부(32D)는 판정 신호가 나타내는 표면 전위가 허용범위내일 때에는 출력 포트(32F)로부터 ON 신호를 출력시키고, 표면 전위가 허용범위를 벗어났을 때에는 출력 포트(32F)로부터 OFF 신호를 출력시킨다. 출력 처리부(32D)는 판정 신호가 나타내는 표면 전위가 허용범위내일 때에는 출력 포트(32G)로부터 OFF 신호를 출력시키고, 표면 전위가 허용범위를 벗어났을 때에는 출력 포트(32G)로부터 ON 신호를 출력시킨다. 또한, 출력 처리부(32D)는 판정 신호를 D/A 변환기(32H)로부터 아날로그 신호로서 출력시킨다. The
따라서, 얼라인먼트 후의 웨이퍼 W가 대전되어 있는 경우에는 대전 확인 장치(30)에 의해서 웨이퍼 W의 대전 상태를 간단하고 또한 신속하게 확인할 수 있다. 웨이퍼 W의 대전 상태에 따라서는 재차 제전한 후, 검사 공정으로 이행한다.Therefore, when the wafer W after alignment is charged, the charging state of the wafer W can be confirmed simply and quickly by the charging
웨이퍼 W의 얼라이먼트 후, 웨이퍼 W가 대전하고 있지 않거나, 대전되어 있 어도 허용범위내일 때에는 다음의 검사공정으로 이행한다. 검사공정에서는 웨이퍼 W내의 최초의 디바이스가 프로브(15A)의 바로 아래에 위치하고, 이 위치에서 메인 척(14)의 승강기구(14B)가 구동하여 웨이퍼 W가 상승하여, 디바이스와 프로브(15A)가 접촉한다. 이 접촉과 동시에 스위치 콘트롤러(26)가 작동하여 릴레이 스위치(23)의 기전력이 소실되어 스위치(23B)가 열리고, 탑플레이트(14A)의 접지를 해제하여, 웨이퍼 W 및 탑플레이트(14A)로부터의 제전을 중단한다. After the wafer W is aligned, if the wafer W is not charged or is within the allowable range even if it is charged, the process proceeds to the next inspection process. In the inspection process, the first device in the wafer W is located directly under the
디바이스와 프로브(15A)의 접촉 후, 메인 척(14)의 승강기구(14B)를 거쳐서 웨이퍼 W가 오버 드라이브하고, 웨이퍼 W와 프로브(15A)가 전기적으로 접촉하여, 테스터로부터 프로브 카드(15)로 테스트 헤드 T를 거쳐서 검사용 신호를 송신함과 동시에 테스트 헤드 T로부터 케이블(18)의 중심도체(18A)를 거쳐서 탑플레이트(14A)의 상면의 제 1 도체막(14C)에도 검사용 신호로서의 전압을 인가하여 디바이스의 전기적 특성 검사를 실행한다. 이 때, 탑플레이트(14A)의 하면의 제 2 도체막(14D)에는 제 1 도체막(14C)과 대략 동일한 전압이 인가된다. 이것에 의해 제 1 도체막(14C)으로부터의 리크 전류를 억제하여, 디바이스의 측정 정밀도를 높일 수 있다. 또한, 탑플레이트(14A)의 하면의 제 2 도체막(14D)이 케이블(18)의 제 1 쉴드 도체(18B) 및 배선(22A)을 거쳐서 케이스(23C)에 전기적으로 접속되어 있기 때문에, 접지용 배선(22)에 마련된 스위치(23B)와 케이스(23C)를 대략 등전위로 할 수 있어, 접지 배선(22)이나 스위치(23B)로부터의 리크 전류나 전기적 노이즈를 억제할 수 있다. After the contact between the device and the
최초의 디바이스의 검사를 종료하면, 탑플레이트(14A)가 승강기구(14B)를 거 쳐서 하강하여 디바이스와 프로브(15A)의 접촉이 해제된다. 이 하강 동작과 동시에 스위치 콘트롤러(26)로부터의 지령 신호에 의거하여 릴레이 스위치(23)가 작동하고 스위치(23B)를 닫아 탑플레이트(14A)의 제 1 도체막(14C)을 접지하고, 도 6b에 나타내는 바와 같이 검사중에 웨이퍼 W 및 탑플레이트(14A)에 대전한 정전기를, 탑플레이트(14A)를 거쳐서 제거한다. When the inspection of the first device is finished, the
그리고, 메인 척(14)이 X방향 또는 Y방향으로 이동하여 웨이퍼 W를 인덱스 이송하고, 다음의 디바이스가 프로브(15A)의 바로 아래에 도달한 후, 탑플레이트(14A)가 승강기구(14B)를 거쳐서 상승하여, 디바이스와 프로브(15A)가 전기적으로 접촉한다. 탑플레이트(14A)의 하강 동작에서 접촉 동작까지의 사이에 웨이퍼 W 및 탑플레이트(14A)의 정전기를, 탑플레이트(14A)를 거쳐서 제전한다. 디바이스와 프로브(15A)의 접촉과 동시에 스위치 콘트롤러(26)로부터의 지령 신호에 의거하여 릴레이 스위치(23)를 작동하여 스위치(23B)를 열고, 탑플레이트(14A)로부터의 제전을 중단한다. 이 상태에서 테스트 헤드 T로부터 프로브(15A)를 거쳐서 검사용 신호를 송신하고, 상술한 디바이스의 전기적 특성 검사를 반복한다. Then, the
웨이퍼 W내의 최후의 디바이스의 검사를 종료하면, 탑플레이트(14A)가 하강한다. 이 하강 동작과 동시에 스위치 콘트롤러(26)로부터의 지령 신호에 의거하여 릴레이 스위치(23)의 스위치(23B)가 닫혀 웨이퍼 W 및 탑플레이트(14A)의 제전을 실행한다(도 6c 참조). 그리고,메인 척(14)이 검사, 제전 완료의 웨이퍼 W를 수수하기 위해 로더실(11)측으로 이동하고, 로더실(11)에서 대기하고 있는 웨이퍼 반송 기구가 메인 척(14)상의 웨이퍼 W를 언로드한다. 웨이퍼 W를 언로드한 후, 웨 이퍼 반송 기구는 검사완료의 웨이퍼 W를 수납부로 되돌린 후, 다음의 웨이퍼 W를 수납부로부터 반출한다. When the inspection of the last device in the wafer W is finished, the
또한, 웨이퍼 반송 기구는 서브척에서 프리 얼라이먼트된 웨이퍼 W를 프로버실(12)내에서 대기하는 메인 척(14)으로 웨이퍼 W를 수수한다. 메인 척(14)상에 웨이퍼 W를 로드한 후는 상술한 동작을 반복하여 웨이퍼 W의 검사를 실행함과 동시에 웨이퍼 W와 프로브(15A)가 비접촉일 때에 웨이퍼 W 및 탑플레이트(14A)로부터의 제전을 실행한다. 또한, 상하 2개의 아암을 갖는 웨이퍼 반송 기구를 이용하여, 한쪽의 아암에서 수납부로부터 웨이퍼 W를 반출하고, 프리 얼라이먼트를 실행하여 검사완료의 웨이퍼 W를 대기하고, 검사완료의 웨이퍼 W가 웨이퍼 반송 기구에 도달한 시점에서, 다른쪽의 아암에서 웨이퍼 W의 언로드 후, 한쪽의 아암에서 로드를 실행하도록 실행해도 좋다. In addition, the wafer transfer mechanism receives the wafer W to the
상술한 바와 같이 웨이퍼 W와 프로브(15A)가 접촉하고 있을 때 이외는 웨이퍼 W 및 탑플레이트(14A)의 정전기를, 탑플레이트(14A)를 거쳐서 제거하기 때문에 웨이퍼 W에 정전기가 대전되는 기회가 극히 적고, 최초의 디바이스로부터 최후의 디바이스까지 대략 동일한 적은 전하량을 유지할 수 있기 때문에, 검사의 최초부터 최후까지 디바이스간의 검사 결과에 편차가 없어, 신뢰성이 높은 검사를 실행할 수 있다. 또한, 웨이퍼 W에서의 전하량이 적기 때문에, 검사중에 디바이스를 손상시킬 우려도 없다. As described above, since the static electricity of the wafer W and the
가령, 검사 직전의 웨이퍼 W의 제전이 충분하지 않아, 대전 전하가 허용범위를 넘는 바와 같은 경우가 있어도, 얼라이먼트 직후에 대전 확인 장치(30)를 이용 하여 검사 직전에 웨이퍼 W의 대전 이상을 확인할 수 있기 때문에, 검사중에 디바이스를 손상시키지 않고, 항상 신뢰성이 높은 검사를 실행할 수 있다. For example, even if the static charge of the wafer W just before the inspection is not sufficient, and the charge may exceed the allowable range, the charging abnormality of the wafer W can be confirmed immediately before the inspection using the
이상 설명한 바와 같이 본 실시형태에 따르면, 제전 장치(20)는 메인 척(14)을 접지하는 접지용 배선(22)과, 이 접지용 배선(22)에 마련된 릴레이 스위치(23)와, 이 릴레이 스위치(23)를 개폐 제어하는 스위치 콘트롤러(26)를 구비하고, 웨이퍼 W와 프로브(15A)가 전기적으로 접촉하고 있지 않을 때에 릴레이 스위치(23)를 닫는 것에 의해서 메인 척(14)의 탑플레이트(14A)를 접지하여 웨이퍼 W 및 탑플레이트(14A)의 정전기를 제거하는 공정과, 웨이퍼 W와 프로브(15A)가 전기적으로 접촉하고 있을 때에 릴레이 스위치(23)를 여는 것에 의해 탑플레이트(14A)의 접지를 해제하는 공정을 실행할 수 있기 때문에, 웨이퍼 W의 검사중에 웨이퍼 W에 정전기가 거의 축적되지 않고, 65㎚ 프로세스 이후의 초미세 구조의 웨이퍼 W에서도 검사의 신뢰성을 향상시킴과 동시에 디바이스의 배선 구조의 손상을 확실하게 방지할 수 있다. As described above, according to the present embodiment, the
또한, 본 실시형태에 따르면, 메인 척(14)의 탑플레이트(14A)는 케이블(18)을 거쳐서 테스트 헤드 T에 접속되고, 접지용 배선(22)은 케이블(18)의 중심 도체(18A)에 전기적으로 접속되어 있기 때문에, 케이블(18)의 중심 도체(18A)를 제전장치(20)의 접지용 배선으로서 이용할 수 있다. In addition, according to the present embodiment, the
또한, 본 실시형태에 의하면, 케이블(18)의 제 1 쉴드도체(18B)는 배선(22A)을 거쳐서 릴레이 스위치(23)의 수납케이스(23C)에 전기적으로 접속되어 있기 때문에, 스위치(23B)와 케이스(23C)를 대략 등전위로 설정하는 것에 의해, 접지용 배 선(22)이나 스위치(23B)로부터의 리크 전류나 전기적 노이즈를 억제할 수 있다. 또한, 케이블(18)의 제 1 쉴드도체(18B)는 탑플레이트(14A)의 하면의 제 2 도체막(14D)에 접속되어 있기 때문에, 제 2 도체막(14D)에 제 1 도체막(14C)과 대략 동일한 전압을 인가할 수 있고, 이것에 의해 제 1 도체막(14C)으로부터의 리크 전류를 억제하여, 디바이스의 측정정밀도를 높일 수 있다. 또한, 릴레이 스위치(23)는 버튼 스위치(29)에 접속되며,수동조작 가능하게 구성되어 있기 때문에, 검사시에 정전기에 의한 이상이 발생한 경우 등에는 버튼 스위치(29)를 조작하는 것에 의해 긴급 피난적으로 웨이퍼 W의 정전기를 제거할 수 있다. In addition, according to the present embodiment, since the
또한, 본 실시형태에 따르면, 웨이퍼 W의 얼라이먼트 직후에 대전 확인 장치(30)를 이용하여 웨이퍼 W의 대전 상태를 확인하도록 했기 때문에, 검사의 직전에 웨이퍼 W의 대전 상태를 확인할 수 있고, 대전 이상이 없으면 그대로 검사를 실행할 수 있다. 웨이퍼 W에 대전 이상이 있으면 검사 전에 제전 처리를 실행하여 신뢰성이 높은 검사를 실행할 수 있고, 검사시에 대전이상에 의한 디바이스의 손상을 방지할 수 있다. In addition, according to the present embodiment, since the charging state of the wafer W is checked using the
또한, 본 실시형태에 따르면, 대전 확인 장치(30)는 웨이퍼 W의 대전 전위의 허용범위를 설정하는 키 입력부(32I)를 갖기 때문에, 비교 판정 처리부(32B)에 있어서 임계값에 의거하여 웨이퍼 W의 대전 전위가 정상인지의 여부를 판정할 수 있다. 비교 판정 처리부(32B)의 판정 결과는 표시 처리부(32C)를 거쳐서 LED 표시부(32E)에 표시되기 때문에, 오퍼레이터는 LED 표시부(32E)에 의해서 웨이퍼 W의 대전의 정도를 확인할 수 있다. 비교 판정 처리부(32B)에 있어서의 판정 결과가 웨이퍼 W의 대전 전위의 허용범위를 벗어났을 때에는 LED 표시부(32E)에 표시되어, 제전하는 등의 대책을 강구할 수 있다. In addition, according to the present embodiment, since the charging
또한, 상기 실시형태에서는 프로브 카드에 대해 메인 척(탑재대)이 이동하는 검사 장치에 대해 설명했지만, 탑재대에 대해 프로브 카드가 이동하는 검사 장치이어도 좋다. 또한, 상기 실시형태에서는 웨이퍼 W를 검사하는 검사 장치에 적용하는 제전 장치에 대해 설명했지만, 본 발명은 웨이퍼 이외의 검사 장치에도 적용할 수 있다. 또한, 상기 실시형태에서는 제전 장치를 얼라이먼트 브리지에 부착하고, 대전 확인을 얼라이먼트 직후에 실행하고 있지만, 필요에 따라서 적절한 타이밍에서 실행해도 좋다. 또한, 제전 장치의 부착 부위는 피검사체 표면의 표면 전위를 확인할 수 있는 부위이면 얼라이먼트 브리지에 제한되는 것은 아니다. In addition, although the said embodiment demonstrated the inspection apparatus which a main chuck (mounting stage) moves with respect to a probe card, the inspection apparatus which a probe card moves with respect to a mounting board may be sufficient. In addition, in the said embodiment, although the antistatic apparatus applied to the inspection apparatus which inspects the wafer W was demonstrated, this invention is applicable also to inspection apparatuses other than a wafer. In addition, in the said embodiment, although a static electricity elimination apparatus is attached to the alignment bridge and charge confirmation is performed immediately after alignment, you may carry out at an appropriate timing as needed. In addition, as long as the site | part of attachment of an antistatic device is a site | part which can confirm the surface potential of the test subject surface, it is not restrict | limited to the alignment bridge.
본 발명은 반도체 제조 분야의 검사 장치에 바람직하게 이용할 수 있다. This invention can be used suitably for the test | inspection apparatus of the semiconductor manufacturing field.
도 1은 본 발명의 제전 장치의 1실시형태를 적용한 검사 장치의 구조의 일예를 부분적으로 파단하여 나타내는 정면도. BRIEF DESCRIPTION OF THE DRAWINGS The front view which partially fractures and shows an example of the structure of the test | inspection apparatus to which one Embodiment of the antistatic device of this invention was applied.
도 2는 도 1에 나타내는 검사장치의 탑플레이트를 나타내는 단면도. FIG. 2 is a cross-sectional view showing a top plate of the inspection device shown in FIG. 1. FIG.
도 3은 도 1이 나타내는 제전 장치를 나타내는 블럭도. FIG. 3 is a block diagram showing the antistatic device shown in FIG. 1. FIG.
도 4는 도 1이 나타내는 검사장치의 얼라이먼트 브리지에 부착된 대전 확인 장치를 나타내는 블럭도. 4 is a block diagram showing a charging check device attached to an alignment bridge of the inspection device shown in FIG. 1;
도 5는 도 4에 나타내는 대전 확인 장치의 콘트롤러를 나타내는 블럭도. FIG. 5 is a block diagram showing a controller of the game check apparatus shown in FIG. 4. FIG.
도 6a 내지 도 6c는 각각 웨이퍼의 제전 방법을 나타내는 타이밍도. 6A to 6C are timing diagrams each showing a method of destaticizing a wafer.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10…검사 장치 14…메인 척(탑재대)10...
14A…탑플레이트 14C…제 1 도체막14A...
14D…제 2 도체막 15…프로브 카드14D...
15A…프로브 18…케이블15A... Probe 18... cable
20…제전 장치 22…접지용 배선20...
23…릴레이 스위치 23C…케이스23...
26…스위치 콘트롤러 30…대전 확인 장치26...
32B…비교 판정 처리부(대전 전위의 허용범위를 벗어난 것을 판정하는 수단)32B... Comparison judgment processing unit (means for determining that it is outside the allowable range of the charging potential)
32I…키 입력부(대전 전위의 허용범위를 설정하는 수단) 32I... Key input unit (means for setting the allowable range of charging potential)
W 웨이퍼W wafer
Claims (20)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/861,905 US7859279B2 (en) | 2006-11-01 | 2007-09-26 | Charge eliminating apparatus and method, and program storage medium |
US12/842,756 US8085052B2 (en) | 2006-11-01 | 2010-07-23 | Charge eliminating apparatus and method, and program storage medium for removing static electricity from a target object such as a wafer |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006297979 | 2006-11-01 | ||
JPJP-P-2006-00297979 | 2006-11-01 | ||
JPJP-P-2007-00063310 | 2007-03-13 | ||
JP2007063310A JP4068127B2 (en) | 2006-11-01 | 2007-03-13 | Static elimination device, static elimination method, and program recording medium |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080039784A KR20080039784A (en) | 2008-05-07 |
KR100834176B1 true KR100834176B1 (en) | 2008-05-30 |
Family
ID=38305365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070094236A KR100834176B1 (en) | 2006-11-01 | 2007-09-17 | Charge eliminating apparatus and method, and program storage medium |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4068127B2 (en) |
KR (1) | KR100834176B1 (en) |
CN (1) | CN101175362B (en) |
TW (1) | TW200826213A (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101604075B (en) * | 2008-06-13 | 2013-04-10 | 统宝光电股份有限公司 | Lighting test electrostatic defending device of liquid crystal display panel and method |
JP5377915B2 (en) * | 2008-09-30 | 2013-12-25 | 東京エレクトロン株式会社 | Inspection apparatus and inspection method |
JP5356769B2 (en) * | 2008-10-15 | 2013-12-04 | 東京エレクトロン株式会社 | Mounting table |
JP2011054762A (en) * | 2009-09-02 | 2011-03-17 | Tokyo Electron Ltd | Device and method for monitoring static eliminator, and monitoring program for static eliminator |
KR101999720B1 (en) * | 2012-11-20 | 2019-07-16 | 삼성디스플레이 주식회사 | Substrate static electricity inspection device and substrate manufacturing method |
JP6227262B2 (en) | 2013-03-06 | 2017-11-08 | 株式会社荏原製作所 | Surface potential measuring apparatus and surface potential measuring method |
KR101515719B1 (en) * | 2013-12-23 | 2015-04-27 | 세메스 주식회사 | Probe station |
CN105530750A (en) * | 2014-09-29 | 2016-04-27 | 盛美半导体设备(上海)有限公司 | Wafer static conductive apparatus |
CN107976576A (en) * | 2016-10-24 | 2018-05-01 | 精工爱普生株式会社 | Electronic component transmission device and electronic component check device |
JP7153181B2 (en) * | 2018-03-29 | 2022-10-14 | 株式会社東京精密 | Continuity test equipment, prober |
CN111257714B (en) * | 2020-01-17 | 2022-11-29 | 上海华力集成电路制造有限公司 | Electrostatic measuring apparatus and electrostatic measuring method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406925B1 (en) | 1998-08-17 | 2002-06-18 | Tegal Corporation | Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing |
JP2003100821A (en) | 2001-09-27 | 2003-04-04 | Sony Corp | Wafer inspecting system and inspecting method |
JP2003218175A (en) * | 2002-01-23 | 2003-07-31 | Tokyo Electron Ltd | Discharging mechanism for mounting base and inspection device |
KR20050018063A (en) * | 2003-08-13 | 2005-02-23 | 삼성전자주식회사 | An apparatus for wafer chucking/dechucking of semiconductor manufacturing equipment and methode at the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2076241U (en) * | 1990-09-30 | 1991-05-01 | 朱少武 | Explosion-proof earthing controller |
CN2303378Y (en) * | 1997-07-29 | 1999-01-06 | 马思正 | Automatic earthing and cutting amplitude arrangement for electric appliance |
CN100381883C (en) * | 2004-05-24 | 2008-04-16 | 统宝光电股份有限公司 | Static neutralization apparatus and machine thereof |
-
2007
- 2007-03-13 JP JP2007063310A patent/JP4068127B2/en active Active
- 2007-08-24 CN CN2007101466776A patent/CN101175362B/en active Active
- 2007-09-17 KR KR1020070094236A patent/KR100834176B1/en active IP Right Grant
- 2007-10-31 TW TW096140984A patent/TW200826213A/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406925B1 (en) | 1998-08-17 | 2002-06-18 | Tegal Corporation | Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing |
JP2003100821A (en) | 2001-09-27 | 2003-04-04 | Sony Corp | Wafer inspecting system and inspecting method |
JP2003218175A (en) * | 2002-01-23 | 2003-07-31 | Tokyo Electron Ltd | Discharging mechanism for mounting base and inspection device |
KR20050018063A (en) * | 2003-08-13 | 2005-02-23 | 삼성전자주식회사 | An apparatus for wafer chucking/dechucking of semiconductor manufacturing equipment and methode at the same |
Also Published As
Publication number | Publication date |
---|---|
TW200826213A (en) | 2008-06-16 |
JP4068127B2 (en) | 2008-03-26 |
CN101175362B (en) | 2011-12-14 |
KR20080039784A (en) | 2008-05-07 |
TWI362712B (en) | 2012-04-21 |
JP2007180580A (en) | 2007-07-12 |
CN101175362A (en) | 2008-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834176B1 (en) | Charge eliminating apparatus and method, and program storage medium | |
JP4767896B2 (en) | Inspected object transport device and inspection device | |
US8195324B2 (en) | Probe polishing method, program therefor, and probe apparatus | |
US7265536B2 (en) | Procedure for reproduction of a calibration position of an aligned and afterwards displaced calibration substrate in a probe station | |
CN110622294B (en) | Substrate carrying-out method | |
KR101114617B1 (en) | Monitoring apparatus of neutralization apparatus, monitoring method of neutralization apparatus, and computer readable recording medium having a program for monitoring neutralization apparatus recorded | |
JP2013191741A (en) | Probe device, and probe card attachment method of probe device | |
TW201901168A (en) | Diagnostic method and inspection system for inspection device | |
US20200225282A1 (en) | Chuck top, inspection apparatus, and chuck top recovery method | |
US11933839B2 (en) | Inspection apparatus and inspection method | |
US8085052B2 (en) | Charge eliminating apparatus and method, and program storage medium for removing static electricity from a target object such as a wafer | |
US11467208B2 (en) | Contact release method in inspection apparatus and inspection apparatus | |
KR101838805B1 (en) | Apparatus and method for testing semiconductor devices | |
KR102294790B1 (en) | Inspection apparatus and inspection method | |
JP5137965B2 (en) | Conveying device and electronic component handling device | |
KR100806381B1 (en) | Wafer supplying device | |
JP6390465B2 (en) | Prober and wafer peeling method | |
WO2023127490A1 (en) | Inspection device and inspection method | |
JP2750448B2 (en) | Semiconductor inspection equipment | |
JPH0329335A (en) | Semiconductor chip prober | |
WO2023053968A1 (en) | Inspection device and inspection method | |
JPS60239036A (en) | Semiconductor wafer prober | |
JPH03141657A (en) | Inspecting apparatus | |
JPS61206238A (en) | Automatic semiconductor wafer prober | |
JP2000249742A (en) | Inspection device for bare chip single body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130503 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160427 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170504 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180518 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 12 |