KR100817992B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100817992B1
KR100817992B1 KR1020070045283A KR20070045283A KR100817992B1 KR 100817992 B1 KR100817992 B1 KR 100817992B1 KR 1020070045283 A KR1020070045283 A KR 1020070045283A KR 20070045283 A KR20070045283 A KR 20070045283A KR 100817992 B1 KR100817992 B1 KR 100817992B1
Authority
KR
South Korea
Prior art keywords
layer
pixel
organic
bank
insulating layer
Prior art date
Application number
KR1020070045283A
Other languages
English (en)
Other versions
KR20070110200A (ko
Inventor
미노루 구마가이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20070110200A publication Critical patent/KR20070110200A/ko
Application granted granted Critical
Publication of KR100817992B1 publication Critical patent/KR100817992B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

각 표시화소 PIX의 형성영역을 구획하기 위한 뱅크(18)는 각 화소형성영역 Rpx간의 층간절연막으로서의 기능도 하는 하층측의 하지층(18x)과, 유기 EL층(16)을 형성할 때의 유기화합물재료의 정착상태(정공수송층(16a)이나 전자수송성 발광층(16b)의 막두께의 균일성)를 개선하는 기능을 하는 중간층인 중간뱅크층(18z)과, 도전성재료로 이루어지고 공통전압라인(캐소드라인) Lc로서의 기능도 하는 상층측의 뱅크메탈층(18a)을 포함하는 적층구조를 갖고 있다.
정공수송층, 화소구동회로, 표시화소, 뱅크, 화소형성영역

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명에 관한 표시장치에 적용되는 표시패널의 화소배열상태의 일예를 나타내는 개략 평면도,
도 2는 본 발명에 관한 표시장치의 표시패널에 2차원 배열되는 각 표시화소(표시소자 및 화소구동회로)의 회로구성예를 나타내는 등가 회로도.
도 3은 본 실시형태에 관한 표시장치(표시패널)에 적용 가능한 표시화소의 일예를 나타내는 평면 레이아웃도,
도 4는 본 실시형태에 관한 표시화소의 평면 레이아웃의 주요부 상세도,
도 5는 본 실시형태에 관한 평면 레이아웃을 갖는 표시화소에 있어서의 A-A 단면을 나타내는 개략 단면도,
도 6은 본 실시형태에 관한 평면 레이아웃을 갖는 표시화소에 있어서의 B-B 단면을 나타내는 개략 단면도,
도 7은 본 실시형태에 관한 표시장치(표시패널)의 제조방법의 일예를 나타내는 공정 단면도(그 1),
도 8은 본 실시형태에 관한 표시장치(표시패널)의 제조방법의 일예를 나타내는 공정 단면도(그 2),
도 9는 본 실시형태에 관한 표시장치(표시패널)의 제조방법의 일예를 나타내는 공정 단면도(그 3),
도 10은 본 실시형태에 관한 표시장치(표시패널)의 제조방법의 일예를 나타내는 공정 단면도(그 4),
도 11은 본 실시형태에 관한 표시장치(표시패널)에 형성되는 뱅크 표면의 피막 재료의 분자구조를 나타내는 화학기호,
도 12는 본 발명에 관한 표시장치의 제조방법 특유의 작용효과를 설명하기 위한 패널구조의 비교예를 나타내는 개략 단면도,
도 13은 비교예에 있어서 표면 높이의 분포(막두께 프로파일)를 측정하기 위해 이용한 구체적인 수치를 나타내는 단면 치수도,
도 14는 비교예에 있어서의 표면 높이의 분포(막두께 프로파일)를 나타내는 실측 데이터,
도 15는 비교예에 관한 유기 EL층(정공수송층)의 형성공정에 있어서의 막표면의 상태 변화를 나타내는 개념도,
도 16은 본 실시형태에 관한 유기 EL층(정공수송층)의 형성 공정에 있어서의 막표면의 상태 변화를 나타내는 개념도.
본 발명은 표시장치 및 그 제조방법에 관한 것으로서, 특히 발광기능재료를 포함하는 액상재료를 도포하는 것에 의해 발광기능층이 형성되는 발광소자를 갖는 복수의 표시화소를 2차원 배열한 표시패널을 구비한 표시장치 및 그 제조방법에 관한 것이다.
근래, 휴대 전화나 휴대 음악플레이어 등의 전자기기의 표시디바이스로서, 유기 일렉트로루미네센스 소자(이하, 「유기 EL 소자」로 약기함)를 2차원 배열한 표시패널(유기 EL 표시패널)을 적용한 것이 알려져 있다. 특히, 액티브 매트릭스 구동방식을 적용한 유기 EL 표시패널에 있어서는 널리 보급되어 있는 액정표시장치에 비해, 표시응답속도가 빠르고, 시야각 의존성도 없으며, 또, 고휘도·고콘트라스트화, 표시화질의 고정밀화 등이 가능함과 동시에, 액정표시장치와 같이 백라이트(backlight)나 도광판을 필요로 하지 않으므로, 한층의 박형경량화가 가능하다고 하는 극히 우위의 특징을 갖고 있다.
여기서, 유기 EL 소자는 주지와 같이, 예를 들면 유리기판 등의 일면측에, 애노드(양극) 전극과, 유기 EL층(발광기능층)과, 캐소드(음극) 전극을 순차 적층한 소자구조를 갖고, 유기 EL층에 발광 임계값을 넘도록 애노드전극에 정(positive)전압, 캐소드전극에 부(negative)전압을 인가하는 것에 의해, 유기 EL층내에서 주입된 홀과 전자가 재결합할 때에 생기는 에너지에 의거하여 광(여기광)이 방사되는 것이지만, 유기 EL층으로 되는 정공수송층(정공주입층)이나 전자수송성 발광층(발광층)을 형성하는 유기재료(정공수송재료나 전자수송성 발광재료)에 따라서, 저분자계와 고분자계의 유기 EL 소자로 크게 나눌 수 있다.
저분자계의 유기재료를 적용한 유기 EL 소자의 경우, 일반적으로 제조 프로 세스에 있어서 증착법을 적용할 필요가 있기 때문에, 화소형성영역의 애노드전극상에만 해당 저분자계의 유기막을 선택적으로 박막 형성할 때에, 상기 애노드전극 이외의 영역에의 저분자재료의 증착을 방지하기 위한 마스크를 이용하는 경우가 있으며, 해당 마스크의 표면에도 저분자재료가 부착되게 되기 때문에, 제조시의 재료 로스(손실)가 크고, 또한 제조 프로세스가 비효율적이라는 문제를 갖고 있다.
한편, 고분자계의 유기재료를 적용한 유기 EL 소자의 경우에는 습식성막법으로서 잉크젯법(액적(액체방울) 토출법)이나 노즐프린트법(액류토출법) 등을 적용할 수 있으므로, 애노드전극상 또는 애노드전극을 포함하는 특정의 영역에만 선택적으로 상기 유기재료의 용액을 도포할 수 있어, 재료 로스가 적고 효율적인 제조 프로세스에서 양호하게 유기 EL층(정공수송층이나 전자수송성 발광층)의 박막을 형성할 수 있다고 하는 이점을 갖고 있다.
그리고, 이러한 고분자계의 유기 EL 표시패널에 있어서는 유리기판 등의 절연성기판상에 배열되는 각 표시화소의 형성영역(화소형성영역)을 구획하는 동시에, 고분자계 유기재료로 이루어지는 액상재료를 도포할 때에, 인접하는 화소형성영역에 다른 색의 발광재료가 혼입되어 표시화소간에서 발광색의 혼합(혼색) 등이 생기는 현상을 방지하기 위해, 각 화소형성영역간에 절연성기판상으로 돌출하고, 연속적으로 형성된 격벽을 설치한 패널구조를 갖는 것이 알려져 있다. 이러한 격벽을 구비한 유기 EL 표시패널에 대해서는 예를 들면, 일본국 특허공개공보 제2001-76881호에 설명되어 있다.
그러나, 상술한 바와 같은 고분자계의 유기 EL 소자를 갖는 EL 표시패널에 있어서는 잉크젯법이나 노즐 프린트법 등의 습식성막법을 적용하여 유기 EL층(정공수송층 및 전자수송성 발광층)을 제조할 때에, 각 표시화소(화소형성영역)간의 경계영역에 돌출해서 설치된 격벽 표면의 특성(발수성)이나, 유기재료를 포함하는 액상재료(도포액)의 용매 성분에 기인하는 표면장력이나 응집력, 액상재료를 도포한 후의 건조방법 등에 의해, 화소형성영역내(특히 애노드전극상)에 형성되는 유기 EL층의 막두께가 불균일하게 된다고 하는 문제를 갖고 있었다. 또한, 일반적인 소자 구조에 있어서의 유기 EL층의 막두께에 대해서는 후술하는 발명의 실시형태에 있어서, 상세하게 설명한다.
그를 위해, 유기 EL 소자의 발광 동작시에 있어서의 발광개시전압이나 유기 EL층으로부터 방사되는 광의 파장(즉, 화상표시시의 색도)이 설계값으로부터 어긋나, 원하는 표시화질이 얻어지지 않게 되는 동시에, 유기 EL층의 막두께가 얇은 영역에 과대한 발광구동전류가 흐르게 되기 때문에, 표시패널(화소형성영역)에 차지하는 발광영역의 비율(소위 개구율)의 저하나 유기 EL층(유기 EL 소자)의 열화가 현저하게 되어 표시패널의 신뢰성이나 수명이 저하한다고 하는 문제를 갖고 있었다.
그래서, 본 발명은 상술한 문제점을 감안하여, 각 표시화소의 형성영역의 대략 전역에, 균일한 막두께를 갖는 발광기능층(유기 EL층)이 형성된 표시패널을 구비한 표시장치 및 해당 표시장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제 1 관점에 관한 표시장치는 화소전극과, 상기 화소전극의 주위를 둘러싸서 화소형성영역을 구획하는 격벽을 구비하고, 상기 격벽이 적어도, 제 1 절연층과, 상기 제 1 절연층상에 설치되고 친액 처리된 제 2 절연층과, 상기 제 2 절연층상에 설치되고 발액(撥液; liquid-repellent) 처리된 도전층을 구비한다.
상기 목적을 달성하기 위해, 본 발명의 제 2 관점에 관한 표시장치의 제조방법은 화소전극의 주위를 둘러싸는 제 1 절연층을 형성하는 공정과, 상기 제 1 절연층상에 제 2 절연층을 형성하는 공정과, 상기 제 2 절연층상에 도전층을 형성하는 공정과, 상기 화소전극의 표면 및 상기 제 2 절연층의 표면을 친액화하는 공정과, 상기 도전층의 표면을 발액화하는 공정과, 상기 화소전극상에 전하수송성 재료를 포함하는 용액을 도포하는 공정을 구비한다.
이하, 본 발명에 관한 표시장치 및 그 제조방법으로 대해, 실시형태를 나타내어 상세하게 설명한다. 여기서, 이하에 나타내는 실시형태에 있어서는 표시화소를 구성하는 발광소자로서, 상술한 고분자계의 유기재료를 포함하는 유기 EL층을 구비한 유기 EL 소자를 적용한 경우에 대해 설명한다.
<표시패널>
우선, 본 발명에 관한 표시장치에 적용되는 표시패널 및 표시화소에 대해 설명한다.
도 1은 본 발명에 관한 표시장치에 적용되는 표시패널의 화소배열상태의 일예를 나타내는 개략 평면도이고, 도 2는 본 발명에 관한 표시장치의 표시패널에 2 차원 배열되는 각 표시화소(표시소자 및 화소구동회로)의 회로구성예를 나타내는 등가회로도이다. 또한, 도 1에 나타내는 평면도에 있어서는 설명의 편의상, 표시패널(또는 절연성기판)을 시야측에서 본, 각 표시화소(색화소)에 설치되는 화소전극의 배치와 각 배선층의 배치설치구조의 관계만을 나타내고, 각 표시화소의 유기 EL 소자를 발광 구동하기 위해, 각 표시화소에 설치되는 도 2에 나타내는 화소구동회로내의 트랜지스터 등의 표시를 생략하였다. 또, 도 1에 있어서는 화소전극 및 각 배선층의 배치를 명료하게 하기 위해, 편의상 빗금을 쳐서 나타내었다.
본 발명에 관한 표시장치(표시패널)는 도 1에 나타내는 바와 같이, 유리기판 등의 절연성기판(11)의 일면측에, 적(R), 녹(G), 청(B)의 3색으로 이루어지는 색화소 PXr, PXg, PXb가 도면 좌우방향에 반복해서 복수(3의 배수) 배열되는 동시에, 도면 상하방향에 동일색의 색화소 PXr, PXg, PXb가 복수 배열되어 있다. 여기서는 인접하는 RGB 3색의 색화소 PXr, PXg, PXb를 1조로 해서 하나의 표시화소 PIX가 형성되어 있다.
표시패널(10)은 절연성기판(11)의 일면측으로부터 돌출되고 책형상 또는 격자형상의 평면패턴을 갖고 배치설치된 뱅크(격벽)형상을 갖는 공통전압라인(예를 들면 캐소드라인) Lc에 의해, 도면 상하방향에 배열된 동일색의 복수의 색화소 PXr 또는 PXg 또는 PXb의 화소형성영역으로 이루어지는 각 색화소영역이 구획된다. 또, 각 색화소영역에 포함되는 복수의 색화소 PXr 또는 PXg 또는 PXb가 형성되는 각 화소형성영역에는 화소전극(예를 들면 애노드전극)(15)이 형성되어 있는 동시에, 상기 공통전압라인 Lc의 배치설치방향에 병행해서 도면 상하방향(즉, 열방향)에 데이 터라인 Ld가 배치설치되고, 또 해당 데이터라인 Ld에 직교해서 도면 좌우방향(즉, 행방향)에 선택라인 Ls 및 공급전압라인(예를 들면 애노드라인) La가 배치설치되어 있다.
표시화소 PIX의 각 색화소 PXr, PXg, PXb의 구체적인 회로구성으로서는 예를 들면 도 2에 나타내는 바와 같이, 절연성기판(11)상에 적어도 하나의 트랜지스터(예를 들면 아몰퍼스실리콘 박막 트랜지스터 등)로 이루어지는 화소구동회로(화소회로) DC와, 해당 화소구동회로 DC에 의해 생성되는 발광구동전류가 상기 화소전극(15)에 공급되는 것에 의해 발광 동작하는 유기 EL 소자(표시소자) OEL을 구비하고 있다.
공급전압라인 La는 예를 들면 소정의 고전위전원에 직접 또는 간접적으로 접속되고, 각 표시화소 PIX(색화소 PXr, PXg, PXb)에 설치되는 유기 EL 소자 OEL의 화소전극(15)(예를 들면 애노드전극)에 표시데이터(계조전류 Idata)에 따른 발광구동전류가 흐르기 위한 소정의 고전압(공급전압 Vsc)을 인가하고, 공통전압라인 Lc는 예를 들면 소정의 저전위전원에 직접 또는 간접적으로 접속되며, 유기 EL 소자 OEL의 대향전극(예를 들면 캐소드전극)에 소정의 저전압(공통전압 Vcom; 예를 들면 접지전위 Vgnd)를 인가하도록 설정되어 있다.
화소구동회로 DC는 예를 들면 도 2에 나타내는 바와 같이, 트랜지스터 Tr11과, 트랜지스터 Tr12와, 트랜지스터 Tr13(발광구동용의 스위칭소자)과, 캐패시터 Cs를 구비하고 있다. 트랜지스터 Tr11은 게이트단자가 표시패널(10)(절연성기판(11))의 행방향으로 배치설치된 선택라인 Ls에, 드레인단자가 상기 공급전압라인 La에, 소스단자가 접점 N11에 각각 접속되어 있다. 트랜지스터 Tr12는 게이트단자가 선택라인 Ls에, 소스단자가 표시패널(10)의 열방향으로 배치설치된 데이터라인 Ld에, 드레인단자가 접점 N12에 각각 접속되어 있다. 트랜지스터 Tr13은 게이트단자가 접점 N11에, 드레인단자가 공급전압라인 La에, 소스단자가 접점 N12에 각각 접속되어 있다. 캐패시터 Cs는 접점 N11 및 접점 N12간(트랜지스터 Tr13의 게이트-소스간)에 접속되어 있다. 여기서는 트랜지스터 Tr11∼Tr13은 모두 n채널형의 박막 트랜지스터가 적용되어 있다.
유기 EL 소자 OEL은 애노드단자(애노드전극으로 되는 화소전극(15))가 상기 화소구동회로 DC의 접점 N12에 접속되고, 캐소드단자(캐소드전극으로 되는 대향전극)가 표시패널(10)의 열방향으로 배치설치된 공통전압라인 Lc에 접속되어 있다. 또, 도 2에 있어서, 캐패시터 Cs는 트랜지스터 Tr13의 게이트-소스간에 형성되는 기생용량, 또는 해당 게이트-소스간에 부가적으로 형성되는 보조용량이다.
<표시화소의 디바이스 구조>
다음에, 상술한 바와 같은 회로구성을 갖는 표시화소(발광구동회로 및 유기 EL 소자)의 구체적인 디바이스 구조(평면 레이아웃 및 단면 구조)에 대해 설명한다.
도 3은 본 실시형태에 관한 표시장치(표시패널)에 적용 가능한 표시화소의 일예를 나타내는 평면 레이아웃도이고, 도 4는 본 실시형태에 관한 표시화소의 평면 레이아웃(도 3)의 주요부 상세도이다. 여기서는 도 1에 나타낸 표시화소 PIX의 적(R), 녹(G), 청(B)의 각 색화소 PXr, PXg, PXb 중의 특정의 하나의 색화소의 평 면 레이아웃을 나타낸다. 또한, 도 3에 있어서는 화소구동회로 DC의 각 트랜지스터 및 배선층 등이 형성된 층을 중심으로 나타내고, 도 4에 있어서는 도 3에 나타낸 평면 레이아웃 중, 공통전압라인 Lc의 하층에 형성되는 각 트랜지스터 및 배선층 등을 구체적으로 나타낸다. 또, 도 4에 있어서, 괄호 숫자는 각 도전층(배선층을 포함)의 상하의 순서를 나타내고, 숫자가 작을수록 하층측(절연성기판(11)측)에 형성되며, 클수록 상층측(시야측)에 형성되어 있는 것을 나타낸다. 환언하면, 도 4에서 (1)로 나타낸 층은 (2)로 나타낸 층보다 하층측에 형성되어 있고, (2)로 나타난 층은 (3)으로 나타난 층보다 하층측에 형성되어 있다. 또, 도 5, 도 6은 각각, 도 3에 나타낸 평면 레이아웃을 갖는 표시화소 PIX에 있어서의 A-A 단면 및 B-B 단면을 나타내는 개략 단면도이다.
도 2에 나타낸 표시화소 PIX(색화소 PXr, PXg, PXb)는 구체적으로는 절연성기판(11)의 일면측에 설정된 화소형성영역(각 색화소 PXr, PXg, PXb의 형성영역) Rpx에 있어서, 도 3에 나타낸 평면 레이아웃의 위쪽 및 아래쪽의 가장자리변영역에 행방향(도면 좌우방향)으로 연장하도록 선택라인 Ls 및 공급전압라인 La가 각각 배치설치되는 동시에, 이들 라인 Ls, La에 직교하도록, 상기 평면 레이아웃의 왼쪽 및 오른쪽의 가장자리변영역에 열방향(도면 상하방향)으로 연장하도록 데이터라인 Ld 및 공통전압라인 Lc가 각각 배치설치되어 있다.
여기서, 도 3∼도 6에 나타내는 바와 같이, 공급전압라인 La는 공통전압라인 Lc보다 하층측(절연성기판(11)측)에 설치되고, 선택라인 Ls 및 공급전압라인 La는 동일층에 설치되며, 데이터라인 Ld는 선택라인 Ls 및 공급전압라인 La보다 하층측 에 설치되어 있다. 여기서, 선택라인 Ls는 트랜지스터 Tr11∼Tr13의 소스, 드레인을 형성하기 위한 소스, 드레인 메탈층을 패터닝하는 것에 의해서 소스, 드레인과 동일한 공정에서 형성된다. 또, 데이터라인 Ld는 트랜지스터 Tr11∼Tr13의 게이트를 형성하기 위한 게이트 메탈층을 패터닝하는 것에 의해서 게이트와 동일한 공정에서 형성된다.
즉, 표시화소 PIX는 도 5, 도 6에 나타내는 바와 같이, 절연성기판(11)상에 표시화소 PIX내에 설치되는 화소구동회로 DC(도 2 참조)의 복수의 트랜지스터 Tr11∼Tr13이나 캐패시터 Cs 및, 선택라인 Ls나 데이터라인 Ld를 포함하는 각종 배선층이 설치되어 있다. 보호절연막(13) 및 평탄화막(14)은 해당 트랜지스터 Tr11∼Tr13 및 배선층을 피복하도록 순차 형성되어 있다. 또한, 보호절연막(13) 및 평탄화막(14)의 상층에, 화소구동회로 DC에 접속되어 소정의 발광구동전류가 공급되는 화소전극(예를 들면 애노드전극)(15), 정공수송층(16a)(전하수송층)과 전자수송성 발광층(16b)(전하수송층)을 포함하는 유기 EL층(발광기능층)(16) 및, 공통전압 Vcom이 인가되는 대향전극(예를 들면 캐소드전극)(17)을 포함하는 유기 EL 소자 OEL이 형성되어 있다.
화소구동회로 DC에 있어서, 더욱 구체적으로는 도 3, 도 4에 나타내는 바와 같이, 도 2에 나타낸 트랜지스터 Tr11이 행방향으로 배치설치된 선택라인 Ls를 따라서 연장하도록 배치되고, 트랜지스터 Tr12가 열방향으로 배치설치된 데이터라인 Ld를 따라서 연장하도록 배치되며, 트랜지스터 Tr13이 열방향으로 배치설치된 공통전압라인 Lc를 따라 연장하도록 배치되어 있다.
여기서, 각 트랜지스터 Tr11∼Tr13은 주지의 전계효과형 트랜지스터 구조를 갖고, 각각 절연성기판(11)상에 형성된 게이트전극 Tr11g∼Tr13g와, 게이트절연막(12)을 통해 각 게이트전극 Tr11g∼Tr13g에 대응하는 영역에 형성된 반도체층 SMC와, 해당 반도체층 SMC의 양단부로 연장하도록 형성된 소스전극 Tr11s∼Tr13s 및 드레인전극 Tr11d∼Tr13d를 갖고 있다.
또한, 각 트랜지스터 Tr11∼Tr13의 소스전극과 드레인전극이 대향하는 반도체층 SMC상에는 해당 반도체층 SMC에의 에칭 데미지(손상)를 방지하기 위한 산화실리콘 또는 질화실리콘 등의 블록층 BL이 형성되고 또, 소스전극과 드레인전극이 접촉하는 반도체층 SMC상에는 해당 반도체층 SMC와 소스전극 및 드레인전극과의 옴접속을 실현하기 위한 불순물층 OHM이 형성되어 있다. 트랜지스터 Tr11∼Tr13의 게이트전극 Tr11g∼Tr13g는 모두 동일한 게이트 메탈층을 패터닝하는 것에 의해서 형성되어 있다. 트랜지스터 Tr11∼Tr13의 소스전극 Tr11s∼Tr13s 및 드레인전극 Tr11d∼Tr13d는 모두 동일한 소스, 드레인 메탈층을 패터닝하는 것에 의해서 형성되어 있다.
그리고, 도 2에 나타낸 화소구동회로 DC의 회로구성에 대응하도록, 트랜지스터 Tr11은 도 3, 도 4에 나타내는 바와 같이, 게이트전극 Tr11g가 게이트절연막(12)에 설치된 컨택트홀 HLa를 통해 선택라인 Ls에 접속되고, 마찬가지로 소스전극 Tr11s가 게이트절연막(12)에 설치된 컨택트홀 HLb를 통해 캐패시터 Cs의 일단측(접점 N11측)의 전극 Eca에 접속되며, 마찬가지로 드레인전극 Tr11d가 공급전압라인 La와 일체적으로 형성되어 있다.
또, 트랜지스터 Tr12는 도 3∼도 5에 나타내는 바와 같이, 게이트전극 Tr12g가 게이트절연막(12)에 설치된 컨택트홀 HLa를 통해 선택라인 Ls에 접속되고, 마찬가지로 소스전극 Tr12s가 게이트절연막(12)에 설치된 컨택트홀 HLc를 통해 데이터라인 Ld에 접속되며, 마찬가지로 드레인전극 Tr12d가 캐패시터 Cs의 타단측(접점 N12측)의 전극 Ecb와 일체적으로 형성되어 있다.
트랜지스터 Tr13은 도 3∼도 5에 나타내는 바와 같이, 게이트전극 Tr13g가 캐패시터 Cs의 일단측(접점 N11측)의 전극 Eca와 일체적으로 형성되고, 마찬가지로 소스전극(도전층) Tr13s가 캐패시터 Cs의 타단측(접점 N12측)의 전극 Ecb와 일체적으로 형성되며, 마찬가지로 드레인전극 Tr13d가 공급전압라인 La와 일체적으로 형성되어 있다.
또, 캐패시터 Cs는 트랜지스터 Tr13의 게이트전극 Tr13g와 일체적으로 형성된 일단측의 전극 Eca와, 소스전극 Tr13s와 일체적으로 형성된 타단측의 전극 Ecb가 게이트절연막(12)을 통해 대향해서 연장하도록 형성되어 있다.
또한, 트랜지스터 Tr13의 소스전극 Tr13s(캐패시터 Cs의 전극 Ecb)상의 보호절연막(13) 및 평탄화막(14)에는 도 5에 나타내는 바와 같이, 컨택트홀 HLd가 형성되고, 해당 컨택트홀 HLd에 매립된 금속재료(컨택트메탈 MTL)를 통해, 소스전극 Tr13s와 유기 EL 소자 OEL의 화소전극(15)이 전기적으로 접속되어 있다.
선택라인 Ls는 도 3, 도 4, 도 6에 나타내는 바와 같이, 게이트절연막(12)상으로 연장하고, 공급전압라인과 동일층에 형성되어 있다. 또, 공급전압라인(애노드라인) La도 상기 선택라인 Ls와 마찬가지로 게이트절연막(12)상으로 연장하고, 상 기 트랜지스터 Tr11의 드레인전극 Tr11d 및 트랜지스터 Tr13의 드레인전극 Tr13d와 일체적으로 형성되어 있다.
그리고, 각 화소형성영역 Rpx의 평탄화막(14)상에는 도 5, 도 6에 나타내는 바와 같이, 예를 들면 애노드전극으로 되는 화소전극(15), 정공수송층(16a) 및 전자수송성 발광층(16b)을 포함하는 유기 EL층(16) 및, 예를 들면 캐소드전극으로 되는 대향전극(17)을 순차 적층한 유기 EL 소자가 설치되어 있다. 여기서, 본 실시형태에 있어서는 유기 EL층(16)에 있어서 발광한 광을, 절연성기판(11)과 반대측으로(후술하는 밀봉수지층(19) 및 밀봉기판(20)을 통해) 출사하는 톱에미션형의 발광구조를 갖고 있는 표시패널(유기 EL 패널)에 대해 나타낸다. 그 때문에, 화소전극(15)이 적어도 광반사특성을 갖고, 대향전극(17)이 광투과성을 갖게 되며, 화소전극(15)은 후술하는 제조방법(도 7∼도 10 참조)에 있어서 설명하는 바와 같이, 하층측의 반사도전층(15a)과 상층측의 투명한 산화도전층(15b)을 포함하는 적층구조를 갖고 있다.
또, 열방향의 각 화소형성영역 Rpx간(각 표시화소 PIX의 유기 EL 소자 OEL의 형성영역 상호의 경계영역)에는 유기 EL 소자 OEL의 형성영역(엄밀하게는 유기 EL층(16)의 형성영역)을 구획하기 위한 뱅크(격벽)(18)가 평탄화막(14)의 상면으로부터 돌출되도록 설치되어 있다. 여기서, 본 실시형태에 있어서는 해당 뱅크(18)는 예를 들면 도 5에 나타내는 바와 같이, 하층측의 하지층(base layer)(제 1 절연층)(18x)과, 중간층인 중간뱅크층(제 2 절연층)(18z)과, 상층측의 뱅크메탈층(도전층)(18a)을 구비한다. 하지층(18x)은 각 화소형성영역 Rpx간의 층간절연막으로서의 기능도 한다. 중간뱅크층(18z)은 유기 EL층(16)을 형성할 때의 유기화합물 재료의 정착상태(정공수송층(16a)이나 전자수송성 발광층(16b)의 막두께의 균일성)를 개선하는 기능을 한다. 뱅크메탈층(18a)은 도전성재료로 이루어지고, 공통전압라인(캐소드라인) Lc로서의 기능을 한다.
더욱 구체적으로는 하지층(18x)은 인접하는 표시화소 PIX간의 경계영역 부근의 평탄화막(14)상에 형성되고, 하지층(18x)의 일부는 유기 EL 소자 OEL의 화소전극(15)상으로 연장하도록 형성된다. 또, 하지층(18x)은 실리콘질화막(SiN) 등으로 형성된다. 중간뱅크층(18z)은 해당 하지층(18x)상에 형성되고, 폴리이미드계나 아크릴계의 수지재료 등으로 형성된다. 뱅크메탈층(18a)은 도전성재료(예를 들면, 금속재료) 등으로 형성되고, 중간뱅크층(18z)의 위에 형성된다. 하지층(18x)과 중간뱅크층(18z)과 뱅크메탈층(18a)은 두께방향으로 순차 적층되어 있다. 하지층(18x)은 평탄화막(14)과 중간뱅크층(18z)의 사이에서 밀착성을 개선하는 층이며, 하지층(18x)이 없는 경우에 비해 중간뱅크층(18z)이 잘 박리되지 않는다. 폴리이미드나 아크릴계의 감광성의 수지재료를 경화해서 이루어지는 중간뱅크층(18z)(도레이 주식회사(Toray Industries, Inc.)제의 포토니스(Photoneece) DL-1000)은 하지층(18x)의 상면의 일부가 노출되도록 하지층(18x)보다 폭이 좁고, 뱅크메탈층(도전층)(18a)은 중간뱅크층(18z)의 상면의 일부가 노출되도록 중간뱅크층(18z)보다 폭이 좁게 형성된다. 후술하는 중간뱅크층(18z)의 친수성에 의한 작용을 충분히 이용하기 위해서는 중간뱅크층(18z)이 노출된 상면의 폭이 1㎛ 이상인 것이 바람직하다.
특히, 도 1에 나타낸 바와 같이, 상기 적층구조를 갖는 뱅크(18)를 표시패널(10)(절연성기판(11)) 상에 책형상 또는 격자형상의 평면패턴을 갖도록 배치설치하는 것에 의해, 열방향(도면 상하방향)에 배열된 복수의 표시화소 PIX의 화소형성영역(유기 EL 소자 OEL의 유기 EL층(16)의 형성영역)이 구획되는 동시에, 뱅크(18)의 뱅크메탈층(18a)에 의해, 표시패널(10)의 전역에 배열된 표시화소 PIX(유기 EL 소자 OEL)의 각각에 소정의 전압(공통전압 Vcom)을 공통으로 인가할 수 있는 배선층(공통전압라인 Lc)으로서 기능시킬 수 있다.
즉, 도 5에 나타내는 바와 같이, 유기 EL 소자 OEL의 대향전극(캐소드전극)(17)을, 뱅크메탈층(18a)을 구비한 뱅크(18)상으로 연장하도록 형성하는 동시에, 뱅크메탈층(18a)에 전기적으로 접속되도록 접합하는 것에 의해, 뱅크(18)(뱅크메탈층(18a))를 공통전압라인 Lc로서 겸용할 수 있다.
또한, 상기 화소구동회로 DC, 유기 EL 소자 OEL 및 뱅크(18)가 형성된 절연성기판(11)상에는 도 5, 도 6에 나타내는 바와 같이, 투명한 밀봉수지층(19)을 통해, 절연성기판(11)에 대향하도록 유리기판 등으로 이루어지는 밀봉기판(20)이 접합되어 있다.
그리고, 이러한 표시패널(10)에 있어서는 예를 들면, 표시패널(10)의 하층(유기 EL 소자 OEL의 절연성기판(11)측의 층)에 설치된 트랜지스터 Tr11∼Tr13이나 캐패시터 Cs 등의 기능소자, 선택라인 Ls나 데이터라인 Ld, 공급전압라인(애노드라인) La 등의 배선층으로 이루어지는 화소구동회로 DC에 있어서, 데이터라인 Ld를 통해 공급된 표시데이터에 따른 계조전류 Idata에 의거해서, 소정의 전류값을 갖는 발광구동전류가 트랜지스터 Tr13의 드레인-소스간에 흐르고, 해당 트랜지스터 Tr13(소스전극 Tr13s)으로부터 컨택트홀 HLd(컨택트메탈 MTL)를 통해, 유기 EL 소자 OEL의 화소전극(15)에 공급되는 것에 의해, 각 표시화소 PIX(각 색화소 PXr, PXg, PXb)의 유기 EL 소자 OEL이 상기 표시데이터에 따른 원하는 휘도계조로 발광 동작한다.
이 때, 본 실시형태에 나타낸 표시패널(10), 즉 화소전극(15)이 광반사특성을 갖고, 대향전극(17)이 광투과성을 갖는 경우(즉, 유기 EL 소자 OEL이 톱에미션형인 경우)에 있어서는 각 표시화소 PIX(각 색화소 PXr, PXg, PXb)의 유기 EL층(16)에 있어서 발광한 광은 광투과성을 갖는 대향전극(17)을 통해 직접, 혹은 광반사특성을 갖는 화소전극(15)에서 반사하여, 절연성기판(11)(표시패널)의 일면측(도 5, 도 6의 도면 위쪽)으로 출사된다.
또한, 본 실시형태에 있어서는 톱에미션형의 발광 구조를 갖는 표시소자(유기 EL 소자)에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 유기 EL층(16)에 있어서 발광한 광이, 광투과성을 갖는 화소전극(15)을 통해 직접, 혹은 광반사특성을 갖는 대향전극(17)에서 반사하여, 절연성기판(11)(표시패널)의 배면측(도 5, 도 6의 도면 아래쪽)으로 출사되는 보텀에미션형의 발광 구조를 갖는 표시소자를 적용하는 것이어도 좋다.
<표시장치의 제조방법>
다음에, 상술한 표시장치(표시패널)의 제조방법에 대해 설명한다.
도 7 내지 도 10은 본 실시형태에 관한 표시장치(표시패널)의 제조방법의 일예를 나타내는 공정 단면도이다. 여기서는 도 5에 나타낸 A-A 단면의 패널구조의 제조공정에 대해 설명한다. 또, 도 11은 본 실시형태에 관한 표시장치(표시패널)에 형성되는 뱅크 표면의 피막재료의 분자구조를 나타내는 화학기호이다.
상술한 표시장치(표시패널)의 제조방법은 우선, 도 7의 (a)에 나타내는 바와 같이, 유리기판 등의 절연성기판(11)의 일면측(도면 상면측)에 설정된 표시화소 PIX(각 색화소 PXr, PXg, PXb)의 형성영역(화소형성영역) Rpx에, 상술한 화소구동회로(도 2∼도 4 참조) DC의 트랜지스터 Tr11∼Tr13이나 캐패시터 Cs, 데이터라인 Ld나 선택라인 Ls 등의 배선층을 형성한다(도 5, 도 6 참조). 구체적으로는 절연성기판(11)상에, 게이트전극 Tr11g∼Tr13g 및 게이트전극 Tr13g와 일체적으로 형성되는 캐패시터 Cs의 한쪽측의 전극 Eca, 데이터라인 Ld(도 5 참조)를 동일한 게이트메탈층을 패터닝하는 것에 의해서 동시에 형성하고, 그 후, 절연성기판(11)의 전역에 게이트절연막(12)을 피복 형성한다.
다음에, 게이트절연막(12)상의 각 게이트전극 Tr11g∼Tr13g에 대응하는 영역에, 예를 들면 아몰퍼스실리콘이나 폴리실리콘 등을 포함하는 반도체층 SMC를 형성하고, 해당 반도체층 SMC의 양단부에 옴접속을 위한 불순물층 OHM을 통해 소스전극 Tr11s∼Tr13s 및 드레인전극 Tr11d∼Tr13d을 형성한다. 이 때, 동일한 소스, 드레인메탈층을 패터닝하는 것에 의해서 소스전극 Tr13s 및 드레인전극 Tr12d와 접속된 캐패시터 Cs의 다른쪽측의 전극 Ecb, 선택라인 Ls, 드레인전극 Tr11d 및 Tr13d와 접속된 공급전압라인 La(도 6 참조)를 동시에 형성한다.
또한, 상술한 트랜지스터 Tr11∼Tr13의 소스전극 Tr11s∼Tr13s 및 드레인전 극 Tr11d∼Tr13d, 캐패시터 Cs의 타단측의 전극 Ecb, 선택라인 Ls, 공급전압 La는 배선저항을 저감하고, 또한 마이그레이션을 저감할 목적으로, 알루미늄 단체가 아닌, 예를 들면 알루미늄에 네오디뮴이나 티탄 등의 천이원소의 금속이 혼합된 금속을 이용해도 좋고, 알루미늄을 포함하는 층의 아래에 크롬 등의 천이금속층을 설치한 적층구조로 해도 좋다.
다음에, 도 7의 (b)에 나타내는 바와 같이, 상기 트랜지스터 Tr11∼Tr13, 캐패시터 Cs, 선택라인 Ls 및 공급전압라인 La를 포함하는 절연성기판(11)의 일면측 전역을 피복하도록, 질화실리콘(SiN) 등으로 이루어지는 보호절연막(패시베이션막)(13)을 성막하고, 다음에 후술하는 화소전극(15)이 성막되는 표면이 평탄으로 되도록 유기재료 등을 포함하는 평탄화막(14)을 형성한 후, 평탄화막(14) 및 보호절연막(13)을 에칭해서, 트랜지스터 Tr13의 소스전극 Tr13s(또는 캐패시터 Cs의 다른쪽측의 전극 Ecb)의 상면이 노출된 컨택트홀 HLd를 형성한다.
다음에, 도 7의 (c)에 나타내는 바와 같이, 상기 컨택트홀 HLd에 금속재료로 이루어지는 컨택트메탈 MTL을 매립한 후, 도 8의 (a)에 나타내는 바와 같이, 각 화소형성영역 Rpx(각 색화소 PXr, PXg, PXb의 형성영역)마다 해당 컨택트메탈 MTL에 전기적으로 접속된 화소전극(15)을 형성한다.
여기서, 화소전극(15)은 구체적으로는 알루미늄(Al), 크롬(Cr), 은(Ag), 팔라듐은(AgPd)계의 합금 등의 광반사특성을 갖는 반사금속막을 박막 형성하고, 소정의 형상으로 패터닝하는 것에 의해 컨택트메탈 MTL에 전기적으로 접속된 하층의 반사도전층(15a)을 형성한다. 그 후, 해당 반사도전층(15a)을 포함하는 절연성기 판(11)의 일면측 전역을 피복하도록, 주석도프산화인듐(Indium Thin Oxide; ITO)이나 아연도프산화인듐 등의 투명전극재료로 이루어지는(광투과특성을 갖는) 산화금속막을 박막 형성하고, 상기 반사도전층(15a)의 상면이나 측단면이 노출되지 않도록 패터닝하는 것에 의해 상층의 산화도전층(15b)을 형성한다.
이와 같이, 상층의 산화금속막을 패터닝할 때에, 하층측의 반사도전층(15a)이 노출되지 않도록, 즉 패터닝된 반사도전층(15a)의 상면 및 측단면을 산화도전층(15b)이 덮는 상태를 유지하도록 산화도전층(15b)을 패터닝하는 것에 의해, 산화금속막과 반사도전층(15a)의 사이에서 전지 반응을 일으키지 않도록 할 수 있는 동시에, 하층측의 반사도전층(15a)이 오버에칭되거나 에칭데미지를 받는 것을 방지할 수 있다. 또, 산화도전층(15b)은 표면이 평활한 산화되어 있지 않은 금속에 비해 표면이 거칠기 때문에 후술하는 전하수송성 재료를 포함하는 유기화합물 함유액을 겉돌게 하지 않으므로 전체에 융합되기 쉬워, 전하수송성 재료를 비교적 균일한 두께로 성막하기 쉽다.
다음에, 반사도전층(15a) 및 산화도전층(15b)으로 이루어지는 상기 화소전극(15)을 포함하는 절연성기판(11)의 일면측 전역을 피복하도록 절연층을 형성한 후, 패터닝하는 것에 의해, 도 5 및 도 8의 (b)에 나타내는 바와 같이, 인접하는 표시화소 PIX에 형성된 화소전극(15)과의 사이의 영역(즉, 인접하는 표시화소 PIX와의 경계영역)의 열방향에 후술하는 뱅크(18)의 최하층으로 되는 하지층(18x)을 형성한다. 하지층(18x)은 화학기상성장법(CVD법) 등을 이용하여 형성되고, 평탄화막(14)에 포함되는 유기재료나 후술하는 중간뱅크층(18z)으로 되는 재료에 대해 밀 착성이 좋은, 예를 들면 실리콘산화막이나 실리콘질화막 등의 무기의 절연성재료로 이루어진다. 하지층(18x)은 실리콘질화막 등의 무기의 절연성재료로 되어 있기 때문에, 충분한 두께로 성막하면 웨트에칭에 의한 패터닝 정밀도가 낮아지기 때문에, 50㎚∼200㎚의 두께로 설정되어 있다.
다음에, 도 8의 (c) 및 도 9의 (a)에 나타내는 바와 같이, 하지층(18x)상에, 해당 하지층(18x)으로 되는 실리콘질화막 등에 비해 후술하는 유기 EL층(16)으로 되는 용액(분산액을 포함)에 대한 친액성이 높은 재료, 예를 들면 폴리이미드나 아크릴계의 감광성의 수지재료를 경화해서 이루어지는 중간뱅크층(18z)을 형성한다. 또한, 해당 중간뱅크층(18z)상에, 적어도 표면이 예를 들면 동(Cu)이나 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al)중의 어느 하나, 또는 이들 1종 이상을 주성분으로 한 합금 등으로 구성되는 비산화 도전물이고, 저저항의 금속재료를 포함하는 뱅크메탈층(18a)(공급전압라인 Lc)을 형성한다.
중간뱅크층(18z)으로서 감광성의 수지재료를 이용하는 경우, 우선, 상기 하지층(18x)을 포함하는 절연성기판(11)의 일면측 전역을 피복하도록 감광성 수지막을 형성한다. 계속해서 감광성 수지막에, 노광, 현상 처리를 실시하는 것에 의해서, 하지층(18x)상에 소정의 패턴을 갖고 잔류시키는 것에 의해서 중간뱅크층(18z)을 형성한다. 여기서, 상세한 것은 후술하겠지만, 중간뱅크층(18z)의 막두께는 대략 0.5∼1.5㎛가 되도록 형성한다. 이와 같이 중간뱅크층(18z)으로서 감광성수지막을 이용하면, 중간뱅크층(18z)을, 하지층(18x)보다 충분히 두꺼워도 정밀도좋게 패터닝할 수 있어 바람직하다.
또, 뱅크메탈층(18a)은 상기 하지층(18x) 및 중간뱅크층(18z)을 포함하는 절연성기판(11)의 일면측 전역을 피복하도록, 스퍼터법이나 진공증착법 등을 이용해서 상기 금속재료의 박막을 형성하고, 포토리소그래피기술을 이용하여 중간뱅크층(18z)상에 소정의 패턴을 갖고 잔류시키는 것에 의해 형성한다. 여기서, 뱅크메탈층(18a)의 막두께는 대략 0.2∼0.5㎛가 되도록 형성한다.
또, 중간뱅크층(18z)상을 개구하는 바와 같은 포토레지스트 마스크를 형성하고, 나노메탈 잉크를 도포하며, 건조, 소결해서, 뱅크메탈층(18a)을 형성해도 좋다. 뱅크메탈층(18a)으로 되는 나노메탈 잉크에 포함되는 도전체 미립자는 상술한 내부식성이 우수한 재료가 바람직하고, 나노메탈 잉크에 포함되는 용제로서는 도전체 미립자를 분산하기 쉬운 점도이고, 비교적 저온에서 휘발하기 쉽고, 중간뱅크층(18z)의 표면에 대해 친화성이 높으며, 수분을 그다지 함유하지 않은 유기용제가 바람직하며 예를 들면 피롤리돈 등이 있다.
이것에 의해, 표시패널(10)의 열방향에 배열된 동일색의 복수의 표시화소 PIX의 화소형성영역(유기 EL 소자 OEL의 유기 EL층(16)의 형성영역)이, 뱅크메탈층(18a)과 중간뱅크층(18z)과 하지층(18x)을 포함하는 뱅크(18)에 의해 둘러싸여져 구획되고, 해당 영역에 화소전극(15)(산화도전층(15b))의 상면이 노출된 상태로 된다. 화소전극(15)은 열방향의 둘레가장자리가 하지층(18x)으로 덮여 있다.
다음에, 절연성기판(11)을 순수한 물로 세정한 후, UV 오존 처리나 산소 플라스마 처리 등을 실시하는 것에 의해, 상기 뱅크(18)에 의해 구획된 각 화소형성영역 Rpx에 노출된 화소전극(15) 표면 및, 그 화소전극(15)의 주변영역에 노출된 하지층(18x), 중간뱅크층(18z) 표면의 친액화를 실행하고, 다음에, 뱅크메탈층(18a) 표면에 발액화처리를 실시한다.
또한, 본 실시형태에 있어서 사용하는 「발액성」은 후술하는 정공수송층으로 되는 정공수송재료를 함유하는 유기화합물 함유액이나, 전자수송성 발광층으로 되는 전자수송성 발광재료를 함유하는 유기화합물 함유액, 혹은 이들 용액에 이용하는 유기용매를, 절연성기판상 등에 적하해서 접촉각의 측정을 실행한 경우에, 해당 접촉각이 50°이상이 되는 상태로 규정한다. 또, 「발액성」에 대한「친액성」은 본 실시형태에 있어서는 상기 접촉각이 40° 이하가 되는 상태로 규정한다.
뱅크메탈층(18a)의 발액화처리는 구체적으로는 이하에 나타내는 바와 같이 실행한다. 우선, 상술한 뱅크(18)가 일면측에 형성된 절연성기판(11)을 산계의 수용액에 침지하는 것에 의해, 뱅크메탈층(18a)의 표면을 소프트에칭한 후, 순수한 물로 세정하고, 건조시킨다. 다음에, 절연성기판(11)을 트리아진티올 또는 그 유도체, 혹은 불소계 트리아진티올 또는 그 유도체 등의 트리아진티올 화합물의 적어도 어느 하나가 포함되는 발액처리용액이 넣어진 처리조내에 침지한다. 이 처리공정에 있어서의 발액처리용액의 온도는 예를 들면 대략 20∼50℃ 정도, 침지시간은 대략 1∼10분 정도로 설정한다. 그 후, 절연성기판(11)을 발액처리용액으로부터 꺼내어, 알콜 등의 용제에 의해 헹구고 절연성기판(11) 표면에 잔류하는 발액처리용액(트리아진티올 화합물)을 씻어 낸다. 계속해서, 절연성기판(11)을 순수한 물로 2차 세정한 후, 질소가스(N2)의 블로우(blow)에 의해 건조시킨다.
이 때, 트리아진티올 화합물은 뱅크메탈층(18a) 표면의 금속과 선택적으로 결합해서 피막이 형성되게 되지만, 화소전극(15) 표면의 금속산화물(산화도전층(15b)), 중간뱅크층(18z)을 형성하는 유기절연막(감광성 수지막), 하지층(18x)을 형성하는 무기절연막에는 발액성을 발현할 정도로는 피막되지 않는다. 뱅크메탈층(18a)의 표면에 피막된 트리아진티올 화합물의 막두께는 예를 들면 0.5㎚∼2.0㎚ 정도이다.
트리아진티올 화합물은 금속에 결합되는 티올기(-SH)를 1개 이상 포함하고, 예를 들면 트리아진트리티올 화합물이어도, 트리아진디티올 화합물이어도 좋지만, 불소를 포함하지 않는 것보다 포함하고 있는 쪽이 발액성이 현저하게 나타나 바람직하다. 즉, 트리아진티올 화합물의 일예로서 적용 가능한 불소계 트리아진티올 화합물은 도 11의 (a)에 나타내는 바와 같이, 트리아진(3개의 질소를 포함하는 육원환 구조)의 1, 3, 5위치의 질소원자간에 위치하는 탄소원자에 티올기(-SH)가 결합된 분자구조에 부가하여, 특정의 티올기(-SH)의 수소원자(H)를 불화 알킬기로 치환된 구조이다. 불화 알킬기는 알킬기의 수소원자의 일부 혹은 전부를 불소원자로 치환된 분자구조이며, 불소의 수가 많을수록 발액성을 나타내기 쉽고, 도 11의 (b)에 나타내는 바와 같이, 그 자체가 발액성을 나타내는 트리아진티올에 가해서 더욱 발액성을 나타내는 불소원자를 포함하고 있으므로, 뱅크메탈층(18a)의 표면에 형성되는 피막은 트리아진티올 단체보다 강한 발액성을 나타낸다. 또한, 상술한 처리공정에 있어서 사용하는 발액처리용액은 대략 1×10-4∼1×10-2mol/L의 범위의 수용액이 바람직하고, 첨가제로서 등(等)몰의 수산화나트륨 또는 수산화 칼륨이 가해져 있다.
또한, 현저한 입체 장해가 되지 않는 한 알킬기, 불화 알킬기의 탄소수에 특별한 제한은 없다. 또, 불소계 트리아진티올 화합물은 금속에 결합되는 티올기를 하나로 하고, 나머지 두개의 티올기의 각 수소기를 불화 알킬기로 치환되어 있어도 좋고, 혹은 불소원자를 포함하는 기의 탄소간이 올레핀 이중결합을 갖고 있어도 좋다. 또, 그 밖의 트리아진티올 유도체로서 예를 들면, 6-디메틸아미노-1, 3, 5-트리아진-2, 4-디티올나트륨염 혹은 6-디도데실아미노-1, 3, 5-트리아진-2, 4-디티올나트륨염을 이용하고, 물에 용해해서 피막(18c)을 피막해도 좋다.
이것에 의해, 절연성기판(11)의 일면측에 형성된 각 구성 중, 금속재료를 포함하는 뱅크메탈층(18a)의 표면에만, 트리아진티올 화합물의 피막이 형성되고, 한편, 산화도전층(ITO 등)(15b)에 의해 피복된 화소전극(15)의 표면, 중간뱅크층(18z) 및 하지층(18x)의 표면, 화소전극(15)간으로부터 노출된 평탄화막(14)(혹은 보호절연막(13))에는 잘 부착되지 않아, 충분히 피막이 형성되지 않는다. 따라서, 동일한 절연성기판(11)상에 있어서, 뱅크메탈층(18a)의 표면만이 발액화처리되고, 해당 뱅크(18)에 의해 구획된 각 화소형성영역 Rpx에 노출된 화소전극(15) 표면은 발액화처리되어 있지 않은 상태가 실현된다.
또, 각 표시화소 PIX(유기 EL 소자 OEL)의 화소형성영역 Rpx를 구획하는 뱅크(18)에 의해, 인접하는 다른 색의 표시화소 PIX(유기 EL 소자 OEL)의 화소형성영역 Rpx와 격리되므로, 후술하는 유기 EL층(16)으로 되는 발광층(전자수송성 발광 층(16b))을 형성할 때에, 해당 발광재료의 용액(분산액을 포함)을 도포하는 경우에도, 인접하는 표시화소 PIX(색화소 PXr, PXg, PXb) 간에서 발광재료가 혼합하는 일이 없어, 인접하는 색화소 상호에서의 혼색을 방지할 수 있다.
다음에, 도 9의 (b)에 나타내는 바와 같이, 각 색의 화소형성영역(유기 EL 소자 OEL의 형성영역)에 대해, 서로 분리한 복수의 액체방울을 소정 위치에 토출하는 잉크젯법, 또는 연속된 용액을 토출하는 노즐코트법 등을 적용해서 동일 공정에서, 정공수송재료의 용액 또는 분산액을 도포한 후, 가열 건조시켜서 정공수송층(16a)을 형성한다. 계속해서, 도 10의 (a)에 나타내는 바와 같이, 해당 정공수송층(16a)상에 전자수송성 발광재료의 용액 또는 분산액을 도포한 후, 가열 건조시켜서 전자 수송성 발광층(16b)을 형성한다. 이것에 의해, 화소전극(15)상에 정공수송층(16a) 및 전자수송성 발광층(16b)을 포함하는 유기 EL층(발광기능층)(16)이 적층 형성된다.
구체적으로는 유기 고분자계의 정공수송재료(전하수송성 재료)를 포함하는 유기화합물 함유액으로서, 예를 들면 폴리에틸렌디옥시티오펜/폴리스티렌술폰산수용액(PEDOT/PSS; 도전성 폴리머인 폴리에틸렌디옥시티오펜 PEDOT와, 도펀트인 폴리스티렌술폰산 PSS를 수계 용매에 분산시킨 분산액)을, 상기 화소전극(15)(산화도전층(15b))상에 도포한 후, 절연성기판(11)을 탑재하고 있는 스테이지를 100℃ 이상의 온도 조건에서 가열하여 건조 처리를 실행하고 잔류 용매를 제거하는 것에 의해, 해당 화소전극(15)상에 유기 고분자계의 정공수송재료를 정착시켜, 전하수송층인 정공수송층(16a)을 형성한다.
여기서, 화소전극(15) 및 그 주변의 하지층(18x), 중간뱅크층(18z)의 표면은 상기 유기화합물 함유액(PEDOT/PSS)에 대해 친액성을 갖고 있으므로, 뱅크(18)에 의해 구획된 화소형성영역 Rpx에 도포된 유기화합물 함유액은 해당 영역내(화소전극(15)상)에 충분히 융합해서 퍼지는 동시에, 중간뱅크층(18z)에 접촉하는 가장자리변영역에 있어서는 모세관현상에 의해 빨아올려진다(밑으로부터 밀리듯 높아진다).
이것에 의해, 도포 직후부터 진행하는 유기화합물 함유액의 용매의 증발이, 해당 유기화합물 함유액이 가장자리변영역 방향으로 잡아당겨지면서 진행하므로, 화소전극(15)상에 형성되는 정공수송층(16a)의 막두께의 균일성이 향상한다. 또, 뱅크메탈층(18a)의 표면은 상기 유기화합물 함유액(PEDOT/PSS)에 대해 발액성을 갖고 있으므로, 밑으로부터 밀리듯 높아진 유기화합물 함유액은 뱅크메탈층(18a)에는 그다지 부착되지 않으므로 인접하는 화소형성영역에의 유기화합물 함유액의 누출이나 뛰어넘음을 방지할 수 있다.
또, 유기 고분자계의 전자수송성 발광재료(전하수송성 재료)를 포함하는 유기화합물 함유액으로서, 예를 들면 폴리파라페닐렌비닐렌계나 폴리플루오렌계 등의 공액이중결합 폴리머를 포함하는 발광재료를, 테트라인, 테트라메틸벤젠, 메시틸렌, 크실렌 등의 유기용매에 용해한 용액을 상기 정공수송층(16a)상에 도포한 후, 질소분위기중에서 상기 스테이지에 의해, 혹은 진공중에서 시즈히터에 의해 가열건조처리를 실행해서 잔류용매를 제거하는 것에 의해, 정공수송층(16a)상에 유기 고분자계의 전자수송성 발광재료를 정착시켜서, 전하수송층이고 발광층이기도 한 전 자수송성 발광층(16b)을 형성한다.
이 경우에 있어서도, 화소전극(15)상의 정공수송층(16a)은 중간뱅크층(18z)에 의해서 비교적 평활하게 성막되어 있으며, 또한 중간뱅크층(18z)의 표면은 상기 유기화합물 함유액에 대해 친액성을 유지하고 있으므로, 뱅크(18)에 의해 구획된 화소형성영역 Rpx에 도포된 유기화합물 함유액은 해당 영역내(정공수송층(16a)상)에 충분히 융합되어 퍼지는 동시에, 중간뱅크층(18z)에 접촉하는 가장자리변영역에 있어서는 모세관현상에 의해 빨아 올려진다(밑으로부터 밀리듯 높아진다).
이것에 의해, 도포 직후부터 진행하는 유기화합물 함유액의 용매의 증발이, 해당 유기화합물 함유액이 가장자리변영역 방향으로 잡아당겨지면서 진행하므로, 정공수송층(16a)상에 형성되는 전자수송성 발광층(16b)의 막두께의 균일성이 향상한다. 또, 뱅크메탈층(18a)의 표면은 상기 유기화합물 함유액에 대해 발액성을 갖고 있으므로, 인접하는 화소형성영역에의 유기화합물 함유액의 누출이나 뛰어넘음을 방지할 수 있다.
그 후, 도 10의 (b)에 나타내는 바와 같이, 적어도 각 화소형성영역 Rpx를 포함하는 절연성기판(11)상에 광투과성을 갖는 도전층(투명전극층)을 형성하고, 상기 유기 EL층(16)(정공수송층(16a) 및 전자수송성 발광층(16b))을 통해 각 화소전극(15)에 대향하는 공통의 대향전극(예를 들면 캐소드전극)(17)을 형성한다. 여기서, 대향전극(17)은 예를 들면 증착법이나 스퍼터링법 등에 의해 전자주입층으로 되는 칼슘, 인듐, 바륨, 마그네슘, 리튬 등의 금속재료로 이루어지는 박막을 형성한 후, 그의 상층에 스퍼터법 등에 의해 ITO 등의 투명전극층을 적층 형성한, 두께 방향에 투명한 막 구조를 적용할 수 있다.
또, 대향전극(17)은 상기 화소전극(15)에 대향하는 영역 뿐만 아니라, 각 화소형성영역 Rpx(유기 EL 소자 OEL의 형성영역)를 구획하는 뱅크(18)상에까지 연장하는 단일의 도전층으로서 형성되는 동시에, 뱅크(18)를 형성하는 뱅크메탈층(18a)과 전기적으로 접속되도록 접합된다. 뱅크메탈층(18a)의 표면에 피막된 트리아진티올 화합물의 막두께는 극히 얇으므로, 대향전극(17)과 뱅크메탈층(18a)의 사이에 개재되어 있어도 그들간의 도통성을 저해하는 일은 없다. 이것에 의해, 뱅크(18)를 형성하는 뱅크메탈층(18a)을 각 표시화소 PIX에 공통으로 접속된 공통전압라인(캐소드라인) Lc로서 적용할 수 있다. 이와 같이, 유기 EL 소자 OEL간에 대향전극(17)과 등전위인 뱅크메탈층(18a)을 망라하는 것에 의해서 캐소드 전체의 시트저항을 내려, 표시패널(10) 전체에서 균일한 표시 특성으로 할 수 있다.
다음에, 상기 대향전극(17)을 형성한 후, 절연성기판(11)의 일면측 전역에 보호절연막(패시베이션막)으로서 실리콘산화막이나 실리콘질화막 등을 포함하는 밀봉층(19)을 CVD법 등을 이용해서 형성한다. 또한, UV경화 또는 열경화 접착제를 이용하여, 밀봉덮개나 밀봉기판(20)을 접합하는 것에 의해, 도 5, 도 6에 나타낸 바와 같은 단면 구조를 갖는 표시패널(10)이 완성된다.
다음에, 상술한 본 발명에 관한 표시장치의 제조방법 특유의 작용 효과에 대해, 비교예와 대비하면서 검증한다.
도 12는 본 발명에 관한 표시장치의 제조방법 특유의 작용 효과를 설명하기 위한 패널구조의 비교예를 나타내는 개략 단면도이다. 여기서, 도 5에 나타낸 단면 구조와 동등한 구성에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다. 또, 도 13은 도 12에 나타낸 단면구조를 갖는 비교예에 있어서 표면높이의 분포(막두께 프로파일)를 측정하기 위해 이용한 구체적인 수치를 나타내는 단면 치수도이며, 도 14는 도 13에 나타낸 단면 치수를 갖는 비교예에 있어서의 표면 높이의 분포(막두께 프로파일)를 나타내는 실측 데이터이다. 여기서, 도 13의 (b)에 단면치수를 나타내고, 도 13의 (a)에 해당 단면치수에 대응하는 평면 레이아웃의 일예를 나타내었다. 또한, 도 13의 (a)에 있어서는 도시를 간명하게 하기 위해, 화소전극으로 되는 산화도전층(ITO)이 노출된 영역에 편의적으로 빗금을 쳐서 나타내었다. 또, 도 15는 비교예에 관한 유기 EL층(정공수송층)의 형성 공정에 있어서의 막표면의 상태 변화를 나타내는 개념도이고, 도 16은 본 실시형태에 관한 유기 EL층(정공수송층)의 형성 공정에 있어서의 막표면의 상태 변화를 나타내는 개념도이다.
우선, 비교예에 관한 표시패널에 대해 설명한다.
도 12에 나타내는 비교예는 도 3에 나타낸 표시화소 PIX의 평면 레이아웃에 있어서의 A-A 단면의 패널구조(도 5 참조)에 있어서, 각 화소형성영역 Rpx를 구획하는 뱅크(18)가 중간뱅크층(18z)을 갖고 있지 않고, 하층의 하지층(18x)과 상층의 뱅크메탈층(18a)의 2층으로 형성되어 있다.
그리고, 이러한 패널구조(단면구조)를 갖는 표시패널에 대해, 도 13에 나타내는 바와 같은 단면 치수를 갖는 간이한 모델을 제작하고, 유기 EL막(정공수송층)을 성막한 경우의 표면높이의 분포(막두께 프로파일)를, 촉침식 단차계(주식회사 고사카연구소(Kosaka Laboratory Ltd.)제 서프 코더(Surf Coder) ET4000)를 이용하 여 측정하였다. 측정의 대상으로 한 모델의 구체적인 단면구조는 도 13의 (a), (b)에 나타내는 바와 같이, 배선피치 170㎛로 되도록 배선폭 32㎛의 알루미늄배선(102)이 평행하게 배치설치된 유리기판(101)(상술한 절연성기판(11)에 상당함)상에, 해당 알루미늄배선(102)간의 영역으로부터 한쪽(예를 들면 도면 오른쪽)의 알루미늄배선(102)상으로 연장하도록, 소정의 평면 패턴을 갖는 ITO막(103)(상술한 화소전극(15)을 형성하는 산화도전층(15b)에 상당함)이 형성되고, 또한 알루미늄배선(102)간의 영역에 있어서, 해당 ITO막(103)이 노출된 개구폭 56㎛의 직사각형 형상의 개구부를 갖는 실리콘질화막(104)(상술한 하지층(18x)에 상당함)이 유리기판(101) 전역을 피복하도록 형성되고, 또한 상기 알루미늄배선(102)이 배치설치된 영역에 대응하는 실리콘질화막(104)상에 배선폭 74㎛의 동배선(105)(상술한 뱅크메탈층(18a)에 상당함)이 배선피치 170㎛, 이간거리 96㎛로 되도록 형성되어 있다. 이것에 의해, 실리콘질화막(104)과 동배선(105)을 포함하는 뱅크(110)로 둘러싸인 영역이 화소형성영역으로서 구획된다.
이러한 단면구조를 갖는 표시패널의 모델에 있어서, 상술한 실시형태와 마찬가지로, ITO막(산화도전층)(103) 및 실리콘질화막(하지층)(104)의 표면에 상술한 친액화처리를 실시하고, 한편, 동배선(메탈뱅크층)(105)의 표면에 상술한 발액화 처리를 실시한 후, 정공수송층으로 되는 PEDOT/PSS가 포함된 유기화합물 함유액을, 뱅크(110)로 둘러싸인 영역(화소형성영역)에 도포하여 가열건조처리한 후의, 정공수송층의 표면높이의 분포를 2개소에 있어서 측정하면, 도 14에 나타내는 바와 같이, 어느 패턴도 실리콘질화막(104)에 설치된 개구부의 내부에 있어서 대략 중앙영 역에서 막두께가 크고, 실리콘질화막(104)에 접촉하는 해당 개구부의 가장자리변영역에서 막두께가 작아지는 경향을 나타내는 것이 판명되었다.
이것은 실리콘질화막(104)에 대한 UV 오존처리에 의한 친액화처리에 있어서는 유기화합물 함유액에 대해 충분한 친화성을 발현하지 않는데 반해, 산화도전층인 ITO막에 대한 UV 오존 처리에 의한 친액화처리에 있어서는 유기화합물 함유액에 대해 충분한 친화성을 나타내는 것에 의한 것으로 고려되고 있다.
즉, 유기 EL층(정공수송층)의 형성 공정에 있어서, 도 15의 (a)에 나타내는 바와 같이, 뱅크(110)에 의해 구획된 화소형성영역에 도포된 유기화합물 함유액은 어느 정도의 친액성을 갖는 실리콘질화막(104)에 착적(着滴)하는 한편, 발액성을 갖는 동배선(105)의 표면에서는 겉돌기 때문에, 동배선(105)간의 영역에 돔(dome)형상의 단면을 갖고 체류하게 된다.
이러한 상태에서 가열건조처리를 실행하면, 도 15의 (b)에 나타내는 바와 같이, 실리콘질화막(104) 표면에 있어서 유기화합물 함유액이 충분히 융합되지 않기 때문에, 해당 유기화합물 함유액에 대해 충분한 친화성을 갖는 ITO막이 노출된 개구부의 대략 중앙영역에 유기화합물이 응집해서 막두께가 커지고, 개구부의 가장자리변 영역에서 막두께가 작아져, 유기 EL층(정공수송층)(106)의 막두께가 불균일하게 된다.
이에 대해, 본 실시형태에 있어서는 도 16의 (a)에 나타내는 바와 같이, 뱅크(18)가 실리콘질화막을 포함하는 하지층(18x)과, 감광성의 폴리이미드 또는 아크릴계의 수지재료를 경화해서 이루어지는 중간뱅크층(18z)과, 동 등의 금속재료를 포함하는 뱅크메탈층(18a)으로 이루어지는 적층구조를 갖고, 중간뱅크층(18z)으로서 유기화합물 함유액에 대해 하지층(18x)을 형성하는 실리콘질화막보다 높은 친화성을 발현하는 폴리이미드나 아크릴계의 수지재료를 이용해서 형성하고 있으므로, 화소형성영역에 도포된 유기화합물 함유액은 충분한 친액성을 갖는 중간뱅크층(18z)에 융합되어 퍼지는 한편, 발액성을 갖는 뱅크메탈층(18a)의 표면에서는 되겉돌기 때문에, 도 15(a)에 나타낸 경우와 마찬가지로, 뱅크메탈층(18a)간의 영역에 돔형상의 단면을 갖고 체류하게 된다.
이러한 상태에서 가열건조처리를 실행하면, 도 16의 (b)에 나타내는 바와 같이, 폴리이미드나 아크릴계의 수지재료를 경화해서 이루어지는 중간뱅크층(18z) 표면에 있어서 유기화합물 함유액이 충분히 융합해서 퍼지기 때문에, 유기화합물 함유액의 액면이 가장자리변영역으로 잡아당겨진 상태에서 건조가 진행되고, 개구부의 중앙영역에의 유기화합물내의 PEDOT/PSS의 응집이 억제되어 대략 전역에서 막두께가 균일화되며, 유기 EL층(16)(정공수송층(16a))의 막두께가 균일화되는 것이 판명되었다.
여기서, 중간뱅크층(18z)의 막두께를 너무 크게 하면 , 상기 가열건조처리에 있어서 중간뱅크층(18z) 표면으로 퍼지는 유기화합물의 양이 많아져, 액면이 가장자리변영역으로 과도하게 잡아당겨지는 것에 의해, 반대로 개구부의 대략 중앙영역에 있어서의 막두께가 현저히 작아져, 정공수송층(16a)의 막두께가 불균일하게 되는 것도 판명되었다.
그래서, 본원 발명자들이 예의 검토한 결과, 유기화합물 함유액 중의 유기화 합물이 충분히 융합해서 퍼지는 정도의 단차를 갖고, 또한 수지막으로서 형성가능한 범위에서, 정공수송층의 막두께의 균일성을 확보하기 위해서는 중간뱅크층(18z)의 막두께를 대략 0.5∼1.5㎛ 정도, 중간뱅크층(18z) 표면에 있어서의 순수한 물 접촉각을 10° 이하, 중간뱅크층(18z)의 뱅크메탈층(18a)의 단부로부터의 인출(노출) 치수를 1㎛ 이상, 하지층(18x)의 중간뱅크층(18z)의 단부로부터의 인출(노출) 치수를 1㎛ 이상으로 설정하는 것이 특히 바람직한 것이 확인되었다.
이상 설명한 바와 같이, 본 실시형태에 관한 표시장치 및 그 제조방법에 의하면, 각 표시화소(화소형성영역)를 구획하기 위한 뱅크로서, 실리콘질화막 등을 포함하는 하지층과, 폴리이미드나 아크릴계의 수지막을 포함하는 중간뱅크층과, 적어도 표면이 동 등을 포함하는 메탈뱅크층으로 이루어지는 적층 구조를 적용해서, 개구부내에 노출된 화소전극(ITO 등으로 이루어지는 산화금속막) 표면 및 중간뱅크층 표면을 친액화하고, 메탈뱅크층 표면을 발액화하는 것에 의해, 유기 EL층(정공수송층)으로 되는 유기화합물 함유액(PEDOT/PSS 등)이 중간뱅크층 표면에 융합해서 퍼지는 것에 의해 액면이 잡아당겨진 상태에서 건조가 진행되므로, 화소전극이 노출된 개구부의 대략 전역에서 막두께가 균일화된 유기 EL층(발광기능층)이 형성된다.
 따라서, 본 실시형태에 의하면, 발광 동작시에 있어서의 발광개시전압이나, 유기 EL층으로부터 방사되는 광의 파장(색도)의 설계값으로부터의 어긋남을 억제해서, 원하는 표시화질을 얻을 수 있는 동시에, 유기 EL 소자의 열화를 억제하여, 신뢰성이나 수명이 우수한 표시패널을 실현할 수 있다.
또한, 상술한 비교예와의 대비 검증에 있어서는 화소전극으로 되는 ITO막(산화도전층)상에 유기화합물 함유액으로서 PEDOT/PSS를 도포하여, 정공수송층(16a)을 형성하는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 정공수송층(16a)상에 전자수송성 발광층(16b)을 형성하는 경우에도 동등한 작용효과를 얻을 수 있는 것을 확인하고 있다. 또, ITO 이외의 투명금속산화물이어도 마찬가지의 효과를 기대할 수 있다.
또, 상술한 실시형태에 있어서는 유기 EL층(16)이 정공수송층(16a) 및 전자수송성 발광층(16b)으로 이루어지는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 예를 들면 정공수송 겸 전자수송성 발광층만이라도 좋고, 정공수송성 발광층 및 전자수송층이어도 좋으며, 또 사이에 적절히 전하수송층이 개재되어도 좋고, 그 밖의 전하수송층의 조합이어도 좋다.
또, 상기 실시형태에서는 화소전극(15)을 애노드로 하였지만, 이것에 한정하지 않고 캐소드로 해도 좋다. 이 때, 유기 EL층(16)은 화소전극(15)에 접하는 전하수송층이 전자수송성의 층이면 좋다.
또, 상기 실시형태에서는 화소전극(15)을, 반사도전층(15a)과 산화도전층(15b)의 2층 구조로 했지만, 유기 EL층(예를 들면, 정공수송층)과의 밀착성이나 전하주입특성이 양호하고 상면에 전하수송성 재료를 포함하는 유기화합물 함유액을 도포할 때에 유기화합물 함유액이 비교적 균일한 두께로 되도록 성막되면 반사도전층(15a)만이어도 좋다.
이와 같이, 본 발명에 관한 표시장치 및 그 제조방법에 따르면, 각 표시화소의 형성영역의 대략 전역에 걸쳐, 막두께의 균일성이 개선된 전하수송층이 형성된 표시패널을 실현할 수 있다.

Claims (11)

  1. 화소전극과,
    상기 화소전극의 주위를 둘러싸서 화소형성영역을 구획하는 격벽을 구비하고,
    상기 격벽이 적어도,
    제 1 절연층과,
    상기 제 1 절연층상에 설치되고 친액 처리된 제 2 절연층과,
    상기 제 2 절연층상에 설치되고 발액 처리된 도전층을 구비하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제 2 절연층은 감광성의 폴리이미드 또는 아크릴계의 수지재료를 경화해서 이루어지는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 절연층은 실리콘질화막 또는 실리콘산화막을 포함하는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 제 2 절연층은 상기 제 1 절연층보다 두꺼운 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 도전층의 표면에 트리아진티올 화합물이 피막되어 있는 것을 특징으로 하는 표시장치.
  6. 화소전극의 주위를 둘러싸는 제 1 절연층을 형성하는 공정과,
    상기 제 1 절연층상에 제 2 절연층을 형성하는 공정과,
    상기 제 2 절연층상에 도전층을 형성하는 공정과,
    상기 화소전극의 표면 및 상기 제 2 절연층의 표면을 친액화하는 공정과,
    상기 도전층의 표면을 발액화하는 공정과,
    상기 화소전극상에 전하수송성 재료를 포함하는 용액을 도포하는 공정을 갖는 것을 특징으로 하는 표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 제 2 절연층은 감광성의 폴리이미드 또는 아크릴계의 수지재료를 경화해서 이루어지는 것을 특징으로 하는 표시장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 친액화하는 공정은 상기 화소전극의 표면 및 상기 제 2 절연층에, UV 오존 처리 혹은 산소 플라스마 처리를 실시하는 공정을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 도전층의 표면의 발액화 전에, 상기 도전층의 표면을 소프트에칭하는 것을 특징으로 하는 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 도전층의 표면을 산계의 수용액으로 소프트에칭하는 것을 특징으로 하는 표시장치의 제조방법.
  11. 제 6 항에 있어서,
    상기 발액화하는 공정은 상기 도전층의 표면에 트리아진티올 화합물을 피막 해서 상기 도전층의 표면을 발액화하는 공정을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020070045283A 2006-05-10 2007-05-10 표시장치 및 그 제조방법 KR100817992B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00131002 2006-05-10
JP2006131002A JP4415971B2 (ja) 2006-05-10 2006-05-10 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070110200A KR20070110200A (ko) 2007-11-16
KR100817992B1 true KR100817992B1 (ko) 2008-03-31

Family

ID=38684776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045283A KR100817992B1 (ko) 2006-05-10 2007-05-10 표시장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7695759B2 (ko)
JP (1) JP4415971B2 (ko)
KR (1) KR100817992B1 (ko)
CN (2) CN100511645C (ko)
TW (1) TWI352427B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085449B1 (ko) * 2005-04-12 2011-11-21 삼성전자주식회사 표시장치
FR2898139B1 (fr) * 2006-03-06 2008-05-30 Nanoledge Sa Procede de fabrication de produits extrudes composites polymeres et nanotubes de carbone
JP2009244296A (ja) * 2008-03-28 2009-10-22 Fuji Electric Holdings Co Ltd 色変換フィルタ
JP5417732B2 (ja) * 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
JP2009288773A (ja) * 2008-04-30 2009-12-10 Sony Corp 表示装置
US8362473B2 (en) * 2008-09-30 2013-01-29 Panasonic Corporation Organic EL device and method for manufacturing same
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
CN102308404B (zh) * 2009-02-10 2016-01-20 株式会社日本有机雷特显示器 发光元件、显示装置以及发光元件的制造方法
WO2011007480A1 (ja) * 2009-07-17 2011-01-20 シャープ株式会社 有機elデバイス、有機elデバイスの製造方法、及び有機el照明装置
JP5927520B2 (ja) 2011-11-16 2016-06-01 株式会社Joled 表示パネルの製造方法
JP6142359B2 (ja) 2011-11-16 2017-06-07 株式会社Joled 表示パネルの製造方法および表示パネル
CN102705790B (zh) 2012-03-16 2014-08-27 京东方科技集团股份有限公司 发光二极管显示背板及其制造方法、显示装置
JP6014883B2 (ja) * 2012-06-01 2016-10-26 株式会社Joled 有機発光素子、有機el表示パネル、有機el表示装置、および塗布型デバイスと、これらの製造方法
CN103022080B (zh) 2012-12-12 2015-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
KR102049735B1 (ko) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电(深圳)有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
KR102112649B1 (ko) * 2013-11-25 2020-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
US9228717B2 (en) * 2013-11-28 2016-01-05 Lg Display Co., Ltd. Quantum rod compound including electron acceptor and quantum rod luminescent display device including the same
CN103728795A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 一种阵列基板公共电极结构及其制造方法、阵列基板
CN105307378B (zh) * 2014-07-18 2018-10-19 启碁科技股份有限公司 基板结构的制造方法、基板结构以及金属构件
CN104409653B (zh) 2014-10-30 2017-07-18 京东方科技集团股份有限公司 一种像素界定层、有机致发光器件及显示装置
CN105742311B (zh) * 2014-12-11 2018-11-13 昆山国显光电有限公司 一种显示装置及其制备方法
US9761439B2 (en) * 2014-12-12 2017-09-12 Cree, Inc. PECVD protective layers for semiconductor devices
KR102429283B1 (ko) * 2015-05-27 2022-08-05 삼성전자주식회사 디스플레이 장치
JP6514999B2 (ja) * 2015-09-15 2019-05-15 株式会社ジャパンディスプレイ 表示装置
KR102469945B1 (ko) * 2017-07-14 2022-11-23 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN111602190B (zh) * 2018-01-18 2022-04-15 夏普株式会社 显示设备、显示设备的制造方法、显示设备的制造装置
CN108806593A (zh) * 2018-05-31 2018-11-13 厦门天马微电子有限公司 一种有机发光显示面板及显示装置
CN108962960B (zh) * 2018-07-27 2021-01-15 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR20200036451A (ko) * 2018-09-28 2020-04-07 엘지디스플레이 주식회사 표시장치
CN109786552B (zh) * 2019-01-22 2020-10-16 合肥京东方光电科技有限公司 有机薄膜及其制作方法、显示装置和光学器件
CN110164948B (zh) * 2019-06-13 2021-12-28 京东方科技集团股份有限公司 一种像素界定层、制作方法和显示面板
CN110504384B (zh) * 2019-08-29 2022-04-12 京东方科技集团股份有限公司 有机电致发光器件和显示面板
CN112349854A (zh) * 2019-12-25 2021-02-09 广东聚华印刷显示技术有限公司 显示器件及其制备方法和显示面板
CN114594635B (zh) * 2022-04-01 2024-01-26 Tcl华星光电技术有限公司 显示装置及其显示面板
KR20240038214A (ko) * 2022-09-15 2024-03-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20240043892A (ko) * 2022-09-27 2024-04-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008005000A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd 低電圧検知リセット回路
JP2008004007A (ja) * 2006-06-26 2008-01-10 Nagaoka Univ Of Technology 位置制御装置、位置制御方法、ロボット制御装置およびロボット制御方法
JP2008005009A (ja) * 2006-06-20 2008-01-10 Kenwood Corp 信号増幅装置
JP2008005010A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 動画編集方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859399B2 (ja) * 1999-07-28 2006-12-20 Nec液晶テクノロジー株式会社 カラーフィルタを備えた液晶表示パネル用基板の製造方法
JP2001076881A (ja) 1999-09-07 2001-03-23 Sharp Corp 有機発光素子及びその製造方法
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP4021177B2 (ja) * 2000-11-28 2007-12-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法および有機エレクトロルミネッセンス装置並びに電子機器
JP2002372928A (ja) * 2001-06-13 2002-12-26 Sony Corp タイリング型表示装置及びその製造方法
JP3922177B2 (ja) * 2002-02-12 2007-05-30 セイコーエプソン株式会社 成膜方法、成膜装置、液滴吐出装置、カラーフィルタの製造方法、表示装置の製造方法
JP4217868B2 (ja) * 2002-05-07 2009-02-04 大日本印刷株式会社 エレクトロルミネッセント素子およびその製造方法
JP2004145092A (ja) * 2002-10-25 2004-05-20 Seiko Epson Corp デバイスとその製造方法及びそのデバイスを備えた電子機器
JP4581368B2 (ja) * 2003-10-07 2010-11-17 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置とその製造方法、並びに電子機器
JP4175273B2 (ja) * 2004-03-03 2008-11-05 セイコーエプソン株式会社 積層型有機エレクトロルミネッセンス素子の製造方法及び表示装置
JP4121514B2 (ja) * 2004-07-22 2008-07-23 シャープ株式会社 有機発光素子、及び、それを備えた表示装置
JP4379278B2 (ja) * 2004-09-21 2009-12-09 カシオ計算機株式会社 トランジスタアレイ基板及びディスプレイパネル
JP4192879B2 (ja) * 2004-09-30 2008-12-10 カシオ計算機株式会社 ディスプレイパネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008005000A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd 低電圧検知リセット回路
JP2008005009A (ja) * 2006-06-20 2008-01-10 Kenwood Corp 信号増幅装置
JP2008005010A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 動画編集方法
JP2008004007A (ja) * 2006-06-26 2008-01-10 Nagaoka Univ Of Technology 位置制御装置、位置制御方法、ロボット制御装置およびロボット制御方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
공개특허 제2004-0074918호
공개특허 제2005-0001343호
공개특허 제2005-0094882호
공개특허 제2005-0105111호

Also Published As

Publication number Publication date
JP2007305357A (ja) 2007-11-22
CN101090132A (zh) 2007-12-19
KR20070110200A (ko) 2007-11-16
CN100511703C (zh) 2009-07-08
TW200802842A (en) 2008-01-01
US7695759B2 (en) 2010-04-13
US20070263164A1 (en) 2007-11-15
US20100090933A1 (en) 2010-04-15
CN101090093A (zh) 2007-12-19
CN100511645C (zh) 2009-07-08
US8049413B2 (en) 2011-11-01
TWI352427B (en) 2011-11-11
JP4415971B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
KR100817992B1 (ko) 표시장치 및 그 제조방법
KR100868427B1 (ko) 표시장치 및 그 제조방법
US7812345B2 (en) Organic EL display panel
JP4857688B2 (ja) 表示装置及びその製造方法
JP4251329B2 (ja) 表示装置及びその製造方法
JP4497185B2 (ja) 表示装置の製造方法
US20090170230A1 (en) Manufacturing method of display apparatus and manufacturing apparatus
JP5131446B2 (ja) 表示パネル及びその製造方法
JP4591837B2 (ja) 表示装置及びその製造方法
JP4811292B2 (ja) 表示装置の製造方法
JP3966252B2 (ja) 有機el装置とその製造方法、及び電子機器
JP4774891B2 (ja) 表示装置及びその製造方法
JP4366721B2 (ja) 表示装置及びその製造方法
JP4760168B2 (ja) ディスプレイパネル及びその製造方法
JP4742317B2 (ja) 表示装置及びその製造方法
JP4697422B2 (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12