KR100815318B1

KR100815318B1 - 다층 회로기판용 워킹판넬

Info

Publication number: KR100815318B1
Application number: KR1020070016528A
Authority: KR
Inventors: 이재준; 김한; 윤일성; 조승현
Original assignee: 삼성전기주식회사
Priority date: 2007-02-16
Filing date: 2007-02-16
Publication date: 2008-03-19
Also published as: US20080196927A1; JP2008205434A

Abstract

본 발명은 다층 회로기판용 워킹판넬을 개시한다.

본 발명의 다층 회로기판용 워킹판넬은, 다수의 회로기판이 구획 형성되는 복수의 스트립이 평면상으로 배열되는 워킹판넬에서, 코어를 중심으로 상·하측에 서로 다른 회로패턴을 갖는 회로층이 각각 형성된 제1스트립과, 코어를 중심으로 상기 제1스트립의 회로층이 반대 위치에서 적층 형성된 제2스트립을 포함하여 구성된다.

상기와 같이 구성되는 본 발명에 따른 다층 회로기판용 워킹판넬은, 코어를 중심으로 적층 위치가 서로 반대되게 회로층과 절연층을 구성한 제1,2스트립을 적절히 분산 배치하는 간소한 구성을 통해 기판의 제조공정 중 가해지는 열 응력에 의한 휨 변형(warpage)을 억제할 수 있어 제품의 표준화와 생산성 및 수율성 향상을 기대할 수 있는 산업상 유용한 효과를 제공한다.

회로기판, 보호 시트, 필름, 절연층, 박리

Description

다층 회로기판용 워킹판넬 {FOR PRINTED CIRCUIT BOARD}

도 1은 종래 기술에 따른 워킹판넬의 스트립 배열을 나타낸 도면,

도 2는 도 1의 “A-A”선을 나타낸 단면도,

도 3은 본 발명에 따른 워킹판넬의 스트립 배열을 나타낸 도면,

도 4는 도 3의 “B-B”선을 나타낸 단면도,

도 5는 도 3의 “C-C”선을 나타낸 단면도,

도 6 및 도 7은 본 발명의 다른 실시예에 따른 워킹판넬의 스트립 배열을 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

1 : 워킹판넬

10,10' : 제1,2스트립

11,11' : 코어

정 회로층 : 13a,13a'

역 회로층 : 13b,13b'

정 절연층 : 15a,15a'

역 절연층 : 15b,15b'

외곽 정 회로층 : 17a,17a'

외곽 역 회로층 : 17b,17b'

본 발명은 복수개의 회로기판 집합체인 스트립을 다수 구획 형성하는 다층 구조의 워킹판넬에 관한 것으로서, 보다 상세하게는 회로층의 적층 위치가 서로 반대인 제1,2스트립을 적절히 배치시켜 판넬 전체가 상·하부 측으로 휨 변형되는 워피지 현상을 억제하여 제품의 표준화와 그에 따른 수율성을 높일 수 있는 다층 회로기판용 워킹판넬에 관한 것이다.

일반적으로 인쇄회로기판((Printed Circuit Board; PCB)은 여러 전자제품 소자들을 일정한 틀에 따라 간편하게 연결시켜 주는 역할을 하며, 디지털 TV를 비롯한 가전제품부터 첨단 통신기기까지 모든 전자제품에 광범위하게 사용되는 부품으로서, 용도에 따라 범용 PCB, 모듈용 PCB, 패키지용 PCB 등으로도 분류된다.

즉, 인쇄회로기판은 페놀수지 절연판 또는 에폭시수지 절연판 등의 일 측면에 구리 등의 박판을 부착시킨 다음 회로의 배선패턴 에 따라 식각(선상의 회로만 남기고 부식시켜 제거)하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 형성한 것으로서, 배선 회로면의 수에 따라 단면기판·양면기판·다층기판 등으로 분류되며 층수가 많을수록 부품의 실장력이 우수하여 고 정밀 제품에 채용되며, 근래 들어 전자산업의 발전으로 초박판의 인쇄회로기판(두께가 0.04mm ~ 0.2mm)과 더불어 다층 회로기판이 널리 사용되고 있다.

이러한, 인쇄회로기판은 비교적 간단한 전자기기에는 단면이 사용되고 있으나, 최근에는 양면에 회로를 형성시키고 스루홀(through hole)을 통하여 상호 연결시킨 양면 기판 또는, 이를 양면뿐만 아니라 복수개의 층으로 확대시킨 다층 기판이 사용이 증가하고 있다.

통상적으로 알려진 다층 회로기판은 직조 된 유리섬유에 BT나 FR-4, 또는 다른 수지를 함침시켜 절연체 판인 코어를 제조한 후, 상기 코어의 양면에 동박을 적층 하여 내층 회로를 형성하고, 이후 서브트랙티브(Subtractive) 공정이나 세미 어디티브(Semi-additive) 공정 등을 이용하여 제조된다.

이러한 다층 회로기판의 제조공정을 간략하게 설명하면, 코어의 양면에 화상 형성공정을 내층 회로패턴을 형성하며, 이때의 상기 코어는 CCL(Copper Clad Laminate)이 사용되고, CCL의 절연자재로는 직조 된 유리섬유에 수지가 함침 된 FR-4나 에폭시 계열 절연자재가 주로 사용된다.

그리고, 내층 회로패턴을 형성한 후에는 내층 회로패턴이 형성된 기판에 CZ 에칭으로 코어 및 내층 회로패턴의 표면에 조도를 형성한 후 상기 코어 및 내층 회로패턴의 표면에 조도가 형성된 기판에 진공 라미네이터를 이용하여 잉크 형태의 열 경화성 레진을 도포 하거나 건식 필름 형태의 레진을 부착하여 외부 절연층을 적층 하여 빌드업층을 형성한다.

이후, 디스미어 공정시 내화학성 및 내약품성을 가지도록 빌드업층이 적층 된 기판에 열을 가하여 외부 절연층을 예비 경화를 시킨 뒤 CNC 드릴 또는 레이저 드릴을 이용하여 내층과 외층간의 층 간 접속을 위한 관통홀 및 비아홀을 형성한다.

이어서, 디스미어 공정을 통해 관통홀 및 비아홀 내벽의 잔사를 제거하여 조면을 형성한 뒤, CZ 에칭액으로 표면 조도를 형성하고, 무전해 동도금 공정 및 전해 동도금 공정으로 조도가 형성된 외부 절연층 위에 금속층을 형성한 후 화상 형성공정을 통해 외층 회로패턴을 형성한다. 이후 상기 외층 회로패턴의 외면으로 솔더 레지스터를 도포 한다.

한편, 상기의 다층 회로기판은 패키지용 기판인 워킹판넬(100)을 이용하여 제작되는데, 이때의 상기 워킹판넬(100)은 도 1에서 보는 바와 같이 여러 개의 회로기판 유닛을 포함하는 스트립(110)이 등간 격을 두고 구획 형성된다.

즉, 상기 워킹판넬(100)은 가로와 세로의 크기가 대략 600mm×600mm 내·외로 제작되는 판넬로서, 도면에서 보는 바와 같이 소정의 크기를 갖는 복수개의 스트립(110)으로 구획 형성되며, 이들 각 스트립(110)은 실질적으로 전자부품이 실장되는 여러 개의 회로기판으로 분할 형성된다.

도 2는 도 1의 “A-A”선을 나타낸 단면도로서, 이에 나타내 보인 바와 같이 종래 기술에 따른 스트립(110)의 일반적인 층구조를 나타낸 것으로, 코어(111)를 중심으로 그 상·하면으로 내층 회로패턴(113a,113b)과 외부 절연층(115a,115b)과 그리고 외부 회로패턴(117a,117b) 및 솔더레지스터층(119a,119b)이 순차적으로 적층 형성된다.

그러나, 종래의 다층 회로기판용 워킹판넬은 패키지 제조를 위한 여러 공정을 거치는 동안 외부에서 가해지는 열의 변화를 수반하게 되고, 이러한 열의 변화는 재료의 열팽창계수 특성에 따라 각층이 변형하게 되는 현상을 유발하여 결과적으로 워킹판넬(100) 전체에 대한 휨 현상 즉, 워피지(warpage) 현상이 일어나는 문제점이 있었다.

즉, 상기 워킹판넬(100)을 이루는 적층된 층들의 경우 디자인과 사용된 재료별로 서로 다른 열팽창계수를 가지며, 이러한 적층 재료간의 열팽계수의 산포는 워킹판넬(100)의 크기가 클수록 더 크게 발생하며, 결과적으로 공정의 수율을 저하시킬 뿐만 아니라 회로기판의 부품 실장성을 불량하게 하여 제품의 신뢰성을 크게 떨어뜨리는 문제점을 초래한다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창출된 것으로서, 본 발명의 목적은 코어를 중심으로 적층 위치가 서로 반대인 제1,2스트립을 적절히 배치시켜 판넬 전체에 가해지는 휨 응력을 국부적으로 분산 상쇄시키도록 하여 제품의 표준화와 수율성을 높일 수 있는 다층 회로기판용 워킹판넬을 제공하는데 있다.

상기한 목적을 달성하기 위하여 본 발명에 따른 다층 회로기판용 워킹판넬은, 다수의 회로기판이 구획 형성되는 복수의 스트립이 평면상으로 배열되는 워킹판넬에서, 코어를 중심으로 상·하측에 서로 다른 회로패턴을 갖는 회로층이 각각 형성된 제1스트립과, 코어를 중심으로 상기 제1스트립의 회로층이 반대 위치에서 적층 형성된 제2스트립을 포함하여 구성되는 것을 그 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 제1스트립은 코어를 중심으로 상측과 하측에 서로 다른 회로패턴을 갖는 정·역 회로층과, 이들 정·역 회로층의 외면으로 각각 적층 되는 정·역 절연층이 교대로 반복 적층 되면서 최 외곽층에 솔더레지스터가 도포되고, 상기 제2스트립은 코어를 중심으로 상측과 하측에 서로 다른 회로패턴을 갖는 역·정 회로층과, 이들 역·정 회로층과, 이들 역·정 회로층의 외면으로 각각 정측되는 역·정 절연층이 교대로 반복 적층 되면서 최 외곽층에 솔더레지스터가 도포되는 것에 있다.

본 발명의 바람직한 다른 특징으로서, 상기 제1스트립과 제2스트립은 교차 배열되는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1스트립이 둘 이상 인접하 게 배치된 제1스트립군과 상기 제2스트립이 둘 이상 인접하게 배치된 제2스트립군은 상호 교차 배열되는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1스트립이 둘 이상 인접하게 배치된 제1스트립군과 상기 제2스트립이 둘 이상 인접하게 배치된 제2스트립군 중 적어도 하나의 스트립군은 중앙에 배치되고 나머지 스트립군은 양측 외곽에 균등 배치되는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 정·역 회로층은 서로 다른 구리 함유량 또는 중량 을 갖는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 정·역 절연층은 열팽창계수가 다른 재질인 것에 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

이하, 본 발명에 따른 다층 회로기판용 워킹판넬의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 3은 본 발명에 따른 워킹판넬의 스트립 배열을 나타낸 도면이고, 도 4는 도 3의 “B-B”선을 나타낸 단면도이며, 도 5는 도 3의 “C-C”선을 나타낸 단면도이다.

이에 나타내 보인 바와 같이, 본 발명의 다층 회로기판용 워킹판넬(1)은 등간격을 두고 평면상으로 배치되는 복수개의 스트립으로 구획 형성되며, 이때의 상기 스트립은 실질적으로 전자부품이 실장되는 복수개의 회로기판 유닛(p)으로 분할된다.

이와 같이 복수개의 스트립으로 분할되는 워킹판넬(1)의 구조는 종전과 대동소이하다. 다만, 본 발명은 상기 워킹판넬(1)을 구성하는 스트립의 적층구조를 상호 반대로 한 제1스트립(10)과 제2스트립(10')으로 구분 형성하고, 이들 제1스트립(10)과 제2스트립(10')을 적절히 배치하여 기판 제조 공정중에 가해지는 열에 의한 휨 변형을 상쇄시킬 수 있도록 하는 것에 주요한 특징이 있다.

제1스트립(10)은 코어(11)를 중심으로 그 상·하면으로 서로 다른 회로패턴이 형성된 각각의 정·역 회로층(13a,13b)과, 이들 정·역 회로층(13a,13b)의 외면 으로 정·역 절연층(15a,15b)이 교대로 반복 적층 되며, 최 외곽층에 위치되는 회로층의 외면으로는 솔더레지스터를 도포하여 된 솔더레지스터층(19a,19b)이 적층된다.

한편, 상기 정·역 회로층(13a,13b)은 상호간에 회로패턴이 다르므로 그에 따른 중량 및 구리 함유량에서 차이가 발생하며, 상기 정·역 회로층(13a,13b)과 정·역 절연층(15a,15b)는 교대로 반복하여 적층될 수 있다. 또한, 상기 정·역 절연층(15a,15b)은 열팽창계수가 다른 재질로 제공될 수 있다.

이와 같이 코어(11)를 중심으로 상·하측으로 회로층과 절연층 그리고 솔더레지스터층이 도포되는 구성은 공지의 기술에 의해 실시되는 것이므로 상세한 설명은 생략한다.

한편, 본 발명은 제1스트립(10)의 적층 구조에 대한 이해를 돕고자 도 3에서 보는 바와 같이 4개의 회로층을 적층한 구조를 예시하였다.

도면에서 보는 바와 같이 제1스트립(10)은 코어(11)를 중심으로 그 상측으로는 정 회로층(13a)이 적층 되고, 상기 코어(11)의 하측으로는 역 회로층(13b)이 적층 되며, 상기 정 회로층(13a)의 외면 즉, 상면으로는 정 절연층(15a)이 적층 되고, 상기 역 회로층(13b)의 하면으로는 역 절연층(15b)이 적층 되며, 다시 상기 정 절연층(15a)의 외면으로는 외곽 정 회로층(17a)이 적층 되고, 상기 역 절연층(15b)의 외면으로는 외곽 역 회로층(17b)이 적층 되며, 이들 외곽 정·역 회로층(17a,17b)의 각 외면으로는 각각의 솔더레지스터층(19a,19b)이 적층된다.

제2스트립(10')은 상기 제1스트립(10)과 반대의 적층 구조를 갖는 것으로, 절연체인 코어(11')를 중심으로 상측과 하측에 각각 서로 다른 회로패턴을 갖는 역·정 회로층(13b',13a')과, 이들 역·정 회로층(13b',13a')의 외면으로 역·정 절연층(15b',15a')이 교대로 반복 적층 되며, 최 외곽층에 위치되는 회로층의 외면으로는 솔더레지스터를 도포하여 된 솔더레지스터층(19b',19a')이 적층된다.

한편, 상기 역·정 회로층(13b',13a')은 상술한 제1스트립(10)과 마찬가지로 상호간에 회로패턴이 다르게 형성되는 것에 의해 그에 따른 중량 및 구리 함유량에서 차이가 발생하므로 결과적으로 열팽창계수가 상이하다. 또한, 상기 역·정 절연층(15b',15a')은 열팽창 계수가 다른 재질로 구비될 수 있으며, 이때의 재질은 절연재로서 공지의 알려진 재질을 사용하여도 무방하므로 상세한 설명은 생략한다.

한편, 본 발명은 상기 제2스트립(10')의 적층 구조에 대한 이해를 돕고자 도 4에서 보는 바와 같이, 4개의 회로층을 적층한 구조를 예시하였다.

도면에서 보는 바와 같이, 상기 제2스트립(10')은 코어(11')를 중심으로 그 상측으로는 역 회로층(13b')이 적층 되고, 상기 코어(11')의 하측으로는 정 회로층(13a')이 적층 되며, 상기 역 회로층(13b')의 외면 즉, 상면으로는 역 절연층(15b')이 적층 되고, 상기 정 회로층(13a')의 하면으로는 정 절연층(15a')이 적층 되며, 다시 상기 역 절연층(15b')의 상면으로는 외곽 역 절연층(17b')이 적층 되고, 상기 정 절연층(15a')의 하면으로는 외곽 정 회로층(17a')이 적층 되며, 이들 외곽 역·정 회로층(17b',17a')의 각 외면으로는 각각의 솔더레지스터층(19b'19a')이 적층된다.

여기서, 상기 제2스트립(10')과 제1스트립(10)은 실질적으로 동일한 층으로 구성되며, 다만 반대로 적층된 차이가 있다.

즉, 상기 제2스트립(10')의 코어(11'), 제2스트립(10')의 정 회로층(13a'), 역 회로층(13b'), 정 절연층(15a'), 역 절연층(15b'), 외곽 정 회로층(19a'), 외곽 역 회로층(19b')은 상술한 제1스트립(10)의 코어(11), 정 회로층(13a), 역 회로층(13b), 정 절연층(15a), 역 절연층(15b), 외곽 정 회로층(19a), 외곽 역 회로층(19b)와 대응하는 것으로 양자는 실질적으로 동일한 것이다.

상기와 같이 구성되는 본 발명의 워킹판넬(1)은 제1스트립(10)과 제2스트립(10')의 적층 구조를 상호 반대로 하여 휨 변형을 억제하며 이를 더욱 효과적으로 하기 위하여 제1스트립(10)과 제2스트립(10')의 배열을 다음과 같이 제안한다.

먼저, 도 3에 나타내 보인 바와 같이 다수개의 제1스트립(10)을 둘 이상 인접하게 배치하여 된 제1스트립군(a)과, 상기 제2스트립(10')을 둘 이상 인접하게 배치하여 된 제2스트립군(b)으로 구성한다.

그리고, 상기 제1스트립군(a)을 중앙에 배치하고, 상기 제2스트립군(b)을 도면에서 보는 바와 같이 분할 제2스트립군(b')으로 분할하여 양측에 균등 배치한다.

이러한 구성을 통해 기판의 제조공정중 가해지는 열 응력에 의한 워킹판 넬(1)의 전체적인 휨 변형을 억제할 수 있게 된다. 이는 상기 제1스트립(10)과 제2스트립(10')이 상호 반대되는 적층 구조를 갖는 것에 의해 동일평면상에 배치되는 회로층 또는 절연층의 열팽창계수가 상이하게 된다. 따라서, 기판 제조공정중 작용하는 열응력에 의한 휨 변형은 제1스트립(10)과 제2스트립(10')에 반대되는 형태로 나타나므로 결과적으로 워킹판넬(1) 전체가 어느 한 방향으로 휘는 것을 억제하게 된다.

도 6은 본 발명의 워킹판넬(1)에서 제1스트립(10)과 제2스트립(10')의 다른 배열을 나타낸 도면으로서, 도면에서 보는 바와 같이 본 실시예에서의 워킹판넬(1)은 인접하게 배치되는 다수개의 제1스트립(10)으로 이루어진 제1스트립군(a)과, 둘이상 인접하게 배치된 제2스트립(10')으로 이루어진 제2스트립군(b)으로 이루어지며, 이때의 상기 제1스트립군(a)과 제2스트립군(b)은 도면에서 보는 바와 같이 교차 배치되는 구조이다.

즉, 워킹판넬(1)에 형성될 수 있는 스트립의 개수가 상·하 2열로 하여 모두 16개인 경우, 상측 열에 각각 4개씩 제1스트립군(a)과 제2스트립군(b)을 배치하고, 하열에는 각각 4개씩 제2스트립군(b)과 제1스트립군(a)을 배치한다. 이러한 배열 구조는 스트립의 개수 증감에 따라 적절히 변경될 수 있을 것이다.

이러한 스트립 배열 구조를 갖는 워킹판넬(1)은 상술한 바와 같이 기판의 제조공정중 가해지는 열 응력에 의한 워킹판넬(1)의 전체적인 휨 변형을 억제할 수 있게 된다. 즉, 상기 제1스트립(10)과 제2스트립(10')이 상호 반대되는 적층 구조 를 갖는 것에 의해 동일 평면상에 배치되는 회로층 또는 절연층의 열팽창계수가 상이하게 되므로, 기판 제조공정중 작용하는 열응력에 의한 휨 변형은 제1스트립(10)과 제2스트립(10')에 반대되는 형태로 나타나게 되어 결과적으로 워킹판넬(1) 전체가 어느 한 방향으로 휘는 것을 억제하게 된다.

도 7은 본 발명의 워킹판넬(1)에서 제1스트립(10)과 제2스트립(10')의 다른 배열을 나타낸 도면이다. 도면에서 보는 바와 같이 본 실시예에서 워킹판넬(1)은 제1스트립(10)가 제2스트립(10')을 교차 배열하는 것을 나타내고 있다.

이러한 스트립 배열 구조를 갖는 워킹판넬(1)은 상술한 바와 같이 기판의 제조공정중 가해지는 열 응력에 의한 워킹판넬(1)의 전체적인 휨 변형을 억제할 수 있게 된다. 즉, 상기 제1스트립(10)과 제2스트립(10')이 상호 반대되는 적층 구조를 갖는 것에 의해 동일 평면상에 배치되는 회로층 또는 절연층의 열팽창계수가 상이하게 되므로, 기판 제조공정중 작용하는 열응력에 의한 휨 변형은 제1스트립(10)과 제2스트립(10')에 반대되는 형태로 나타나게 되어 결과적으로 워킹판넬(1) 전체가 어느 한 방향으로 휘는 것을 억제하게 된다.

한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

상기와 같이 구성되고 작용되는 본 발명에 따른 다층 회로기판용 워킹판넬은, 코어를 중심으로 적층 위치가 서로 반대되게 회로층과 절연층을 구성한 제1,2스트립을 적절히 분산 배치하는 간소한 구성을 통해 기판의 제조공정 중 가해지는 열 응력에 의한 휨 변형(warpage)을 억제할 수 있어 제품의 표준화와 생산성 및 수율성 향상을 기대할 수 있는 산업상 유용한 효과를 제공한다.

즉, 제1스트립과 제2스트립은 상호 반대되는 적층 구조를 갖는 것에 의해 열 응력에 의한 휨 변형 역시 서로 반대되는 방향성을 갖는다. 따라서, 워킹판넬 전체에 작용하는 휨 응력을 분산 작용하도록 하면서 서로 상쇄될 수 있게 유도하므로 그에 따른 제품의 불량률 감소와 신뢰성을 높일 수 있는 이점이 있는 것이다.

Claims

다수의 회로기판이 구획 형성되는 복수의 스트립이 평면상으로 배열되는 워킹판넬에서,

코어를 중심으로 상·하측에 서로 다른 회로패턴을 갖는 회로층이 각각 형성된 제1스트립과;

코어를 중심으로 상기 제1스트립의 회로층이 반대 위치에서 적층 형성된 제2스트립;

을 포함하여 구성되는 것을 특징으로 하는 다층 회로기판용 워킹판넬.
제 1항에 있어서, 상기 제1스트립은 코어를 중심으로 상측과 하측에 서로 다른 회로패턴을 갖는 정·역 회로층과, 이들 정·역 회로층의 외면으로 각각 적층 되는 정·역 절연층이 교대로 반복 적층 되면서 최 외곽층에 솔더레지스터가 도포되고,

상기 제2스트립은 코어를 중심으로 상측과 하측에 서로 다른 회로패턴을 갖는 역·정 회로층과, 이들 역·정 회로층과, 이들 역·정 회로층의 외면으로 각각 정측되는 역·정 절연층이 교대로 반복 적층 되면서 최 외곽층에 솔더레지스터가 도포되는 것을 특징으로 하는 다층 회로기판용 워킹판넬.
제 1항에 있어서, 상기 제1스트립과 제2스트립은 교차 배열되는 것을 특징으 로 하는 다층 회로기판용 워킹판넬.
제 1항에 있어서, 상기 제1스트립이 둘 이상 인접하게 배치된 제1스트립군과 상기 제2스트립이 둘 이상 인접하게 배치된 제2스트립군은 상호 교차 배열되는 것을 특징으로 하는 다층 회로기판용 워킹판넬.
제 1항에 있어서, 상기 제1스트립이 둘 이상 인접하게 배치된 제1스트립군과 상기 제2스트립이 둘 이상 인접하게 배치된 제2스트립군 중 적어도 하나의 스트립군은 중앙에 배치되고 나머지 스트립군은 양측 외곽에 균등 배치되는 것을 특징으로 하는 다층 회로기판용 워킹판넬.
제 2항에 있어서, 상기 정·역 회로층은 서로 다른 구리 함유량 또는 중량 을 갖는 것을 특징으로 하는 다층 회로기판용 워킹판넬.
제 2항에 있어서, 상기 정·역 절연층은 열팽창계수가 다른 재질인 것을 특징으로 하는 다층 회로기판용 워킹판넬.