KR100812282B1 - 박막트랜지스터 액정표시장치의 화면 조정 회로 - Google Patents

박막트랜지스터 액정표시장치의 화면 조정 회로 Download PDF

Info

Publication number
KR100812282B1
KR100812282B1 KR1020020012453A KR20020012453A KR100812282B1 KR 100812282 B1 KR100812282 B1 KR 100812282B1 KR 1020020012453 A KR1020020012453 A KR 1020020012453A KR 20020012453 A KR20020012453 A KR 20020012453A KR 100812282 B1 KR100812282 B1 KR 100812282B1
Authority
KR
South Korea
Prior art keywords
signal
output signal
unit
output
receiving
Prior art date
Application number
KR1020020012453A
Other languages
English (en)
Other versions
KR20030073072A (ko
Inventor
배영민
제갈승원
성낙현
문준일
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020020012453A priority Critical patent/KR100812282B1/ko
Publication of KR20030073072A publication Critical patent/KR20030073072A/ko
Application granted granted Critical
Publication of KR100812282B1 publication Critical patent/KR100812282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명은 박막트랜지스터 액정표시장치의 화면 조정회로에 관한 것으로, 자동차 티브이(TV)용 디브이디(DVD), 브이씨알(VCR) 액정표시장치에서 타이밍 컨트롤러의 비교 펄스를 이용하여 수평 샘플링 스타트 위치를 변화시켜 디스플레이되는 화면의 위치를 좌우로 변화시키고 가변 할수 있는 범위를 확대시킨 박막트랜지스터 액정표시장치의 화면 조정회로에 관한 것이다.

Description

박막트랜지스터 액정표시장치의 화면 조정 회로{CIRCUIT OF CONTROL SCREEN TFT-LCD DEVICE}
도 1은 일반적인 박막트랜지스터 액정표시장치의 화면 조정회로의 블록구성도
도 2는 본 발명에 의한 박막트랜지스터 액정표시장치의 화면 조정회로에서 타이밍 컨트롤러부와 RC 딜레이부를 나타낸 구성도
도 3은 도 2에 도시된 쉬미트 트리거 버퍼의 동작 특성을 나타낸 그래프도
도 4는 도 2에 도시된 RC 딜레이부의 구성도
도 5 내지 도 7은 본 발명에 의한 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 제 1 카운터부 2 : 제 1 디코더부
3 : 비교부 4 : 타이밍 콘트롤러부
5 : 위상 검출부 6 : 저역통과 필터부
7 : VCO 블록부 8 : 제 2 카운터부
9 : 제 2 디코더부 10 : 믹서부
40 : 타이밍 콘트롤러부 41 : 버퍼
42 : 쉬미트 트리거 버퍼 43 : 초집적 회로(LSI)
50 : RC 딜레이부 53 : 가변저항(VR)
본 발명은 박막트랜지스터 액정표시장치의 화면 조정회로에 관한 것으로, 특히 자동차 티브이(TV)용 디브이디(DVD), 브이씨알(VCR) 액정표시장치에서 타이밍 컨트롤러의 비교 펄스를 이용하여 수평 샘플링 스타트(Horizontal sampling stsrt) 위치를 변화시켜 디스플레이되는 화면의 위치를 좌우로 변화시키고 가변 할수 있는 범위를 확대시킨 박막트랜지스터 액정표시장치의 화면 조정회로에 관한 것이다.
도 1은 일반적인 박막트랜지스터 액정표시장치의 화면 조정회로의 블록 구성도이다. 상기 박막트랜지스터 액정표시장치는 도시된 바와 같이, 제 1 카운터부(1), 제 1 디코더부(2), 비교부(3), 타이밍 콘트롤러부(4), 위상 검출부(5), 저역통과필터부(6), VCO 블록부(7), 제 2 카운터부(8), 제 2 디코더부(9) 및 믹서부(10)로 구성되어 있다.
상기 제 1 카운터부(1)는 합성동기(composite synchronous: Csync)신호와 VCO(Voltage Controlled Oscillator: VCO) 블록부(7)로 부터의 VCO 신호를 수신한다. 상기 제 1 디코더부(2)는 상기 제 1 카운터부(1)의 출력 신호를 수신하여 디코딩된 신호를 발생하고, 상기 타이밍 콘트롤러부(4)는 상기 Csync 신호를 수신하여 상기 비교부(3)로 제어 신호를 발생한다. 상기 비교부(3)는 상기 제 1 디코더부(2)의 출력 신호와 상기 타이밍 콘트롤러부(4)의 출력 신호를 수신하여 이 두 신 호의 위상을 비교한 결과를 상기 위상 검출부(5)로 출력한다. 그리고, 상기 위상 검출부(5)의 출력 신호는 상기 저역 통과 필터부(6)를 통해 상기 VCO 블록부(7)로 수신된다.
상기 제 2 카운터부(8)는 입력전압(V_IN)과 상기 VCO 블록부(7)의 출력 신호(VCO)를 수신하여 카운터한 신호를 상기 제 2 디코더부(9)로 출력하고, 상기 믹서부(10)는 상기 제 1 디코더부(2)의 출력 신호와 상기 제 2 디코더부(9)의 출력 신호를 수신하여 이들 신호를 혼합한 신호를 수평동기신호(HSYNC)로 발생한다.
그런데, 상기 구성을 갖는 종래의 박막트랜지스터 액정표시장치의 화면 조정회로 입력 데이타의 샘플링 스타트 위치를 제품제조 업체에서 고정하거나 점퍼(Jumper)식으로 고정저항들을 나열하여 수평동기신호의 위치를 변화시켜 한번 세팅(setting)되면 사용자(user)가 화면 위치를 가변하기가 어려울 뿐 아니라 연속적으로 화면 위치를 조정할 수 없어 실(real) 영상 데이타를 화면 중앙에 맞추는데 번거러운 문제점이 있었다. 이로 인해, 위상(phase)을 비교하는데 있어서 내부에서 만들어지는 HD와 합성동기신호(composite synchronous: Csync)를 비교시 좌우 시프트 범위(shift range)를 넓게 할 수 없었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 자동차 티브이(TV)용 디브이디(DVD), 브이씨알(VCR) 액정표시장치에서 타이밍 컨트롤러의 비교 펄스를 이용하여 수평 샘플링 스타트(Horizontal sampling stsrt) 위치를 변화시켜 디스플레이되는 화면의 위치를 좌우로 변화시키고 가변 할 수 있는 범위를 확대시킨 박막트랜지스터 액정표시장치의 화면 조정회로를 제공하는데 있다.
상기 목적을 달성하기 위한 종래의 박막트랜지스터 액정표시장치의 화면 조정회로는,
박막트랜지스터 액정표시장치의 화면 조정 회로에 있어서,
합성동기신호와 전압제어발생부의 출력 신호를 수신하는 제 1 카운터부와,
상기 제 1 카운터부의 출력 신호를 수신하는 제 1 디코더부와,
상기 합성동기신호를 수신으로 하며, 이 신호의 RC 딜레이를 조절하여 샘플링 스타트의 위치를 변화시키도록 제어하는 타이밍 콘트롤러부와,
상기 제 1 디코더부의 출력 신호와 상기 타이밍 콘트롤러부의 출력 신호를 수신하여 이 두 신호의 위상을 비교한 결과를 출력하는 비교부와,
상기 비교부의 출력 신호를 수신하여 위상차를 검출하는 위상검출부와,
상기 위상검출부의 출력 신호를 수신하여 저 대역 주파수만 통과시키는 저역통과필터부와,
상기 저역통과필터부의 출력 신호를 수신하는 전압제어발생부와,
상기 전압제어발생부의 출력 신호와 입력 신호를 수신하는 제 2 카운터부와,
상기 제 2 카운터부의 출력 신호를 수신하는 제 2 디코더부와,
상기 제 1 및 제 2 디코더부의 출력 신호를 수신하여 이들 신호를 혼합한 신호를 수평동기신호로 발생하는 믹서부를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
도 2는 본 발명에 의한 박막트랜지스터 액정표시장치의 화면 조정회로에서 타이밍 콘트롤러부(40)와 RC 딜레이부(50)를 나타낸 구성도이다.
도시된 바와 같이, 상기 콘트롤러부(40)는 합성동기신호(CSYNC)를 수신하는 버퍼(41)와, RC 딜레이부(50)의 출력 신호(CP_IN)를 수신하는 쉬미트 트리거(schmitt trigger) 버퍼(42)와, 상기 버퍼(41)의 출력 신호와 상기 쉬미트 트리거 버퍼(42)의 출력 신호를 수신하여 도 1의 비교부(3)로 수평동기신호(A)를 출력하는 초집적 회로부(LSI)(43)로 구성된다.
그리고, 상기 RC 딜레이부(50)는 상기 버퍼(41)의 출력 신호(CP_OUT)를 수신하여 상기 쉬미트 트리거 버퍼(42)로 딜레이된 신호(CP_IN)를 출력한다. 상기 RC 딜레이부(50)는 가변 저항을 이용하여 RC 딜레이 변화를 주게 되며, 출력 신호(CP_IN)의 라이징 시간(rising time)과 폴링 시간(falling time)을 변화시키게 된다. 상기 쉬미트 트리거 버퍼(42)는 상기 RC 딜레이부(50)의 출력 신호(CP_IN)를 수신하여 기준전압 레벨부터 인식하여 상기 LSI(43)를 컨트롤 함으로써, 수평 타이밍(horizontal timing)을 전체적으로 쉬프트하게 해 준다.
상기 타이밍 콘트롤러부(4)의 출력 신호(A)를 수신하는 비교부(도 1의 부호 '3')는 상기 신호(A)와 제 1 디코더부(2)의 출력 신호를 비교하여 위상을 락(Lock)시켜 준다.
도 3은 도 2에 도시된 쉬미트 트리거 버퍼(42)의 동작 특성을 나타낸 그래프이다. 여기서, VIH는 라이징 구간의 문턱 전압이고, VIL은 폴링 구간의 문턱 전압 이다.
도 4는 도 2에 도시된 RC 딜레이부(50)의 구성도이다.
상기 RC 딜레이부(50)는 상기 버퍼(41)로 부터의 신호(CP_OUT)를 일측 단자로 수신하는 가변저항(53)과, 상기 가변저항(53)의 타측 단자(Nd1)와 접지 전압(Vss) 사이에 접속된 캐패시터(C)로 구성된다. 여기서, 상기 가변저항(53)의 타측 단자(Nd1)의 신호(CP_IN)가 상기 쉬미트 트리거 버퍼(42)로 출력된다.
상기 RC 딜레이부(50)에서 가변저항(53)을 변화시켜 출력 신호(CP_IN)의 파형을 스무스(smooth)한 곡선으로 만들면, 도 5B의 k와 같은 파형으로 되고 출력 신호(CP-IN)의 라이징에서는 쉬미트 트리거 버퍼(42)의 특성 곡선과 같이 문턱 전압 (VIH)에서 라이징을 인식하고 폴링에서는 문턱 전압(VIL)에서 인식하게 되어 신호(CP_IN_logic)와 같은 파형이 나오게 된다.
이 신호(CP_IN_Logic)는 합성동기신호(CSYNC)와 위상 비교되어 PLL 회로의 일부로 보내져서 위상을 락(Lock)시키게 된다. 이때, 상기 신호(CP_IN)의 라이징 에지와 폴링 에지의 위치는 변화한다. 도 5B의 경우, 수평 신호들이 합성동기신호(CSYNC)를 기준으로 도 5A의 수평 신호들보다 전체적으로 앞으로 쉬프트됨으로써 샘플링 스타트 위치가 도 5A보다 앞으로 이동한다. 이 경우 결과적으로 LCD에 디스플레이되는 화면을 뒤로 이동시키는 효과를 갖게 된다. 이것은 도 6B에서 보는 바와 같이, 유효 데이타의 샘플링 스타트 위치가 앞으로 쉬프트되어 화면은 유효 데이타의 뒷부분은 화면상에서 짤리게 된다.
여기서 중요한 것은 도 3 쉬미트 트리거 버퍼(42)의 문턱 전압(VIH와 VIL)을 얼마로 하느냐가 중요하다. 그 이유로 시미트 트리거 버퍼(42)를 통과한 신호(CP_IN_logic)로 위상 락 루프의 비교기에서 필요한 신호를 만드는데 쓰이기 때문이다.
도 5A의 화살표 부분에서 수평동기신호(CSYNC)와 비교기에서 필요한 신호를 만드는데 쓰이기 때문이다. 도 5A의 화살표 부분에서 수평동기신호(CSYNC)와 CP-IN-logic을 비교하여 위상 검출하고, 이 신호는 저역 통과 필터부(6)를 거쳐 VCO 블록부(7)로 보내지게 되는 것이다.
또한, 수평 타이밍에서 필요한 모든 신호들은 신호(CP_IN)의 라이징 에지와 폴링 에지에서 만들어진 신호(CP_OUT)를 기준으로 하여 LCD의 소스 드라이버 IC를 구동하기 위한 신호들을 만들어 줌으로써, 신호(CP_OUT)의 위치가 가변 저항(53)에 의해 시프트되면 결과적으로 모든 신호들이 시프트되는 것이다.
본 발명에서는 도 1에서 보는 바와 같이, 제 1 카운터부(1)와 제 2 카운터부(8)에서 분리된 신호(HD)와 입력된 합성동기신호(CSYNC)를 비교하여 위상을 검출할때 합성동기신호(Csync)의 펄스 구간안에서 신호(HD)의 라이징 에지가 있어야 하는 점에서 수평 신호들이 시프트될 수 있는 가변 영역이 좁아지는데 도 2에서 쉬미트 트리거 버퍼(42)를 통해 만들어진 내부 신호(CP-IN-logic)는 쉬프트 범위에 관계없이 항상 합성동기신호 펄스 영역에서 구현되므로 화면 시프트의 가변 범위를 넓힐 수 있게 되는 것이다.
본 발명은 씨알티(CRT)를 제외한 박막트랜지스터 액정표시장치(TFT-LCD), 에스티엔(STN), 피디피(PDP)등에 적용 가능하다.
이상에서 설명한 바와 같이, 본 발명에 의한 액정표시장치의 화면 조정 회로에 의하면, 자동차 티브이(TV)용 디브이디(DVD), 브이씨알(VCR) 액정표시장치에서 타이밍 컨트롤러의 비교 펄스를 이용하여 수평 샘플링 스타트(Horizontal sampling stsrt) 위치를 변화시켜 디스플레이되는 화면의 위치를 좌우로 변화시키고 가변 할수 있는 범위를 확대시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 박막트랜지스터 액정표시장치의 화면 조정 회로에 있어서,
    합성동기신호와 전압제어발생부의 출력 신호를 수신하는 제 1 카운터부와,
    상기 제 1 카운터부의 출력 신호를 수신하는 제 1 디코더부와,
    상기 합성동기신호를 수신으로 하며, 이 신호의 RC 딜레이를 조절하여 샘플링 스타트의 위치를 변화시키도록 제어하는 타이밍 콘트롤러부와,
    상기 제 1 디코더부의 출력 신호와 상기 타이밍 콘트롤러부의 출력 신호를 수신하여 이 두 신호의 위상을 비교한 결과를 출력하는 비교부와,
    상기 비교부의 출력 신호를 수신하여 위상차를 검출하는 위상검출부와,
    상기 위상검출부의 출력 신호를 수신하여 저 대역 주파수만 통과시키는 저역통과필터부와,
    상기 저역통과필터부의 출력 신호를 수신하는 전압제어발생부와,
    상기 전압제어발생부의 출력 신호와 입력 신호를 수신하는 제 2 카운터부와,
    상기 제 2 카운터부의 출력 신호를 수신하는 제 2 디코더부와,
    상기 제 1 및 제 2 디코더부의 출력 신호를 수신하여 이들 신호를 혼합한 신호를 수평동기신호로 발생하는 믹서부를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화면 조정 회로.
  2. 제 1 항에 있어서, 상기 타이밍 콘트롤러부는,
    상기 합성동기신호를 수신하는 버퍼와,
    RC 딜레이부의 출력 신호(CP_IN)를 수신하는 쉬미트 트리거 버퍼와,
    상기 버퍼의 출력 신호와 상기 쉬미트 트리거 버퍼의 출력 신호를 수신하여 상기 비교부로 수평동기신호를 출력하는 초집적 회로부로 구성된 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화면 조정 회로.
  3. 제 2 항에 있어서, 상기 RC 딜레이부는,
    상기 버퍼의 출력 신호(CP_OUT)를 수신하여 RC 딜레이를 변화시킨 신호를 제 1 노드로 출력하는 가변 저항과,
    상기 제 1 노드와 접지 전압 사이에 접속된 캐패시터로 구성되며,
    상기 제 1 노드의 신호는 상기 쉬미트 트리거 버퍼로 출력되는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화면 조정 회로.
KR1020020012453A 2002-03-08 2002-03-08 박막트랜지스터 액정표시장치의 화면 조정 회로 KR100812282B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020012453A KR100812282B1 (ko) 2002-03-08 2002-03-08 박막트랜지스터 액정표시장치의 화면 조정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020012453A KR100812282B1 (ko) 2002-03-08 2002-03-08 박막트랜지스터 액정표시장치의 화면 조정 회로

Publications (2)

Publication Number Publication Date
KR20030073072A KR20030073072A (ko) 2003-09-19
KR100812282B1 true KR100812282B1 (ko) 2008-03-13

Family

ID=32223947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012453A KR100812282B1 (ko) 2002-03-08 2002-03-08 박막트랜지스터 액정표시장치의 화면 조정 회로

Country Status (1)

Country Link
KR (1) KR100812282B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242743B1 (ko) * 1995-11-30 2000-02-01 니시무로 타이죠 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242743B1 (ko) * 1995-11-30 2000-02-01 니시무로 타이죠 표시장치

Also Published As

Publication number Publication date
KR20030073072A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
US11632228B2 (en) Clock and data recovery circuit and a display apparatus having the same
US6194971B1 (en) Method and apparatus for phase shifting a controlled oscillator and applications thereof
KR100812282B1 (ko) 박막트랜지스터 액정표시장치의 화면 조정 회로
JP3555372B2 (ja) 同期処理回路
US6133900A (en) OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal
JPH05507184A (ja) 位相制御回路
US7616708B2 (en) Clock recovery circuit
US8223265B2 (en) Horizontal and vertical synchronization signal generating circuit
US8139014B2 (en) Skew adjustment circuit and a method thereof
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
US6573944B1 (en) Horizontal synchronization for digital television receiver
JP3324647B2 (ja) 水平同期信号に対する位相同期ループ回路
KR0175037B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
JPH09297555A (ja) ドットクロック再生装置
KR0183944B1 (ko) 온스크린 표시장치의 위상동기루프회로
US7184096B2 (en) Method and circuit for providing a horizontal scan signal for a television set
JP2002359753A (ja) 映像表示装置および映像安定化方法
JPH086546A (ja) オンスクリーンディスプレイの表示制御方法及びその 制御装置
JPH0322773A (ja) 位相同期型発振回路
KR970078696A (ko) 수평폭 조정용 패턴 발생장치
KR950027439A (ko) 샘플링클럭 변조에 의한 와이드 비젼 구동회로
JPS63122366A (ja) テレビジヨン受信機の水平同期用ｐｌｌ回路
JPH0348578A (ja) 水平位相同期回路
JPH08331416A (ja) Ｐｌｌ回路及びこれを用いた画像表示装置
JPH10288972A (ja) サンプリングクロック発生装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 13