KR100811641B1 - liquid crystal display devices and manufacturing method of the same - Google Patents

liquid crystal display devices and manufacturing method of the same Download PDF

Info

Publication number
KR100811641B1
KR100811641B1 KR1020010082793A KR20010082793A KR100811641B1 KR 100811641 B1 KR100811641 B1 KR 100811641B1 KR 1020010082793 A KR1020010082793 A KR 1020010082793A KR 20010082793 A KR20010082793 A KR 20010082793A KR 100811641 B1 KR100811641 B1 KR 100811641B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
pixel
substrate
data line
Prior art date
Application number
KR1020010082793A
Other languages
Korean (ko)
Other versions
KR20030052762A (en
Inventor
추교섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010082793A priority Critical patent/KR100811641B1/en
Publication of KR20030052762A publication Critical patent/KR20030052762A/en
Application granted granted Critical
Publication of KR100811641B1 publication Critical patent/KR100811641B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/54Arrangements for reducing warping-twist

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 시야각이 넓은 액정 표시 장치 및 그의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device having a wide viewing angle and a manufacturing method thereof.

액정 표시 장치의 시야각을 넓게 하기 위해 공통 전극에 슬릿패턴을 형성하여 프린지 필드를 이용한 구조가 제시되었는데, 이때 프린지 필드를 강화시키기 위해 부수 전극을 사용할 경우 공정이 늘어나게 되어 비용이 증가하고, 불량이 발생할 확률이 높아져 제조 수율이 감소하게 된다.In order to widen the viewing angle of the liquid crystal display, a structure using a fringe field was formed by forming a slit pattern on the common electrode. In this case, when the secondary electrode is used to strengthen the fringe field, the process is increased and the cost increases and defects may occur. The probability is high and the production yield is reduced.

본 발명에서는 공통 전극에 슬릿패턴을 형성하여 공통 전극과 화소 전극 사이에 프린지 필드를 형성함으로써 액정 표시 장치의 시야각을 향상시키는데 있어서, 하나의 화소 영역에 두 개의 박막 트랜지스터 및 두 개의 화소 전극을 형성하고 부수 전극을 데이터 배선과 같은 공정에서 형성하여, 제조 공정을 감소시키고 비용을 줄일 수 있다.In the present invention, by forming a slit pattern on the common electrode to form a fringe field between the common electrode and the pixel electrode to improve the viewing angle of the liquid crystal display, two thin film transistors and two pixel electrodes are formed in one pixel region. Auxiliary electrodes can be formed in a process such as data wiring to reduce manufacturing process and reduce cost.

시야각, 슬릿패턴, 프린지 필드Viewing angle, slit pattern, fringe field

Description

액정 표시 장치 및 그의 제조 방법{liquid crystal display devices and manufacturing method of the same} Liquid crystal display devices and manufacturing method of the same             

도 1은 종래의 액정 표시 장치에 대한 평면도.1 is a plan view of a conventional liquid crystal display device.

도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. FIG.

도 3은 본 발명의 실시예에 따른 액정 표시 장치용 하부 기판에 대한 평면도.3 is a plan view of a lower substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 액정 표시 장치용 상부 기판에 대한 평면도.4 is a plan view of an upper substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 5는 도 3 및 도 4에서 V-V선을 따라 자른 단면도.5 is a cross-sectional view taken along the line V-V in FIGS. 3 and 4.

도 6은 도 3에서 VI-VI선을 따라 자른 단면도.6 is a cross-sectional view taken along the line VI-VI in FIG. 3.

도 7a 내지 도 7e는 도 3의 VI-VI선을 따라 자른 부분의 제조 과정을 도시한 단면도.7A to 7E are cross-sectional views illustrating a manufacturing process of a portion cut along the line VI-VI of FIG. 3.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치용 어레이 기판에 대한 평면도.8 is a plan view of an array substrate for a liquid crystal display according to another exemplary embodiment of the present invention.

도 9는 도 8에서 Ⅸ-Ⅸ선을 따라 자른 단면도. 9 is a cross-sectional view taken along the line VII-VII of FIG. 8.                 

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

110 : 제 1 기판 122 : 제 1 게이트 전극110: first substrate 122: first gate electrode

123 : 제 2 게이트 전극 130 : 게이트 절연막123: second gate electrode 130: gate insulating film

141 : 제 1 액티브층 142 : 제 2 액티브층141: first active layer 142: second active layer

151, 152 : 제 1 오믹 콘택층 153, 154 : 제 2 오믹 콘택층151 and 152: first ohmic contact layer 153 and 154: second ohmic contact layer

161 : 데이터 배선 162 : 제 1 드레인 전극161: data wiring 162: first drain electrode

163 : 제 1 소스 전극 164 : 제 2 소스 전극163: first source electrode 164: second source electrode

165 : 제 2 드레인 전극 170 : 보호층165: second drain electrode 170: protective layer

171 : 제 1 콘택홀 172 : 제 2 콘택홀171: first contact hole 172: second contact hole

181 : 제 1 화소 전극 182 :제 2 화소 전극
181: first pixel electrode 182: second pixel electrode

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 시야각이 넓은 액정 표시 장치 및 그의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a wide viewing angle and a manufacturing method thereof.

일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.

액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(active matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.The liquid crystal display may be formed in various forms. Currently, an active matrix LCD (AM-LCD) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has excellent resolution and video performance. It is most noticed.

이러한 액정 표시 장치는 하부 기판에 화소 전극이 형성되어 있고 상부 기판에 공통 전극이 형성되어 있는 구조를 갖는다. 화소 전극과 공통 전극 사이에는 상부기판 및 하부기판과 실질적으로 수직한 방향을 갖는 전기장이 형성되고, 이에 의해 액정분가가 구동된다. Such a liquid crystal display has a structure in which a pixel electrode is formed on a lower substrate and a common electrode is formed on an upper substrate. An electric field having a direction substantially perpendicular to the upper substrate and the lower substrate is formed between the pixel electrode and the common electrode, thereby driving liquid crystal powder.

그런데, 액정 표시 장치는 시야각 특성이 우수하지 못한 문제를 갖고 있기 때문에, 이러한 단점을 극복하기 위해 다양한 방법이 제시되었다.However, since the liquid crystal display has a problem that the viewing angle characteristics are not excellent, various methods have been proposed to overcome this disadvantage.

이 중에서 다중 영역 기술(multi-domain)을 이용한 액정 표시 장치의 일례가 미국 특허 5,608,556호에 제시되었는데, 이를 도 1 및 도 2에 도시하였다. 도 1은 종래의 액정 표시 장치에 대한 평면도이고, 도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도이다.Among these, an example of a liquid crystal display using a multi-domain technology is presented in US Patent No. 5,608,556, which is illustrated in FIGS. 1 and 2. 1 is a plan view of a conventional liquid crystal display, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 1 및 도 2에 도시한 바와 같이, 제 1 기판(10) 위에 게이트 전극(11)을 포함하는 게이트 배선(12)이 가로 방향으로 연장되어 있고, 게이트 전극(11) 및 게이트 배선(12) 상부에는 게이트 절연막(13)이 형성되어 있다. 1 and 2, the gate wiring 12 including the gate electrode 11 extends in the horizontal direction on the first substrate 10, and the gate electrode 11 and the gate wiring 12 are extended. The gate insulating film 13 is formed on the upper side.

게이트 전극(11) 상부의 게이트 절연막(13) 위에는 비정질 실리콘으로 이루어진 액티브층(14)이 형성되어 있다. 액티브층(14) 상부, 더욱 상세하게는 박막 트랜지스터의 채널이 형성될 부분에는 에치 스토퍼(etching stopper)(15)가 형성되어 있으며, 그 위에 오믹 콘택층(16)이 형성되어 있는데, 오믹 콘택층(16)은 에치 스토퍼(15) 위에서 분리되어 있다. An active layer 14 made of amorphous silicon is formed on the gate insulating layer 13 on the gate electrode 11. An etching stopper 15 is formed on the active layer 14, more specifically, at the portion where the channel of the thin film transistor is to be formed, and an ohmic contact layer 16 is formed thereon. 16 is separated on the etch stopper 15.

한편, 게이트 절연막(13) 상부에는 투명 도전 물질로 이루어진 화소 전극(17)이 형성되어 있다. The pixel electrode 17 made of a transparent conductive material is formed on the gate insulating layer 13.

다음, 오믹 콘택층(16)과 화소 전극(17) 상부에는 소스 전극(19)과 드레인 전극(18) 그리고 데이터 배선(20)이 형성되어 있다. 여기서, 데이터 배선(20)은 세로 방향으로 연장되어 게이트 배선(12)과 함께 화소 영역을 정의하며, 소스 전극(19)과 연결되어 있다. 또한, 소스 전극(19)과 드레인 전극(18)은 게이트 전극(11)을 중심으로 이격되어 있고, 게이트 전극(11), 액티브층(14), 오믹콘택층(16)과 함께 박막 트랜지스터를 이룬다. 이때, 드레인 전극(18)은 화소 전극(17)과 접촉하여 전기적으로 연결되어 있다.Next, a source electrode 19, a drain electrode 18, and a data line 20 are formed on the ohmic contact layer 16 and the pixel electrode 17. Here, the data line 20 extends in the vertical direction to define a pixel area together with the gate line 12, and is connected to the source electrode 19. The source electrode 19 and the drain electrode 18 are spaced apart from the gate electrode 11 and form a thin film transistor together with the gate electrode 11, the active layer 14, and the ohmic contact layer 16. . At this time, the drain electrode 18 is in contact with the pixel electrode 17 is electrically connected.

다음, 데이터 배선(20)과 소스 및 드레인 전극(19, 18) 그리고 화소 전극(17) 상부에는 보호층(21)이 형성되어 이들을 덮고 있다. Next, a protective layer 21 is formed on the data line 20, the source and drain electrodes 19 and 18, and the pixel electrode 17 to cover them.

이어, 보호층(21) 상부에는 배향 제어 전극(orientation control electrode)(22)이 형성되어 있는데, 배향 제어 전극(22)은 화소 전극(17)의 가장자리와 일부 중첩되어 화소 전극(17)을 둘러싸고 있는 형태로 이루어진다. An orientation control electrode 22 is formed on the passivation layer 21, and the orientation control electrode 22 partially overlaps the edge of the pixel electrode 17 to surround the pixel electrode 17. In the form of

다음, 배향 제어 전극(22) 상부에는 폴리이미드(polyimide)와 같은 물질로 이루어진 제 1 배향막(23)이 형성되어 있다.Next, a first alignment layer 23 made of a material such as polyimide is formed on the alignment control electrode 22.

다음, 제 1 기판(10) 상부에는 제 1 기판(10)과 일정 간격 이격되어 제 2 기판(30)이 배치되어 있고, 제 2 기판(30) 하부에는 블랙 매트릭스(31)가 형성되어 있다. 블랙 매트릭스(31)는 박막 트랜지스터와 대응하는 부분에 위치하여 박막 트랜지스터의 채널로 빛이 들어가는 것을 방지하며, 도시하지 않았지만 화소 영역 이외의 부분을 덮고 있어 화소 영역 이외의 부분에서 빛이 새는 것을 막는다.Next, the second substrate 30 is disposed above the first substrate 10 at a predetermined interval and the black matrix 31 is formed below the second substrate 30. The black matrix 31 is positioned at a portion corresponding to the thin film transistor to prevent light from entering the channel of the thin film transistor. Although not shown, the black matrix 31 covers a portion other than the pixel region to prevent light leakage from the portion other than the pixel region.

이어, 블랙 매트릭스(31) 하부에는 투명 도전 물질로 이루어진 공통 전극(32)이 형성되어 있으며, 공통 전극(32)은 화소 전극(17)과 대응하는 영역에 슬릿 패턴(33a, 33b)을 가진다. 슬릿 패턴(33a, 33b)은 화소 전극(17)의 대각선 방향을 가지고 있어 ×자형을 이룬다.Subsequently, a common electrode 32 made of a transparent conductive material is formed under the black matrix 31, and the common electrode 32 has slit patterns 33a and 33b in a region corresponding to the pixel electrode 17. The slit patterns 33a and 33b have a diagonal direction of the pixel electrode 17 to form a x shape.

다음, 공통 전극(32) 하부에는 제 2 배향막(34)이 형성되어 있다.Next, a second alignment layer 34 is formed under the common electrode 32.

다음, 제 1 배향막(23)과 제 2 배향막(34) 사이에는 액정층(41)이 위치하는데, 이때 제 1 배향막(23)과 제 2 배향막(34)이 수직 배향막으로 이루어져 액정 분자(40)는 기판(10, 30)에 수직한 배향 방향을 가진다.Next, the liquid crystal layer 41 is positioned between the first alignment layer 23 and the second alignment layer 34, wherein the first alignment layer 23 and the second alignment layer 34 are vertical alignment layers to form the liquid crystal molecules 40. Has an orientation direction perpendicular to the substrates 10 and 30.

이러한 액정 표시 장치에서는 공통 전극(32)에 슬릿패턴(33a, 33b)이 형성되어 있어, 공통 전극(32)과 화소 전극(17)에 전압이 인가될 경우, 두 전극 사이에는 프린지 필드(fringe field)가 형성된다. 따라서, 슬릿패턴(33a, 33b)을 중심으로 액정층(41)의 액정 분자(40)들이 서로 다른 배향 방향을 가지기 때문에, 러빙을 여러번 하지 않더라도 액정 분자의 배향 방향이 다른 영역을 다수 개 형성할 수 있다. 이때, 배향 제어 전극(22)은 프린지 필드를 강화시키는 역할을 한다.In such a liquid crystal display, the slit patterns 33a and 33b are formed on the common electrode 32. When a voltage is applied to the common electrode 32 and the pixel electrode 17, a fringe field is formed between the two electrodes. ) Is formed. Therefore, since the liquid crystal molecules 40 of the liquid crystal layer 41 have different alignment directions with respect to the slit patterns 33a and 33b, a plurality of regions having different alignment directions of the liquid crystal molecules may be formed without rubbing several times. Can be. At this time, the orientation control electrode 22 serves to strengthen the fringe field.

액정 표시 장치의 하부 기판인 어레이 기판은 박막 물질층을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 이때 사용되는 마스크의 수가 어레이 기판을 제조하는 공정수를 나타낸다. The array substrate, which is the lower substrate of the liquid crystal display, is formed by repeatedly depositing a thin film material layer and performing photo etching using a mask, wherein the number of masks used represents the number of processes for manufacturing the array substrate.

사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있다. 따라서, 사진 식각 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄여 어레이 기판을 제조하는 것이 바람직하다.The photolithography process involves various processes such as cleaning, coating of photoresist, exposure and development, and etching. Therefore, shortening the photolithography process only once can significantly reduce the manufacturing time, reduce the manufacturing cost, and reduce the incidence of defects. Therefore, it is desirable to manufacture the array substrate by reducing the number of masks.

그런데, 앞선 종래의 액정 표시 장치에서는 배향 제어 전극을 별도의 도전 물질로 형성하며, 또한 액티브층 상부에 에치 스토퍼를 형성하므로, 적어도 7장의 마스크가 필요하게 된다.However, in the conventional liquid crystal display device, since the alignment control electrode is formed of a separate conductive material and an etch stopper is formed on the active layer, at least seven masks are required.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 시야각이 넓으며 제조 공정과 비용을 감소시킬 수 있는 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which have a wide viewing angle and which can reduce manufacturing processes and costs.

상기한 목적을 달성하기 위하여, 본 발명은, 제 1 기판 및 제 2 기판; 상기 제 1 기판 상부에 일방향으로 연장되어 있는 게이트 배선; 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 부수전극; 상기 화소영역의 중앙부를 관통하며 상기 부수전극과 나란하게 동일한 층에 동일한 물질로 형성된 데이터 배선; 상기 화소영역 내에 상기 게이트 배선과 상기 데이터 배선과 연결되며 상기 데이터 배선의 양측으로 각각 형성된 제 1 및 제 2 박막 트랜지스터; 상기 제 1 및 제 2 박막 트랜지스터와 각각 연결되며 상기 데이터 배선 상에서 서로 이격하며 형성된 제 1 및 제 2 화소 전극; 상기 제 2 기판 하부에 형성되고 상기 부수 전극과 대응하는 블랙 매트릭스; 상기 블랙 매트릭스 하부에 형성되며 상기 데이터 배선에 대응하여 슬릿패턴을 가지며 형성된 공통 전극; 상기 제 1 기판과 제 2 기판 사이에 형성되어 있는 액정층을 포함하며, 상기 부수전극은 상기 제 1 및 제 2 박막트랜지스터와는 전기적으로 연결되지 않는 것이 특징인 액정 표시 장치를 제공한다.
상기 제 1 및 제 2 박막 트랜지스터는 각각 제 1 및 제 2 액티브층을 포함하며, 상기 제 1 박막 트랜지스터의 제 1 액티브층과 상기 제 2 박막 트랜지스터의 제 2 액티브층은 분리될 수도 있으며, 또는 연결될 수 있다.
상기 슬릿패턴의 폭은 상기 제 1 및 제 2 화소 전극 사이 간격보다 넓을 수 있다.
상기 제 1 및 제 2 화소 전극 각각은 상기 부수 전극과 일부 중첩할 수 있다.
상기 제 1 및 제 2 화소 전극은 상기 데이터 배선과 일부 중첩할 수 있다.
상기 제 1 및 제 2 화소 전극은 상기 화소영역 내에서 상기 데이터 배선과 상기 부수 전극 사이에 분리되어 형성될 수 있다.
본 발명은 다른 관점에서, 제 1 기판 및 제 2 기판을 준비하는 단계; 상기 제 1 기판 상부에 일방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 제 1 및 제 2 게이트 전극을 형성하는 단계; 상기 게이트 배선 및 제 1 및 제 2 게이트 전극 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 상기 제 1 및 제 2 게이트 전극에 대응하여 각각 제 1 및 제 2 액티브층을 형성하는 단계; 상기 제 1 및 제 2 액티브층 상부에 각각 오믹 콘택층을 형성하는 단계; 상기 오믹콘택층 외부로 노출된 게이트 절연막 상부에 동일한 물질로 상기 게이트 배선과 교차하여 화소영역을 정의하는 부수 전극과, 상기 화소영역 중앙부를 관통하며 상기 부수전극과 나란하게 데이터 배선을 형성하고, 동시에 상기 오믹 콘택층 상부에 상기 데이터 배선과 연결된 제 1 및 제 2 소스 전극 및 상기 제 1 및 제 2 소스 전극과 분리되어 있는 제 1 및 제 2 드레인 전극을 형성하는 단계; 상기 데이터 배선과 상기 제 1 및 제 2 소스 및 드레인 전극, 그리고 상기 부수 전극 상부에 상기 제 1 및 제 2 드레인 전극을 각각 노출하는 제 1 및 제 2 콘택홀을 가지는 보호층을 형성하는 단계; 상기 보호층 상부로 상기 화소영역 내의 상기 데이터 배선 상에서 서로 이격하는 제 1 및 제 2 화소전극을 각각 형성하는 단계; 상기 제 2 기판 상부에 블랙 매트릭스를 형성하는 단계; 상기 블랙 매트릭스 상부에 상기 데이터 배선에 대응하여 슬릿패턴을 갖는 공통 전극을 형성하는 단계; 상기 제 1 및 제 2 화소 전극이 형성된 제 1 기판과 상기 공통 전극이 형성된 제 2 기판 사이에 액정을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법을 제공한다.
상기 슬릿패턴의 폭은 상기 제 1 및 제 2 화소 전극 사이 간격보다 넓을 수 있다.
상기 제 1 및 제 2 소스 전극은 화소영역 내에서 각각 상기 데이터 배선과 부수전극 사이의 영역에 상기 데이터 배선과 상기 부수전극과 그 끝단이 각각 중첩하도록 형성될 수 있다.
상기 제 1 화소 전극 상기 제 1 콘택홀을 통해 상기 제 1 드레인 전극과 연결되며, 상기 제 2 화소 전극은 상기 제 2 콘택홀을 통해 상기 제 2 드레인 전극과 연결될 수 있다.
In order to achieve the above object, the present invention, the first substrate and the second substrate; A gate wiring extending in one direction on the first substrate; An auxiliary electrode formed to define a pixel area crossing the gate line; A data line passing through a central portion of the pixel area and formed of the same material on the same layer in parallel with the secondary electrode; First and second thin film transistors connected to the gate line and the data line in the pixel area and formed at both sides of the data line; First and second pixel electrodes connected to the first and second thin film transistors and spaced apart from each other on the data line; A black matrix formed under the second substrate and corresponding to the incident electrode; A common electrode formed under the black matrix and having a slit pattern corresponding to the data line; And a liquid crystal layer formed between the first substrate and the second substrate, wherein the secondary electrode is not electrically connected to the first and second thin film transistors.
The first and second thin film transistors may include first and second active layers, respectively, and the first active layer of the first thin film transistor and the second active layer of the second thin film transistor may be separated or connected. Can be.
A width of the slit pattern may be wider than a gap between the first and second pixel electrodes.
Each of the first and second pixel electrodes may partially overlap the secondary electrode.
The first and second pixel electrodes may partially overlap the data line.
The first and second pixel electrodes may be separately formed between the data line and the auxiliary electrode in the pixel area.
In another aspect, the present invention provides a method of preparing a substrate, comprising: preparing a first substrate and a second substrate; Forming a gate wiring extending in one direction on the first substrate and first and second gate electrodes connected to the gate wiring; Forming a gate insulating layer on the gate wiring and the first and second gate electrodes; Forming first and second active layers on the gate insulating layer, respectively, corresponding to the first and second gate electrodes; Forming an ohmic contact layer on the first and second active layers, respectively; An auxiliary electrode defining a pixel region by crossing the gate wiring with the same material on the gate insulating layer exposed to the outside of the ohmic contact layer, and a data wiring penetrating the central portion of the pixel region and parallel to the auxiliary electrode, Forming first and second source electrodes connected to the data wires and first and second drain electrodes separated from the first and second source electrodes on the ohmic contact layer; Forming a protective layer having first and second contact holes exposing the data line, the first and second source and drain electrodes, and the first and second drain electrodes, respectively; Forming first and second pixel electrodes spaced apart from each other on the data line in the pixel area above the passivation layer; Forming a black matrix on the second substrate; Forming a common electrode having a slit pattern on the black matrix to correspond to the data lines; And forming a liquid crystal between the first substrate on which the first and second pixel electrodes are formed and the second substrate on which the common electrode is formed.
A width of the slit pattern may be wider than a gap between the first and second pixel electrodes.
The first and second source electrodes may be formed such that the data line, the auxiliary electrode, and their ends overlap each other in the region between the data line and the auxiliary electrode in the pixel area.
The first pixel electrode may be connected to the first drain electrode through the first contact hole, and the second pixel electrode may be connected to the second drain electrode through the second contact hole.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이와 같이, 본 발명에서는 공통 전극에 슬릿패턴을 형성하여 공통 전극과 화소 전극 사이에 프린지 필드를 형성함으로써 액정 표시 장치의 시야각을 향상시키는데 있어서, 하나의 화소 영역에 두 개의 박막 트랜지스터 및 두 개의 화소 전극을 형성하고 부수 전극을 데이터 배선과 같은 공정에서 형성하여, 제조 공정을 감소시키고 비용을 줄일 수 있다.As described above, the present invention improves the viewing angle of the liquid crystal display by forming a slit pattern on the common electrode to form a fringe field between the common electrode and the pixel electrode, so that two thin film transistors and two pixel electrodes in one pixel region are provided. And the secondary electrode are formed in a process such as data wiring, thereby reducing the manufacturing process and reducing the cost.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정 표시 장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 3은 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이고, 도 4는 본 발명에 따른 액정 표시 장치용 컬러필터 기판의 평면도이다.First, FIG. 3 is a plan view of an array substrate for a liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 4 is a plan view of a color filter substrate for a liquid crystal display device according to the present invention.

도 3에 도시한 바와 같이, 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 가로 방향으로 금속과 같은 도전 물질로 이루어진 게이트 배선(121)이 형성되 어 있고, 제 1 및 제 2 게이트 전극(122, 123)이 게이트 배선(121)에서 돌출되어 있다.As shown in FIG. 3, in the array substrate for a liquid crystal display according to the present invention, gate wirings 121 made of a conductive material such as metal are formed in a horizontal direction, and the first and second gate electrodes 122 and 123 are formed. ) Protrudes from the gate wiring 121.

다음, 금속과 같은 도전 물질로 세로 방향을 가지고 게이트 배선(121)과 교차하는 데이터 배선(161)이 형성되어 있으며, 데이터 배선(161)의 양측에는 제 1 및 제 2 소스 전극(163, 164)이 돌출되어 각각 제 1 및 제 2 게이트 전극(122, 123)과 중첩한다. 한편, 제 1 소스 전극(163) 맞은편에는 제 1 게이트 전극(122)과 중첩하는 제 1 드레인 전극(162)이 제 1 소스전극(163)과 이격되어 형성되어 있고, 제 2 소스 전극(164) 맞은편에는 제 2 게이트 전극(123)과 중첩하는 제 2 드레인 전극(165)이 제 2 소스전극(164)과 이격되어 형성되어 있다. 여기서, 게이트 전극(122, 123)은 소스 전극(163, 164) 및 드레인 전극(162, 165)과 함께 박막 트랜지스터를 이룬다.Next, a data line 161 is formed of a conductive material, such as a metal, to cross the gate line 121 in a vertical direction, and the first and second source electrodes 163 and 164 are formed at both sides of the data line 161. The protrusions overlap the first and second gate electrodes 122 and 123, respectively. Meanwhile, a first drain electrode 162 overlapping the first gate electrode 122 is formed to be spaced apart from the first source electrode 163 on the opposite side of the first source electrode 163, and the second source electrode 164 is formed. ), A second drain electrode 165 overlapping the second gate electrode 123 is formed to be spaced apart from the second source electrode 164. Here, the gate electrodes 122 and 123 form a thin film transistor together with the source electrodes 163 and 164 and the drain electrodes 162 and 165.

박막 트랜지스터는 액티브층을 더 포함하는데, 제 1 게이트 전극(122)과 제 1 소스 및 드레인 전극(163, 162)은 제 1 액티브층(141)과 중첩하며, 제 2 게이트 전극(123)과 제 2 소스 및 드레인 전극(164, 165)은 제 2 액티브층(142)과 중첩한다.The thin film transistor further includes an active layer, and the first gate electrode 122 and the first source and drain electrodes 163 and 162 overlap the first active layer 141, and the second gate electrode 123 and the first gate electrode 122. The second source and drain electrodes 164 and 165 overlap the second active layer 142.

또한, 데이터 배선(161)과 같은 물질로 이루어지고 세로 방향으로 연장된 부수 전극(166)이 데이터 배선(161) 사이에 형성되어 있다. In addition, an auxiliary electrode 166 made of the same material as the data line 161 and extending in the vertical direction is formed between the data lines 161.

다음, 데이터 배선(161)과 부수 전극(166) 그리고 게이트 배선(121)에 의해 정의되는 영역에는 투명 도전 물질로 이루어진 제 1 및 제 2 화소 전극(181, 182)이 형성되어 있는데, 제 1 및 제 2 화소 전극(181, 182)은 가장자리가 데이터 배선(161), 부수 전극(166) 그리고 게이트 배선(121)과 일부 중첩한다. 여기서, 제 1 화소 전극(181)은 제 1 콘택홀(171)을 통하여 제 1 드레인 전극(162)과 연결되며, 제 2 화소 전극(182)은 제 2 콘택홀(172)을 통하여 제 2 드레인 전극(165)과 연결된다.Next, first and second pixel electrodes 181 and 182 made of a transparent conductive material are formed in regions defined by the data line 161, the auxiliary electrode 166, and the gate line 121. Edges of the second pixel electrodes 181 and 182 partially overlap the data line 161, the auxiliary electrode 166, and the gate line 121. Here, the first pixel electrode 181 is connected to the first drain electrode 162 through the first contact hole 171, and the second pixel electrode 182 is connected to the second drain through the second contact hole 172. It is connected to the electrode 165.

이러한 본 발명에 따른 액정 표시 장치에서는 화소 영역(P)이 부수 전극(166)과 부수 전극(166) 사이가 되며, 데이터 배선(161)이 화소 영역(P)을 가로지르게 된다. 데이터 배선(161)의 양쪽에는 대칭적인 박막 트랜지스터가 위치하며, 각각의 박막 트랜지스터와 연결된 제 1 및 제 2 화소 전극(181, 182)은 동일한 데이터 배선(161)을 통해 같은 신호가 전달된다. In the liquid crystal display according to the present invention, the pixel region P is between the incident electrode 166 and the incident electrode 166, and the data line 161 crosses the pixel region P. Symmetric thin film transistors are positioned on both sides of the data line 161, and the same signal is transmitted to the first and second pixel electrodes 181 and 182 connected to each thin film transistor through the same data line 161.

다음, 도 4에 도시한 바와 같이 본 발명에 따른 액정 표시 장치의 상부 기판에는 개구부(221)를 가지는 블랙 매트릭스(220)가 형성되어 있는데, 개구부(221)는 도 3의 화소 영역(P)에 대응한다. 이어, 적, 녹, 청의 컬러필터(231, 232, 233) 가운데 하나의 색이 하나의 개구부(221)와 대응하도록 형성되어 있다. 한편, 도시하지 않았지만, 기판 전면에는 투명한 공통 전극이 형성되어 있으며, 공통 전극은 개구부(221) 내, 즉 화소 영역(P) 내에 세로 방향으로 연장된 슬릿패턴(241)을 가진다. 이 슬릿패턴(241)은 하나의 화소 영역(P)에 하나씩 형성되어 있다.Next, as shown in FIG. 4, a black matrix 220 having an opening 221 is formed in the upper substrate of the liquid crystal display according to the present invention, and the opening 221 is formed in the pixel region P of FIG. 3. Corresponds. Subsequently, one color among the red, green, and blue color filters 231, 232, and 233 is formed to correspond to one opening 221. Although not shown, a transparent common electrode is formed on the entire surface of the substrate, and the common electrode has a slit pattern 241 extending in the vertical direction in the opening 221, that is, in the pixel region P. The slit patterns 241 are formed one by one in the pixel region P. FIG.

이러한 도 3 및 도 4의 기판을 배치시켜 형성한 액정 표시 장치의 단면을 도 5에 도시하였는데, 도 5는 도 3 및 도 4에서 Ⅴ-Ⅴ선을 따라 자른 단면에 해당한다.The cross section of the liquid crystal display device formed by disposing the substrate of FIGS. 3 and 4 is illustrated in FIG. 5, which corresponds to the cross section taken along the line VV of FIGS. 3 and 4.

도 5에 도시한 바와 같이, 제 1 기판(110) 위에 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(130)이 형성되어 있고, 그 위에 데이터 배선(161)과 부수 전극(166)이 형성되어 있다. 데이터 배선(161)과 부수 전극(166)은 앞서 언급한 바와 같이 세로 방향으로 연장되어 있으며, 엇갈리게 배치되어 있다.As shown in FIG. 5, a gate insulating film 130 made of a silicon nitride film or a silicon oxide film is formed on the first substrate 110, and a data line 161 and an auxiliary electrode 166 are formed thereon. As described above, the data line 161 and the auxiliary electrode 166 extend in the vertical direction and are alternately arranged.

다음, 데이터 배선(161)과 부수 전극(166) 상부에는 보호층(170)이 형성되어 있는데, 보호층(170)은 저유전상수를 가지는 유기 물질로 이루어질 수 있으며, 또는 실리콘 질화막이나 실리콘 산화막과 같은 무기 절연 물질로 이루어질 수도 있다. 유기 물질로 이루어질 경우에는 벤조사이클로부텐(benzocyclobutene : 이하 BCB라고 한다)이나 포토아크릴(photo-acryl)과 같은 물질을 사용할 수 있다.Next, a passivation layer 170 is formed on the data line 161 and the auxiliary electrode 166. The passivation layer 170 may be formed of an organic material having a low dielectric constant, or may be formed of a silicon nitride film or a silicon oxide film. It may be made of an inorganic insulating material. In the case of an organic material, a material such as benzocyclobutene (hereinafter referred to as BCB) or photo-acryl may be used.

다음, 보호층(170) 상부에 인듐-틴-옥사이드(indium-tin-oxide)와 같은 투명 도전 물질로 이루어진 제 1 및 제 2 화소 전극(181, 182)이 형성되어 있다. 제 1 및 제 2 화소 전극(181, 182)은 데이터 배선(161) 및 부수 전극(166)과 가장자리가 중첩되어 있다. 앞서 언급한 바와 같이, 제 1 및 제 2 화소 전극(181, 182)은 동일한 데이터 배선(161)을 통해 신호를 전달받는다. Next, first and second pixel electrodes 181 and 182 formed of a transparent conductive material such as indium-tin-oxide are formed on the passivation layer 170. Edges of the first and second pixel electrodes 181 and 182 overlap the data line 161 and the auxiliary electrode 166. As mentioned above, the first and second pixel electrodes 181 and 182 receive a signal through the same data line 161.

이어, 제 1 기판(110) 상부에 제 1 기판(110)과 일정 간격 이격되어 제 2 기판(210)이 배치되어 있으며, 제 2 기판(210) 하부에는 블랙 매트릭스(220)가 형성되어 있다. 여기서, 블랙 매트릭스(220)는 화소 전극(181, 182) 이외의 부분에서 빛이 새는 것을 방지하기 위해 화소 전극(181, 182)을 드러내며, 부수 전극(166) 상부에 제 1 및 제 2 화소 전극(181, 182)의 가장자리를 덮도록 형성되어 있다. Subsequently, a second substrate 210 is disposed on the first substrate 110 and spaced apart from the first substrate 110 at a predetermined interval, and a black matrix 220 is formed below the second substrate 210. Here, the black matrix 220 exposes the pixel electrodes 181 and 182 to prevent light leakage from portions other than the pixel electrodes 181 and 182, and the first and second pixel electrodes are disposed on the secondary electrode 166. (181, 182) is formed so as to cover the edge.

다음, 블랙 매트릭스(220) 하부에는 적, 녹, 청의 컬러필터(231, 232, 233) 가 각각 형성되어 있는데, 컬러필터(231, 232, 233)는 하나의 화소 영역에 하나의 색이 대응한다. Next, red, green, and blue color filters 231, 232, and 233 are formed under the black matrix 220, and one color corresponds to one pixel area in the color filters 231, 232, and 233. .

다음, 컬러필터(231, 232, 233) 하부에는 ITO와 같은 투명 도전 물질로 이루어진 공통 전극(240)이 형성되어 있는데, 공통 전극(240)은 화소 영역 내의 제 1 화소 전극(181)과 제 2 화소 전극(182) 사이, 즉 데이터 배선(161)에 대응하는 부분에 슬릿패턴(241)을 가진다. 이때, 프린지 필드의 형성을 위해 슬릿패턴(241)의 폭은 두 화소 전극(181, 182) 사이의 간격보다 넓은 값을 가지는 것이 바람직하다.Next, a common electrode 240 made of a transparent conductive material such as ITO is formed under the color filters 231, 232, and 233, and the common electrode 240 includes the first pixel electrode 181 and the second in the pixel area. The slit pattern 241 is provided between the pixel electrodes 182, that is, a portion corresponding to the data line 161. In this case, in order to form the fringe field, the width of the slit pattern 241 may have a value larger than the distance between the two pixel electrodes 181 and 182.

다음, 화소 전극(181, 182)과 공통 전극(240) 사이에는 액정층(300)이 위치한다. 도시하지 않았지만, 화소 전극(181, 182) 상부와 공통 전극(240) 하부에는 배향막이 각각 형성되어 있어 액정층(300)의 액정 분자의 초기 배열 방향을 결정한다. Next, the liquid crystal layer 300 is positioned between the pixel electrodes 181 and 182 and the common electrode 240. Although not illustrated, an alignment layer is formed on the pixel electrodes 181 and 182 and the common electrode 240, respectively, to determine the initial alignment direction of the liquid crystal molecules of the liquid crystal layer 300.

본 발명에서 액정은 액정 표시 장치에서 주로 이용하고 있는 비틀린 네마틱(twisted nematic) 액정을 이용하는데, 공통 전극 내에 슬릿패턴을 형성하여 다중 영역을 형성하는 방식에서 일반적으로 사용하는 유전율 이방성(Δε)이 음인 액정으로 수직 배향(vertical alignment) 모드를 이용할 수도 있다.In the present invention, the liquid crystal uses a twisted nematic liquid crystal mainly used in a liquid crystal display, and the dielectric anisotropy (Δε) generally used in a method of forming a multi-region by forming a slit pattern in a common electrode is It is also possible to use a vertical alignment mode with negative liquid crystals.

이러한 본 발명에 따른 액정 표시 장치의 어레이 기판 및 그 제조 방법에 대하여 도 6과 7a 내지 도 7e에 도시하였는데, 도 6과 도 7a 내지 도 7e는 도 3에서 Ⅵ-Ⅵ선을 따라 자른 단면에 해당한다. An array substrate and a method of manufacturing the liquid crystal display device according to the present invention are illustrated in FIGS. 6 and 7A to 7E, and FIGS. 6 and 7A to 7E correspond to a cross section taken along line VI-VI in FIG. 3. do.

먼저, 도 6에 도시한 바와 같이 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 제 1 기판(110) 위에 제 1 및 제 2 게이트 전극(122, 123)이 형성되어 있고, 그 위에 게이트 절연막(130)이 형성되어 이들을 덮고 있다. 게이트 절연막(130) 상부에는 제 1 및 제 2 게이트 전극(122, 123)에 대응하여 비정질 실리콘으로 이루어진 제 1 및 제 2 액티브층(141, 142)이 각각 형성되어 있으며, 그 위에 제 1 오믹 콘택층(151, 152)과 제 2 오믹 콘택층(153, 154)이 각각 형성되어 있다.First, as illustrated in FIG. 6, in the array substrate for a liquid crystal display according to the present invention, first and second gate electrodes 122 and 123 are formed on the first substrate 110, and the gate insulating layer 130 is formed thereon. ) Is formed and covers them. First and second active layers 141 and 142 made of amorphous silicon are formed on the gate insulating layer 130 to correspond to the first and second gate electrodes 122 and 123, respectively. Layers 151 and 152 and second ohmic contact layers 153 and 154 are formed, respectively.

다음, 오믹 콘택층(151, 152, 153, 154) 상부에는 금속과 같은 도전 물질로 이루어진 데이터 배선(161)과 제 1 소스 전극(163) 및 제 1 드레인 전극(162), 그리고 제 2 소스 전극(164) 및 제 2 드레인 전극(165), 부수 전극(166)이 형성되어 있으며, 제 1 소스 전극(163) 및 제 2 소스 전극(164)은 동일한 데이터 배선(161)의 양측에 위치하게 된다. Next, on the ohmic contact layers 151, 152, 153, and 154, a data line 161 made of a conductive material such as metal, a first source electrode 163, a first drain electrode 162, and a second source electrode. 164, a second drain electrode 165, and an auxiliary electrode 166 are formed, and the first source electrode 163 and the second source electrode 164 are positioned at both sides of the same data line 161. .

이어, 데이터 배선(161)과 제 1 및 제 2 소스 전극(163, 164) 및 제 1 및 제 2 드레인 전극(162, 165) 그리고 부수 전극(166) 상부에는 무기 절연막이나 BCB 또는 포토 아크릴과 같은 유기 물질로 이루어진 보호층(170)이 형성되어 있고, 보호층(170)은 제 1 드레인 전극(162) 및 제 2 드레인 전극(165)을 일부 드러내는 제 1 및 제 2 콘택홀(171, 172)을 각각 가진다.Subsequently, an inorganic insulating film, BCB, or photoacryl may be disposed on the data line 161, the first and second source electrodes 163 and 164, the first and second drain electrodes 162 and 165, and the incident electrode 166. A protective layer 170 made of an organic material is formed, and the protective layer 170 includes first and second contact holes 171 and 172 partially exposing the first drain electrode 162 and the second drain electrode 165. Each has

다음, 보호층(170) 상부에는 투명 도전 물질로 이루어진 제 1 및 제 2 화소 전극(181, 182)이 형성되어 있는데, 제 1 화소 전극(181)은 제 1 콘택홀(171)을 통해 제 1 드레인 전극(162)과 연결되고, 제 2 화소 전극(182)은 제 2 콘택홀(172)을 통해 제 2 드레인 전극(165)과 연결된다. 한편, 제 1 및 제 2 화소 전극(181, 182)은 가장자리가 부수 전극(166)과 일부 중첩되어 있는데, 도 3에 도시된 바와 같이 데이터 배선(161)과도 일부 중첩되어 있다.Next, first and second pixel electrodes 181 and 182 made of a transparent conductive material are formed on the passivation layer 170, and the first pixel electrode 181 is formed through the first contact hole 171. The second pixel electrode 182 is connected to the drain electrode 162 and the second drain electrode 165 through the second contact hole 172. The edges of the first and second pixel electrodes 181 and 182 partially overlap with the incident electrode 166, but partially overlap with the data line 161 as shown in FIG. 3.

이러한 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 도 7a 내지 도 7e를 참조하여 설명한다.A method of manufacturing the array substrate for a liquid crystal display device according to the present invention will be described with reference to FIGS. 7A to 7E.

도 7a에 도시한 바와 같이, 투명한 제 1 기판(110) 위에 금속과 같은 물질을 증착하고 제 1 마스크로 패터닝하여 제 1 및 제 2 게이트 전극(122, 123)을 형성한다. 이때, 앞서 언급한 바와 같이 게이트 전극(122, 123)과 연결되어 있는 게이트 배선도 함께 형성된다.As shown in FIG. 7A, a material such as a metal is deposited on the transparent first substrate 110 and patterned with a first mask to form first and second gate electrodes 122 and 123. In this case, as described above, the gate wirings connected to the gate electrodes 122 and 123 are also formed.

다음, 도 7b에 도시한 바와 같이 게이트 전극(122, 123) 위에 실리콘 질화막이나 실리콘 산화막을 증착하여 게이트 절연막(130)을 형성한 후, 그 위에 비정질 실리콘과 불순물이 포함된 비정질 실리콘을 차례로 증착하고, 제 2 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트 전극(122, 123)에 대응하여 제 1 및 제 2 액티브층(141, 142)과 제 1 및 제 2 불순물 반도체층(155, 156)을 각각 형성한다. Next, as shown in FIG. 7B, a silicon nitride film or a silicon oxide film is deposited on the gate electrodes 122 and 123 to form a gate insulating film 130, and then amorphous silicon and amorphous silicon containing impurities are sequentially deposited thereon. The first and second active layers 141 and 142 and the first and second impurity semiconductor layers 155 and 156 may be formed in correspondence with the gate electrodes 122 and 123 by patterning by a photolithography process using a second mask. Form.

다음, 도 7c에 도시한 바와 같이 제 1 및 제 2 불순물 반도체층(155, 156) 상부에 금속과 같은 도전 물질을 증착하고 제 3 마스크로 패터닝하여 데이터 배선(161)과 제 1 소스 및 드레인 전극(163, 162), 제 2 소스 및 드레인 전극(164, 165), 그리고 부수 전극(166)을 형성한다. 이어, 제 1 소스 및 드레인 전극(163, 162)과 제 2 소스 및 드레인 전극(164, 165) 사이의 드러난 불순물 반도체층(도 7b의 155, 156)을 제거하여 제 1 액티브층(141) 상부에 이격된 제 1 오믹 콘택층(151, 152)과 제 2 액티브층(142) 상부에 이격된 제 2 오믹 콘택층(153, 154)을 형성한다. 여기서, 데이터 배선(161)은 게이트 배선(도시하지 않음)과 교차하며 제 1 및 제 2 소스 전극(163, 164)과 연결되며, 부수 전극(166) 사이의 영역이 하나의 화소가 된다.Next, as illustrated in FIG. 7C, a conductive material such as a metal is deposited on the first and second impurity semiconductor layers 155 and 156 and patterned with a third mask to form the data line 161 and the first source and drain electrodes. 163 and 162, second source and drain electrodes 164 and 165, and ancillary electrodes 166 are formed. Subsequently, the exposed impurity semiconductor layers 155 and 156 between the first source and drain electrodes 163 and 162 and the second source and drain electrodes 164 and 165 are removed to form an upper portion of the first active layer 141. The second ohmic contact layers 153 and 154 spaced apart from each other are formed on the first ohmic contact layers 151 and 152 spaced apart from the second active layer 142. Here, the data line 161 crosses the gate line (not shown) and is connected to the first and second source electrodes 163 and 164, and the region between the incident electrodes 166 becomes one pixel.

다음, 도 7d에 도시한 바와 같이 데이터 배선(161)과 제 1 소스 및 드레인 전극(163, 162), 제 2 소스 및 드레인 전극(164, 165), 그리고 부수 전극(166) 상부에 보호층(170)을 형성하고 제 4 마스크로 패터닝하여, 제 1 및 제 2 드레인 전극(162, 165)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 형성한다. 보호층(170)은 실리콘 질화막이나 실리콘 산화막을 증착하여 무기 절연막으로 형성할 수 있고, 또는 BCB나 포토 아크릴과 같은 유기 물질을 도포하여 형성할 수도 있다. Next, as shown in FIG. 7D, the passivation layer 161 is disposed on the data line 161, the first source and drain electrodes 163 and 162, the second source and drain electrodes 164 and 165, and the incident electrode 166. 170 is formed and patterned with a fourth mask to form first and second contact holes 171 and 172 exposing the first and second drain electrodes 162 and 165, respectively. The protective layer 170 may be formed of an inorganic insulating film by depositing a silicon nitride film or a silicon oxide film, or may be formed by applying an organic material such as BCB or photo acryl.

이어, 도 7e에 도시한 바와 같이 보호층(170) 상부에 ITO와 같은 투명 도전 물질을 증착하고 제 5 마스크를 이용한 사진 식각 공정에 의해 패터닝하여 제 1 및 제 2 화소 전극(181, 182)을 형성한다. 여기서, 제 1 화소 전극(181)은 제 1 콘택홀(171)을 통해 제 1 드레인 전극(162)과 연결되고, 제 2 화소 전극(182)은 제 2 콘택홀(172)을 통해 제 2 드레인 전극(165)과 연결된다. 또한, 제 1 및 제 2 화소 전극(181, 182)은 가장자리가 부수 전극(166)과 일부 중첩하는데, 도시하지 않았지만 데이터 배선(161)과도 일부 중첩한다.Subsequently, as illustrated in FIG. 7E, a transparent conductive material such as ITO is deposited on the protective layer 170 and patterned by a photolithography process using a fifth mask to form the first and second pixel electrodes 181 and 182. Form. Here, the first pixel electrode 181 is connected to the first drain electrode 162 through the first contact hole 171, and the second pixel electrode 182 is connected to the second drain through the second contact hole 172. It is connected to the electrode 165. In addition, the edges of the first and second pixel electrodes 181 and 182 partially overlap the secondary electrodes 166, but partially overlap the data lines 161 although not illustrated.

한편, 본 발명의 실시예에서는 한 화소에 형성되는 두 박막 트랜지스터의 액티브층을 각각 형성하였으나, 액티브층을 하나로 형성할 수도 있다.Meanwhile, in the exemplary embodiment of the present invention, the active layers of the two thin film transistors formed in one pixel are respectively formed, but the active layers may be formed as one.

이러한 본 발명의 다른 실시예에 따른 액정 표시 장치의 어레이 기판을 도 8 및 도 9에 도시하였다. 도 8은 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 9는 도 8에서 Ⅸ-Ⅸ선을 따라 자른 단면도이다. 여기서, 앞선 실시예와 동일한 부분에 대해서는 동일한 부호를 사용하고, 이에 대 한 설명은 생략한다.8 and 9 illustrate an array substrate of a liquid crystal display according to another exemplary embodiment of the present invention. 8 is a plan view of an array substrate for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line VII-VII of FIG. 8. Here, the same reference numerals are used for the same parts as in the previous embodiment, and description thereof will be omitted.

도 8 및 도 9에 도시한 바와 같이, 본 발명의 제 2 실시에에서는 제 1 게이트 전극(122)과 제 2 게이트 전극(123) 상부에 액티브층(143)이 하나의 패턴으로 형성되어 있으며, 제 1 및 제 2 소스 전극(163, 164) 사이의 오믹 콘택층(157)도 하나의 패턴으로 형성되어 있다.8 and 9, in the second embodiment of the present invention, the active layer 143 is formed in one pattern on the first gate electrode 122 and the second gate electrode 123. The ohmic contact layer 157 between the first and second source electrodes 163 and 164 is also formed in one pattern.

이와 같이, 본 발명에서는 공통 전극에 슬릿 패턴을 형성하여 프린지 필드를 형성함으로써, 배향분할을 위한 러빙 공정의 추가없이 액정 분자 배열이 다른 두 영역을 형성하여 시야각을 향상시킬 수 있는데, 이때 부수 전극을 데이터 배선과 같은 공정에서 형성함으로써 제조 공정 및 비용을 감소시킬 수 있다.As described above, in the present invention, a slit pattern is formed on the common electrode to form a fringe field, thereby improving the viewing angle by forming two regions having different arrangements of liquid crystal molecules without the addition of a rubbing process for orientation splitting. By forming in a process such as data wiring, the manufacturing process and cost can be reduced.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

본 발명에서는 공통 전극에 슬릿패턴을 형성하여 공통 전극과 화소 전극 사이에 프린지 필드를 형성함으로써 액정 표시 장치의 시야각을 향상시키는데 있어서, 하나의 화소 영역에 두 개의 박막 트랜지스터 및 화소 전극을 형성하고 부수 전극을 데이터 배선과 같은 공정에서 형성하여, 제조 공정을 감소시키고 비용을 줄일 수 있다.
In the present invention, by forming a slit pattern on the common electrode to form a fringe field between the common electrode and the pixel electrode, in order to improve the viewing angle of the liquid crystal display, two thin film transistors and the pixel electrode are formed in one pixel area, and the secondary electrode is formed. Can be formed in a process such as data wiring to reduce the manufacturing process and reduce the cost.

Claims (22)

제 1 기판 및 제 2 기판;A first substrate and a second substrate; 상기 제 1 기판 상부에 일방향으로 연장되어 있는 게이트 배선;A gate wiring extending in one direction on the first substrate; 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 부수전극;An auxiliary electrode formed to define a pixel area crossing the gate line; 상기 화소영역의 중앙부를 관통하며 상기 부수전극과 나란하게 동일한 층에 동일한 물질로 형성된 데이터 배선;A data line passing through a central portion of the pixel area and formed of the same material on the same layer in parallel with the secondary electrode; 상기 화소영역 내에 상기 게이트 배선과 상기 데이터 배선과 연결되며 상기 데이터 배선의 양측으로 각각 형성된 제 1 및 제 2 박막 트랜지스터;First and second thin film transistors connected to the gate line and the data line in the pixel area and formed at both sides of the data line; 상기 제 1 및 제 2 박막 트랜지스터와 각각 연결되며 상기 데이터 배선 상에서 서로 이격하며 형성된 제 1 및 제 2 화소 전극;First and second pixel electrodes connected to the first and second thin film transistors and spaced apart from each other on the data line; 상기 제 2 기판 하부에 형성되고 상기 부수 전극과 대응하는 블랙 매트릭스;A black matrix formed under the second substrate and corresponding to the incident electrode; 상기 블랙 매트릭스 하부에 형성되며 상기 데이터 배선에 대응하여 슬릿패턴을 가지며 형성된 공통 전극;A common electrode formed under the black matrix and having a slit pattern corresponding to the data line; 상기 제 1 기판과 제 2 기판 사이에 형성되어 있는 액정층Liquid crystal layer formed between the first substrate and the second substrate 을 포함하며, 상기 부수전극은 상기 제 1 및 제 2 박막트랜지스터와는 전기적으로 연결되지 않는 것이 특징인 액정 표시 장치.And the auxiliary electrode is not electrically connected to the first and second thin film transistors. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 박막 트랜지스터는 각각 제 1 및 제 2 액티브층을 포함하며, 상기 제 1 박막 트랜지스터의 제 1 액티브층과 상기 제 2 박막 트랜지스터의 제 2 액티브층은 분리되어 있는 액정 표시 장치.And the first and second thin film transistors include first and second active layers, respectively, and the first active layer of the first thin film transistor and the second active layer of the second thin film transistor are separated. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 박막 트랜지스터는 각각 제 1 및 제 2 액티브층을 포함하며, 상기 제 1 박막 트랜지스터의 제 1 액티브층과 상기 제 2 박막 트랜지스터의 제 2 액티브층은 연결되어 있는 액정 표시 장치.And the first and second thin film transistors respectively include first and second active layers, and the first active layer of the first thin film transistor and the second active layer of the second thin film transistor are connected to each other. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 슬릿패턴의 폭은 상기 제 1 및 제 2 화소 전극 사이 간격보다 넓은 액정 표시 장치.The width of the slit pattern is wider than the gap between the first and second pixel electrodes. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 화소 전극 각각은 상기 부수 전극과 일부 중첩하는 액정 표시 장치.The first and second pixel electrodes each partially overlap with the incident electrode. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 화소 전극은 상기 화소영역 내에서 상기 데이터 배선과 상기 부수 전극 사이에 각각 분리되어 형성되는 액정 표시 장치.And the first and second pixel electrodes are separately formed between the data line and the auxiliary electrode in the pixel area. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상부에 일방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 제 1 및 제 2 게이트 전극을 형성하는 단계; Forming a gate wiring extending in one direction on the first substrate and first and second gate electrodes connected to the gate wiring; 상기 게이트 배선 및 제 1 및 제 2 게이트 전극 상부에 게이트 절연막을 형성하는 단계;Forming a gate insulating layer on the gate wiring and the first and second gate electrodes; 상기 게이트 절연막 상부에 상기 제 1 및 제 2 게이트 전극에 대응하여 각각 제 1 및 제 2 액티브층을 형성하는 단계;Forming first and second active layers on the gate insulating layer, respectively, corresponding to the first and second gate electrodes; 상기 제 1 및 제 2 액티브층 상부에 각각 오믹 콘택층을 형성하는 단계;Forming an ohmic contact layer on the first and second active layers, respectively; 상기 오믹콘택층 외부로 노출된 게이트 절연막 상부에 동일한 물질로 상기 게이트 배선과 교차하여 화소영역을 정의하는 부수 전극과, 상기 화소영역 중앙부를 관통하며 상기 부수전극과 나란하게 데이터 배선을 형성하고, 동시에 상기 오믹 콘택층 상부에 상기 데이터 배선과 연결된 제 1 및 제 2 소스 전극 및 상기 제 1 및 제 2 소스 전극과 분리되어 있는 제 1 및 제 2 드레인 전극을 형성하는 단계;An auxiliary electrode defining a pixel region by crossing the gate wiring with the same material on the gate insulating layer exposed to the outside of the ohmic contact layer, and a data wiring penetrating the central portion of the pixel region and parallel to the auxiliary electrode, Forming first and second source electrodes connected to the data wires and first and second drain electrodes separated from the first and second source electrodes on the ohmic contact layer; 상기 데이터 배선과 상기 제 1 및 제 2 소스 및 드레인 전극, 그리고 상기 부수 전극 상부에 상기 제 1 및 제 2 드레인 전극을 각각 노출하는 제 1 및 제 2 콘택홀을 가지는 보호층을 형성하는 단계;Forming a protective layer having first and second contact holes exposing the data line, the first and second source and drain electrodes, and the first and second drain electrodes, respectively; 상기 보호층 상부로 상기 화소영역 내의 상기 데이터 배선 상에서 서로 이격하는 제 1 및 제 2 화소전극을 각각 형성하는 단계;Forming first and second pixel electrodes spaced apart from each other on the data line in the pixel area above the passivation layer; 상기 제 2 기판 상부에 블랙 매트릭스를 형성하는 단계;Forming a black matrix on the second substrate; 상기 블랙 매트릭스 상부에 상기 데이터 배선에 대응하여 슬릿패턴을 갖는 공통 전극을 형성하는 단계;Forming a common electrode having a slit pattern on the black matrix to correspond to the data lines; 상기 제 1 및 제 2 화소 전극이 형성된 제 1 기판과 상기 공통 전극이 형성된 제 2 기판 사이에 액정을 형성하는 단계Forming a liquid crystal between a first substrate having the first and second pixel electrodes formed thereon and a second substrate having the common electrode formed thereon; 를 포함하는 액정 표시 장치의 제조 방법.Method of manufacturing a liquid crystal display comprising a. 삭제delete 제 13 항에 있어서,The method of claim 13, 상기 슬릿패턴의 폭은 상기 제 1 및 제 2 화소 전극 사이 간격보다 넓은 액정 표시 장치의 제조 방법.The width of the slit pattern is wider than the gap between the first and second pixel electrodes. 삭제delete 삭제delete 제 13 항에 있어서,The method of claim 13, 상기 제 1 및 제 2 소스 전극은 화소영역 내에서 각각 상기 데이터 배선과 부수전극 사이의 영역에 상기 데이터 배선과 상기 부수전극과 그 끝단이 각각 중첩하도록 형성되는 액정 표시 장치의 제조 방법.And the first and second source electrodes are formed such that the data line, the secondary electrode, and the ends of the first and second source electrodes overlap each other in a region between the data line and the secondary electrode, respectively, in a pixel region. 제 13 항에 있어서,The method of claim 13, 상기 제 1 화소 전극 상기 제 1 콘택홀을 통해 상기 제 1 드레인 전극과 연결되며, 상기 제 2 화소 전극은 상기 제 2 콘택홀을 통해 상기 제 2 드레인 전극과 연결되는 액정 표시 장치의 제조 방법.The first pixel electrode is connected to the first drain electrode through the first contact hole, and the second pixel electrode is connected to the second drain electrode through the second contact hole. 삭제delete 삭제delete 삭제delete
KR1020010082793A 2001-12-21 2001-12-21 liquid crystal display devices and manufacturing method of the same KR100811641B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010082793A KR100811641B1 (en) 2001-12-21 2001-12-21 liquid crystal display devices and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082793A KR100811641B1 (en) 2001-12-21 2001-12-21 liquid crystal display devices and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20030052762A KR20030052762A (en) 2003-06-27
KR100811641B1 true KR100811641B1 (en) 2008-03-11

Family

ID=29577506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082793A KR100811641B1 (en) 2001-12-21 2001-12-21 liquid crystal display devices and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100811641B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002475A (en) * 1995-06-14 1997-01-24 Exposure method of electron beam exposure apparatus
US5608556A (en) * 1993-06-24 1997-03-04 Sanyo Electric Co., Ltd. Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation
KR19990052286A (en) * 1997-12-22 1999-07-05 윤종용 Liquid crystal display
KR20000061368A (en) * 1999-03-25 2000-10-16 구본준 Multi-domain liquid crystal display device
KR20010003439A (en) * 1999-06-23 2001-01-15 김영환 TFT array substrate of TFT-LCD
KR20010011850A (en) * 1999-07-30 2001-02-15 김영환 LCD having high aperture ratio and high transmittance
KR20020091692A (en) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Thin film transistor liquid crystal desplay

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608556A (en) * 1993-06-24 1997-03-04 Sanyo Electric Co., Ltd. Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation
KR100243732B1 (en) * 1993-06-24 2000-02-01 다카노 야스아키 Liquid crystal display device
KR970002475A (en) * 1995-06-14 1997-01-24 Exposure method of electron beam exposure apparatus
KR19990052286A (en) * 1997-12-22 1999-07-05 윤종용 Liquid crystal display
KR20000061368A (en) * 1999-03-25 2000-10-16 구본준 Multi-domain liquid crystal display device
KR20010003439A (en) * 1999-06-23 2001-01-15 김영환 TFT array substrate of TFT-LCD
KR20010011850A (en) * 1999-07-30 2001-02-15 김영환 LCD having high aperture ratio and high transmittance
KR20020091692A (en) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Thin film transistor liquid crystal desplay

Also Published As

Publication number Publication date
KR20030052762A (en) 2003-06-27

Similar Documents

Publication Publication Date Title
KR100391157B1 (en) array panel of liquid crystal display and manufacturing method thereof
US7019806B2 (en) Liquid crystal display and thin film transistor array panel
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US8373833B2 (en) Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same
US8835925B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
US8599336B2 (en) Liquid crystal display device and method of fabricating the same
JP2004310099A (en) Liquid crystal display device, and thin film transistor display plate and its manufacturing method
KR20050001707A (en) Thin film transistor array panel and liquid crystal display including the panel
US7079210B2 (en) Liquid crystal display and thin film transistor array panel
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR0182877B1 (en) Structure of liquid crystal display device and its manufacturing method
KR20020058270A (en) array panel of liquid crystal display and manufacturing method thereof
KR101725424B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR100811641B1 (en) liquid crystal display devices and manufacturing method of the same
KR101297357B1 (en) Vertical alignment mode liquid crystal display device
KR101006475B1 (en) array substrate for liquid crystal display device and manufacturing method of the same
KR100992121B1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100698242B1 (en) Liquid Crystal Display Device And Fabricating Method Thereof
KR100631372B1 (en) method for fabricating array substrate for liquid crystal display
KR20020056111A (en) array panel of liquid crystal display and manufacturing method thereof
KR100968562B1 (en) Liquid crystal display
KR20050110369A (en) Liquid crystal display device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 13