KR19990052286A

KR19990052286A - Liquid crystal display

Info

Publication number: KR19990052286A
Application number: KR1019970071743A
Authority: KR
Inventors: 배병성
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-22
Filing date: 1997-12-22
Publication date: 1999-07-05
Also published as: KR100476623B1

Abstract

박막 트랜지스터 기판에서는 하나의 화소를 두 개의 부화소로 나누어 두 개의 부화소 전극이 두 개의 데이터선으로부터 각각 신호를 인가받도록 하고, 컬러 필터 기판의 공통 전극은 화소당 1개씩 형성하되 외부 전원에 연결하지 않고 플로팅되도록 하며, 데이터선을 통해 한 화소에 필요한 전압의 2배의 전압을 인가하면 공통 전극과 부화소 전극에 각각 인가 전압의 1/2 만큼이 공급되어 기판 사이의 액정 물질을 구동하게 된다. 이 때 컬러 필터 기판에 형성되는 공통 전극은 데이터선과 겹치지 않도록 화소의 표시 영역 내부에만 형성하는 것이 바람직하며, 두 데이터선에 인가되는 전압의 극성을 주기적으로 변환시켜 인가함으로써 액정에 인가되는 전기장의 방향을 교대로 반전시켜 액정 물질의 열화를 막을 수 있다. 두 개의 부화소 전극이 서로 이웃해 있는 화소의 중심선 부분의 게이트 절연막 아래에 유지 용량 전극을 형성하는 경우 시간 지연이 없는 유지 용량을 얻을 수 있다. 그리고, 화소의 중심선 부분의 보호막 상부에 유지 용량 전극을 추가로 형성하면 더 큰 유지 용량을 얻을 수 있다.In the thin film transistor substrate, one pixel is divided into two subpixels so that two subpixel electrodes receive signals from two data lines, and one common electrode of the color filter substrate is formed per pixel, but is not connected to an external power supply. When the voltage is twice as large as the voltage required for one pixel through the data line, 1/2 of the applied voltage is supplied to the common electrode and the subpixel electrode, respectively, to drive the liquid crystal material between the substrates. At this time, the common electrode formed on the color filter substrate is preferably formed only inside the display area of the pixel so as not to overlap with the data lines, and the direction of the electric field applied to the liquid crystal by periodically converting and applying the polarities of the voltages applied to the two data lines. By alternately inverting may prevent deterioration of the liquid crystal material. When the storage capacitor electrode is formed under the gate insulating film in the center line portion of the pixel where the two subpixel electrodes are adjacent to each other, the storage capacitor without time delay can be obtained. Further, when the storage capacitor electrode is further formed on the passivation film in the center line portion of the pixel, a larger storage capacitor can be obtained.

Description

Liquid crystal display

이 발명은 액정 표시 장치에 관한 것이다.This invention relates to a liquid crystal display device.

일반적으로 액정 표시 장치는 안쪽면에 투명 전극이 형성되어 있는 한 쌍의 투명 기판 사이에 액정을 주입하고, 여기에 가하는 전장의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.In general, a liquid crystal display device has a structure in which a liquid crystal is injected between a pair of transparent substrates having transparent electrodes formed on an inner surface thereof, and the amount of light transmitted thereto is adjusted by adjusting the intensity of the electric field applied thereto.

종래 기술에 따른 액정 표시 장치의 단면도가 도 1에 나타나 있다.A cross-sectional view of a liquid crystal display device according to the prior art is shown in FIG. 1.

먼저, 박막 트랜지스터(thin film transistor) 기판의 구조를 설명한다.First, the structure of a thin film transistor substrate will be described.

도 1에 나타난 바와 같이, 투명한 절연 기판(10) 위에 게이트 전극(11)이 형성되어 있고, 그 위에 게이트 절연막(12)이 형성되어 있다. 게이트 전극(11) 상부의 게이트 절연막(12) 위에는 반도체층(13)이 형성되어 있으며, 신호를 표시하는 화소 영역의 게이트 절연막(12) 위에는 ITO 화소 전극(14)이 형성되어 있다. 반도체(13)층 위에는 게이트 전극(11)을 중심으로 양쪽으로 소스 전극(15)과 드레인 전극(16)이 형성되어 있다. 소스 전극(15)은 외부로부터 화상 신호를 전달하는 데이터선(도시하지 않음)과 연결되어 있으며, 드레인 전극(16)은 화소 전극(14)과 연결되어 있다. 소스/드레인 전극(15, 16) 및 화소 전극(14)이 형성되어 있는 기판(10)의 전면에 보호막(17)이 형성되어 있다.As shown in FIG. 1, a gate electrode 11 is formed on a transparent insulating substrate 10, and a gate insulating film 12 is formed thereon. The semiconductor layer 13 is formed on the gate insulating film 12 above the gate electrode 11, and the ITO pixel electrode 14 is formed on the gate insulating film 12 of the pixel region displaying the signal. The source electrode 15 and the drain electrode 16 are formed on both sides of the gate electrode 11 on the semiconductor 13 layer. The source electrode 15 is connected to a data line (not shown) for transmitting an image signal from the outside, and the drain electrode 16 is connected to the pixel electrode 14. The protective film 17 is formed on the entire surface of the substrate 10 on which the source / drain electrodes 15 and 16 and the pixel electrode 14 are formed.

한편, 컬러 필터 기판(20)에는 화소 영역에는 컬러 필터(21)가 형성되어 있고, 화소 영역을 제외한 나머지 부분에는 블랙 매트릭스(22)가 형성되어 있다. 그리고 그 위에 투명 도전막으로 이루어진 공통 전극(23)이 전면에 걸쳐 형성되어 있다.On the other hand, in the color filter substrate 20, the color filter 21 is formed in the pixel region, and the black matrix 22 is formed in the remaining portions except the pixel region. A common electrode 23 made of a transparent conductive film is formed over the entire surface.

두 기판(10, 20) 사이에는 액정 물질이 주입되어 있는 액정층(30)이 형성되어 있다.The liquid crystal layer 30 into which the liquid crystal material is injected is formed between the two substrates 10 and 20.

도 1에 도시한 바와 같이, 통상 하판인 박막 트랜지스터 기판(10)에는 화소 전극(14)이 화소 단위로 형성되고 상판인 컬러 필터 기판(20)에는 공통 전극(23)이 전면에 걸쳐 형성되는데, 이 때 화소 전극(14)에 신호를 전달하기 위한 데이터선(도시하지 않음)과 상판의 공통 전극(23) 사이에 기생 전기 용량(coupling capacitance)이 형성된다.As shown in FIG. 1, a pixel electrode 14 is formed in pixel units on a thin film transistor substrate 10, which is usually a lower plate, and a common electrode 23 is formed on an entire surface of a color filter substrate 20, which is an upper plate. At this time, a parasitic capacitance is formed between the data line (not shown) for transmitting a signal to the pixel electrode 14 and the common electrode 23 of the upper plate.

데이터선을 통해 화소 전극에 전달되는 신호는 액정의 열화와 전극 표면의 전기 화학 반응을 막기 위해 일반적으로 일정 주기로 반전되는 반전 구동을 한다. 그런데 이 반전이 일어나는 순간 데이터선에는 전압차가 생기고 이러한 전압의 변화분은 공통 전극과의 기생 용량 때문에 공통 전극의 전압에 영향을 미친다. 즉, 데이터선의 전압이 변하는 순간 공통 전극의 전압도 순간적으로 변하게 된다. 이 변화된 전압은 공통 전극에 연결된 전원 전압에 의하여 원래의 전압으로 회복되는데, 회복되는 데 걸리는 시간은 공통 전극에 연결된 전압의 전류 공급 능력이나 공통 전극의 저항에 의하여 결정된다. 회복 시간이 길어질 경우 화질에 악영향을 주게 되는데 대표적인 현상이 크로스톡(crosstalk)이다.The signal transmitted to the pixel electrode through the data line is inverted, which is generally inverted at regular intervals to prevent deterioration of the liquid crystal and electrochemical reaction of the electrode surface. However, at the instant of this inversion, a voltage difference occurs in the data line, and the change of the voltage affects the voltage of the common electrode because of the parasitic capacitance with the common electrode. In other words, the voltage of the common electrode changes instantaneously when the voltage of the data line changes. The changed voltage is restored to the original voltage by the power supply voltage connected to the common electrode, and the time taken to recover is determined by the current supply capability of the voltage connected to the common electrode or the resistance of the common electrode. Long recovery time adversely affects image quality. A typical phenomenon is crosstalk.

따라서 이러한 현상을 없애기 위해서는 공통 전극의 저항을 낮추거나 외부 공통 전극 전원의 공급 능력을 충분히 할 필요가 있다. 특히 액정 표시 장치 패널의 크기가 점점 더 대형화될 경우 공통 전극의 전원 공급 위치는 화면의 가장자리에 위치하고 있어 전원의 접점에서 가까운 부분과 멀리 떨어져 있는 부분 사이에 공통 전극의 전압 차이가 유발될 수 있다. 따라서 화면 크기가 커질수록 공통 전극과 데이터선 사이의 기생 용량은 더욱 큰 문제를 야기하게 된다.Therefore, in order to eliminate this phenomenon, it is necessary to lower the resistance of the common electrode or to sufficiently supply the external common electrode power supply. In particular, when the size of the liquid crystal display panel becomes larger and larger, the power supply position of the common electrode is located at the edge of the screen, which may cause a difference in voltage of the common electrode between a portion close to and far from the contact point of the power supply. Therefore, as the screen size increases, the parasitic capacitance between the common electrode and the data line causes more problems.

한편, 액정 물질의 전하 유지 능력을 보조하기 위해 통상 유지 용량 전극을 형성하여 유지 용량을 만들어 주는데, 이는 그 구조에 따라 유지 용량을 위한 유지 전극선을 별도로 두는 독립 배선 방식과 전단이나 다음단의 게이트선을 이용하는 부가 용량 방식으로 나눌 수 있다. 이 때 유지 용량의 기준 전극은 독립의 유지 전극선에 공급되는 전압이나 게이트선의 전압이 되는데 이 경우 기준 전압의 공급선과 각 유지 용량 사이의 저항에 의한 시간 지연이 문제가 된다. 즉, 화상 신호의 변화에 의해 화소 전압이 변동될 때 각 용량 사이의 커플링에 의하여 유지 용량의 기준 전압이 변동이 될 때 외부 공급 전압에 의해 빨리 안정화되어야 하는데 금속의 비저항이 크거나 패널이 커서 배선이 길어 배선 저항이 증가하면 시간 지연이 커져서 빨리 안정화되지 않는다는 문제점이 있다. 이러한 시간의 지연은 화질에 악영향을 미치므로 이를 줄이기 위해 배선의 폭을 증가시켜 저항을 감소시킬 수 있지만 이렇게 하면 개구율이 감소하고 배선간의 기생 용량이 증가하는 또 다른 문제가 있다.On the other hand, in order to assist the charge holding ability of the liquid crystal material, a storage capacitor electrode is usually formed to form a storage capacitor, which is an independent wiring method in which a storage electrode line is separately provided for the storage capacitor and a gate line of the front end or the next stage according to the structure thereof. It can be divided into the additional capacity method using. At this time, the reference electrode of the storage capacitor becomes the voltage supplied to the independent storage electrode line or the voltage of the gate line. In this case, the time delay caused by the resistance between the supply line of the reference voltage and each of the storage capacitors becomes a problem. That is, when the pixel voltage is changed by the change of the image signal, it must be stabilized quickly by the external supply voltage when the reference voltage of the storage capacitor is changed by the coupling between the capacitors. The longer the wiring resistance is, the longer the time delay becomes and there is a problem that it does not stabilize quickly. This delay in time adversely affects the image quality, so that the resistance can be reduced by increasing the width of the wiring in order to reduce it, but there is another problem of decreasing the aperture ratio and increasing the parasitic capacitance between the wirings.

이 발명의 과제는 데이터선과 공통 전극 사이의 기생 용량을 없애는 것이다.The object of this invention is to eliminate the parasitic capacitance between the data line and the common electrode.

이 발명의 다른 과제는 유지 용량의 시간 지연을 없애는 것이다.Another object of this invention is to eliminate the time delay of the maintenance dose.

도 1은 종래 기술에 따른 액정 표시 장치의 단면도이고,1 is a cross-sectional view of a liquid crystal display device according to the prior art,

도 2는 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 단면도이고,2 is a cross-sectional view of a liquid crystal display according to a first embodiment of the present invention;

도 3은 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 개략적인 사시도이고,3 is a schematic perspective view of a liquid crystal display according to a first embodiment of the present invention;

도 4는 본 발명의 첫 번째 실시예에 따른 액정 표시 장치에 대한 등가 회로도이고,4 is an equivalent circuit diagram of a liquid crystal display according to a first embodiment of the present invention;

도 5는 본 발명의 두 번째 실시예에 따른 액정 표시 장치의 단면도이고,5 is a cross-sectional view of a liquid crystal display according to a second embodiment of the present invention;

도 6은 본 발명의 두 번째 실시예에 따른 액정 표시 장치에 대한 등가 회로도이고,6 is an equivalent circuit diagram of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 7은 본 발명의 세 번째 실시예에 따른 액정 표시 장치의 단면도이고,7 is a cross-sectional view of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 네 번째 실시예에 따른 액정 표시 장치의 단면도이다.8 is a cross-sectional view of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

이와 같은 과제를 해결하기 위하여 본 발명에 따른 액정 표시 장치에서는, 박막 트랜지스터 기판에서는 하나의 화소를 두 개의 부화소로 나누어 두 개의 부화소 전극이 두 개의 데이터선으로부터 각각 신호를 인가받도록 하고, 컬러 필터 기판에는 공통 전극을 화소당 1개씩 형성한다.In order to solve this problem, in the liquid crystal display according to the present invention, in a thin film transistor substrate, one pixel is divided into two subpixels so that two subpixel electrodes receive signals from two data lines, respectively, and a color filter. One common electrode is formed per pixel on the substrate.

두 데이터선에 인가되는 전압의 차가 액정 물질의 구동에 필요한 전압의 2배가 되도록 두 데이터선을 통해 전압을 인가하고, 공통 전극은 외부 전원에 연결하지 않고 플로팅되도록 하면 공통 전극과 부화소 전극에 각각 인가 전압의 1/2 만큼이 공급되어 기판 사이의 액정 물질을 구동하게 된다.Voltage is applied through the two data lines so that the difference between the voltages applied to the two data lines is twice the voltage required to drive the liquid crystal material, and the common electrode is floated without being connected to an external power source. One half of the applied voltage is supplied to drive the liquid crystal material between the substrates.

이 때, 컬러 필터 기판에 형성되는 공통 전극의 패턴은 데이터선과 겹치지 않도록 화소의 표시 영역 내부에만 형성하는 것이 바람직하다.At this time, the pattern of the common electrode formed on the color filter substrate is preferably formed only inside the display area of the pixel so as not to overlap the data line.

그리고, 두 데이터선에 인가되는 전압의 극성을 주기적으로 변환시켜 인가함으로써 액정에 인가되는 전기장의 방향을 교대로 반전시켜 액정 물질의 열화를 막을 수 있다.In addition, by periodically changing the polarities of the voltages applied to the two data lines, the direction of the electric field applied to the liquid crystal may be alternately inverted to prevent deterioration of the liquid crystal material.

또한, 이렇게 할 경우 드레인 전극과 게이트 전극 사이의 기생 용량 등의 원인으로 화소 전극의 전압이 낮아지는 경우에도 두 부화소 전극에 연결되는 두 데이터선의 전압이 동시에 낮아지게 되어 두 부화소 전극 사이의 전압차는 변하지 않고 이 전압이 양분되어 액정에 인가되므로 액정에 인가되는 전압에는 영향을 미치지 않게 되고, 이 경우 기생 용량에 의한 화질의 악화는 일어나지 않는다.In this case, even when the voltage of the pixel electrode is lowered due to parasitic capacitance between the drain electrode and the gate electrode, the voltages of the two data lines connected to the two subpixel electrodes are simultaneously lowered. Since the voltage does not change and the voltage is divided and applied to the liquid crystal, it does not affect the voltage applied to the liquid crystal. In this case, deterioration of image quality due to parasitic capacitance does not occur.

두 개의 부화소 전극이 서로 이웃해 있는 화소의 중심선 부분의 게이트 절연막 아래에 유지 용량 전극을 형성하는 경우 시간 지연이 없는 유지 용량을 얻을 수 있다. 그리고, 화소의 중심선 부분의 보호막 상부에 유지 용량 전극을 추가로 형성하면 더 큰 유지 용량을 얻을 수 있다.When the storage capacitor electrode is formed under the gate insulating film in the center line portion of the pixel where the two subpixel electrodes are adjacent to each other, the storage capacitor without time delay can be obtained. Further, when the storage capacitor electrode is further formed on the passivation film in the center line portion of the pixel, a larger storage capacitor can be obtained.

이제 본 발명의 실시예에 대하여 첨부한 도면을 참조로 하여 상세히 설명한다.Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 단면도이고, 도 3은 본 발명의 첫 번째 실시예에 따른 액정 표시 장치의 개략적인 사시도이고, 도 4는 도 2에 나타난 액정 표시 장치에 대한 등가 회로도이다. 도 2 내지 도 4는 모두 하나의 화소만을 나타내고 있다.2 is a cross-sectional view of a liquid crystal display according to a first embodiment of the present invention, FIG. 3 is a schematic perspective view of a liquid crystal display according to a first embodiment of the present invention, and FIG. 4 is a liquid crystal display shown in FIG. Equivalent circuit diagram for. 2 to 4 only show one pixel.

먼저 도 2 및 도 3을 참조로 하여 박막 트랜지스터 기판의 구조를 설명한다.First, the structure of a thin film transistor substrate will be described with reference to FIGS. 2 and 3.

도 2 및 도 3에 나타난 바와 같이, 투명한 절연 기판(100) 위에 가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(110)이 형성되어 있고, 화소의 양쪽 가장자리 부분에 게이트선의 분지인 게이트 전극(111, 112)이 두 개 형성되어 있으며, 그 위에 게이트 절연막(120)이 형성되어 있다. 게이트 전극(111, 112) 상부의 게이트 절연막(120) 위에는 비정질 규소 등으로 이루어진 반도체층(131, 132)이 형성되어 있다. 반도체층(131, 132) 위에는 게이트 전극(111, 112)을 중심으로 양쪽으로 소스 전극(151, 152)과 드레인 전극(161, 162)이 형성되어 있다. 두 개의 소스 전극(151, 152)은, 세로 방향으로 화소당 두 개씩 화소의 가장자리를 따라 선형으로 형성되어 있으며 외부로부터 화상 신호를 전달하는 두 개의 데이터선(156, 157)과 각각 연결되어 있다. 화상 신호를 전달하는 두 개의 데이터선(156, 157)과 주사 신호를 전달하는 게이트선(110) 및 그 전단의 게이트선(115)에 의해 정의되는 화소 영역에는 게이트 절연막(120) 위에 ITO 부화소 전극(141, 142)이 화소의 중심선을 기준으로 대칭을 이루도록 두 개 형성되어 각각 이웃하는 두 개의 드레인 전극(161, 162)과 연결되어 있다. 소스/드레인 전극(151, 152, 161, 162) 및 화소 전극(141, 142)이 형성되어 있는 기판(100)의 전면에 보호막(170)이 형성되어 있다.2 and 3, a gate line 110 for transmitting a scan signal from the outside in a horizontal direction is formed on the transparent insulating substrate 100, and gate electrodes, which are branches of the gate line, are formed at both edges of the pixel. Two 111 and 112 are formed, and a gate insulating film 120 is formed thereon. The semiconductor layers 131 and 132 made of amorphous silicon or the like are formed on the gate insulating layer 120 on the gate electrodes 111 and 112. On the semiconductor layers 131 and 132, source electrodes 151 and 152 and drain electrodes 161 and 162 are formed on both sides of the gate electrodes 111 and 112, respectively. The two source electrodes 151 and 152 are linearly formed along the edge of the pixel in the vertical direction, two per pixel, and are respectively connected to two data lines 156 and 157 which transmit image signals from the outside. In the pixel region defined by two data lines 156 and 157 for transmitting an image signal, a gate line 110 for transmitting a scan signal, and a gate line 115 in front of it, an ITO subpixel is formed on the gate insulating film 120. Two electrodes 141 and 142 are formed to be symmetrical with respect to the center line of the pixel and are connected to two neighboring drain electrodes 161 and 162, respectively. The passivation layer 170 is formed on the entire surface of the substrate 100 on which the source / drain electrodes 151, 152, 161, and 162 and the pixel electrodes 141 and 142 are formed.

한편, 도 2에 나타난 바와 같이, 컬러 필터 기판(220)에는 화소 영역에는 컬러 필터(210)가 형성되어 있고, 화소 영역을 제외한 나머지 부분에는 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)는 두 개의 부화소 전극(141, 142) 사이에 대응하는 화소의 중심선 부분에도 형성되어 있다. 그리고 컬러 필터(210) 위에 투명 도전막으로 이루어진 공통 전극(230)이 화소당 하나씩 형성되어 있다. 공통 전극(230)은 외부 전원과는 연결되어 있지 않으며, 플로팅(floating)되어 있다. 공통 전극(230)은 데이터선(156, 157)과 겹치지 않도록 화소의 표시 영역 내부에만 형성하는 것이 바람직하다.2, the color filter 210 is formed in the pixel region of the color filter substrate 220, and the black matrix 220 is formed in the remaining portions except the pixel region. The black matrix 220 is also formed in the center line portion of the pixel corresponding between the two subpixel electrodes 141 and 142. In addition, one common electrode 230 including a transparent conductive layer is formed on each color filter 210. The common electrode 230 is not connected to an external power source and is floating. The common electrode 230 may be formed only in the display area of the pixel so as not to overlap the data lines 156 and 157.

이렇게 하면 공통 전극(230)과 데이터선(156, 157)은 서로 겹치지 않게 되므로 이 사이의 기생 용량은 거의 발생하지 않는다. 한편, 이와 같이 화소 단위로 공통 전극을 형성하는 경우 전극의 가장자리 부분에서 빛샘이 발생할 수 있으나, 공통 전극을 전면적으로 형성하는 경우와 큰 차이가 생기는 것은 아니며 블랙 매트릭스의 폭을 적절히 조절하여 형성함으로써 빛샘을 막을 수 있다.In this case, since the common electrode 230 and the data lines 156 and 157 do not overlap each other, parasitic capacitance therebetween is hardly generated. On the other hand, when the common electrode is formed in the pixel unit as described above, light leakage may occur at the edge portion of the electrode. However, light leakage may not occur in the case where the common electrode is formed entirely, and the light leakage is formed by appropriately adjusting the width of the black matrix. Can be prevented.

크롬 등의 금속으로 블랙 매트릭스(220)를 형성하는 경우 필요에 따라서는 블랙 매트릭스(220)와 컬러 필터(210) 사이에 절연을 보조해 주기 위한 절연막을 형성할 수도 있으며, 블랙 매트릭스(220) 자체를 절연 물질로 형성하는 것도 가능하다.When the black matrix 220 is formed of a metal such as chromium, an insulating film for assisting insulation between the black matrix 220 and the color filter 210 may be formed if necessary, and the black matrix 220 itself may be formed. It is also possible to form an insulating material.

두 기판(100, 200) 사이에는 액정 물질이 주입되어 있는 액정층(300)이 형성되어 있다.A liquid crystal layer 300 into which a liquid crystal material is injected is formed between the two substrates 100 and 200.

도 4는 도 2 및 도 3에 나타나 있는 액정 표시 장치의 등가 회로도이다.FIG. 4 is an equivalent circuit diagram of the liquid crystal display shown in FIGS. 2 and 3.

도 4에 나타난 바와 같이, 주사 신호를 전달하는 게이트선(GL)과 화상 신호를 전달하는 두 개의 데이터선(DL1, DL2)이 있고, 게이트 전극은 게이트선(GL)에 연결되어 있고, 소스 전극은 두 개의 데이터선(DL1, DL2)에 각각 연결되어 있는 두 개의 박막 트랜지스터(Q1, Q2)가 있다. 두 박막 트랜지스터(Q1, Q2)의 드레인 전극은 두 개의 액정 축전기(C_LC1, C_LC2)로 연결되어 있다. 즉, 두 개의 액정 축전기(C_LC1, C_LC2)는 각각 양쪽의 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극과 서로 연결되어 있는 반대쪽 전극으로 이루어지는데, 도 2 내지 도 3에 나타난 바와 같이, 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극은 하판(100)에 형성되어 있는 두 개의 화소 전극(141, 142)이고, 서로 연결되어 있는 반대쪽 전극은 상판(200)에 형성되어 있는 공통 전극(230)이 된다.As shown in FIG. 4, there are a gate line GL for transmitting a scan signal and two data lines DL1 and DL2 for transmitting an image signal. The gate electrode is connected to the gate line GL. There are two thin film transistors Q1 and Q2 connected to two data lines DL1 and DL2, respectively. The drain electrodes of the two thin film transistors Q1 and Q2 are connected to two liquid crystal capacitors C _LC 1 and C _LC 2. That is, the two liquid crystal capacitors C _LC 1 and C _LC 2 each include one electrode connected to both thin film transistors Q1 and Q2 and the opposite electrode connected to each other, as shown in FIGS. 2 to 3. As described above, one electrode connected to the thin film transistors Q1 and Q2 is two pixel electrodes 141 and 142 formed on the lower plate 100, and the opposite electrodes connected to each other are formed on the upper plate 200. The common electrode 230.

게이트선(GL)에 온(on) 전압이 인가될 때 두 개의 데이터선(DL1, DL2)에 각각 전압이 인가되면 두 개의 액정 축전기(C_LC1, C_LC2), 즉 상판인 컬러 필터 기판(200)에 형성되어 있는 공통 전극(230)과 하판인 박막 트랜지스터 기판(100)에 형성되어 있는 두 부화소 투명 전극(141, 142) 사이에는 각각 두 데이터선에 인가된 전압차의 1/2 만큼의 전압이 인가된다. 이것은 공통 전극(230)과 부화소 전극(141, 142) 사이에 존재하는 액정층(300)의 전기 용량에 의한 것이다.When the voltage is applied to each of the two data lines DL1 and DL2 when the on voltage is applied to the gate line GL, two liquid crystal capacitors C _LC 1 and C _LC 2, that is, a color filter substrate that is a top plate. 1/2 of the voltage difference applied to the two data lines, respectively, between the common electrode 230 formed on the 200 and the two subpixel transparent electrodes 141 and 142 formed on the lower thin film transistor substrate 100. As much voltage is applied. This is due to the capacitance of the liquid crystal layer 300 existing between the common electrode 230 and the subpixel electrodes 141 and 142.

따라서, 이 경우 두 데이터선(156, 157) 사이에 인가되는 전압은 액정의 구동에 필요한 전압의 2배가 되면 된다. 액정에 인가되는 전압은 액정의 열화 등의 문제점을 피하기 위해 주기적으로 그 방향이 바뀌어야 하는데 이를 위해서는 두 데이터선(156, 157)에 인가되는 전압의 극성을 바꾸면 된다. 데이터선(156, 157)에 인가되는 전압의 방향을 바꾸면 액정에 인가되는 전기장의 방향도 바뀌게 된다.Therefore, in this case, the voltage applied between the two data lines 156 and 157 may be twice the voltage required for driving the liquid crystal. The voltage applied to the liquid crystal should be periodically changed in order to avoid problems such as deterioration of the liquid crystal. To this end, the polarities of the voltages applied to the two data lines 156 and 157 may be changed. Changing the direction of the voltage applied to the data lines 156 and 157 also changes the direction of the electric field applied to the liquid crystal.

예를 들어 액정의 구동에 필요한 전압이 5V라면, 한쪽 데이터선에 -5V, 다른 쪽 데이터선에 5V의 전압을 인가할 경우 상판인 공통 전극의 전위는 0V가 되고, 공통 전극과 각 부화소 전극 사이의 전위차는 5V로 동일하게 된다. 그리고, 다음 주기에는 5V가 인가되었던 데이터선에 -5V를, -5V가 인가되었던 데이터선에는 5V를 인가하면 된다. 각 데이터선에 인가되는 전압은 필요에 따라 바뀔 수 있다.For example, if the voltage required to drive the liquid crystal is 5V, when a voltage of -5V is applied to one data line and 5V is applied to the other data line, the potential of the upper common electrode is 0V, and the common electrode and each subpixel electrode The potential difference between them becomes equal to 5V. In the next period, -5V is applied to the data line to which 5V is applied, and 5V is applied to the data line to which -5V is applied. The voltage applied to each data line can be changed as necessary.

한편, 박막 트랜지스터의 게이트 전극과 드레인 전극 사이의 기생 용량에 의해 게이트 전압이 변동될 때 화소 전압이 조금 감소하는 현상이 일어나는데 이를 킥백(kickback)이라고 한다. 이러한 화소 전압의 변동은 공통 전극 전압과의 사이에서 전압 차이를 유발하여 깜박거림(flicker), 스티치(stitch) 불량 등을 일으키게 된다. 그러나, 본 발명의 실시예에 따른 구조에서는 화소 전압이 감소하는 경우 두 데이터선에 연결된 화소 전압이 동시에 감소하므로 두 부화소 전극 사이의 전압 차이는 변하지 않고 이 전압이 양분되어 액정에 인가되므로 액정에 인가되는 전압에는 아무런 영향을 미치지 않는다.On the other hand, when the gate voltage fluctuates due to the parasitic capacitance between the gate electrode and the drain electrode of the thin film transistor, the pixel voltage decreases slightly. This is called kickback. Such a change in pixel voltage causes a voltage difference between the common electrode voltage and causes flicker, a stitch defect, and the like. However, in the structure according to the embodiment of the present invention, when the pixel voltage decreases, the pixel voltage connected to the two data lines simultaneously decreases, so that the voltage difference between the two subpixel electrodes does not change and the voltage is divided and applied to the liquid crystal. It has no effect on the voltage applied.

본 발명의 두 번째 실시예에서는 본 발명의 첫 번째 실시예에 따른 구조에 보태어 시간 지연이 없는 유지 용량을 형성하는 방법을 제시한다.A second embodiment of the present invention provides a method of forming a maintenance capacity without time delay in addition to the structure according to the first embodiment of the present invention.

도 5는 본 발명의 두 번째 실시예에 따른 액정 표시 장치의 단면도이다.5 is a cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5에 나타난 바와 같이, 두 개의 부화소 투명 전극(141, 142)이 서로 이웃해 있는 화소의 중심선 부분의 게이트 절연막(120) 아래에 게이트 전극(111, 112)을 형성하는 물질과 동일한 물질로 필요한 유지 용량의 값에 적합한 크기로 유지 용량 전극(181)이 형성되어 있다. 그밖의 구조는 본 발명의 첫 번째 실시예와 유사하다. 이 경우 두 부화소 전극(141, 142)과 유지 용량 전극(181) 이 게이트 절연막(120)을 사이에 두고 전기 용량을 형성하게 되며 이 전기 용량이 유지 용량 역할을 하게 된다. 그리고, 이 때의 기준 전압은 인접한 부화소 전극(141, 142)의 전압이 되므로 시간 지연의 문제는 생기지 않는다.As shown in FIG. 5, two subpixel transparent electrodes 141 and 142 are made of the same material as that of forming the gate electrodes 111 and 112 under the gate insulating layer 120 of the center line portion of the pixel adjacent to each other. The storage capacitor electrode 181 is formed to a size suitable for the value of the required storage capacitor. The other structure is similar to the first embodiment of the present invention. In this case, the two subpixel electrodes 141 and 142 and the storage capacitor electrode 181 form an capacitance with the gate insulating layer 120 interposed therebetween, and the capacitance serves as a storage capacitance. At this time, the reference voltage becomes the voltage of the adjacent subpixel electrodes 141 and 142, so that there is no problem of time delay.

또한 이 유지 용량 전극(181)은 두 부화소 전극(141, 142) 사이의 빛이 새는 부분에 형성되기 때문에 이 부분에는 컬러 필터 기판(200)에 블랙 매트릭스를 형성할 필요가 없다. 컬러 필터 기판의 나머지 구조는 본 발명의 첫 번째 실시예의 경우와 유사하다.In addition, since the storage capacitor electrode 181 is formed in a portion where light leaks between the two subpixel electrodes 141 and 142, it is not necessary to form a black matrix on the color filter substrate 200 in this portion. The rest of the structure of the color filter substrate is similar to that of the first embodiment of the present invention.

도 6은 도 5에 나타난 본 발명의 두 번째 실시예에 따른 액정 표시 장치의 등가 회로도를 나타낸 것이다.FIG. 6 is an equivalent circuit diagram of the liquid crystal display according to the second exemplary embodiment of the present invention shown in FIG. 5.

도 6에 나타난 바와 같이, 주사 신호를 전달하는 게이트선(GL)과 화상 신호를 전달하는 두 개의 데이터선(DL1, DL2)이 있고, 게이트 전극은 게이트선(GL)에 연결되어 있고, 소스 전극은 두 개의 데이터선(DL1, DL2)에 각각 연결되어 있는 두 개의 박막 트랜지스터(Q1, Q2)가 있다. 두 박막 트랜지스터(Q1, Q2)의 드레인 전극은 두 개의 액정 축전기(C_LC1, C_LC2)로 연결되어 있다. 두 박막 트랜지스터(Q1, Q2)의 드레인 전극 사이에는 또한 두 개의 유지 축전기(C_ST1, C_ST2)가 연결되어 있다. 이 두 개의 유지 축전기(C_ST1, C_ST2)는 두 개의 액정 축전기(C_LC1, C_LC2)와는 병렬로 연결되어 있다. 두 개의 액정 축전기(C_LC1, C_LC2)는 각각 양쪽의 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극과 서로 연결되어 있는 반대쪽 전극으로 이루어지는데, 도 5에 나타난 바와 같이, 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극은 하판(100)에 형성되어 있는 두 개의 화소 전극(141, 142)이고, 서로 연결되어 있는 반대쪽 전극은 상판(200)에 형성되어 있는 공통 전극(230)이 된다. 그리고, 두 개의 유지 축전기(C_ST1, C_ST2)의 한쪽 전극은 액정 축전기(C_LC1, C_LC2)와 마찬가지로 양쪽의 박막 트랜지스터(Q1, Q2)에 연결되어 있고, 반대쪽 전극은 서로 연결되어 있다. 이 때, 박막 트랜지스터(Q1, Q2)에 연결되어 있는 한쪽 전극은 하판(100)에 형성되어 있는 두 개의 화소 전극(141, 142)이고, 서로 연결되어 있는 반대쪽 전극은 절연막(120)을 사이에 두고 두 개의 화소 전극(141, 142)과 절연되어 있는 유지 전극(180)이 된다.As shown in FIG. 6, there are a gate line GL that transmits a scan signal and two data lines DL1 and DL2 that transmit an image signal. The gate electrode is connected to the gate line GL. There are two thin film transistors Q1 and Q2 connected to two data lines DL1 and DL2, respectively. The drain electrodes of the two thin film transistors Q1 and Q2 are connected to two liquid crystal capacitors C _LC 1 and C _LC 2. Two storage capacitors C _ST 1 and C _ST 2 are also connected between the drain electrodes of the two thin film transistors Q1 and Q2. These two holding capacitors C _ST 1 and C _ST 2 are connected in parallel with the two liquid crystal capacitors C _LC 1 and C _LC 2. The two liquid crystal capacitors C _LC 1 and C _LC 2 each consist of one electrode connected to both thin film transistors Q1 and Q2 and the opposite electrode connected to each other, as shown in FIG. 5. One electrode connected to Q1 and Q2 is two pixel electrodes 141 and 142 formed on the lower plate 100, and the opposite electrode connected to each other is a common electrode 230 formed on the upper plate 200. ) One electrode of the two storage capacitors C _ST 1 and C _ST 2 is connected to both thin film transistors Q1 and Q2 similarly to the liquid crystal capacitors C _LC 1 and C _LC 2, and the opposite electrodes are connected to each other. It is connected. At this time, one electrode connected to the thin film transistors Q1 and Q2 is two pixel electrodes 141 and 142 formed on the lower plate 100, and the opposite electrodes connected to each other are connected to the insulating film 120. The storage electrode 180 is insulated from the two pixel electrodes 141 and 142.

본 발명의 세 번째 실시예에서는 유지 용량을 더 크게 하기 위한 구조를 제시한다.In the third embodiment of the present invention, a structure for increasing the holding capacity is proposed.

도 7은 본 발명의 세 번째 실시예에 따른 액정 표시 장치의 단면도이다.7 is a cross-sectional view of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 7에 나타난 바와 같이, 보호막(170) 위의 두 부화소 전극(141, 142) 사이에 해당하는 부분에 또 하나의 유지 용량 전극(182)이 형성되어 있다. 나머지 구조는 본 발명의 두 번째 실시예의 경우와 유사하다. 본 발명의 세 번째 실시예의 경우 보호막(170) 위에 유지 용량 전극(182)을 형성하기 위해서는 별도의 공정이 요구되는 단점이 있지만 충분한 유지 용량을 확보할 수 있다. 본 발명의 세 번째 실시예의 경우도 두 번째 실시예와 마찬가지로 두 부화소 전극(141, 142) 사이에 유지 용량 전극(181, 182)이 존재하므로 컬러 필터 기판(200)의 이에 대응하는 부분에 블랙 매트릭스를 형성할 필요가 없다.As shown in FIG. 7, another storage capacitor electrode 182 is formed at a portion between the two subpixel electrodes 141 and 142 on the passivation layer 170. The rest of the structure is similar to that of the second embodiment of the present invention. In the third embodiment of the present invention, a separate process is required to form the storage capacitor electrode 182 on the passivation layer 170, but sufficient storage capacity can be secured. In the case of the third embodiment of the present invention, as in the second embodiment, since the storage capacitor electrodes 181 and 182 are present between the two subpixel electrodes 141 and 142, a black portion is formed on the corresponding portion of the color filter substrate 200. There is no need to form a matrix.

본 발명의 네 번째 실시예에서는 ITO 화소 전극을 보호막 위에 형성하는 구조를 제시한다.In a fourth embodiment of the present invention, a structure for forming an ITO pixel electrode on a protective film is provided.

도 8에 나타난 바와 같이, 투명한 절연 기판(100) 위에 두 개의 게이트 전극(111, 112)이 형성되어 있고, 게이트 전극(111, 112) 위에는 게이트 절연막(120)이 덮여 있다. 게이트 전극(111, 112) 위의 게이트 절연막(120) 위에는 박막 트랜지스터의 반도체(131, 132)층이 형성되어 있고, 반도체층(131, 132)의 위에 게이트 전극(111, 112)을 중심으로 양쪽으로 소스/드레인 전극(151, 152, 161, 162)이 형성되어 있다. 화소 영역의 게이트 절연막(120) 위에는 화소의 중심선을 따라 유지 용량 전극(183)이 형성되어 있다. 이 유지 용량 전극(183)은 소스/드레인 전극(151, 152, 161, 162)과 동일한 물질로 형성된다. 소스/드레인 전극(151, 152, 161, 162) 및 유지 용량 전극(183)이 형성되어 있는 기판(100) 위에 보호막(170)이 전면적으로 형성되어 있고, 보호막(170)은 드레인 전극(161, 162)을 노출시키는 접촉 구멍을 가지고 있다. 보호막(170) 위에는 화소 영역에 양쪽으로 ITO 등의 투명 도전 물질로 이루어진 부화소 전극(143, 144) 두 개가 대칭적으로 형성되어 있다. 이 부화소 전극(143, 144)은 보호막(170)에 형성되어 있는 접촉 구멍을 통하여 각각 이웃하는 드레인 전극(161, 162)과 전기적으로 연결된다.As shown in FIG. 8, two gate electrodes 111 and 112 are formed on the transparent insulating substrate 100, and the gate insulating layer 120 is covered on the gate electrodes 111 and 112. The semiconductor layers 131 and 132 of the thin film transistor are formed on the gate insulating layer 120 on the gate electrodes 111 and 112, and both of the semiconductor layers 131 and 132 are formed on the gate electrodes 111 and 112, respectively. Source / drain electrodes 151, 152, 161, and 162 are formed. The storage capacitor electrode 183 is formed along the center line of the pixel on the gate insulating layer 120 of the pixel region. The storage capacitor electrode 183 is formed of the same material as the source / drain electrodes 151, 152, 161, and 162. The passivation layer 170 is entirely formed on the substrate 100 on which the source / drain electrodes 151, 152, 161, and 162 and the storage capacitor electrode 183 are formed, and the passivation layer 170 includes the drain electrode 161,. 162 has a contact hole exposing it. Two subpixel electrodes 143 and 144 formed of a transparent conductive material such as ITO are symmetrically formed on both sides of the passivation layer 170 in the pixel region. The subpixel electrodes 143 and 144 are electrically connected to neighboring drain electrodes 161 and 162 through contact holes formed in the passivation layer 170, respectively.

본 발명의 네 번째 실시예에서는 게이트 절연막(120) 위에 유지 용량 전극(183)을 형성하였지만, 네 번째 실시예와 같이 ITO 화소 전극이 맨 위에 형성되는 경우에도 필요에 따라 본 발명의 두 번째 실시예에서와 같이 유지 용량 전극을 게이트 절연막(120) 아래쪽에 형성할 수도 있다.In the fourth embodiment of the present invention, the storage capacitor electrode 183 is formed on the gate insulating film 120. However, even when the ITO pixel electrode is formed on the top, as in the fourth embodiment, the second embodiment of the present invention may be used as needed. As described above, the storage capacitor electrode may be formed under the gate insulating layer 120.

컬러 필터 기판(200)의 구조는 본 발명의 두 번째 및 세 번째 실시예의 경우와 동일하다.The structure of the color filter substrate 200 is the same as that of the second and third embodiments of the present invention.

본 발명의 실시예에서는 주로 비정질 규소를 박막 트랜지스터의 활성층으로 사용하는 구조를 중심으로 설명하였지만, 본 발명의 구조는 다결정 규소를 박막 트랜지스터의 활성층으로 사용하는 구조에서도 동일하게 적용 가능함은 물론이다.In the embodiment of the present invention, the structure mainly using amorphous silicon as the active layer of the thin film transistor has been described. However, the structure of the present invention is equally applicable to the structure using the polycrystalline silicon as the active layer of the thin film transistor.

본 발명의 실시예에서와 같이, 박막 트랜지스터 기판에서 하나의 화소를 두 개의 부화소로 나누어 두 개의 데이터선으로부터 신호를 받아 스위칭되는 두 개의 박막 트랜지스터와 이에 의해 동작하는 두 개의 부화소 전극을 형성하고 컬러 필터 기판에는 기판의 전면에 공통 전극을 형성하는 것이 아니라 화소 단위로 공통 전극을 형성하여 데이터선과 공통 전극 사이의 기생 용량에 의해 발생하는 크로스톡 등의 현상을 줄일 수 있다.As in the embodiment of the present invention, in a thin film transistor substrate, one pixel is divided into two subpixels to form two thin film transistors switched by receiving signals from two data lines and two subpixel electrodes operated by the same. Instead of forming the common electrode on the front surface of the substrate, the common electrode is formed on a pixel-by-pixel basis to reduce a phenomenon such as crosstalk caused by parasitic capacitance between the data line and the common electrode.

또한, 유지 용량 전극을 두 개의 부화소 전극 사이에 절연막을 사이에 두고 형성함으로써 유지 용량이 유지 용량 전극과 두 개의 부화소 전극 사이에서 형성되도록 함으로써 유지 용량의 시간 지연을 없앨 수 있다. 뿐만 아니라, 유지 용량 전극을 빛이 새는 두 개의 부화소 전극 사이의 영역에 형성함으로써 이 부분의 블랙 매트릭스를 형성하지 않아도 된다.In addition, the storage capacitor electrode is formed between the two subpixel electrodes with an insulating film interposed therebetween, thereby eliminating the time delay of the storage capacitor by allowing the storage capacitor to be formed between the storage capacitor electrode and the two subpixel electrodes. In addition, it is not necessary to form the black matrix of this part by forming the storage capacitor electrode in the region between two leaking subpixel electrodes.

Claims

A gate line, a data line pair which is insulated from and intersects the gate line and is formed of an intersection of the first data line and the second data line, and defined by the intersection of the gate line, the first and second data lines, respectively; A first substrate including a first pixel electrode and a second pixel electrode receiving image signals from first and second data lines;

A second substrate including a common electrode formed inside the region corresponding to the pixel region of the first substrate,

And a liquid crystal layer injected between the first and second substrates.

In claim 1,

The common electrode is floated without being connected to an external power source,

And a potential difference between the first and second data lines and the common electrode is 1/2 of a difference between voltages applied to the first and second data lines, respectively.

In claim 2,

The voltage applied to the paired first and second data lines is inverted at regular intervals.

In claim 2,

And the common electrode is formed so as not to overlap the first and second data lines.

In claim 1,

The first and second pixel electrodes are symmetrical with respect to the center line of the pixel area.

In claim 1,

And a black matrix formed in a region corresponding to a region between the first and second pixel electrodes on the second substrate.

In claim 1,

And a first storage capacitor electrode insulated from the first and second pixel electrodes.

In claim 7,

And the first storage capacitor electrode is formed in a region between the first and second pixel electrodes to cover the first and second pixel electrodes.

In claim 8,

A gate insulating film formed on the gate line on the first substrate,

And the first storage capacitor electrode is formed between the substrate and the gate insulating film.

In claim 9,

A passivation layer formed on the first and second data lines on the first substrate and on the first and second pixel electrodes;

And a second storage capacitor electrode formed on the passivation layer.

In claim 10,

And the second storage capacitor electrode is formed in a region between the first and second pixel electrodes.

In claim 8,

A gate insulating film formed on the gate line on the first substrate,

And a passivation layer formed between the first and second data lines and the first and second pixel electrodes.

And the first storage capacitor electrode is formed above the gate insulating layer and below the protective layer.

A first substrate and a second substrate facing each other,

A first transparent electrode formed on the first substrate and paired with each other;

A second transparent electrode formed on the second substrate and floating;

A liquid crystal layer injected between the first and second substrates,

A liquid crystal display device for driving the liquid crystal layer by applying a voltage having a constant voltage difference to the pair of first electrodes, respectively.

In claim 13,

And a potential difference between the first electrode and the second electrode is 1/2 of a voltage difference applied between the pair of first electrodes.

A gate line for transmitting a scan signal,

A pair of data lines each consisting of a first data line and a second data line for transmitting the first and second image signals, respectively;

A first three terminal switching element having a first terminal connected to the gate line and a second terminal connected to the first data line;

A second three terminal switching element having a first terminal connected to the gate line and a second terminal connected to the second data line;

A first liquid crystal capacitor having a first terminal and a second terminal connected to a third terminal of the first switching element,

And a second liquid crystal capacitor including a first terminal connected to the first terminal of the first liquid crystal capacitor and a second terminal connected to the third terminal of the second switching element.

The method of claim 15,

A first holding capacitor having a first terminal and a second terminal connected to a third terminal of the first switching element,

And a second storage capacitor having a first terminal connected with the first terminal of the first storage capacitor and a second terminal connected with the third terminal of the second switching element.