KR20020091692A - Thin film transistor liquid crystal desplay - Google Patents
Thin film transistor liquid crystal desplay Download PDFInfo
- Publication number
- KR20020091692A KR20020091692A KR1020010030561A KR20010030561A KR20020091692A KR 20020091692 A KR20020091692 A KR 20020091692A KR 1020010030561 A KR1020010030561 A KR 1020010030561A KR 20010030561 A KR20010030561 A KR 20010030561A KR 20020091692 A KR20020091692 A KR 20020091692A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- bus line
- disposed
- film transistor
- bus lines
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000007599 discharging Methods 0.000 abstract description 6
- 238000001179 sorption measurement Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 15
- 206010047571 Visual impairment Diseases 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
Abstract
Description
본 발명은 박막 트랜지스터 액정표시장치(Thin Film Transistor: TFT)에 관한 것으로, 보다 구체적으로는 화소내의 절연막과 보호막 사이에 존재하는 잔류 이온을 제거하여 잔상 제거와 프리커(flicker)를 방지할 수 있는 박막 트랜지스터 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display (TFT). More specifically, a thin film capable of removing residual images and preventing flicker by removing residual ions existing between an insulating film and a protective film in a pixel. It relates to a transistor liquid crystal display device.
종래의 TN(Twisted Nematic) 모드 액정표시장치의 좁은 시야각과 느린 응답 시간을 개선하기위하여 하부 기판에 화소 전극과 상대 전극을 배치한 인플레인 구동(In-Plane Switching: 이하, IPS라 한다) 모드와 프린지 필드 구동(Fringe Field Switching: FFS) 모드 액정표시장치가 개발되었다.In-Plane Switching (hereinafter referred to as IPS) mode in which a pixel electrode and a counter electrode are disposed on a lower substrate to improve a narrow viewing angle and a slow response time of a conventional twisted nematic (TN) mode liquid crystal display. Fringe Field Switching (FFS) mode liquid crystal displays have been developed.
상기의 FFS 모드와 IPS 모드 액정표시장치는 강한 프린지 필드를 발생하여 액정 분자의 동작을 빨리하고, 수직 혹은 수평으로 배열하여 시야각을 개선하였다.The FFS mode and the IPS mode liquid crystal display generate strong fringe fields to speed up the operation of the liquid crystal molecules, and improve the viewing angle by arranging them vertically or horizontally.
이러한 관점에서 종래기술에 따른 프린지필드 구동모드 액정표시장치를 도 1을 참조하여 설명하면 다음과 같다.In this regard, the fringe field driving mode liquid crystal display according to the related art will be described with reference to FIG. 1.
도 1은 종래 기술에 따른 프린지 필드 구동 모드 액정표시장치의 화소 구조를 도시한 평면도이다.1 is a plan view illustrating a pixel structure of a fringe field driving mode liquid crystal display according to the related art.
종래기술에 따른 프린지 필드 구동모드 액정표시장치는, 먼저 도1에 도시한 바와 같이, 투명성 절연기판(미도시)상에 일방향으로 배치된 게이트 버스 라인(1a)과 데이터 버스 라인(3)이 수직으로 교차 배열되어 매트릭스 형태의 단위 화소 영역들을 한정한다. 여기서, 상기 게이트 버스 라인(1a)과 데이터 버스 라인(3)이 수직으로 교차 배열되는 영역 상에는 스위칭 역할을 하는 박막 트랜지스터(5)가 배치되어 있다.In the fringe field driving mode liquid crystal display device according to the related art, as shown in FIG. 1, the gate bus line 1a and the data bus line 3 disposed in one direction on a transparent insulating substrate (not shown) are perpendicular to each other. They are arranged to cross each other to define unit pixel areas in a matrix form. Here, the thin film transistor 5 serving as a switching is disposed on a region where the gate bus line 1a and the data bus line 3 are vertically intersected.
또한, 상기 단위 화소영역상에는 상기 데이터 버스 라인(3)과 평행한 플레이트형의 상대전극(7)이 배치되어 있고, 상기 상대전극(7)의 상단부, 즉 인접(n-1번째) 게이트 버스 라인(1b)의 하단에는 상기 게이트 버스 라인(1a)과 평행하고, 상기 상대 전극(7)의 가장자리 소정 부분과 콘택되는 브랜치(6a)들을 통하여 주기적으로 공통 신호를 인가하는 공통 버스 라인(6)이 배치되어 있다. 그리고, 상기 상대 전극(7) 상부에는 절연막과 보호막(도시하지 않음)을 사이에두고 다수개의 브랜치(9a)들과 바디부(9b)를 갖는 화소 전극(9)이 오버랩되게 배치되어 있다.Further, a plate-shaped counter electrode 7 parallel to the data bus line 3 is disposed on the unit pixel area, and an upper end portion of the counter electrode 7, that is, the adjacent (n−1) th gate bus line. At the bottom of (1b) is a common bus line 6 which is in parallel with the gate bus line 1a and periodically applies a common signal through branches 6a which are in contact with a predetermined edge of the counter electrode 7. It is arranged. The pixel electrode 9 having the plurality of branches 9a and the body portion 9b is disposed to overlap the counter electrode 7 with an insulating film and a protective film (not shown) interposed therebetween.
상기와 같은 구조를 갖는 FFS 모드 액정표시장치는 다음과 같이 동작한다. 상기 게이트 버스 라인(1a)을 통하여 구동 신호가 인가되면, 상기 박막 트랜지스터가 온(on) 상태로 되는데, 이때, 상기 데이터 버스 라인(3)을 통하여 인가되는 그래픽 신호가 상기 화소 전극(9)에 전달된다.The FFS mode liquid crystal display device having the above structure operates as follows. When a driving signal is applied through the gate bus line 1a, the thin film transistor is turned on. At this time, a graphic signal applied through the data bus line 3 is applied to the pixel electrode 9. Delivered.
그런 다음, 상기 화소 전극(9)과 상기 공통 버스 라인(6)을 통하여 공통 신호를 인가받은 상기 상대 전극(7)사이에서 프린지 필드가 발생되어, 액정 분자들을 트위스트시킨다.Then, a fringe field is generated between the pixel electrode 9 and the counter electrode 7 to which the common signal is applied through the common bus line 6 to twist the liquid crystal molecules.
그러나, FFS 모드 액정표시장치의 전극 구조는 하부 기판 상에 상대 전극과화소 전극이 배치되어 있어 강한 프린지 필드가 발생하지만, 전극사이에서 많은 잔류 이온들이 흡착되는 현상이 발생하는 문제점이 있다.However, the electrode structure of the FFS mode liquid crystal display has a strong fringe field because the counter electrode and the pixel electrode are disposed on the lower substrate, but there is a problem that a large number of residual ions are adsorbed between the electrodes.
한편, 도 2는 종래 기술에 따른 프린지 필드 구동 모드 액정표시장치의 화소들에 잔류 이온이 형성되는 과정을 설명하기위한 단면도로서, 그래픽 신호가 A/D(analog,disital) 변환기를 통하여 도트(dot) 인버젼(inversion) 방식에 의하여 액정표시장치에 인가되는 경우를 나타낸 것이다.2 is a cross-sectional view illustrating a process of forming residual ions in pixels of a fringe field driving mode liquid crystal display according to the related art, and a graphic signal is a dot through an A / D (analog, digital) converter. FIG. 2 shows a case where the liquid crystal display is applied to the liquid crystal display by an inversion method.
도 2에 도시한 바와 같이, 신호가 인가되면 각각의 화소들이 주기적으로 +, 와 -가 화소 전극(19a)(19b)(19c)에 나타나는데, 이러한 극성에 상응하게 각각의 상대 전극(17a)(17b)(17c)에서는 -,와 +가 주기적으로 나타난다.As shown in FIG. 2, when a signal is applied, respective pixels periodically appear in the pixel electrodes 19a, 19b, and 19c, corresponding to the polarity of each counter electrode 17a ( In 17b) and 17c,-and + appear periodically.
이때, 상기 화소 전극(19a)과 상대 전극(17a)사이에는 게이트 절연막(20)과 보호막(21)의 이중층이 존재하여, 다수개의 잔류 이온(23)들이 상기 보호막(21)과 절연막(20)사이에 흡착되거나, 전극들 주위에 흡착이 발생하여 액정표시장치의 디스플레이시 잔상으로 나타나게 되어 화면 품위를 저해하는 문제점이 있다.In this case, a double layer of the gate insulating film 20 and the passivation layer 21 exists between the pixel electrode 19a and the counter electrode 17a, so that a plurality of residual ions 23 are formed in the passivation layer 21 and the insulating layer 20. There is a problem in that the adsorption occurs between the electrodes or the adsorption occurs around the electrodes to appear as an afterimage when the LCD is displayed.
따라서, 본 발명은 상기한 종래 기술의 문제점들을 해결하기 위하여 안출된 것으로서, 화소에 주기적으로 신호가 인가되는 동안에 잔류 이온들을 방전하기 위한 제 2 박막 트랜지스터를 배치하여 잔상 제거와 화면 떨림 현상을 제거한 박막 트랜지스터 액정표시장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-described problems of the prior art, and the second thin film transistor for discharging residual ions while a signal is periodically applied to the pixel is disposed to remove afterimages and screen shake. It is an object to provide a transistor liquid crystal display device.
도 1은 종래 기술에 따른 프린지 필드 구동 모드 액정표시장치의 화소 구조를 도시한 평면도.1 is a plan view showing a pixel structure of a fringe field drive mode liquid crystal display device according to the prior art.
도 2는 종래 기술에 따른 프린지 필드 구동 모드 액정표시장치의 화소들에 잔류 이온이 형성되는 과정을 설명하기 위한 단면도.2 is a cross-sectional view illustrating a process of forming residual ions in pixels of a fringe field driving mode liquid crystal display according to the related art.
도 3은 본 발명에 따른 프린지 필드 구동 모드 액정표시장치의 화소 구조를 도시한 평면도.3 is a plan view showing a pixel structure of a fringe field drive mode liquid crystal display device according to the present invention;
도 4는 본 발명에 따른 잔류 이온 제거를 위한 전극에 인가되는 신호 파형을 도시한 도면.4 is a diagram illustrating a signal waveform applied to an electrode for removing residual ions according to the present invention.
도 5는 본 발명에 따른 화소 전압이 시간에 따라 변화하는 파형을 도시한 도면.5 is a view illustrating a waveform in which a pixel voltage changes according to the present invention with time.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
31a: n번째 게이트 버스 라인 31b: n-1번째 게이트 버스 라인31a: nth gate bus line 31b: n-1th gate bus line
33: 데이터 버스 라인 35a: 제 1박막 트랜지스터33: data bus line 35a: first thin film transistor
35b: 제 2박막 트랜지스터 36: 공통 버스 라인35b: second thin film transistor 36: common bus line
36a: 공통 브랜치 전극 37: 상대 전극36a: common branch electrode 37: counter electrode
39: 화소 전극39: pixel electrode
상기한 목적을 달성하기 위한 본 발명은, 기판; 상기 기판상에 일방향으로 배치된 다수개의 게이트 버스 라인; 상기 게이트 버스 라인과 수직 교차 배열되어단위 화소를 한정하는 다수개의 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인이 수직으로 교차 배열되는 영역 상에 배치된 제 1 박막 트랜지스터; 상기 단위 화소 영역 상에 상기 데이터 버스 라인과 평행하게 배치된 플레이트형 상대 전극; 상기 상대 전극의 가장자리 소정부분과 콘택되는 브랜치들을 갖고, 상기 게이트 버스 라인과 평행하게 단위 화소 영역 상부에 배치된 공통 버스 라인; 상기 상대 전극 상부에 절연막과 보호막을 사이에 두고, 오버랩되도록 배치된 슬릿형 화소 전극; 상기 게이트 버스 라인의 전단 게이트 버스 라인과 콘택되어 배치된 제 2 박막 트랜지스터를 포함하는 것을 특징으로 한다.The present invention for achieving the above object, a substrate; A plurality of gate bus lines disposed in one direction on the substrate; A plurality of data bus lines vertically intersecting with the gate bus lines to define unit pixels; A first thin film transistor disposed on an area where the gate bus line and the data bus line are vertically intersected; A plate-type counter electrode disposed on the unit pixel area in parallel with the data bus line; A common bus line having branches contacting a predetermined edge of the counter electrode and disposed above the unit pixel area in parallel with the gate bus line; A slit pixel electrode disposed on the counter electrode with an insulating film and a protective film interposed therebetween and overlapped with each other; And a second thin film transistor disposed in contact with the front gate bus line of the gate bus line.
여기서, 상기 제 1 박막 트랜지스터의 소오스 전극은 상기 데이터 버스 라인과 콘택되어 있고, 드레인 전극은 상기 화소 전극과 콘택되어 있으며, 상기 제 2 박막 트랜지스터의 소오스 전극은 상기 공통 버스 라인과 콘택되어 있고, 드레인 전극은 상기 화소 전극과 콘택되어 있는 것을 특징으로 한다.Here, the source electrode of the first thin film transistor is in contact with the data bus line, the drain electrode is in contact with the pixel electrode, the source electrode of the second thin film transistor is in contact with the common bus line, and the drain The electrode is in contact with the pixel electrode.
본 발명에 의하면, 하나의 화소 내에 차지과 방전 역할을 하는 두개의 박막 트랜지스터를 배치하여, 액정표시장치의 디스플레이시 잔상 제거와 플리커 방지를 할 수 있는 잇점이 있다.According to the present invention, two thin film transistors serving as a charge and a discharge are disposed in one pixel, so that afterimage display and flicker prevention can be prevented during display of the liquid crystal display.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 프린지 필드 구동 모드 액정표시장치의 화소 구조를 도시한 평면도이다.3 is a plan view illustrating a pixel structure of a fringe field driving mode liquid crystal display according to the present invention.
본 발명에 따른 프린지 필드 구동모드 액정표시장치는, 먼저 도3에 도시한 바와 같이, 투명성 절연기판(미도시)상에 일방향으로 배치된 게이트 버스 라인(31a)과 데이터 버스 라인(33)이 수직으로 교차 배열되어 매트릭스 형태의 단위 화소 영역들을 한정한다. 상기 게이트 버스 라인(31a)과 데이터 버스 라인(33)이 수직으로 교차 배열되는 영역상에는 스위칭 역할을 하는 제 1박막 트랜지스터(35a)가 배치되어 있다.In the fringe field driving mode liquid crystal display according to the present invention, as shown in FIG. 3, the gate bus line 31a and the data bus line 33 disposed in one direction on a transparent insulating substrate (not shown) are perpendicular to each other. They are arranged to cross each other to define unit pixel areas in a matrix form. The first thin film transistor 35a serving as a switching is disposed on an area where the gate bus line 31a and the data bus line 33 vertically cross each other.
또한, 상기 단위 화소영역상에는 상기 데이터 버스 라인(33)과 평행한 플레이트형의 상대전극(37)이 배치되어 있고, 상기 상대 전극(37)의 상단부, 즉 인접(n-1번째) 게이트 버스라인(31b)의 하단에는 상기 게이트 버스라인(31a)과 평행하고, 상기 상대전극(37)의 가장자리 소정부분과 콘택되는 브랜치(36a)들을 통하여 주기적으로 공통 신호를 인가하는 공통 버스 라인(36)이 배치되어 있다.Further, a plate-shaped counter electrode 37 parallel to the data bus line 33 is disposed on the unit pixel area, and an upper end portion of the counter electrode 37, that is, an adjacent (n−1) th gate bus line. At the lower end of the 31b, a common bus line 36 which is in parallel with the gate bus line 31a and periodically applies a common signal through the branches 36a which are in contact with a predetermined edge of the counter electrode 37 is provided. It is arranged.
그리고, 상기 상대전극(37) 상부에는 절연막과 보호막(도시하지 않음)을 사이에두고 슬릿형 화소전극(39)이 상기 상대전극(37)과 오버랩되도록 배치되어 있다.In addition, the slit-type pixel electrode 39 overlaps the counter electrode 37 with an insulating film and a protective film (not shown) disposed on the counter electrode 37.
전단 게이트 버스 라인(31b)과 콘택되어 있는 제 2박막 트랜지스터(35b)를 배치하며, 상기 제 2박막 트랜지스터(35b)의 소오스 전극은 상기 공통 버스 라인(36)과 콘택되어 있고, 상기 드레인 전극은 상기 화소 전극(39)과 콘택되어 있다.The second thin film transistor 35b is disposed in contact with the front gate bus line 31b, and the source electrode of the second thin film transistor 35b is in contact with the common bus line 36. The pixel electrode 39 is in contact with the pixel electrode 39.
상기와 같은 구조를 갖는 FFS 모드 액정표시장치는 다음과 같은 방법으로 잔류 이온을 제거 시킨다. 먼저 화소 영역 내에 배치된 제 1박막 트랜지스터(35a)는일반적으로 사용되는바와 동일하게 스위칭 역할을 하고, 상기 제 2박막 트랜지스터(35b)는 구동 신호가 인가된 후, 다음 신호가 인가되기전에 전단 게이트 버스 라인(n-1번째)을 통하여 신호를 입력받아 화소내의 전극들 사이 혹은 절연막과 보호막의 계면 상에 잔류하는 전하들을 바이 패스(bypass)시켜 준다. 즉, 상기 제 1박막 트랜지스터(35a)는 화소 내에 전하를 차징시킬 수 있도록 하는 스위칭 역할을 하게되고, 상기 제 2박막 트랜지스터(35b)는 잔류 이온을 디스차징(discharging)시키는 역할을 한다.The FFS mode liquid crystal display having the structure as described above removes residual ions in the following manner. First, the first thin film transistor 35a disposed in the pixel region performs a switching function as commonly used, and the second thin film transistor 35b has a front gate after the driving signal is applied and before the next signal is applied. The signal is input through the bus line (n-1) to bypass charges remaining between the electrodes in the pixel or on the interface between the insulating film and the protective film. That is, the first thin film transistor 35a plays a switching role to charge a charge in the pixel, and the second thin film transistor 35b plays a role of discharging residual ions.
한편, 도 4는 본 발명에 따른 잔류 이온 제거를 위한 전극에 인가되는 신호 파형을 도시한 도면으로서, 전단(n-1번째) 게이트 버스 라인에서 구동 신호가 인가될때, 화소 전극에는 + 전압이 인가되어 잔류 이온을 디스차징(discharging)시키고, 본 화소의 구동 신호를 인가하는 게이트 버스 라인(n번째)에 의하여서는 - 전압이 화소 전극(Px)에 인가되어 화소내에 전하를 차지(charge)시킨다.Meanwhile, FIG. 4 is a diagram illustrating a signal waveform applied to an electrode for removing residual ions according to the present invention. When a driving signal is applied to a front (n−1) th gate bus line, a positive voltage is applied to a pixel electrode. And discharging the residual ions, and a voltage is applied to the pixel electrode Px by the gate bus line (nth) for applying the driving signal of the present pixel to charge the pixel.
도 5는 본 발명에 따른 화소 전압이 시간에 따라 변화하는 파형을 도시한 도면으로서, 화소가 게이트 버스 라인의 구동 신호에의하여 동작하기전에 먼저 전단 게이트 구동 신호를 제 2박막 트랜지스터(40)에의하여 인가 받아 화소내의 잔류 전하를 디스차징시키는 시간이 존재하고, 정상적으로 제 1박막 트랜지스터에 의하여 화소가 차지된다.5 is a view illustrating a waveform in which a pixel voltage changes with time according to an embodiment of the present invention, in which a front gate driving signal is first applied by a second thin film transistor 40 before the pixel is operated by a driving signal of a gate bus line. There is a time for receiving and discharging the residual charges in the pixel, and the pixel is normally occupied by the first thin film transistor.
따라서, 이와 같은 구조를 갖는 박막 트랜지스터 액정표시장치는 임의의 화소가 구동되기 전에 전단 게이트 신호에 의하여 잔류 이온 제거 과정을 거치므로, 잔류 이온의 흡착에의한 잔상 발생과 화면 떨림 현상을 방지할 수 있게된다.Therefore, the thin film transistor liquid crystal display device having such a structure undergoes a process of removing residual ions by a front gate signal before any pixel is driven, thereby preventing afterimages and screen shaking due to adsorption of residual ions. Will be.
이상에서 설명한 바와 같이, 본 발명은 하나의 화소 내에 두개의 박막 트랜지스터를 배치하고, 하나의 박막 트랜지스터는 화소 차징 역할을 하고, 다른 하나의 박막 트랜지스터는 디스차징 역할을 할 수 있도록하여 화소내의 전극들 사이, 혹은 절연막과 보호막사이에 잔류 이온이 흡착되는 것을 방지하는 효과가 있다.As described above, the present invention allows two thin film transistors to be disposed in one pixel, one thin film transistor to serve as pixel charging, and the other thin film transistor to serve as a discharging role. There is an effect of preventing residual ions from adsorbing between or between the insulating film and the protective film.
이러한, 화소 내의 잔류 이온의 제거는 액정표시장치의 디스플레이시 잔상 방지와 화면 떨림 현상을 방지할 수 있는 효과가 있다.Such removal of residual ions in the pixel has an effect of preventing afterimages and screen shaking when the LCD is displayed.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.On the other hand, the present invention is not limited to the above-described specific preferred embodiments, and various changes can be made by those skilled in the art without departing from the gist of the invention claimed in the claims. will be.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030561A KR20020091692A (en) | 2001-05-31 | 2001-05-31 | Thin film transistor liquid crystal desplay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030561A KR20020091692A (en) | 2001-05-31 | 2001-05-31 | Thin film transistor liquid crystal desplay |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020091692A true KR20020091692A (en) | 2002-12-06 |
Family
ID=27707387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010030561A KR20020091692A (en) | 2001-05-31 | 2001-05-31 | Thin film transistor liquid crystal desplay |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020091692A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811641B1 (en) * | 2001-12-21 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | liquid crystal display devices and manufacturing method of the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473451A (en) * | 1992-12-22 | 1995-12-05 | Goldstar Co., Ltd. | Active matrix liquid crystal displays having diodes connected between second transistors and second data buses |
| JPH09114421A (en) * | 1995-10-19 | 1997-05-02 | Asahi Glass Co Ltd | Color liquid crystal display device |
| JPH1130789A (en) * | 1997-07-09 | 1999-02-02 | Toshiba Corp | Liquid crystal display device |
-
2001
- 2001-05-31 KR KR1020010030561A patent/KR20020091692A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473451A (en) * | 1992-12-22 | 1995-12-05 | Goldstar Co., Ltd. | Active matrix liquid crystal displays having diodes connected between second transistors and second data buses |
| JPH09114421A (en) * | 1995-10-19 | 1997-05-02 | Asahi Glass Co Ltd | Color liquid crystal display device |
| JPH1130789A (en) * | 1997-07-09 | 1999-02-02 | Toshiba Corp | Liquid crystal display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811641B1 (en) * | 2001-12-21 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | liquid crystal display devices and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11852924B2 (en) | Active matrix substrate and a liquid crystal display | |
| JP3966614B2 (en) | Wide viewing angle LCD | |
| JP5224237B2 (en) | Horizontal electric field type active matrix liquid crystal display device | |
| KR960032049A (en) | Liquid crystal panel and liquid crystal display device | |
| KR20080022920A (en) | Liquid crystal display device | |
| US8934065B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of driving display device having the same | |
| KR100884465B1 (en) | Liquid crystal display device | |
| JPH11149084A (en) | Liquid crystal display element of composite electric field system | |
| US7599036B2 (en) | In-plane switching active matrix liquid crystal display apparatus | |
| KR100430376B1 (en) | Liquid crystal display | |
| KR20020009145A (en) | IPS mode Liquid crystal display device | |
| KR100494701B1 (en) | Apparatus for fringe field switching liquid crystal display device | |
| KR19990003282A (en) | Planar drive type substrate for liquid crystal display | |
| KR20020091692A (en) | Thin film transistor liquid crystal desplay | |
| JP5532497B2 (en) | Horizontal electric field type active matrix liquid crystal display device | |
| KR100717179B1 (en) | Method for manufacturing fringe field switching mode lcd | |
| KR100840312B1 (en) | a thin film transistor array panel for a liquid crystal display | |
| KR100756834B1 (en) | Fringe field switching mode lcd for afterimage removal | |
| US20240345445A1 (en) | Display panel | |
| KR100228277B1 (en) | Driving method of liquid crystal display device in the flat panel display | |
| KR100658074B1 (en) | Cross field switching mode lcd improved transmittance and residual image | |
| KR20070029899A (en) | Array substrate and display panel having the same | |
| KR20060135386A (en) | Liquid crystal display panel of horizontal electronic fileld applying type | |
| KR100448047B1 (en) | Liquid crystal display for improving residual image | |
| KR100488952B1 (en) | Lcd device driving in spacer field switching mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |