KR100807045B1

KR100807045B1 - 반도체 검사장치

Info

Publication number: KR100807045B1
Application number: KR1020060081724A
Authority: KR
Inventors: 노상균
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2006-08-28
Filing date: 2006-08-28
Publication date: 2008-02-25

Abstract

본 발명은 웨이퍼 상에 형성된 반도체 칩의 기능을 테스트하는 장비에 관한 것으로, 주 테스트 설비와, 상기 주 테스트 설비로부터 전송되는 전기 신호를 하면에 설치된 다수의 포고핀을 통해 출력하는 테스트 헤드와, 인쇄회로기판의 일면에 다수의 니들이 설치되어 상기 니들이 웨이퍼와 전기적으로 접속하는 프로브 카드 및 상기 테스트 헤드와 프로브 카드를 전기적으로 접속하는 접속수단을 포함하고, 상기 접속수단은, 상기 테스트 헤드의 포고핀과 접속되는 다수의 단자가 설치된 제1 기판과, 상기 제1 기판과 전기적으로 접속되는 제2 기판과, 상기 제2 기판의 일면에 설치되어 상기 테스트 헤드의 포고핀을 통해 출력되는 전기 신호가 인가되고 그 일측에 삽입홈이 형성되는 제1 단자와, 상기 프로브 카드의 니들 반대쪽 인쇄회로기판 면에 설치되고, 그 중앙부의 횡단면 면적이 상기 제1 단자 삽입홈의 횡단면 면적보다 크며, 탄성체를 포함하여 형성되고, 상기 삽입홈에 삽입되거나 또는 상기 삽입홈으로부터 분리되는 제2 단자를 포함한다.

웨이퍼, 반도체 칩, 프로브 카드, 접속수단

Description

반도체 검사장치{TEST APPARATUS OF SEMICONDUCTOR}

도 1은 본 발명의 일 실시예에 따른 반도체 검사장치의 전체적은 구성을 부분별로 분리하여 나타낸 구성도

도 2는 본 발명의 일 실시예에 따른 반도체 검사장치의 접속수단의 요부를 보인 단면도

도 3은 본 발명의 일 실시예에 따른 제1 단자의 횡단면도

도 4는 본 발명의 일 실시예에 따른 제2 단자의 횡단면도

도 5는 본 발명의 다른 실시예에 따른 반도체 검사장치의 접속수단의 요부를 보인 단면도

*도면의 주요부분에 대한 부호의 설명*

1 : 반도체 검사장치 10 : 주 테스트 설비

20 : 테스트 헤드 30 : 제1 기판

40 : 제2 기판 50 : 제1 단자

52 : 삽입홀 60 : 제2 단자

62 : 도전체 62a: 슬롯

64 : 탄성체 70 : 프로브 카드

72 : 인쇄회로기판 74 : 니들

80 : 웨이퍼 82 : 반도체 칩

본 발명은 반도체 검사장치에 관한 것으로서, 특히 웨이퍼 상에 형성된 반도체 칩의 기능을 테스트하는 장비에서 테스트 헤드와 프로브 카드를 접속하는 연결보드에 대해 프로브 카드의 접속 상태가 양호하게 이루어질 수 있고, 그에 따라 웨이퍼 상에 형성된 반도체 칩의 기능 테스트 결과가 보다 정확하게 이루어질 수 있도록 하는 반도체 검사장치에 관한 것이다.

일반적으로, 반도체 제조공정은 웨이퍼를 형성한 후, 이와 같은 웨이퍼에 일련의 가공을 통해 칩을 형성하는 과정으로 이루어지며, 여기서 각각의 칩은 개별 반도체 소자이거나 IC일수 있다.

그리고, 이와 같이 웨이퍼 상에 형성된 칩들의 전기적 특성 검사를 통해 정상 또는 비정상 여부를 선별(sorting)하는 공정이 진행되며, 이를 위해 전기신호를 발생시키는 한편 인가한 신호를 통해 읽은 데이터를 판독하여 칩이 올바르게 동작하는지를 판단하는 검사장치가 사용된다. 이러한 검사장치는 검사 대상인 웨이퍼와의 전기적 접속을 위한 연결장치를 구비한다.

이와 같은 반도체 검사장치의 전체적은 구성을 부분별로 간략하게 설명하면 다음과 같다.

도시된 바와 같이, 반도체 검사장치는 주 테스트 설비 및 이러한 주 테스트 설비와 웨이퍼를 상호 도전된 상태로 연결하는 연결수단을 포함하는 것으로, 연결수단은 테스트 헤드(test head), 연결기판 및 프로브 카드(probe card)를 포함하여 구성된다. 그리고, 연결수단은 주 테스트 설비와 신호선으로 연결되고, 검사 대상인 웨이퍼와는 프로브 카드의 니들(neddle)을 통해 연결된다.

그리고, 이와 같이 주 테스트 설비와 웨이퍼를 전기적으로 접속하는 연결수단의 각 부분에 대해 간략하게 설명하면, 테스트 헤드는 상자 모양으로 그 저면을 통해 하측으로 돌출된 다수개의 포고핀(pogo pin)을 구비한다. 연결기판은 상판, 하판 및 이들을 연결하는 와이어로 구성되며, 테스트 헤드의 포고핀이 상판 상의 단자에 접촉되고, 하판 상의 단자를 통해 프로브 카드의 상부에 형성된 단자와 접촉된다. 프로브 카드는 원형의 인쇄회로기판으로 이루어져, 상부에는 연결기판 중 하판의 단자와 접촉되는 단자가 구비되고, 하부에는 예리한 접촉 부위를 갖는 니들이 구비되어 검사 대상인 웨이퍼와 접촉된다.

여기서, 연결기판 중 하판의 단자는 일측을 개방한 원통형으로 이루어지고, 프로브 카드의 단자는 핀 형태로 이루어져, 이와 같은 프로브 카드의 핀 형 단자가 연결기판의 하판에 구비된 원통형 단자에 삽입되어 전기적인 접속이 이루어지는 구조이다. 이에 따라, 연결기판 중 하판의 단자는 통상 Female Pin 이라 불리우고, 프로브 카드의 단자는 통상 Male Pin 이라 불리운다.

그러나, 이와 같은 종래의 반도체 검사장치는 그 연결기판의 하판 및 프로브 카드에 각각 구비되는 암수형의 단자(Female Pin and Male Pin)가 웨이퍼 상의 칩들에 대한 검사 과정에서 계속해서 면 접촉에 의한 마찰을 일으킨다. 이에 따라, 어느 정도의 기간이 지나면 계속된 마찰로 인해 두 단자의 접촉하는 면이 마모되는 문제가 발생되고, 이로 인해 두 단자 간의 전기적인 접속이 원활하게 이루어지지 못하는 현상이 발생하면서 웨이퍼 상의 칩들에 대한 검사가 정확하게 이루어지지 못하는 결과를 초래하였다. 이에 따라, 정상적인 상태의 웨이퍼를 불량 상태로 오인하여 폐기하거나, 반대로 불량 상태의 웨이퍼를 정상 상태로 오인하여 다음 단계의 공정으로 진행하면서 최종적인 반도체 소자가 불량 상태가 되는 문제점이 초래되는 것이었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼 상에 형성된 반도체 칩들의 정상이나 비정상 여부를 선별(sorting)하는 공정에서 테스트 헤드와 프로브 카드를 접속하는 연결기판 중 하판과 프로브 카드의 암제2 단자 간 접촉 상태가 안정적으로 이루어지고, 더욱이 두 암수형 단자의 반복되는 체결과 체결 해제에 따른 마찰에도 불구하고 두 단자 간의 접촉 상태가 안정된 상태를 유지할 수 있어 반도체 칩들의 기능에 대한 테스트 결과가 비교적 정확하게 이루어질 수 있도록 하는 반도체 검사장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 주 테스트 설비와, 상기 주 테스트 설비로부터 전송되는 전기 신호를 하면에 설치된 다수의 포고핀을 통해 출력하는 테스트 헤드와, 인쇄회로기판의 일면에 다수의 니들이 설치되어 상기 니들이 웨이퍼와 전기적으로 접속하는 프로브 카드 및 상기 테스트 헤드와 프로브 카드를 전기적으로 접속하는 접속수단을 포함하고, 상기 접속수단은, 상기 테스트 헤드의 포고핀과 접속되는 다수의 단자가 설치된 제1 기판과, 상기 제1 기판과 전기적으로 접속되는 제2 기판과, 상기 제2 기판의 일면에 설치되어 상기 테스트 헤드의 포고핀을 통해 출력되는 전기 신호가 인가되고 그 일측에 삽입홈이 형성되는 제1 단자와, 상기 프로브 카드의 니들 반대쪽 인쇄회로기판 면에 설치되고, 그 중앙부의 횡단면 면적이 상기 제1 단자 삽입홈의 횡단면 면적보다 크며, 탄성체를 포함하여 형성되고, 상기 삽입홈에 삽입되거나 또는 상기 삽입홈으로부터 분리되는 제2 단자를 포함하는 반도체 검사장치를 제공한다.

상기 제2 단자는 상기 중앙부를 기준으로 길이 방향 양쪽을 향해 횡단면의 면적이 각각 점차 축소되는 형태인 중공형 도전체와, 상기 도전체의 중공부에 삽입되고, 상기 도전체에 탄성력을 제공하는 상기 탄성체를 포함하는 구성일 수 있다. 여기서, 상기 도전체는 그 길이 방향을 따라 다수의 슬롯이 형성됨이 바람직하다.

또한, 상기 제2 단자는 상기 중앙부를 기준으로 길이 방향 양쪽을 향해 횡단면의 면적이 각각 점차 축소되고 그 길이 방향을 따라 복수의 슬롯이 형성된 중공형 핀의 형태일 수 있다.

또한, 상기 제1 단자에 형성된 삽입홈의 횡단면과 상기 제2 단자의 횡단면은 각각 원형인 것이 바람직하다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 반도체 검사장치의 전체적은 구성을 부분별로 분리하여 나타낸 구성도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 검사장치의 접속수단의 요부를 보인 단면도이다. 그리고, 도 3은 본 발명의 일 실시예에 따른 제1 단자의 횡단면도이며, 도 4는 본 발명의 일 실시예에 따른 제2 단자의 횡단면도이다.

먼저, 본 발명의 일 실시예에 따른 반도체 검사장치의 전체 구성을 도 1을 참조하여 간략하게 설명하며, 이하의 설명에서 하면이나 상면 또는 하방향이나 상방향 등의 용어는 첨부된 도면을 기준한 것이며, 꼭 이에 한정되는 것은 아님을 밝혀둔다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 검사장치(1)는 주 테스트 설비(10), 테스트 헤드(20), 프로브 카드(70)를 포함하며, 이에 더하여 테스트 헤드(20)와 프로브 카드(70)를 전기적으로 연결하는 접속수단을 포함하여 이루어진다.

주 테스트 설비(10)는 명칭에서 알 수 있는 것처럼 웨이퍼(80)에 형성된 반도체 칩(82)의 기능을 검사하는 주체가 되는 부분이다.

테스트 헤드(20)는 주 테스트 설비(10)와 전기적으로 접속되며, 이와 같은 테스트 헤드(20)는 통상 상자 모양이고, 다수개의 포고핀(22:pogo pin)이 그 하면을 통해 돌출되도록 설치된다.

프로브 카드(70)는 통상 원형의 인쇄회로기판(72)으로 이루어져, 인쇄회로기판(72)의 하부에는 예리한 접촉부를 갖는 니들(74:needle)이 설치되어 검사 대상인 웨이퍼(80)와 접촉된다.

그리고, 테스트 헤드(20)와 프로브 카드(70)를 전기적으로 연결하는 접속수단은 제1 및 제2 기판(30)(40), 그리고 프로브 카드(70)의 인쇄회로기판(72)과 제2 기판(40)에 각각 설치되는 제1 및 제2 단자(50)(60)를 포함하여 이루어진다.

제1 기판(30)은 테스트 헤드(20)의 하측에 설치되며, 이와 같은 제1 기판(30)은 테스트 헤드(20)의 포고핀(22)과 접촉되는 다수의 단자(32)를 구비한다.

제2 기판(40)은 제1 기판(30)의 하측에 설치되고, 이와 같은 제2 기판(40)은 제1 기판(30)과 전기적으로 접속된다. 여기서 제1 기판(30)과 제2 기판(40)의 전기적 접속은 와이어를 통해 이루어진다.

제1 단자(50)는 제2 기판(40)의 하면에 설치되는 것으로써, 이와 같은 제1 단자(50)에 테스트 헤드(20)의 포고핀(22)을 통해 출력되는 전기신호가 인가된다. 그리고 제1 단자(50)는 삽입홈(52)을 구비한 암형 단자(Female Pin)로 형성된다. 여기서 삽입홈(52)은 그 횡단면의 형상이 원형으로 이루어지는 것이 바람직하다. 또한, 제1 단자(50)는 금으로 형성되어 우수한 전도성을 가지도록 함이 바람직하다.

제2 단자(60)는 프로브 카드(70)의 상면, 다시 말해 인쇄회로기판(72)의 니들(74) 반대쪽 면에 설치되며, 그 중앙부의 횡단면 면적이 제1 단자(50)에 형성된 삽입홈(52)의 횡단면 면적보다 크도록 수형 단자(Male Pin)로 형성된다. 이와 같은 제2 단자(60)는 제1 단자(50)의 삽입홈(52)에 삽입되어 그 외면을 삽입홈(52)의 내면과 접촉하며, 이를 위해 제2 단자(60)는 삽입홈(52)의 너비 방향으로 탄성력을 갖도록 이루어진다.

이러한 제2 단자(60)는 도전체(62)와, 탄성체(64)로 이루어질 수 있다. 도전체(62)는 중앙부의 횡단면 면적이 제1 단자(50)에 형성된 삽입홈(52)의 횡단면 면적보다 크고, 이와 같은 중앙부를 기준하여 길이 방향의 양쪽을 따라서 각각 횡방향 지름이 점차 축소되는 형태로 이루어진다. 그리고, 이러한 도전체(62)는 중공형 구조이다. 탄성체(64)는 이와 같은 도전체(62)의 중공부에 설치되어 제1 단자(50)의 삽입홈(52)의 너비 방향, 즉 삽입홈의 둘레 외부방향으로 탄성력을 발휘하며, 이와 같은 탄성체(64)의 탄성력에 의해 도전체(62)를 포함한 제2 단자(60)는 탄성력을 보유하게 된다.

또한, 이와 같은 제2 단자(60)가 제1 단자(50)에 형성된 삽입홈(52)의 너비 방향으로 보다 양호하게 탄성력을 발휘할 수 있도록, 그 도전체(62)의 길이 방향을 따라 복수의 슬롯(62a)이 형성됨이 바람직하다. 또한 도전체(62)는 금으로 형성되어 우수한 전도성을 발휘할 수 있도록 하고, 본 실시예처럼 제1 단자(50)의 삽입홈(52)과 대응되도록 원형의 횡단면을 갖는 형태로 이루어짐이 바람직하며, 이에 따라 도전체(62)는 탄성체(64)에 의해 삽입홈(52)의 지름 방향으로 탄성력을 발휘하게 된다.

그리고, 탄성체(64)는 탄성을 발휘할 수 있으면 어떠한 소재를 사용하여도 무방하겠으며, 일예로써 연질의 고무가 사용될 수 있다.

도 5는 본 발명의 다른 실시예에 따른 반도체 검사장치의 접속수단의 요부를 보인 단면도이다.

도시된 바와 같이, 제2 단자(160)는 중앙부의 횡단면 면적이 상기 제1 단자(50) 삽입홈(52)의 횡단면 면적보다 크고 상기 중앙부를 기준하여 길이 방향 양쪽을 향해 횡단면의 면적이 각각 점차 축소되는 중공형의 금핀 형태이며, 이와 같은 제2 단자(160)의 길이 방향을 따라 복수의 슬롯(162)이 형성됨으로써, 제2 단자(160)가 별도의 부재에 의해 탄성력을 제공받는 것이 아니라 자체적으로 탄성을 보유할 수 있도록 한 형태이다. 그리고, 이와 같은 제2 단자(162)는 상술한 도 2,3의 실시예에 따른 제2 단자(60)와 마찬가지로 금으로 이루어져 보다 양호한 전도성을 발휘하도록 함이 바람직하다.

상기 구성에 의한 작용을 첫번째 실시예를 중심으로 설명하면, 제2 기판(40)의 제1 단자(50)와 프로브 카드(70)의 제2 단자(60)가 암수형 체결을 하는 과정에서, 제2 단자(60)가 그 횡단면의 크기보다 작은 크기의 횡단면을 이루는 제1 단자(50)의 삽입홈(52)에 삽입되면서 탄성적으로 수축되고, 이에 따라 제2 단자(60)의 도전체(62)와 제1 단자(50)의 삽입홈(52) 내면은 밀착된 상태를 유지하면서 전기적인 접속이 항상 양호한 상태를 유지할 수 있다.

즉, 제1 단자(50)의 삽입홈(52)에 대한 제2 단자(60)의 삽입과 분리가 반복되더라도, 제1 단자(50)의 내면이나 제2 단자(60)의 외면이 마모되면서 상호 간의 접촉 불량과 함께 전기적인 접속 상태가 불안정해지는 현상을 발생하지 않게 된다. 부연 설명하면 제1 단자(50)의 삽입홈(52)에 대한 제2 단자(60)의 삽입과 분리가 오랜 기간 반복되더라도, 제1 단자(50)의 내면에 대한 제2 단자(60) 외면의 접촉이 항상 긴밀하게 이루어지고, 이에 따라 제1 단자(50)와 제2 단자(60) 간의 전기적인 접속이 항상 안정적인 상태를 유지할 수 있다.

그리고, 제1 단자(50)와 제2 단자(60) 모두 도전성이 우수한 금으로 이루어짐에 따라, 테스트 헤드(20)와 프로브 카드(70)를 통한 전류의 흐름이 원활하게 이루어져 보다 정확한 측정 결과를 얻을 수 있다.

상기한 실시예들을 통하여 알 수 있는 바와 같이, 본 발명에 따른 반도체 검사장치에 의해서, 주 테스트 설비로부터 출력되는 전기적인 신호가 테스트 헤드를 거쳐 프로브 카드에 양호한 상태로 전달될 수 있어 웨이퍼 상에 형성된 반도체 칩들의 정상이나 비정상 여부를 선별(sorting)하는 작업이 정확하게 이루어질 수 있다. 특히 검사 장치의 장기간에 걸친 반복 사용에도 주 테스트 설비로부터 출력되는 전기적인 신호가 테스트 헤드를 거쳐 프로브 카드에 양호하게 인가될 수 있는 잇점이 있다. 이러한 결과 정상적인 상태의 웨이퍼를 불량 상태로 오인하여 폐기하거나, 반대로 불량 상태의 웨이퍼를 정상 상태로 오인하여 다음 단계의 공정으로 진행하면서 최종적인 반도체 소자가 불량 상태가 되는 현상이 사전 예방되고, 이는 생산성의 효율을 향상시키는 결과로 이어진다.

Claims

주 테스트 설비(10),

상기 주 테스트 설비(10)로부터 전송되는 전기 신호를 하면에 설치된 다수의 포고핀을 통해 출력하는 테스트 헤드(20),

인쇄회로기판(72)의 일면에 다수의 니들(74)이 설치되어 상기 니들(74)이 웨이퍼(80)와 전기적으로 접속하는 프로브 카드(70), 및

상기 테스트 헤드(20)와 상기 프로브 카드(70)를 전기적으로 접속하는 접속수단

을 포함하고,

상기 접속수단은, 상기 테스트 헤드(20)의 포고핀(22)과 접속되는 다수의 단자(32)가 설치된 제1 기판(30),

상기 제1 기판(30)과 전기적으로 접속되는 제2 기판(40),

상기 제2 기판(40)의 일면에 설치되어 상기 테스트 헤드(20)의 상기 포고핀(22)을 통해 출력되는 전기 신호가 인가되고 그 일측에 삽입홈(52)이 형성되는 제1 단자(50),

상기 프로브 카드(70)의 니들(74) 반대쪽 인쇄회로기판(72) 면에 설치되고, 그 중앙부의 횡단면 면적이 상기 삽입홈(52)의 횡단면 면적보다 크며, 탄성체(64)를 포함하여 형성되고, 상기 삽입홈(52)에 삽입되거나 또는 상기 삽입홈(52)으로부터 분리되는 제2 단자(60)

를 포함하는 반도체 검사장치.
제 1 항에 있어서,

상기 제2 단자(60)는 상기 중앙부를 기준하여 길이 방향 양쪽을 향해 횡단면의 면적이 각각 점차 축소되는 형태인 중공형 도전체(62), 및

상기 도전체(62)의 중공부에 삽입되고 상기 도전체(62)에 탄성력을 제공하는 상기 탄성체(64)

를 포함하는 반도체 검사장치.
제 2 항에 있어서,

상기 도전체(62)는 그 길이 방향을 따라 다수의 슬롯(62a)이 형성되는 반도체 검사장치.
제 1 항에 있어서,

상기 제2 단자(60)는 상기 중앙부를 기준으로 길이 방향 양쪽을 향해 횡단면의 면적이 각각 점차 축소되고 그 길이 방향을 따라 형성된 복수의 슬롯(62a)을 갖는 중공형 핀을 포함하는 반도체 검사장치.
제 1 항 또는 제 2 항에 있어서,

상기 삽입홈(52)의 횡단면과 상기 제2 단자(60)의 횡단면은 각각 원형인 것을 특징으로 하는 반도체 검사장치.