KR100795660B1 - 반도체 장치의 폴리실리콘 저항체 형성 방법 - Google Patents

반도체 장치의 폴리실리콘 저항체 형성 방법 Download PDF

Info

Publication number
KR100795660B1
KR100795660B1 KR1020060080475A KR20060080475A KR100795660B1 KR 100795660 B1 KR100795660 B1 KR 100795660B1 KR 1020060080475 A KR1020060080475 A KR 1020060080475A KR 20060080475 A KR20060080475 A KR 20060080475A KR 100795660 B1 KR100795660 B1 KR 100795660B1
Authority
KR
South Korea
Prior art keywords
thin film
polysilicon
forming
amorphous silicon
gas
Prior art date
Application number
KR1020060080475A
Other languages
English (en)
Inventor
김태길
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080475A priority Critical patent/KR100795660B1/ko
Application granted granted Critical
Publication of KR100795660B1 publication Critical patent/KR100795660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

공정 기판에 아몰퍼스 실리콘 박막을 형성하는 단계, 아몰퍼스 실리콘 박막이 형성된 기판을 열처리하여 아몰퍼스 실리콘 박막을 폴리실리콘으로 상전이시키는 단계를 구비하여 이루어지는 반도체 장치 폴리실리콘 저항체 형성 방법이 개시된다. 본 발명에서 폴리실리콘으로의 전화 단계에 이어서 형성된 폴리실리콘 내부에서 댕글링 본드(Dangling Bond)에 수소를 결합시켜 내부의 결정 결함(Defect)을 감소시키는 고온 처리가 이루어진다. 고온 처리는 가열로(Furnance) 장비에서 1000~1200℃의 고온을 유지하면서 수소를 공급하여 아닐링(annealing)을 실시하는 방법으로 이루어질 수 있다.
본 발명에 따르면 폴리실리콘 저항체를 사용하는 반도체 장치에서 폴리실리콘막 증착 공정상의 조건 차이에 따라 저항값이 바뀌고 그에 따라 저항값 차이에 의한 불량이 발생하는 것을 완화하고, 동시에, 플라즈마 형성장치 없이도 폴리실리콘 저항체 형성 공정에서 반도체 장치의 저항으로 사용되는 폴리실리콘의 그레인 크기를 균일하게 하고, 저항값을 균일하게 하여, 반도체 장치의 신뢰성을 높일 수 있다.

Description

반도체 장치의 폴리실리콘 저항체 형성 방법{Method of forming polycrystaline silicon resister of semiconductor devices}
도1 및 도2는 본 발명의 실시예들에 따른 공정 단계 진행을 나타내는 흐름도이다.
본 발명은 반도체 장치 형성 방법에 관한 것으로, 보다 상세하게는 공정 기판에 폴리실리콘 저항체를 형성하는 방법에 관한 것이다.
반도체 장치의 소자 고집적화 경향에 따라 반도체 장치의 소자나 선폭의 크기는 점차 줄어들고 있으며, 다층화에 따라 복수의 배선층이 형성되고 비아 등으로 연결되어 반도체 장치의 전체 회로를 구성하게 된다.
반도체 장치에서 기판 실리콘층은 반도체층으로 p형 및 n형의 불순물 주입에 의한 웰 형성 등을 이용하여 트랜지스터 등의 능동 소자 형성에 이용되지만, 한편으로 기판에 적층 형성되는 폴리실리콘층은 불순물이 도핑된 상태로 혹은 순수한 폴리실리콘 상태로 일종의 도체 배선이나 저항체로 이용되기도 한다. 이때 도체 배 선과 저항체의 근본적인 차이는 없는 것이며, 모두 반도체 장치 회로 상의 배선 가운데 일부를 형성하고 있다고 볼 수 있다.
폴리실리콘은 그레인 크기(grain size), 불순물 농도, 형성 온도 및 주변 온도에 따라 그 저항값이 상당 범위에서 변하게 된다. 따라서, 폴리실리콘을 반도체 장치에 형성된 회로 상에서 저항체로 사용하는 경우, 그 반도체 장치의 형성 공정, 특히 그 저항체의 형성 공정이 매우 정밀하게 통제된 상태로 이루어져야 한다.
좀더 구체적으로 살펴보면, 일부 반도체 장치에 적용되는 폴리실리콘 저항체는 저압화학기상증착(LPCVD)를 이용하여 공정 챔버 내부를 일정한 온도인 620℃로 유지하면서 사일렌 가스(SiH4 Gas)를 흘려 형성하게 된다. 이런 조건에서 형성되는 폴리실리콘 박막은 실리콘 기판 표면에 증착될 때부터 폴리 실리콘(Poly Silicon) 상태로 형성한다. 이렇게 형성된 폴리실리콘에서 그레인 크기(Grain Size) 및 균일성(Uniformity)는 내부 전자 이동에 많은 영향을 주게 된다.
그런데, 폴리실리콘의 그레인 크기와 균일성은 증착 온도(Deposition Temperature)에 민감하다.
가령, 폴리실리콘 증착이 이루어지는 석영 튜브형 공정 챔버에 대한 예방 점검시 공정이 이루어지는 온도 프로파일이 바뀔 수 있다. 또한, 증착 공정이 반복적으로 진행되면서 석영 튜브가 은색으로 변하여 복사열 증가가 이루어지면, 석영 튜브 외측에 설치되는 열전쌍 온도계(Thermocouple)에서 읽히는 온도와 공정 챔버 내부의 실제 온도가 다르게 되다. 이런 경우에서 동일한 반도체 장치를 형성하기 위 한 폴리실리콘 저항체 형성 공정의 진행 조건이 실질적으로 조금씩 달라져 폴리실리콘 그레인 크기와 균일도에 영향을 주게 된다.
결국, 폴리실리콘을 저항체를 사용하는 반도체 장치 생산 과정에서 공정 장비나 배치(batch) 차이에 의해 저항체의 저항이 달라질 수 있고, 웨이퍼간 혹은 웨이퍼 내의 칩간에서도 저항체의 저항은 유의성 있는 저항값 차이를 나타낼 수 있다. 이런 저항값 차이가 발생하면 저항 불량에 의한 제품 불량이 발생한다.
본 발명은 상술한 바와 같이 폴리실리콘 저항체를 사용하는 반도체 장치에서 공정상의 조건 차이에 따라 저항값이 바뀌고 그에 따라 저항값 차이에 의한 불량이 발생하는 문제를 해결하기 위한 것으로, 폴리실리콘 저항체 형성 공정에서 반도체 장치의 저항으로 사용되는 폴리실리콘의 그레인 크기를 균일하게 하고, 저항값을 균일하게 하여, 반도체 장치의 신뢰성을 높일 수 있는 반도체 장치 폴리실리콘 저항체 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 폴리실리콘 저항체 형성시 표면의 결정 결함을 치유함에 있어서, 별도의 플라즈마 발생장치가 없이 가열로(furnace) 장비 자체에서 수소 어닐링을 통해 결정 결함을 치유할 수 있도록 하는 방법을 제시하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 폴리실리콘 저항체 형성 방법은,
공정 기판에 아몰퍼스 실리콘 박막을 형성하는 단계, 아몰퍼스 실리콘 박막이 형성된 기판을 열처리하여 아몰퍼스 실리콘 박막을 폴리실리콘으로 상전이시키는 단계를 구비하여 이루어진다.
본 발명에서 폴리실리콘으로의 전화 단계에 이어서 형성된 폴리실리콘 내부에서 댕글링 본드(Dangling Bond)에 수소를 결합시켜 내부의 결정 결함(Defect)을 감소시키는 고온 처리가 이루어진다. 고온 처리는 가열로(Furnance) 장비에서 1000~1200℃의 고온을 유지하면서 수소를 공급하여 아닐링(annealing)을 실시하는 방법으로 이루어질 수 있다.
본 발명 방법에서 공정 기판에 아몰퍼스 실리콘 박막을 형성하는 공정은 사일렌 가스(SiH4 Gas)를 사용할 경우, 아몰퍼스 상태(Amorphous Phase)에서 폴리크리스탈 상태(Polycrystaline Phase)로 전환되는 전이 온도(Transition Temperature) 인 590℃이하 및 750mTorr 이하 조건에서 이루어지며, 박막 두께는 2000~3500Å 으로 할 수 있다.
한편, 디사일렌 가스(Si2H6 Gas)를 사용할 경우, 공정 온도는 470℃ 이하 및 750mTorr 이하 조건에서 박막 증착 공정이 이루어지며, 박막의 두께는 통상 2000~3500Å으로 이루어질 수 있다.
본 발명 방법에서 아몰퍼스 실리콘 박막을 폴리실리콘 박막으로 결정화(전 이)시키는 방법으로는 몇 가지 경우를 들 수 있다. 가령 한 예로, 620℃ 2시간 이상 상압 조건에서 질소 기체나 아르곤 가스를 15slm(standard liter per minute)이하로 흐르게 하면서 아몰퍼스 실리콘을 폴리실리콘으로 전화시키는 제1 열처리 방식을 들 수 있으며, 다른 예로, 600℃ 12시간 이상 상압 조건에서 질소나 아르곤 가스를 15slm 이하로 흐르게 하면서 아몰퍼스 실리콘을 폴리실리콘으로 전화시키는 제2 열처리 방식을 들 수 있다.
이러한 아몰퍼스 실리콘의 결정화를 통해 얻어지는 폴리실리콘은 공정 조건이 유지될 경우, 그레인 크기가 고른 상태로 얻어질 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도1 및 도2는 본 발명의 실시예들에 따른 공정 단계 진행을 나타내는 흐름도이다.
도1을 참조하면, 먼저 아몰퍼스 실리콘 형성단계에서는 단결정 실리콘 기판에 공정이 진행되어 이루어진, 가령 필드 절연막이 형성된 상태의, 공정 기판에 아몰퍼스 상태의 실리콘 박막이 형성된다(S1). 일단 전이 온도(Transition Temperature) 이하에서의 아몰퍼스 실리콘 증착 공정은 공정 온도의 영향을 크게 받지 않는다. 증착 공정의 소오스 가스로는 사일렌 가스가 사용되며, 공정 온도는 550℃ 정도로 한다. 공정 챔버 압력이나, 가스의 공급율은 원하는 증착 속도에 따라 조절할 수 있다. 증착 시간은 원하는 증착 두께에 따라 조절하며, 증착 두께는 통상 2000 내지 3000Å으로 한다.
다음으로, 폴리실리콘으로 전화 단계에서는 기판에 형성된 아몰퍼스 실리콘 박막을 제1 방식의 열처리(어닐링)를 통해 폴리실리콘으로 전화시킨다(S2). 이때의 공정 온도는 전이 온도인 590℃보다는 높으면서 620℃보다는 낮거나 같은 온도로 하는 것이 바람직하다. 이런 온도 범위에서의 실리콘 상전이는 낮은 온도에서의 가령 2시간 이상의 장시간 어닐링이 되므로 열처리 온도 프로파일이 이 범위 내에서 다소 변화하는 경우에도 얻어지는 결과물인 폴리실리콘의 상태에 크게 영향을 주지 않는다. 따라서, 폴리실리콘 크레인 크기를 균일하게 하여 폴리실리콘 저항체의 기능, 저항값에 대한 신뢰성을 높일 수 있다.
이런 상전이를 위한 어닐링 공정에서는 실리콘 산화가 이루어지지 못하고, 공정 공간 내부가 균일한 조건을 이루도록 질소나, 아르곤 같은 비활성 기체를 가령 15slm 정도의 비율로 흘려주면서 공정을 진행한다. 또한, 온도는 산화 관점에서 100Å 산화에 5시간 이상을 할 수 있는 온도에서 진행하여 상전이, 결정화 공정이 이루어질 수 있도록 한다.
이후, 수소를 공급하면서 고온 어닐링 단계을 진행한다(S3). 어닐링은 플라즈마 형성을 위한 고주파 제네레이터 등이 없이도 고온 로(furnace)에서 이루어질 수 있다. 따라서, 아몰퍼스막 증착, 폴리실리콘화 상전이, 수소 고온 어닐링이 하나의 장비에서 이루어질 수도 있다.
저항체인 폴리실리콘 패턴을 얻는 포토리소그래피(패터닝) 공정은 적층막 전체에 대한 폴리화 단계 이후에 이루어질 수 있으나, 일단 아몰퍼스 실리콘막에 대한 패터닝으로 아몰퍼스 실리콘 패턴을 형성한 후 이 패턴에 대한 폴리실리콘화를 진행하는 방법으로 이루어질 수도 있다.
도2를 참조하면, 먼저 아몰퍼스 실리콘 형성단계에서는 디사일렌 가스를 이용하여 공정 기판의 하지막 상에 아몰퍼스 상태의 실리콘 박막이 형성된다(S11). 공정 온도는 450℃ 정도로 한다. 공정 챔버 압력이나, 가스의 공급율은 원하는 증착 속도에 따라 조절할 수 있다. 증착 시간은 원하는 증착 두께에 따라 조절하며, 증착 두께는 통상 2000 내지 3000Å으로 한다.
다음으로, 폴리실리콘으로 전화 단계에서는 기판에 형성된 아몰퍼스 실리콘 박막을 제2 방식의 열처리(어닐링)를 통해 폴리실리콘으로 전화시킨다(S12). 이때의 공정 온도는 전이 온도인 590℃보다는 높은 600℃로 유지하며, 12시간 이상의 장시간 어닐링을 실시한다. 질소나, 아르곤 같은 비활성 기체를 가령 15slm 정도의 비율로 흘려주면서 공정을 진행한다.
이후, 수소를 공급하면서 1000 내지 1200℃ 고온 어닐링 단계을 진행한다(S13). 수소 어닐링을 실시하면 박막 표면에 댕글링 본드에 수소를 결합시며 결정 결함을 감소시키므로 영역 내에 저항값을 균일하게 하는 효과가 있다. 이런 고온 어닐링에서 수소 분자는 박막 표면에서 고온에 의해 일부 원자 수소로 분해되면서 실리콘의 댕글링 본드와 결합될 수 있다.
본 발명에 따르면 폴리실리콘 저항체를 사용하는 반도체 장치에서 폴리실리콘막 증착 공정상의 조건 차이에 따라 저항값이 바뀌고 그에 따라 저항값 차이에 의한 불량이 발생하는 것을 방지할 수 있다.
또한, 폴리실리콘 저항체 형성 공정에서 반도체 장치의 저항으로 사용되는 폴리실리콘의 그레인 크기를 균일하게 하고, 저항값을 균일하게 하여, 반도체 장치의 신뢰성을 높일 수 있다.

Claims (5)

  1. 삭제
  2. 공정 기판에 아몰퍼스 실리콘 박막을 형성하는 단계,
    아몰퍼스 실리콘 박막이 형성된 기판을 열처리하여 아몰퍼스 실리콘 박막을 폴리실리콘 박막으로 상전이시키는 단계,
    상기 상전이시키는 단계에 이어 상전이된 폴리실리콘 박막의 표면에 대한 수소 어닐링을 실시하는 단계를 구비하며,
    상기 수소 어닐링 단계는 1000~1200℃의 고온을 유지하면서 수소를 공급하는 방법으로 실시하는 것을 특징으로 하는 반도체 장치의 폴리실리콘 저항체 형성 방법.
  3. 제 2 항에 있어서,
    상기 아몰퍼스 실리콘 박막을 형성하는 단계에서는 공정 소오스 가스로 디사일렌 가스(Si2H6 Gas)를 사용하며, 공정 온도 470℃이하 및 공정 압력 750mTorr 이하 조건에서 증착을 실시하는 것을 특징으로 반도체 장치의 폴리실리콘 저항체 형성 방법.
  4. 제 2 항에 있어서,
    상기 상전이시키는 단계는
    공정온도 620℃ 2시간 이상 상압 조건에서 질소 기체나 아르곤 가스를 15slm(standard liter per minute)로 흐르게 하면서 실시하는 것을 특징으로 하는 반도체 장치의 폴리실리콘 저항체 형성 방법.
  5. 제 2 항에 있어서,
    상기 상전이시키는 단계는
    공정온도 600℃ 12시간 이상 상압 조건에서 질소나 아르곤 가스를 15slm로 흐르게 하면서 실시하는 것을 특징으로 하는 반도체 장치의 폴리실리콘 저항체 형성 방법.
KR1020060080475A 2006-08-24 2006-08-24 반도체 장치의 폴리실리콘 저항체 형성 방법 KR100795660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060080475A KR100795660B1 (ko) 2006-08-24 2006-08-24 반도체 장치의 폴리실리콘 저항체 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080475A KR100795660B1 (ko) 2006-08-24 2006-08-24 반도체 장치의 폴리실리콘 저항체 형성 방법

Publications (1)

Publication Number Publication Date
KR100795660B1 true KR100795660B1 (ko) 2008-01-21

Family

ID=39218406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080475A KR100795660B1 (ko) 2006-08-24 2006-08-24 반도체 장치의 폴리실리콘 저항체 형성 방법

Country Status (1)

Country Link
KR (1) KR100795660B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370126A (ja) * 1989-08-10 1991-03-26 Nippon Telegr & Teleph Corp <Ntt> 多結晶シリコン電極およびその製造方法
KR19990058295A (ko) * 1997-12-30 1999-07-15 김규현 모스형 반도체 소자의 폴리실리콘 전극 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370126A (ja) * 1989-08-10 1991-03-26 Nippon Telegr & Teleph Corp <Ntt> 多結晶シリコン電極およびその製造方法
KR19990058295A (ko) * 1997-12-30 1999-07-15 김규현 모스형 반도체 소자의 폴리실리콘 전극 형성 방법

Similar Documents

Publication Publication Date Title
US5147826A (en) Low temperature crystallization and pattering of amorphous silicon films
JP4307371B2 (ja) 薄膜トランジスタ製造方法
KR101189642B1 (ko) 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
JPH05198592A (ja) ポリシリコン上にケイ化物を形成するための改良された方法
JPH05109637A (ja) 半導体薄膜の形成方法および半導体装置の製造方法
JPS63133650A (ja) 多結晶シリコン層上にシリサイドの接着層を形成する方法
JP4473378B2 (ja) 高誘電体膜形成方法
KR100456315B1 (ko) 반도체소자의 게이트전극 형성방법
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
WO2008038084A1 (en) Process for producing a silicon carbide substrate for microelectronic applications
KR100795660B1 (ko) 반도체 장치의 폴리실리콘 저항체 형성 방법
JP4576201B2 (ja) 三酸化モリブデン層の作製方法
KR100631937B1 (ko) 텅스텐 게이트 형성방법
TW200952172A (en) Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same
TWI407488B (zh) 電子裝置及其製程
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
KR100902106B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
KR20040016696A (ko) 반도체장치의 전극형성방법 및 장치
KR19990006994A (ko) 다결정 실리콘막의 성장방법 및 cvd 장치
KR20000029158A (ko) 반도체장치의 제조방법
JPH021124A (ja) 誘電体膜の製造方法
JPH02184076A (ja) 薄膜トランジスタの製造方法
CN111048416A (zh) 多晶硅薄膜的沉积方法
KR100343452B1 (ko) 반도체 장치의 유전막 제조방법
JP2005086095A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee