KR100789712B1 - 컴퓨터시스템 및 그 제어방법 - Google Patents

컴퓨터시스템 및 그 제어방법 Download PDF

Info

Publication number
KR100789712B1
KR100789712B1 KR1020010075958A KR20010075958A KR100789712B1 KR 100789712 B1 KR100789712 B1 KR 100789712B1 KR 1020010075958 A KR1020010075958 A KR 1020010075958A KR 20010075958 A KR20010075958 A KR 20010075958A KR 100789712 B1 KR100789712 B1 KR 100789712B1
Authority
KR
South Korea
Prior art keywords
memory
video
memory clock
clock
video memory
Prior art date
Application number
KR1020010075958A
Other languages
English (en)
Other versions
KR20030046000A (ko
Inventor
황용상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010075958A priority Critical patent/KR100789712B1/ko
Publication of KR20030046000A publication Critical patent/KR20030046000A/ko
Application granted granted Critical
Publication of KR100789712B1 publication Critical patent/KR100789712B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30101Special purpose registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은, 그래픽처리부와 상기 그래픽처리부에서 처리된 비디오신호가 저장되는 비디오메모리와, 상기 비디오메모리의 동작클럭정보가 저장되는 바이오스롬을 구비한 컴퓨터시스템에 관한 것으로서, 상기 바이오스롬에 마련되어 복수의 비디오메모리클럭값을 저장하는 메모리클럭레지스터와, 상기 메모리클럭레지스터에 저장된 메모리클럭값 중 어느 하나를 선택하기 위한 메모리클럭값선택부와, 상기 메모리클럭값선택부를 통해 선택된 메모리클럭값에 기초하여 상기 바이오스롬내의 비디오메모리 동작클럭정보를 변경시키는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 비디오메모리의 동작클럭을 간단한 스위칭조작에 의해 용이하게 변경할 수 있다.

Description

컴퓨터시스템 및 그 제어방법{computer system and controlling method thereof}
도 1은 본 발명에 따른 컴퓨터시스템의 전면도,
도 2는 본 발명에 따른 컴퓨터시스템의 내부제어블록도,
도 3은 본 발명에 따른 컴퓨터시스템의 제어순서도,
도 4는 비디오메모리 클럭스위칭테이블이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 컴퓨터본체 3 : 디스플레이장치
10 : 바이오스롬 11 : 메모리클럭선택부
12 : 제어부 13 : 메모리클럭레지스터
14 : 그래픽신호처리부 15 : 비디오메모리
20 : 비디오카드 40 : 메모리클럭스위칭테이블
본 발명은 컴퓨터시스템에 관한 것으로서, 보다 상세하게는 비디오카드에 마련된 비디오메모리의 동작클럭수를 변경할 수 있는 컴퓨터시스템 및 그 제어방법 에 관한 것이다.
컴퓨터시스템에는 하드웨어정보가 저장되는 CMOS램과, 각 하드웨어정보를 CMOS램에 저장하고 부팅시 시스템을 초기화하는 부팅프로그램이 저장되는 바이오스롬과, 중앙처리장치인 CPU와, 저장장치인 메모리와 하드디스크 등이 마련된다.
시스템에 전원이 인가되어 부팅되면 바이오스롬에 저장된 바이오스프로그램이 동작되어, 하드디스크 등의 하드웨어장치의 부착상태를 확인하는 POST(Power On Self Test)단계를 진행한 후 운영체계를 하드디스크로부터 읽어들여 메모리에 적재시킨다. 이때, 중앙처리장치는 비디오카드에 마련된 그래픽칩과 PCI 버스 등을 초기화하고 각 디바이스의 상태를 체크한다.
시스템 부팅시 비디오카드의 그래픽칩은 롬바이오스로부터 읽어들인 하드웨어 구성정보에 기초하여 동작된다. 따라서, 비디오메모리를 동작시키기 위한 비디오메모리클럭수도 고정된 값으로 동작된다.
그런데, 비디오카드의 성능을 향상시키기 위해 그래픽칩의 동작클럭을 변경할 경우 비디오메모리의 클럭수도 변경시켜야 한다. 그러나, 그래픽카드의 비디오메모리클럭은 하드웨어적으로 고정된 상태이므로 메모리클럭수를 변경하려면 바이오스프로그램을 업데이트시켜야 하는 불편함이 있다.
따라서, 본 발명의 목적은, 비디오메모리의 동작클럭을 간단한 스위칭조작에 의해 용이하게 변경할 수 있는 컴퓨터시스템 및 그 제어방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 그래픽처리부와 상기 그래픽처리부에서 처리된 비디오신호가 저장되는 비디오메모리와, 상기 비디오메모리의 동작클럭정보가 저장되는 바이오스롬을 구비한 컴퓨터시스템에 있어서, 상기 바이오스롬에 마련되어 복수의 비디오메모리클럭값을 저장하는 메모리클럭레지스터와, 상기 메모리클럭레지스터에 저장된 메모리클럭값 중 어느 하나를 선택하기 위한 메모리클럭값선택부와, 상기 메모리클럭값선택부를 통해 선택된 메모리클럭값에 기초하여 상기 바이오스롬내의 비디오메모리 동작클럭정보를 변경시키는 제어부를 포함하는 것에 의해 달성된다.
여기서, 상기 메모리클럭선택부는 복수 비트의 2진 신호를 발생가능한 스위칭선택부로 구성하여 간단한 조작에 의해 메모리클럭을 선택할 수 있다.
상기 스위칭선택부는 소정 비트의 스위치소자로 마련되어, 사용자는 스위치소자를 온오프시켜 소정 비트의 이진신호를 발생시킬 수 있다.
상기 메모리클럭레지스터는 상기 메모리클럭선택부의 선택신호에 대응하는 복수의 메모리클럭값데이터베이스를 포함하여 사용자는 메모리클럭값을 다양하게 변경시킬 수 있다.
한편, 상기 목적은, 본 발명의 다른 분야에 따르면, 그래픽신호부와 상기 그래픽신호부에서 처리된 비디오신호가 저장되는 비디오메모리와, 상기 비디오메모리의 동작클럭정보가 저장되는 바이오스롬을 구비한 컴퓨터시스템의 제어방법에 있어서, 비디오메모리클럭 스위칭신호를 발생시키는 단계와, 상기 스위칭신호에 기초하여 상기 바이오스롬의 메모리클럭값을 변경하는 단계와, 시스템 재부팅시 상기 바 이오스롬에서 변경된 비디오메모리클럭값을 읽어들이는 단계와, 상기 비디오메모리의 클럭값을 변경하는 단계를 포함하는 것에 의해서도 달성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 컴퓨터시스템의 전면도이다. 컴퓨터시스템은 중앙처리장치(12)와 비디오카드를 비롯한 다수의 하드웨어가 내장되는 컴퓨터본체(1)와, 비디오카드로부터 제공되는 영상신호를 화상으로 출력하는 디스플레이장치(3)를 포함한다. 컴퓨터본체(1)전면에는 사용자선택에 의해 비디오카드에 마련된 비디오메모리의 동작클럭수를 변경하기 위한 스위칭신호를 출력하는 메모리클럭선택부(11)가 마련된다.
메모리클럭선택부(11)는 4비트의 디지털신호를 출력하는 4비트스위치소자이며, 후술할 도 4의 비디오메모리클럭 스위칭테이블을 참조하여 메모리클럭선택부(11)를 스위칭선택하면 4비트스위치소자의 온오프상태에 따라 디지털값 "0" 또는 "1"값으로 4비트 이진신호가 출력된다.
도 2는 본 발명에 따른 컴퓨터시스템의 내부제어블록도이다. 컴퓨터본체(1)의 메모리클럭선택부(11)를 선택하여 비디오카드(20)의 비디오메모리클럭수를 제어하기 위한 내부제어블록은, 전원이 인가되었을 때 본체내의 부착물이 제위치에 있으며 작동가능한 상태인지를 확인한 뒤, 운영체계(Operating System)를 하드디스크로부터 읽어들여 메모리에 적재시키는 POST(Power On Self Test)과정을 실행하는 프로그램이 저장된 바이오스롬(10)과, 그래픽데이터를 신호처리하여 시스템부팅시 바이오스롬(10)으로부터 읽어들인 메모리클럭수에 따라 그래픽데이터를 비디오메모 리(15)에 저장하는 그래픽처리부(14)로 구성된다. 바이오스롬(11)내에는 도면에 도시되지 않았으나 시스템내의 각 하드웨어장치의 제어프로그램인 시스템바이오스와, 비디오카드의 하드웨어설정을 관리하는 그래픽바이오스프로그램인 그래픽바이오스가 마련된다.
본 발명에 따른 바이오스롬(10)내에는 비디오카드에 마련된 비디오메모리의 클럭을 변경하기 위해 복수의 메모리클럭레지스터로 구성되는 비디오메모리클럭레지스터(13)와, 메모리클럭선택부(11)의 스위칭신호에 기초하여 비디오메모리클럭레지스터(13)의 비디오메모리클럭값을 변경하는 제어부(12)가 마련된다.
여기서, 비디오메모리클럭레지스터(13)는 복수의 비디오메모리클럭값에 대응하는 복수의 레지스터로 마련되어, 제어부(12)는 메모리클럭선택부(11)의 선택시 발생된 스위칭신호에 대응하는 메모리클럭레지스터를 선택하여 메모리 동작클럭값으로 설정한다.
비디오메모리클럭을 변경 선택후 시스템 재부팅시 비디오카드(20)의 그래픽처리부(14)는 바이오스롬(10)내의 그래픽바이오스로부터 변경된 비디오메모리클럭값을 읽어들여 비디오메모리(15)를 동작시킨다.
도 3은 본 발명에 따른 컴퓨터시스템의 제어블록도이다. 먼저, 사용자가 후술할 도 4의 비디오메모리클럭변경테이블을 참조하여 도 1의 메모리클럭선택부(11)인 4비트스위치소자의 온오프를 설정하면, 설정된 비디오메모리클럭수에 대한 스위칭신호가 바이오스롬(10)으로 제공된다(S1). 바이오스롬(10)내의 제어부(12)는 비디오메모리클럭 스위칭신호를 감지하고 메모리 동작클럭값을 스위칭신호에 해당하는 메모리클럭수로 변경한다(S3). 다음 단계로 시스템을 재부팅하면(S5), 비디오카드(20)의 그래픽신호처리부(14)는 바이오스롬(10)에 변경설정된 메모리클럭을 읽어들여(S7) 비디오메모리(15)를 변경된 클럭값으로 동작시킨다(S9).
도 4는 메모리클럭선택부의 설정에 따른 비디오메모리클럭 스위칭테이블이다. 메모리클럭선택부(11)가 4비트 이진신호를 출력하는 4비트 스위칭소자로 구성됨에 따라, 스위칭테이블(40)은 메모리클럭선택부(11)의 온오프 선택상태에 따라 발생되는 4비트 이진신호에 대응하는 메모리클럭 설정수로 구성된다. 스위칭테이블(40)을 참조하여 메모리클럭선택부(11)의 설정상태에 의해 0000~1111의 디지털값을 갖는 4비트 이진신호가 출력되어 각 디지털값에 따라 비디오메모리의 동작클럭값이 변경된다.
여기서, 전술한 실시 예에서는 메모리클럭선택부가 4비트스위치소자인 것으로 서술하였으나, 비디오메모리클럭수에 따라 상위비트 또는 하위비트 스위치소자를 사용할 수 있다.
또한, 전술한 실시예서는 그래픽신호처리부와 비디오메모리가 별도의 비디오카드에 마련되는 것으로 서술하였으나, 그래픽신호처리부와 비디오메모리가 보드에 장착되는 휴대용컴퓨터에도 본 발명을 적용할 수 있다.
이러한 구성에 의하여, 별도의 추가회로나 복잡한 하드웨어 변경없이 간단한 스위치소자 하나와 그래픽바이오스의 초기값(클럭수레지스터) 설정만으로 비디오카드에 마련된 비디오메모리의 동작클럭수를 간단하게 변경설정할 수 있다. 보다 상 세하게는 소비자측에서는 시스템의 성능을 향상시키기 위해서 그래픽신호처리부을 오버클럭킹시 이에 따른 비디오메모리클럭을 손쉽게 변경할 수 있고, 비디오카드개발자측에서는 개발과정에서 문제가 많은 메모리클럭을 용이하게 변경할 수 있으므로 디버깅과정에 효율성을 기할 수 있어 개발과정을 단축시킬 수 있다. 또한, 시스템을 안정성 테스트시 비디오메모리의 동작클럭을 간단한 스위치조작으로 변경해가며 검증해볼 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 비디오메모리의 동작클럭을 간단한 스위칭조작에 의해 용이하게 변경할 수 있는 컴퓨터시스템 및 그 제어방법이 제공된다.

Claims (5)

  1. 그래픽처리부와 상기 그래픽처리부에서 처리된 비디오신호가 저장되는 비디오메모리와, 상기 비디오메모리의 동작클럭정보가 저장되는 바이오스롬을 구비한 컴퓨터시스템에 있어서,
    상기 바이오스롬에 마련되어 복수의 비디오메모리클럭값을 저장하는 메모리클럭레지스터와,
    상기 메모리클럭레지스터에 저장된 메모리클럭값 중 어느 하나를 선택하기 위한 메모리클럭값선택부와,
    상기 메모리클럭값선택부를 통해 선택된 메모리클럭값에 기초하여 상기 바이오스롬내의 비디오메모리 동작클럭정보를 변경시키는 제어부를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  2. 제1항에 있어서,
    상기 메모리클럭선택부는 복수 비트의 2진 신호를 발생가능한 스위칭선택부인 것을 특징으로 하는 컴퓨터시스템.
  3. 제2에 있어서,
    상기 스위칭선택부는 소정 비트의 스위치소자인 것을 특징으로 하는 컴퓨터시스템.
  4. 제1항에 있어서,
    상기 메모리클럭레지스터는 상기 메모리클럭선택부의 선택신호에 대응하는 복수의 메모리클럭값데이터베이스를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  5. 그래픽처리부와 상기 그래픽처리부에서 처리된 비디오신호가 저장되는 비디오메모리와, 상기 비디오메모리의 동작클럭정보가 저장되는 바이오스롬을 구비한 컴퓨터시스템의 제어방법에 있어서,
    메모리클럭 스위칭신호를 발생시키는 단계와,
    상기 스위칭신호에 기초하여 상기 바이오스롬의 비디오메모리클럭값을 변경하는 단계와,
    시스템 재부팅시 상기 바이오스롬에서 변경된 비디오메모리클럭값을 읽어들이는 단계와,
    상기 변경된 메모리클럭값으로 비디오메모리를 동작시키는 단계를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
KR1020010075958A 2001-12-03 2001-12-03 컴퓨터시스템 및 그 제어방법 KR100789712B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010075958A KR100789712B1 (ko) 2001-12-03 2001-12-03 컴퓨터시스템 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010075958A KR100789712B1 (ko) 2001-12-03 2001-12-03 컴퓨터시스템 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20030046000A KR20030046000A (ko) 2003-06-12
KR100789712B1 true KR100789712B1 (ko) 2008-01-02

Family

ID=29572732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010075958A KR100789712B1 (ko) 2001-12-03 2001-12-03 컴퓨터시스템 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100789712B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014051622A1 (en) * 2012-09-28 2014-04-03 Hewlett-Packard Development Company, L.P. Selectable graphics controllers to display output

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010286A (ko) * 1989-11-24 1991-06-29 정용문 비디오 디스플레이 어뎁터
KR20000014537A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치의 디스플레이 모드 자동 설정 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010286A (ko) * 1989-11-24 1991-06-29 정용문 비디오 디스플레이 어뎁터
KR20000014537A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치의 디스플레이 모드 자동 설정 방법

Also Published As

Publication number Publication date
KR20030046000A (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
JP2651218B2 (ja) フレキシブルasicマイクロコンピュータ
US20070005949A1 (en) Method for Booting a Computer System
US20040010773A1 (en) Method and apparatus for displaying debug codes of a baisc input/output system
US20030145191A1 (en) Computer system and method of controlling the same
JP2501874B2 (ja) Icカ―ド
KR19990024903A (ko) 컴퓨터의 로고 디스플레이 장치 및 그 방법
KR101793282B1 (ko) 마이크로 컴퓨터
KR100789712B1 (ko) 컴퓨터시스템 및 그 제어방법
US6654839B1 (en) Interrupt controller, asic, and electronic equipment
JP2003044303A (ja) コンピュータ装置
US20060069908A1 (en) Information processing apparatus and boot control method
JPH10105503A (ja) マイクロコントローラのアドレス再設定回路
JPH1185724A (ja) Cpuモード切替回路
KR100388961B1 (ko) 정보처리시스템의 플래쉬 롬의 데이터 복구 제어장치
KR100568246B1 (ko) 컴퓨터 시스템 및 그 제어방법
JP2007193572A (ja) Cpu、集積回路装置、マイクロコンピュータ及び電子機器
JP2008065549A (ja) マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法
KR200204353Y1 (ko) 바이오스 셋업 선택 기능을 갖는 컴퓨터
KR0147476B1 (ko) 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법
JP3227568B2 (ja) プラグ&プレイシステムの自動制御回路
JP3405239B2 (ja) 初期値設定変更装置
KR20000039273A (ko) 바이오스 코드를 갖는 저장 매체를 구비한 컴퓨터 시스템 및이의 동작 방법
JP3283505B2 (ja) マイクロコンピュータ
KR20020067144A (ko) 컴퓨터 시스템의 리셋 확인 장치 및 그의 리셋 확인 방법
WO1998044408A1 (fr) Micro-ordinateur et equipement electronique

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee