KR100772427B1 - 출력 구동장치 - Google Patents

출력 구동장치 Download PDF

Info

Publication number
KR100772427B1
KR100772427B1 KR1020060081633A KR20060081633A KR100772427B1 KR 100772427 B1 KR100772427 B1 KR 100772427B1 KR 1020060081633 A KR1020060081633 A KR 1020060081633A KR 20060081633 A KR20060081633 A KR 20060081633A KR 100772427 B1 KR100772427 B1 KR 100772427B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
power supply
bulk
gate
Prior art date
Application number
KR1020060081633A
Other languages
English (en)
Inventor
정유신
Original Assignee
(주)알파칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알파칩스 filed Critical (주)알파칩스
Priority to KR1020060081633A priority Critical patent/KR100772427B1/ko
Application granted granted Critical
Publication of KR100772427B1 publication Critical patent/KR100772427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 장치에 공급되는 전원이 차단되었을 때 패드에 강하된 전압과 반도체 장치의 전원전압 사이에 전류가 흐르는 경로를 차단하는 출력 구동장치를 개시한다. 상기 출원 구동장치는, 제1P형 모스트랜지스터, 제2P형 모스트랜지스터, 제1N형 모스트랜지스터, 게이트 바이어스 생성기 및 벌크 바이어스 생성기를 구비한다. 상기 제1P형 모스트랜지스터는 일 단자가 제1전압전원에 연결되고, 게이트에 제1입력신호가 인가되며, 벌크에 벌크 바이어스가 인가된다. 상기 제2P형 모스트랜지스터는 일 단자가 상기 제1P형 모스트랜지스터의 다른 일 단자에 연결되고, 다른 일 단자가 출력단자에 연결되며, 게이트에 게이트 바이어스가 인가되고, 벌크에 상기 벌크 바이어스(bulk bias)가 인가된다. 상기 제1N형 모스트랜지스터는 일 단자가 상기 출력단자 및 상기 제2P형 모스트랜지스터의 공통 단자에 연결되고, 다른 일 단자가 제2전원전압에 연결되며, 게이트에 제2입력신호가 인가되고, 벌크가 상기 제2전원전압에 연결된다. 게이트 바이어스 생성기는 상기 제1전원전압, 상기 제2전원전압, 상기 출력단자의 전압 및 상기 벌크 바이어스에 응답하여 상기 게이트 바이어스를 생성한다. 상기 벌크 바이어스 생성기는 상기 제1전원전압 및 상기 출력단자의 전압을 이용하여 상기 벌크(bulk) 바이어스를 생성한다.

Description

출력 구동장치{Output Driver}
도 1은 종래의 출력 구동장치의 일예를 나타낸다.
도 2는 종래의 출력 구동장치의 다른 일예를 나타낸다.
도 3은 본 발명에 따른 출력 구동장치의 회로도이다.
도 4는 도 3에 도시된 게이트 바이어스 전압 생성기의 내부 회로도이다.
도 5는 도 3에 도시된 벌크 바이어스 전압 생성기의 내부 회로도이다.
본 발명은 반도체 장치에 구현된 출력 구동장치에 관한 것으로, 특히 반도체 장치에 인가되는 전원이 차단되었을 때 상기 출력 구동장치와 연결된 패드로부터 인가되는 신호에 의하여 상기 출력 구동장치를 포함하는 반도체 장치에 구현된 내부회로의 오동작을 방지하기 위한 출력 구동장치에 관한 것이다.
도 1은 종래의 출력 구동장치의 일예를 나타낸다.
도 1을 참조하면, 출력 구동장치(100)는 CMOS로 구현되어 한 개의 P형 모스트랜지스터(MP1) 및 한 개의 N형 모스트랜지스터(MN1)를 구비한다.
출력 구동장치(100)가 인버터(Inverter)로 동작한다고 할 때, 제1입력전 압(VGP) 및 제2입력전압(VGN)은 전압준위가 서로 동일한 신호가 된다. P형 모스트랜지스터(MP1)를 턴 온 시키고 N형 모스트랜지스터(MN1)를 턴 오프 시키기 위해서는 제1입력전압(VGP) 및 제2입력전압(VGN)의 전압준위가 낮아야 하고, N형 모스트랜지스터(MN1)를 턴 온 시키고 P형 모스트랜지스터(MP1)를 턴 오프 시키기 위해서는 제1입력전압(VGP) 및 제2입력전압(VGN)의 전압준위가 높아야 한다. 출력 구동장치(100)의 정상적인 동작은 당업자에게는 당연한 기술적 범위에 속하므로 여기서 설명하지는 않는다.
그러나 상기 출력 구동장치(100)가 구현된 반도체 장치에 전원을 차단시켰을 때, 제1전원전압(VDD)은 일반적으로 제2전원전압(VSS)과 동일한 전압준위를 가지게 된다. 또한 제1입력전압(VGP) 및 제2입력전압(VGN)도 제2전원전압(VSS)과 동일한 전압준위를 가지게 될 것이다. 이 경우, N형 모스트랜지스터(MN1)는 턴 오프 되지만, P형 모스트랜지스터(MP1)는 턴 온 될 수 있다. 이 때 패드(PAD)에 제1전원전압(VDD)과 동일한 전압준위의 신호가 인가되는 경우, 턴 온 된 P형 모스트랜지스터를 통하여 제1전원전압(VDD)의 전압준위가 제2전원전압(VSS) 수준의 전압에서 제1전원전압(VDD) 수준의 전압으로 변하게 된다.
이와 같이 도 1에 도시된 출력 구동장치는, 제1전원전압(VDD)의 전압준위가 변하게 되어 정상적인 경우 동작하지 말아야 할 회로가 동작하게 되는 오류가 발생하게 되는 단점이 있다.
도 2는 종래의 출력 구동장치의 다른 일예를 나타낸다.
도 2를 참조하면, 출력구동자치(200)는 2개의 N형 모스트랜지스터(MN2, MN3) 로 이루어진다.
제2N형 모스트랜지스터(MN2) 및 제3N형 모스트랜지스터(MN3)의 벌크가 모두 제2전원전압(VSS)에 연결되어 있다. 상기 출력구동장치(200)가 구현된 반도체 장치에 공급되는 전원을 차단하였을 경우, 제1전원전압(VDD)의 전압준위가 제2전원전압(VSS)의 전압준위가 동일하게 될 것이다. 또한 제1입력신호(VGN1) 및 제2입력신호(VGN2)의 전압준위는 제2전압준위(VSS)와 동일한 전압준위가 되어, 2개의 N형 모스트랜지스터(MN2, MN3)가 모두 턴 오프 상태가 되기 때문에, 패드(PAD)에 어떤 전압준위가 인가되더라도 출력 구동장치(200)를 통하여 반도체 장치로 유입되는 전원이 차단된다.
상술한 바와 같이 도 2에 도시된 출력 구동장치(200)는 반도체 장치에 전원을 차단하였을 경우에 발생할 수 있는 오류는 방지할 수 있다. 그러나 반도체 장치에 전원을 정상적으로 공급하여 동작시킬 때, 출력 구동장치(200)의 스윙 전압이 감소하게 되는 단점이 있다. 즉, 제1입력신호(VGN1)가 제1전원전압(VDD)과 동일한 전압준위를 가지는 경우라 할지라도, 패드(PAD)로부터 출력될 수 있는 최고전압은, 제1전원전압(VDD)에서 제2N형 모스트랜지스터(MN2)의 문턱전압(Threshold Voltage)을 뺀 값이 된다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 장치에 공급되는 전원이 차단되었을 때 패드에 강하된 전압과 반도체 장치의 전원전압 사이에 전류가 흐르는 경로를 차단하는 출력 구동장치를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 출력 구동장치는, 제1P형 모스트랜지스터, 제2P형 모스트랜지스터, 제1N형 모스트랜지스터, 게이트 바이어스 생성기 및 벌크 바이어스 생성기를 구비한다.
상기 제1P형 모스트랜지스터는 일 단자가 제1전압전원에 연결되고, 게이트에 제1입력신호가 인가되며, 벌크에 벌크 바이어스가 인가된다. 상기 제2P형 모스트랜지스터는 일 단자가 상기 제1P형 모스트랜지스터의 다른 일 단자에 연결되고, 다른 일 단자가 출력단자에 연결되며, 게이트에 게이트 바이어스가 인가되고, 벌크에 상기 벌크 바이어스(bulk bias)가 인가된다. 상기 제1N형 모스트랜지스터는 일 단자가 상기 출력단자 및 상기 제2P형 모스트랜지스터의 공통 단자에 연결되고, 다른 일 단자가 제2전원전압에 연결되며, 게이트에 제2입력신호가 인가되고, 벌크가 상기 제2전원전압에 연결된다. 게이트 바이어스 생성기는 상기 제1전원전압, 상기 제2전원전압, 상기 출력단자의 전압 및 상기 벌크 바이어스에 응답하여 상기 게이트 바이어스를 생성한다. 상기 벌크 바이어스 생성기는 상기 제1전원전압 및 상기 출력단자의 전압을 이용하여 상기 벌크(bulk) 바이어스를 생성한다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명에 따른 출력 구동장치의 회로도이다.
도 3을 참조하면, 출력 구동장치(300)는, 3개의 모스트랜지스터(MP31, MP32, MN31), 게이트 바이어스 전압 생성기(310) 및 벌크 바이어스 전압 생성기(320)를 구비한다.
제1P형 모스트랜지스터(MP31)는 일 단자가 제1전압전원(VDD)에 연결되고, 게이트에 제1입력신호(VGP)가 인가되며, 벌크에 벌크 바이어스 전압(VBP)이 인가된다. 제2P형 모스트랜지스터(MP32)는 일 단자가 제1P형 모스트랜지스터(MP31)의 다른 일 단자에 연결되고, 다른 일 단자가 출력단자(PAD)에 연결되며, 게이트에 게이트 바이어스 전압(VGP)이 인가되고, 벌크에 벌크 바이어스 전압(VBP)이 인가된다. 제1N형 모스트랜지스터(MN31)는 일 단자가 상기 출력단자(PAD) 및 상기 제2P형 모스트랜지스터(MP32)의 공통 단자에 연결되고, 다른 일 단자가 제2전원전압(VSS)에 연결되며, 게이트에 제2입력신호(VGN)가 인가되고, 벌크가 상기 제2전원전압(VSS)에 연결된다.
게이트 바이어스 전압 생성기(310)는 상기 제1전원전압(VDD), 상기 제2전원전압(VSS), 상기 출력단자(PAD)의 전압 및 상기 벌크 바이어스 전압(VBP)에 응답하여 상기 게이트 바이어스 전압(VGP)을 생성한다. 벌크 바이어스 전압 생성기(320)는 상기 제1전원전압(VDD) 및 상기 출력단자(PAD)의 전압을 이용하여 벌크 바이어스 전압(VBP)을 생성한다.
여기서 출력단자(PAD)는 상기 출력 구동장치(300)가 구현된 반도체 장치의 패드(PAD)가 된다. 또한 제1전원전압(VDD)은 상기 출력 구동장치(300)가 사용하는 전원전압 중에서 가장 높은 전압준위의 전원전압이고, 상기 제2전원전압(VSS)은 상기 출력 구동장치가 사용하는 전원전압 중에서 가장 낮은 전압준위의 전원전압으로 접지전압(Ground Level Voltage)인 경우가 바람직하다.
도 4는 도 3에 도시된 게이트 바이어스 전압 생성기의 내부 회로도이다.
도 4를 참조하면, 게이트 바이어스 전압 생성기(310)는, 제2N형 모스트랜지스터(MN32) 및 제3P형 모스트랜지스터(MP33)를 구비한다.
제2N형 모스트랜지스터(MN32)는 일 단자가 상기 게이트 바이어스 전압(VGP)을 출력하는 게이트 바이어스 단자에 연결되고, 다른 일 단자가 제2전원전압(VSS)에 연결되며, 게이트에 제1전원전압(VDD)이 인가되고, 벌크가 제2전원전압(VSS)에 연결된다. 제3P형 모스트랜지스터(MP33)는 일 단자가 상기 게이트 바이어스 단자(VGP)에 연결되고, 다른 일 단자가 상기 출력단자(PAD)에 연결되며, 게이트에 제1전원전압(VDD)이 인가되고, 벌크에 상기 벌크 바이어스 전압(VBP)이 인가된다.
도 5는 도 3에 도시된 벌크 바이어스 전압 생성기의 내부 회로도이다.
도 5를 참조하면, 벌크 바이어스 전압 생성기(320)는, 제4P형 모스트랜지스터(MP34) 및 제5P형 모스트랜지스터(MP35)를 구비한다.
제4P형 모스트랜지스터(MP34)는 일 단자가 제1전원전압(VDD)에 연결되고, 게이트에 상기 출력단자(PAD)의 전압이 인가되며, 다른 일 단자가 벌크와 연결되어 상기 벌크 바이어스 전압(VBP)을 출력한다. 제5P형 모스트랜지스터(MP35)는 일 단자가 벌크 및 상기 제4P형 모스트랜지스터(MP34)의 다른 일 단자와 연결되며, 다른 일 단자가 상기 출력단자(PAD)에 연결되고, 게이트에 제1전원전압(VDD)이 인가된다.
이하에서는 도 3 내지 도 5의 도면을 기초로 하여 출력 구동장치(300)의 동작에 대하여 설명한다.
1. 전원전압이 정상적으로 인가된 상태 일 때
1-1. 게이트 바이어스 전압(VGP)의 전압준위(도 4 참조)
전원이 정상적으로 인가된다면, 도 4에 도시된 게이트 바이어스 전압 생성기(310)의 제2N형 모스트랜지스터(MN32)는 턴 온 되지만 제3P형 모스트랜지스터(MP33)는 턴 오프 된다. 따라서 게이트 바이어스 전압(VGP)의 전압준위는 제2전원전압(VSS)과 동일하게 된다.
1-2. 벌크 바이어스 전압(VBP)의 전압준위(도 5 참조)
출력단자(PAD)의 동작전압은 제1전원전압(VDD)과 제2전원전압(VSS) 사이의 전압준위를 가지게 되므로, 제1전원전압(VDD)의 전압준위는 출력단자(PAD)의 전압준위에 비하여 크거나 같게 된다. 따라서 제1전원전압(VDD)이 게이트에 인가되는 제5P형 모스트랜지스터(MP35)는 항상 턴 오프 되게 되고 출력단자(PAD)의 전압이 게이트에 인가되는 제4P형 모스트랜지스터(MP34)가 턴 온 되게 될 것이다. 결국 벌크 바이어스 전압(VBP)의 전압준위는 제1전원전압(VDD)의 전압준위와 동일한 전압준위를 가지게 된다.
1-3. 출력 구동회로의 동작(도 3 참조)
제2P형 모스트랜지스터(MP32)는, 게이트에 인가되는 게이트 바이어스 전압(VGP)의 전압준위가 제2전원전압(VSS)의 전압준위와 동일하므로, 턴 온 된다. 제1P형 모스 트랜지스터(MP31)는, 벌크에 제1전원전압(VDD)의 전압준위와 동일한 전압준위를 가지는 벌크 바이어스 전압(VBP)이 인가되므로, 정상적인 출력 구동회로와 동일하게 된다.
2. 전원전압이 차단되었을 때
2-1. 게이트 바이어스 전압(VGP)의 전압준위(도 4 참조)
전원전압이 차단된 경우 제1전원전압(VDD)의 전압준위는 제2전원전압(VSS)의 전압준위와 동일한 값으로 간주하므로, 도 4에 도시된 게이트 바이어스 전압 생성기(310)의 제2N형 모스트랜지스터(MN32)는 턴 오프 되지만 제3P형 모스트랜지스터(MP33)는 턴 온 된다. 따라서 게이트 바이어스 전압(VGP)의 전압준위는 출력단자(PAD)의 전압준위와 동일하게 된다.
2-2. 벌크 바이어스 전압(VBP)의 전압준위(도 5 참조)
전원전압이 차단된 경우 제1전원전압(VDD)의 전압준위는 제2전원전압(VSS)의 전압준위와 동일한 값으로 간주한다. 또한 출력단자(PAD)의 동작전압은 제1전원전압(VDD)과 제2전원전압(VSS) 사이의 전압준위를 가지게 되므로, 출력단자(PAD)의 전압준위는 제1전원전압(VDD)의 전압준위에 비하여 크거나 같게 된다. 따라서 제1전원전압(VDD)이 게이트에 인가되는 제5P형 모스트랜지스터(MP35)는 항상 턴 온 되게 되고 출력단자(PAD)의 전압이 게이트에 인가되는 제4P형 모스트랜지스터(MP34)가 턴 오프 되게 될 것이다. 결국 벌크 바이어스 전압(VBP)의 전압준위는 출력단자(PAD)에 강하되는 전압이 된다.
2-3. 출력 구동회로의 동작(도 3 참조)
제2P형 모스트랜지스터(MP32)는, 게이트에 인가되는 게이트 바이어스 전압(VGP)의 전압준위가 출력단자(PAD)에 강하되는 전압이 인가되기 때문에, 턴 오프 된다. 벌크에 출력단자(PAD)에 강하되는 전압준위와 동일한 전압준위를 가지는 벌 크 바이어스 전압(VBP)이 인가되므로, 제1P형 모스트랜지스터(MP31) 및 제1P형 모스트랜지스터(MP32)에 존재하는 기생 다이오드에 출력단자(PAD)로부터 제1전원전압(VDD)으로 관통하여 전류가 흐르는 것을 방지하게 된다.
이를 요약하며, 전원전압에 정상적으로 인가될 경우에는 제1P형 모스트랜지스터(MP31) 및 제2P형 모스트랜지스터(MP32)가 턴 온 시키며 동시에 벌크 바이어스를 제1전원전압(VDD)과 동일한 전압준위를 가지게 하여 정상적인 출력 구동장치로서 동작하게 한다. 전원전압이 차단되었을 때는 제1P형 모스트랜지스터(MP31) 및 제2P형 모스트랜지스터(MP32)가 턴 오프 시키며 동시에 벌크 바이어스를 출력단자(PAD)에 강하되는 전압과 동일한 전압준위를 가지게 하여 출력단자(PAD)로부터 제1전원전압(VDD)으로 전류가 흐를 수 있는 경로를 완전히 차단한다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
상술한 바와 같이, 본 발명에 따른 출력 구동장치는 전원전압이 공급될 때는 정상적인 출력 구동장치로 동작하고, 전원전압이 차단될 때는 패드로부터 인가되는 전압이 상기 출력 구동장치를 거쳐 제1전원전압으로 전류가 흐르는 것을 방지하는 기능을 수행한다.

Claims (5)

  1. 일 단자가 제1전압전원에 연결되고, 게이트에 제1입력신호가 인가되며, 벌크에 벌크 바이어스 전압이 인가되는 제1P형 모스트랜지스터;
    일 단자가 상기 제1P형 모스트랜지스터의 다른 일 단자에 연결되고, 다른 일 단자가 출력단자에 연결되며, 게이트에 게이트 바이어스 전압이 인가되고, 벌크에 상기 벌크 바이어스 전압이 인가되는 제2P형 모스트랜지스터;
    일 단자가 상기 출력단자 및 상기 제2P형 모스트랜지스터의 공통 단자에 연결되고, 다른 일 단자가 제2전원전압에 연결되며, 게이트에 제2입력신호가 인가되고, 벌크가 상기 제2전원전압에 연결되는 제1N형 모스트랜지스터;
    상기 제1전원전압, 상기 제2전원전압, 상기 출력단자의 전압 및 상기 벌크 바이어스 전압에 응답하여 상기 게이트 바이어스 전압을 생성하는 게이트 바이어스 전압 생성기; 및
    상기 제1전원전압 및 상기 출력단자의 전압을 이용하여 상기 벌크 바이어스 전압을 생성하는 벌크 바이어스 전압 생성기를 구비하는 것을 특징으로 하는 출력 구동장치.
  2. 제1항에 있어서,
    상기 출력단자는 상기 출력 구동장치가 구현된 반도체 장치의 패드(PAD)인 것을 특징으로 하는 출력 구동장치.
  3. 제1항에 있어서,
    상기 제1전원전압은 상기 출력 구동장치가 사용하는 전원전압 중에서 가장 높은 전압준위의 전원전압이고,
    상기 제2전원전압은 상기 출력 구동장치가 사용하는 전원전압 중에서 가장 낮은 전압준위의 전원전압인 것을 특징으로 하는 출력 구동장치.
  4. 제1항에 있어서, 상기 게이트 바이어스 전압 생성기는,
    일 단자가 상기 게이트 바이어스 전압을 출력하는 게이트 바이어스 단자에 연결되고, 다른 일 단자가 제2전원전압에 연결되며, 게이트에 제1전원전압이 인가되고, 벌크가 제2전원전압에 연결된 제2N형 모스트랜지스터; 및
    일 단자가 상기 게이트 바이어스 단자에 연결되고, 다른 일 단자가 상기 출력단자에 연결되며, 게이트에 제1전원전압이 인가되고, 벌크에 상기 벌크 바이어스 전압이 인가되는 제3P형 모스트랜지스터를 구비하는 것을 특징으로 하는 출력 구동장치.
  5. 제1항에 있어서, 상기 벌크 바이어스 전압 생성기는,
    일 단자가 제1전원전압에 연결되고, 게이트에 상기 출력단자의 전압이 인가되며, 다른 일 단자가 벌크와 연결되어 상기 벌크 바이어스 전압을 출력하는 제4P형 모스트랜지스터; 및
    일 단자가 벌크 및 상기 제4P형 모스트랜지스터의 다른 일 단자와 연결되며, 다른 일 단자가 상기 출력단자에 연결되고, 게이트에 제1전원전압이 인가되는 제5P형 모스트랜지스터를 구비하는 것을 특징으로 하는 출력 구동장치.
KR1020060081633A 2006-08-28 2006-08-28 출력 구동장치 KR100772427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081633A KR100772427B1 (ko) 2006-08-28 2006-08-28 출력 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081633A KR100772427B1 (ko) 2006-08-28 2006-08-28 출력 구동장치

Publications (1)

Publication Number Publication Date
KR100772427B1 true KR100772427B1 (ko) 2007-11-01

Family

ID=39060516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081633A KR100772427B1 (ko) 2006-08-28 2006-08-28 출력 구동장치

Country Status (1)

Country Link
KR (1) KR100772427B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168545A (ja) 1997-08-19 1999-03-09 Toshiba Corp 半導体集積回路装置及びその制御方法
JPH11308089A (ja) 1998-04-22 1999-11-05 United Microelectronics Corp 広い電圧許容範囲を有する入出力回路
JP2002116237A (ja) 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
JP2003069410A (ja) 2001-08-29 2003-03-07 Fujitsu Ltd 入出力バッファ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168545A (ja) 1997-08-19 1999-03-09 Toshiba Corp 半導体集積回路装置及びその制御方法
JPH11308089A (ja) 1998-04-22 1999-11-05 United Microelectronics Corp 広い電圧許容範囲を有する入出力回路
JP2002116237A (ja) 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
JP2003069410A (ja) 2001-08-29 2003-03-07 Fujitsu Ltd 入出力バッファ回路

Similar Documents

Publication Publication Date Title
JP3152867B2 (ja) レベルシフト半導体装置
US7545186B2 (en) Reset circuit
JP2993462B2 (ja) 出力バッファ回路
JP2005252481A (ja) 半導体装置
US9136827B2 (en) Power-on reset circuit
TW200416439A (en) Level shifter having low peak current
JP2008152706A (ja) 電圧発生回路
JP5421075B2 (ja) 入力回路
US20070194830A1 (en) High performance level shift circuit with low input voltage
KR101681458B1 (ko) Ｃｍｏｓ 입력 버퍼 회로
KR100772427B1 (ko) 출력 구동장치
JPH0786910A (ja) 出力駆動回路
JP3565067B2 (ja) Ｃｍｏｓロジック用電源回路
KR20080060374A (ko) 반도체 소자의 파워업 회로
US20030071661A1 (en) Input circuit
JP3935266B2 (ja) 電圧検知回路
US7084614B2 (en) Reference voltage generator
JP2010041062A (ja) レベルシフト回路
US20240250676A1 (en) Output circuit
JP5428259B2 (ja) 基準電圧発生回路および電源クランプ回路
KR100807595B1 (ko) 반도체 메모리 장치
WO2019058771A1 (ja) 入力回路
KR100857852B1 (ko) 데이터신호의 구간 감지회로
JPH0786525A (ja) Ｃｍｏｓ出力回路及びそれを用いた半導体集積回路
KR960000899B1 (ko) 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 12