KR100761151B1 - 휘발성 반도체 메모리의 전압 공급 장치 - Google Patents

휘발성 반도체 메모리의 전압 공급 장치 Download PDF

Info

Publication number
KR100761151B1
KR100761151B1 KR1020027008549A KR20027008549A KR100761151B1 KR 100761151 B1 KR100761151 B1 KR 100761151B1 KR 1020027008549 A KR1020027008549 A KR 1020027008549A KR 20027008549 A KR20027008549 A KR 20027008549A KR 100761151 B1 KR100761151 B1 KR 100761151B1
Authority
KR
South Korea
Prior art keywords
semiconductor memory
voltage
stby
supply device
transistor
Prior art date
Application number
KR1020027008549A
Other languages
English (en)
Other versions
KR20020069230A (ko
Inventor
침머만크리스티안
아우에악셀
슈파흐만위르겐
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20020069230A publication Critical patent/KR20020069230A/ko
Application granted granted Critical
Publication of KR100761151B1 publication Critical patent/KR100761151B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 대기 전압(V_STBY)이 반도체 메모리(1)의 제2 접속부(7)를 통해 반도체 메모리(1)에 인가되는, 메모리 어레이(2)를 갖는 휘발성 반도체 메모리(1)의 전압 공급 장치에 관한 것이다. 본 발명에 따르면, 전압 공급 장치를 가능한 한 간단하게 하고 최소 부품을 사용하기 위해서, 반도체 메모리(1, 1a)의 전원 공급을 위한 입력 전압(V_STBY)의 증가 시 저 저항이 되고 입력 전압(V_STBY)의 감소 시 고 저항이 되는, 대기 전압(V_STBY)의 안정화를 위한 안정화 회로(10)가 반도체 메모리(1)에 장착되는 것이 제안된다.
대기 전압, 반도체 메모리, 제2 접속부, 메모리 어레이, 안정화 회로

Description

휘발성 반도체 메모리의 전압 공급 장치{ARRANGEMENT FOR VOLTAGE SUPPLY TO A VOLATILE SEMICONDUCTOR MEMORY}
본 발명은 독립 청구항의 전제부에 따른, 입력 전압이 반도체 메모리의 제2 접속부를 통해 인가되는, 메모리 어레이(array)를 갖는 휘발성 반도체 메모리의 전압 공급 장치에 관한 것이다.
반도체 메모리는 두 가지 그룹, 즉 휘발성 및 비휘발성 메모리로 구분된다. 휘발성 메모리(단기 메모리)는 임의적으로 반복해 읽기 및 쓰기가 가능하므로 예를 들어 임의 접근 메모리(RAM)로 불린다. 이것의 정보 내용은 전원 공급의 차단 시 소실된다. 비휘발성 메모리(장기 메모리)는 전원 공급의 차단 후에도 정보 내용을 계속 유지하며 고정 메모리로도 불린다.
휘발성 반도체 메모리는 예를 들면 마이크로 컴퓨터의 부품이다. 반도체 메모리의 메모리 어레이에는 마이크로 컴퓨터에 의해 처리될 수 있는 프로그램이 저장되어 있다. 마이크로 컴퓨터가 예를 들어 차량을 위한 제어 장치의 부품이거나 또는 엔진 제어 장치의 부품인 경우에는 메모리 어레이의 정보 내용이 차량 정지 후에도 지속적으로 기억되어야 한다. 이를 위해, 지속적으로, 즉 특히 차량 정지 후에도 반도체 메모리에 전원을 공급하는 반도체 메모리용 전압 공급 장치가 필요하다.
메모리 어레이의 정보 내용을 지속적으로 기억하기 위한 연속적 전원 공급은 특히 차량 배터리에 의해 이루어지며 장기 정차 시 차량 배터리의 점진적 방전을 발생시킨다. 이외에도 연속적으로 전류가 공급되는 대기 휴지 기간에서의 소비 전류는 읽기 및 쓰기 과정이 이루어지는 정상 운전 모드에서의 소비 전류와 수 십승의 차이를 나타낸다. 따라서 일반적으로 복잡한 반도체 메모리용 전압 공급 장치가 사용되는데, 이것은 대기 모드와 정상 운전 모드에 대해 각각 상이한 구동력을 갖는 두 개의 회로 부품을 포함한다. 필요에 따라서 이 두 가지 회로 부품 사이에서 스위칭이 이루어진다. 높은 구동력을 갖는 정상 운전 모드용 회로 부품은 휴지 소비 전류가 가능하면 작도록 차량의 정지 상태에서는 차단되어야 하는데, 그렇지 않을 경우 차량 배터리의 조기 방전이 일어나기 때문이다. 하지만 적은 구동력을 갖는 대기 모드용 회로 부품의 소비 전류는 이것의 복잡한 구조로 인해 종래 기술에서는 예를 들어 수 백 마이크로 암페어에 달한다.
메모리 어레이의 공급 전압의 변동, 특히 하강으로 인해 반도체 메모리의 리셋(reset)이 발생하는 것을 방지하고, 이런 리셋으로 인해 메모리 어레이 내에 저장된 정보가 완전하게 소실되는 것을 방지하기 위해, 적은 구동력을 갖는 회로 부품은 반도체 메모리의 입력 전압 또는 대기 전압을 안정화해야 한다. 이외에도 메모리 어레이의 손상 및 이로 인한 정보 손실을 방지하기 위해, 적은 구동력을 갖는 회로 부품은 과전압 펄스로부터 메모리 어레이를 보호해야 한다.
본 발명의 목적은 반도체 메모리의 전압 공급 장치를 가능한 한 간단하게 하고, 가능한 한 적은 부품으로 구현하여 전압 공급 장치의 휴지 소비 전류를 가능한 한 작게 하는 것이다.
이 목적을 해결하기 위해 서두에 언급된 유형의 전압 공급 장치로부터 본 발명은 입력 전압 또는 대기(standby) 전압의 안정화를 위한 안정화 회로를 반도체 메모리에 장착하는 것을 제안하는데, 이 안정화 회로는 반도체 메모리(1, 1a)의 전원 공급을 위한 입력 전압(V_STBY)이 너무 낮은 경우 저항을 증가시키고 입력 전압(V_STBY) 증가 시 저항을 감소시킨다.
특히 이것은 본 발명에 따라 다이오드 및 트랜지스터의 병렬 연결을 통해 구현될 수 있는데, 이 경우 다이오드의 양극은 입력 전압 또는 대기 전압과 연결되고 다이오드의 음극은 반도체 메모리의 제3 접속부에 인가되는 기준 전위와 연결되며, 이 경우 트랜지스터는 자신의 스위칭 구간을 통해, 즉 전계 효과 트랜지스터(FET)의 경우 채널 드래인 소스를 통해 그리고 양극성 트랜지스터의 경우 이미터 콜렉터 구간을 통해 대기 전압과 기준 전위 사이에 연결되고, 트랜지스터의 베이스, 즉 전계 효과 트랜지스터(FET)의 경우 게이트 그리고 양극성 트랜지스터의 경우 베이스는 입력 전압 또는 대기 전압에 연결된다. 이외에도 입력 전압 및 대기 전압의 개념은 동일하게 사용된다.
본 발명에 따른 장치는 특히 구조가 간단한 안정화 회로를 갖는다.
바람직한 실시예에서 이 장치는 대기 전압의 최적의 안정화를 구현하기 위해 적합한 방식으로 서로 연결되는 다이오드와 트랜지스터만으로 이루어진다. 본 발명에 따른 장치의 안정화 회로는 반도체 메모리에 내장된다. 본 발명에 따른 장치는, 메모리 어레이 내 정보의 유지를 보장하기 위해서 대기 전압의 안정화가 비교적 적게 요구된다는 사실을 활용한다.
안정화 회로를 구현하기 위한 다른 가능성은 제너 다이오드의 사용, CMOS 트랜지스터의 전압에 따른 전도율 제어 또는 전압에 따른, 온도 보상적 전도율 제어이다.
안정화 회로의 부품 수가 적고 구조가 간단하므로 반도체 메모리의 휴지 단계에서 전원 공급의 안정화를 위한 동작 전류는 매우 적은 값을 가질 수 있는데, 이로 인해 휴지 전류 소비는 매우 낮게 유지될 수 있다. 따라서 차량 배터리에서는 반도체 메모리의 휴지 단계에서 매우 적은 전류만이 소비되고 차량 배터리는 보호된다.
안정화 회로의 다이오드는 바람직하게도 제너 다이오드로서 형성된다. 안정화 회로의 트랜지스터는 바람직하게도 FET, 특히 MOSFET로서 형성된다. 바람직하게도 트랜지스터는 n-채널 전계 효과 트랜지스터로서 형성된다.
본 발명에 따른 바람직한 실시예에서는 반도체 메모리의 제2 접속부가 저항을 통해 전압 공급원과 연결되는 것이 제안된다. 예를 들어 전압 공급원은 자동차 배터리로서 형성된다. 저항을 통해 공급 전압원의 일부가 감소하고 대기 전압은 반도체 메모리의 제2 접속부에 공급된다. 본 발명에 따른 장치의 경우 특히 높은 오옴의 저항이 선택될 수 있는데, 그 이유는 안정화 회로로 인해 매우 적은 동작 전류만으로도 대기 전압의 안정화가 충분히 가능하기 때문이다.
대기 전압의 평활(smoothing) 및 공급 전압의 단기 하강의 바이패스를 위해 반도체 메모리의 제2 접속부는 콘덴서를 통해 기준 전위와 연결된다.
마지막으로 본 발명에 따른 바람직한 다른 실시예의 경우에는 대기 전압과 기준 전위 사이에 배치되며, 복수의 클램핑 부재의 직렬 연결로 이루어지는 보호 회로가 반도체 메모리에 장착된다. 이 보호 회로를 통해 메모리 어레이는 과전압 펄스로부터 보호된다. 보호 회로의 클램핑 전압은 상응하는 개수의 클램핑 부재를 선택함으로써 조절될 수 있다.
바람직하게도 클램핑 부재는 채널 드레인 소스(Drain-Source)를 통해 직렬로 연결되는 트랜지스터로서 형성되는데, 이 경우 트랜지스터의 게이트는 각 트랜지스터의 드레인 또는 소스와 연결된다. 바람직하게도 보호 회로의 트랜지스터는 MOSFET로서 형성된다. 또한 보호 회로의 트랜지스터는 n-채널-전계 효과 트랜지스터로서 형성된다.
이하에서는 본 발명의 바람직한 실시예가 도면에 도시된 도해를 통해 상세히 설명된다.
도1은 휘발성 반도체 메모리의 전원 공급을 위한 본 발명에 따른 장치이다.
도2는 일반적 형태의 장치에서 본 발명의 원리를 개략적으로 도시한 도면이다.
도1에는 휘발성 반도체 메모리 전체가 부호(1)로서 표시되어 있다. 반도체 메모리(1)는 메모리 어레이(2)를 갖는데, 이것의 내부에는 다수의 메모리셀이 매트릭스 형태로 배치되어 있다. 메모리셀로 정보를 쓰기 위한 특정 메모리셀을 선택하기 위해 또는 메모리셀의 내용을 읽기 위해 메모리셀의 어드레스는 행 디코더 또는 열 디코더에 의해 디코딩된다.
휘발성 반도체 메모리(1)는 마이크로 컴퓨터(도시되지 않음)의 일부이다. 이것은 다시 차량 제어 장치의 부품이거나 또는 마이크로 제어 장치의 부품이다. 반도체 메모리(1)의 메모리 어레이(2) 내에는 마이크로 컴퓨터에 의해 처리 가능한 제어 프로그램이 저장되어 있다. 차량 정지 후에 제어 프로그램의 소실을 방지하기 위해 메모리 어레이(2)의 정보 내용은 차량의 정지 후에도 지속적으로 저장되어야 한다. 이를 위해 특히 정지된 차량에서도 공급 전압이 메모리 어레이(2)에 지속적으로 공급된다. 공급 전압은 메모리 어레이(2)의 제1 접속부(3)에 연결된다. 메모리 어레이(2)의 제2 접속부(4)는 기준 전위(5)에 연결된다.
지속적으로 전압이 공급되는 휴지 단계에서의 반도체 메모리(1)의 전류 소비는 쓰기 및 읽기 어세스가 이루어지는 정상 운전 모드에서의 전류 소비에 비해 수 십승의 차이를 나타낸다. 따라서 대기 모드와 정상 운전 모드를 위한 각기 상이한 구동력을 갖는 두 개의 회로 부품을 포함하는 반도체 메모리(1)의 전압 공급 장치가 제공된다. 본 실시예에서 정상 운전 모드를 위한 운전 전압(V_DD)은 제어 장치 내부에서 발생된 전압(V_CC)과 일치한다. 휴지 단계를 위한 대기 전압(V_STBY)은 반도체 메모리(1)의 제2 접속부(7)에 인가된다. 대기 전압(V_STBY)은 저항(R)에 의해 하강된 전압만큼 감소된 배터리 전압(U_batt)과 일치한다.
필요 시 스위칭 장치(8)를 통해 양측 회로 부품 사이 또는 운전 전압(V_DD)과 대기 전압((V_STBY) 사이에서 전환이 이루어진다. 대기 상태에서의 전류 소비를 가능한 한 낮게 유지하기 위해서 높은 구동력을 갖는 정상 운전 모드용 회로 부품은 차량의 정지 시 그 전원이 차단되어야 하는데, 그 이유는 전원 차단이 이루어지지 않을 경우 차량 배터리의 조기 방전이 발생되기 때문이다. 스위칭 장치(8)는 두 개의 트랜지스터(T_1, T_2)를 갖는다. 제1 트랜지스터(T_1)(n-채널 트랜지스터)는 공급 전압을 위한 메모리 어레이(2)의 제1 접속부(3)와 배터리 전압(V_DD) 사이에 존재하는 자신의 채널 드레인 소스(DS)를 통해 그리고 자신의 게이트(G)를 통해 반도체 메모리(1)의 제4 접속부(9)에 연결된다. 제4 접속부(9)에는 공급 전압의 전환을 위한 스위칭 신호가 전달된다. 스위칭 신호로서 제어 장치의 내부 전압이 사용될 수 있으므로 제어 장치의 전원을 차단할 경우 자동적으로 배터리 전압(V_DD)에서 대기 전압(V_STBY)으로의 전환이 이루어진다. 제2 트랜지스터(T_2)는 메모리 어레이(2)의 제1 접속부(3)와 반도체 메모리(1)의 제2 접속부(7) 사이에 존재하는 자신의 채널 드레인 소스(DS)를 통해 그리고 자신의 게이트(G)를 통해 반도체 메모리(1)의 제1 접속부(6)에 연결된다.
반도체 메모리(1)에는 입력 전압 또는 대기 전압(V_STBY)의 안정화를 위한 안정화 회로(10)가 제공된다. 안정화 회로(10)는 다이오드(11)와 트랜지스터(12)의 병렬 회로를 포함한다. 다이오드(11)의 양극(A)은 저항(15)을 통해 반도체 메모리(1)의 제2 접속부(7)와 연결되고 다이오드의 음극(K)은 반도체 메모리(1)의 제3 접속부(13)를 통해 기준 전위에 연결된다. 다이오드(11)는 제너 다이오드로서 형성된다. 트랜지스터(12)는 반도체 메모리(1)의 제3 접속부(13)와 제2 접속부(7) 사이에 존재하는 자신의 채널 드레인 소스(DS)를 통해 그리고 저항(15)을 거쳐 자신의 게이트(G)를 통해 반도체 메모리(1)의 제2 접속부(7)에 연결된다. 트랜지스터(12)는 n-채널 MOSFET로서 형성된다.
입력 전압 또는 대기 전압(V_STBY)의 평활 및 배터리 전압(U_batt)의 단기 하강의 바이패스를 위해 반도체 메모리(1)의 제2 접속부(7)는 콘덴서(C)를 통해 기준 전위(5)와 연결된다.
과전압 펄스로부터 메모리 어레이(2)를 보호하기 위해 반도체 메모리(1) 내에는 두 개의 트랜지스터(T_3, T_4)의 직렬 회로를 포함하는 보호 회로(14)가 제공된다. 트랜지스터(T_3, T_4)는 채널 드레인 소스(DS)를 통해 반도체 메모리(1)의 제3 접속부(13)와 제2 접속부(7) 사이에서 서로 직렬로 연결된다. 트랜지스터(T_3, T_4)의 게이트(G)는 각각 트랜지스터(T_3, T_4)의 드레인(D) 또는 소스(S)와 연결된다. 보호 회로(14)의 트랜지스터(T_3, T_4)는 n-채널 MOSFET로서 형성된다.
도2에는 본 발명의 원리가 일반적 형태의 장치에서 도식적으로 표시되어 있다. 여기에서 Ubatt는 예를 들어 배터리 또는 배터리 전압인 공급 전압원을 나타낸다. 이 공급 전압원은 본 발명에 따른 대상을 위해 비안정화된 공급 전압원으로서 존재할 수 있는데, 이로 인해 다시 비용 절감이 가능하다.
R2는 도2에서 소비 장치, 특히 저항을 나타낸다. 이것은 메모리 스위칭 회로(1a) 내의 입력 케이블(EL)을 통해 안정화 회로(20)와 연결되어 있다. 여기에서 일반적으로 메모리 스위칭 회로는 반도체 메모리(1)에 해당하는데, 이 반도체 메모리는 본 발명에 따른 대상의 단지 구체적 실시예를 나타낸다. 2a는 일반적 형태의 휘발성 메모리, 특히 임의 접근 기억장치 자체를 나타내는데, 이것은 마찬가지로 이 도면에서 예를 들어 메모리 어레이(2)에 추가적으로 도1의 스위칭 장치(8)와 같은 회로 부품을 포함할 수 있다.
더 높은 전류가 저항(R2)을 통해 인출됨으로써 접점(7)에서 입력 전압(V_STBY)의 감소가 이루어진다. 도2의 접점(7)에서 입력 전압(V_STBY)이 측정된다. EL 상의 입력 전압(V_STBY)이 지정 가능한 또는 특정한 값을 초과하는 경우에는 안정화 회로(20)는 저 저항으로 전환되고, 이로 인해 더 많은 전류가 인출되며, 저항(R2)을 통해 더 높은 전압이 하강한다. 따라서 입력 전압(V_STBY)은 낮아진다. 내부의 휘발성 메모리(2a)에 전원을 공급하기 위한 입력 전압(V_STBY)이 너무 낮은 경우에는 안정화 회로(20)가 고 저항으로 전환되며, 이로 인해 입력부(7)에서의 전압(V_STBY)은 다시 상승하는데, 그 이유는 더 적은 전압이 저항(R2)을 통해 하강하기 때문이다.
도1의 회로(10)와 같은 안정화 회로(20)의 일반적 기능은, 입력 전압(V_STBY)이 증가하는 경우 저 저항이 되고, 입력 전압(V_STBY)이 감소하는 경우 고저항이 되는 것이다.
이 기능은 회로(10)를 통해서 뿐 아니라, 예를 들어 Z-다이오드, CMOS 트랜지스터의 전압에 따른 전도율 제어, 전압에 따른 온도보상적 전도율 제어 등을 통해서도 구현될 수 있다.
따라서 다양한 회로를 통해 본 발명에 따른 대상이 구현될 수 있으므로, 실시예에 있어 본 발명은 상술된 바람직한 실시예로 제한되지 않는다. 이와는 달리 상술된 해결방안을 다른 종류의 실시예에 적용할 수 있는 다양한 변형을 생각할 수 있다.

Claims (13)

  1. 공급 전압(V_STBY)이 제2 접속부(7)를 통해 반도체 메모리(1, 1a)에 인가되는, 메모리 어레이(2, 2a)를 갖는 휘발성 반도체 메모리(1, 1a)의 전압 공급 장치에 있어서,
    반도체 메모리(1, 1a)에 전원을 공급하기 위한 입력 전압(V_STBY)이 너무 높을 경우 저 저항이 되고 입력 전압(V_STBY)이 너무 낮을 경우 고 저항이 되는, 입력 전압(V_STBY)의 안정화를 위한 안정화 회로(10, 20)가 반도체 메모리(1, 1a)에 제공되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  2. 제1항에 있어서, 안정화 회로는 다이오드(11)와 트랜지스터(12)의 병렬 회로로서 형성되며, 다이오드(11)의 양극(A)은 입력 전압(V_STBY)에 연결되고 다이오드의 음극(K)은 반도체 메모리(1)의 제3 접속부(13)에 인가되는 기준 전위(5)에 연결되며, 트랜지스터(12)는 자신의 스위칭 구간(DS)을 통해 입력 전압(V_STBY)과 기준전위(5) 사이에 연결되며, 트랜지스터(12)의 베이스(G)는 입력 전압(V_STBY)에 인가되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  3. 제1항에 있어서, 반도체 메모리(1, 1a)의 제1 접속부(6)에 인가되는 운전 전압(V_DD)과 반도체 메모리(1, 1a)의 제1 접속부(7)에 인가되는 입력 전압(V_STBY) 사이에 공급 전압을 스위칭하기 위한 스위칭 장치(8)가 배치되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  4. 제2항에 있어서, 다이오드(11)는 제너 다이오드로서 형성되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  5. 제1항에 있어서, 반도체 메모리(1, 1a)의 제2 접속부(7)는 저항(R, R2)을 통해 공급 전압(Ubatt)과 연결되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  6. 제1항에 있어서, 반도체 메모리(1)의 제2 접속부(7)는 콘덴서(C)를 통해 기준 전위(5)와 연결되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  7. 제1항에 있어서, 입력 전압(V_STBY)과 기준 전위(5) 사이에 배치되며, 직렬 연결된 복수의 클램핑 부재(T_3, T_4)로 구성된 보호 회로(14)가 반도체 메모리(1) 내에 배치되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  8. 제7항에 있어서, 클램핑 부재는 스위칭 구간(DS)을 통해 서로 직렬로 연결되는 트랜지스터(T_3, T_4)로서 형성되며, 트랜지스터(T_3, T_4)의 베이스(G)는 각 트랜지스터(T_3, T_4)의 스위칭 구간(D, S)의 접속부와 각각 연결되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  9. 제8항에 있어서, 보호 회로의 트랜지스터(T_3, T_4)는 전계 효과 트랜지스터(MOSFET)로서 또는 양극성 트랜지스터로서 형성되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  10. 제8항에 있어서, 보호 회로의 트랜지스터(T_3, T_4)는 n-채널 전계 효과 트랜지스터로서 형성되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  11. 제1항에 있어서, 안정화 회로가 제너 다이오드를 포함하거나 또는 트랜지스터의 전압에 따른 전도율 제어 장치로서 또는 전압에 따른 온도보상적 전도율 제어 장치로서 형성되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  12. 제2항에 있어서, 트랜지스터(12)는 전계 효과 트랜지스터(MOSFET)로서 또는 양극성 트랜지스터로서 형성되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
  13. 제2항에 있어서, 트랜지스터(12)는 n-채널 전계 효과 트랜지스터로서 형성되는 것을 특징으로 하는 휘발성 반도체 메모리의 전압 공급 장치.
KR1020027008549A 1999-12-30 2000-12-29 휘발성 반도체 메모리의 전압 공급 장치 KR100761151B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19964018.1 1999-12-30
DE19964018A DE19964018A1 (de) 1999-12-30 1999-12-30 Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers

Publications (2)

Publication Number Publication Date
KR20020069230A KR20020069230A (ko) 2002-08-29
KR100761151B1 true KR100761151B1 (ko) 2007-09-21

Family

ID=7935151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008549A KR100761151B1 (ko) 1999-12-30 2000-12-29 휘발성 반도체 메모리의 전압 공급 장치

Country Status (6)

Country Link
US (1) US6816428B2 (ko)
EP (1) EP1252627B1 (ko)
JP (1) JP2003519885A (ko)
KR (1) KR100761151B1 (ko)
DE (2) DE19964018A1 (ko)
WO (1) WO2001050473A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059131A (ko) 2002-08-28 2005-06-17 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전력 소비 감소 방법, 상태 유지 회로 및 전자 장치
DE102006021746A1 (de) 2006-05-10 2007-11-15 Robert Bosch Gmbh Speichervorrichtung
CN101876846A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 电脑电源及其上的备用电压放电电路
CN102023938B (zh) * 2009-09-18 2013-04-24 鸿富锦精密工业（深圳）有限公司 电子装置及断电保护方法
TWI416312B (zh) * 2009-09-22 2013-11-21 Hon Hai Prec Ind Co Ltd 電子裝置及斷電保護方法
US9754634B2 (en) * 2011-11-23 2017-09-05 Smart Modular Technologies, Inc. Memory management system with power source and method of manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738682A1 (fr) * 1995-09-11 1997-03-14 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182468A (en) * 1989-02-13 1993-01-26 Ibm Corporation Current limiting clamp circuit
US5073837A (en) * 1989-08-10 1991-12-17 Samsung Electronics Co., Ltd. Low voltage protection circuit
US5430365A (en) * 1993-07-02 1995-07-04 Tandem Computers Incorporated Power regulation for redundant battery supplies
US5901103A (en) * 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738682A1 (fr) * 1995-09-11 1997-03-14 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions

Also Published As

Publication number Publication date
JP2003519885A (ja) 2003-06-24
US6816428B2 (en) 2004-11-09
DE50004828D1 (de) 2004-01-29
EP1252627A2 (de) 2002-10-30
DE19964018A1 (de) 2001-07-12
WO2001050473A3 (de) 2001-12-20
WO2001050473A2 (de) 2001-07-12
US20030123218A1 (en) 2003-07-03
EP1252627B1 (de) 2003-12-17
KR20020069230A (ko) 2002-08-29

Similar Documents

Publication Publication Date Title
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
EP0440204B1 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
US6373325B1 (en) Semiconductor device with a charge pumping circuit
US5140557A (en) Static random access memory of an energy-saving type
US4691123A (en) Semiconductor integrated circuit with an internal voltage converter circuit
KR920013456A (ko) 반도체 기억장치
KR950009735A (ko) 불휘발성 반도체 기억장치
JP2006073165A5 (ko)
JP4089125B2 (ja) 電気負荷駆動装置
US6414895B2 (en) Semiconductor memory device with reduced standby current
KR100373196B1 (ko) 비휘발성반도체메모리에대한감지증폭기
KR100761151B1 (ko) 휘발성 반도체 메모리의 전압 공급 장치
EP0627807B1 (en) Power line connection circuit and power line switch IC for the same
KR100586171B1 (ko) 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
US4388541A (en) Circuit arrangement with MOS-transistors for the rapid evaluation of the logic state of a sampling node
US20050168271A1 (en) Voltage regulation system
US6067269A (en) Semiconductor memory device capable of operating at a low power supply voltage
US5287307A (en) Semiconductor memory device
EP0020054A1 (en) Semiconductor memory device using one transistor memory cell
EP1400980A1 (en) A circuit for biasing an input node of a sense amplifier with a pre-charging stage
KR950013397B1 (ko) 비휘발성 반도체 기억장치
KR930020456A (ko) 저전력 동적램덤어셋스 메모리
US6515935B1 (en) Method and apparatus for reducing average power in memory arrays by switching a diode in or out of the ground path
US8411515B2 (en) Semiconductor memory
DE19964018A9 (de) Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140911

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee