DE102006021746A1 - Speichervorrichtung - Google Patents

Speichervorrichtung

Info

Publication number
DE102006021746A1
DE102006021746A1 DE200610021746 DE102006021746A DE102006021746A1 DE 102006021746 A1 DE102006021746 A1 DE 102006021746A1 DE 200610021746 DE200610021746 DE 200610021746 DE 102006021746 A DE102006021746 A DE 102006021746A DE 102006021746 A1 DE102006021746 A1 DE 102006021746A1
Authority
DE
Germany
Prior art keywords
device
non
data
according
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200610021746
Other languages
English (en)
Inventor
Jost Brachert
Uwe Heller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE200610021746 priority Critical patent/DE102006021746A1/de
Publication of DE102006021746A1 publication Critical patent/DE102006021746A1/de
Application status is Ceased legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by G11C11/00
    • G11C5/14Power supply arrangements, e.g. Power down/chip (de)selection, layout of wiring/power grids, multiple supply levels
    • G11C5/147Voltage reference generators, voltage and current regulators ; Internally lowered supply level ; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by G11C11/00
    • G11C5/14Power supply arrangements, e.g. Power down/chip (de)selection, layout of wiring/power grids, multiple supply levels
    • G11C5/143Detection of memory cassette insertion/removal; Continuity checks of supply and ground lines ; Detection of supply variations/interruptions/levels ; Switching between alternative supplies

Abstract

Eine nichtflüchtige Speichervorrichtung (2) enthält mindestens einen nichtflüchtigen Speicherbaustein (4) und einen elektrischen Puffer (6) zum Puffern einer Versorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein (4). Ein Mikroprozessor (27) kann mit der Speichervorrichtung (2) parallel oder seriell verbunden sein oder kann die Speichervorrichtung (2) enthalten.

Description

  • Die Erfindung betrifft eine Speichervorrichtung nach dem Oberbegriff von Anspruch 1 und eine Mikroprozessorvorrichtung, insbesondere ein Steuergerät eines Kraftfahrzeugs, nach Anspruch 9.
  • In Steuergeräten müssen oft Daten abgelegt werden, die erhalten bleiben sollen, wenn das Steuergerät abgeschaltet wird. Die Erfindung betrifft insbesondere die Art der Speicherung der Daten in einem separaten Speicherbaustein.
  • Stand der Technik
  • Eine Speichervorrichtung nach Art des Oberbegriffs von Anspruch 1 ist aus der DE 43 17 175 A1 bekannt. Die EP 1 252 627 B1 zeigt eine Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers. Aus der DE 100 03 006 A1 ist eine Anordnung und Verfahren zur Signalverarbeitung und Speicherung bekannt, bei welchem Filterkoeffizienten in einem von einem Mikroprozessor separaten RAM-Speicherbereich abgelegt werden.
  • Aus der Praxis ist es ferner bekannt, zu speichernde nichtflüchtige Daten in einem separaten Baustein (z. B. EEPROM) abzulegen. Hierzu werden die Daten über eine Kommunikationsleitung, beispielsweise einen Bus, zu diesem Baustein übertragen. Sowohl diese Übertragung als auch der Vorgang der nichtflüchtigen Speicherung benötigt eine bestimmte Zeitdauer. Wenn während dieser Zeitdauer die Versorgungsspannung des Steuergeräts unterbrochen wird, so wird auch der Speichervorgang unterbrochen und die Daten im Speicherbaustein sind unvollständig und inkonsistent. Um dies zu verhindern, werden bisher gesteuert durch Software im Mikroprozessor, auf dem die Anwendungen laufen (Anwendungs-Mikroprozessor), aufwändige Maßnahmen ergriffen (z. B. Mehrfachablage im EEPROM, temporäre Datenhaltung im Anwendungs-Mikroprozessor), um die Konsistenz und die Vollständigkeit der Daten zu gewährleisten. Trotzdem ist es derzeit in der Regel nicht ausgeschlossen, dass es zu Datenverlusten kommt. Dies kann zu Feldrückläufen und aufwändigen Fehleruntersuchungen führen.
  • Offenbarung der Erfindung
  • Technische Aufgabe
  • Es ist Aufgabe der vorliegenden Erfindung, eine nichtflüchtige Speichervorrichtung bereitzustellen, welche eine sichere und konsistente Speicherung von Daten ohne aufwändige Steuersoftware in einem mit der Speichervorrichtung kommunizierenden Mikroprozessor (Anwendungs-Mikroprozessor) erlaubt.
  • Technische Lösung
  • Diese Aufgabe wird durch eine nichtflüchtige Speichervorrichtung zum nichtflüchtigen Speichern von Daten gelöst, welche mindestens einen nichtflüchtigen Speicherbaustein und einen elektrischen Puffer zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein enthält. Insbesondere wird diese Aufgabe durch einen intelligenten Speicherbaustein mit Spannungspufferung gelöst.
  • Ein wesentlicher Punkt der Erfindung besteht dabei darin, einen elektrischen Puffer zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein vorzusehen.
  • Der nichtflüchtige Speicherbaustein wird nachfolgend kurz mit „Speicherbaustein" bezeichnet.
  • Vorteilhafte Wirkungen
  • Vorteilhafte Weiterbildungen der Vorrichtung sind in den Unteransprüchen 2 bis 10 angegeben.
  • Die Erfindung hat den Vorteil, dass, bedingt durch die Gewährleistung der Datensicherheit und Datenkonsistenz in dem nichtflüchtigen Speicherbaustein, die aufwändigen Software-Datensicherungsmaßnahmen im Anwendungs-Mikroprozessor entfallen können. Damit steht mehr Speicher und Laufzeit für die Anwendungen im Mikroprozessor zur Verfügung. Sowohl der Entwicklungsaufwand für Steuergeräte als auch die Fehlersuche in der Serienbetreuung sind deutlich geringer.
  • Gemäß einer Ausführungsform der Erfindung erhält der mindestens eine Speicherbaustein eine eigene Spannungsversorgung mit eigener Pufferung. Diese Pufferung ist gegenüber einer Pufferung der Versorgung des Anwendungs-Mikroprozessors erheblich billiger, da der Energiebedarf des Speicherbausteins bzw. der Speicherbausteine wesentlich geringer als der des Anwendungs-Mikroprozessors ist.
  • Gemäß einer Ausführungsform der Erfindung übernimmt der Speicherbaustein eigenständig die Datenspeicherung und Präsentation der Daten gegenüber dem Anwendungs-Mikroprozessor. Dabei übernimmt er selbstständig die Datensicherheit und Konsistenz im Fall einer Unterbrechung des Speichervorgangs.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 eine Ausführungsform einer Speichervorrichtung nach der Erfindung in einer Mikroprozessorvorrichtung;
  • 2 eine weitere Ausführungsform einer Speichervorrichtung nach der Erfindung;
  • 3 eine nochmals weitere Ausführungsform einer Speichervorrichtung nach der Erfindung in einer Mikroprozessorvorrichtung;
  • 4 eine Ausführungsform einer Mikroprozessorvorrichtung nach der Erfindung.
  • Ausführungsformen der Erfindung
  • Die 1 bis 4 zeigen jeweils eine nichtflüchtige Speichervorrichtung 2 zum Speichern von nichtflüchtigen Daten, enthaltend einen nichtflüchtigen Speicherbaustein 4 und einen elektrischen Puffer 6 zum Puffern einer Versorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein 4. Die Versorgungsspannung wird durch eine geeignete Energiequelle 8 geliefert, in den Zeichnungen repräsentiert durch einen Versorgungsanschluss.
  • Der nichtflüchtige Speicherbaustein 4 enthält einen nichtflüchtigen Datenspeicher 10. Der nichtflüchtige Datenspeicher 10 kann beispielsweise durch ein EEPROM (Electrically Erasable Programmable Read-Only Memory) oder durch mehrere EEPROMs gebildet sein.
  • Vorzugsweise puffert der elektrische Puffer 6 ausschließlich die Versorgungsspannung des nichtflüchtigen Speicherbausteins 4.
  • Gemäß einer Ausführungsform einer nichtflüchtigen Speichervorrichtung 2 enthält der elektrische Puffer 6 einen Spannungsregelbaustein 12 (1). Insbesondere kann vorgesehen sein, dass der elektrische Puffer 6 aus einem Spannungsregelbaustein 12 besteht.
  • Gemäß einer weiteren Ausführungsform einer nichtflüchtigen Speichervorrichtung 2 besteht der elektrische Puffer 6 aus einer Kapazität 14 und einem Reihenwiderstand 16. Die Kapazität 14 kann beispielsweise durch einen Kondensator gebildet sein. Vorzugsweise ist die Kapazität 14 parallel zu dem nichtflüchtigen Speicherbausein geschaltet. Insbesondere kann die Kapazität 14 parallel zu dem nichtflüchtigen Speicherbaustein gegen Masse geschaltet sein. Der Reihenwiderstand 16 ist zu dem Speicherbaustein 4 und der Kapazität 14 in Reihe geschaltet, wie in 3 dargestellt.
  • In einem normalen Betrieb wird die Kapazität 14 über den Reihenwiderstand 16 aufgeladen. Bricht nun die Versorgungsspannung zusammen, wird der Speicherbaustein 4 von der Kapazität 14 gespeist, wodurch ein möglicherweise noch laufender Speichervorgang abgeschlossen werden kann.
  • Der elektrische Puffer 6 kann innerhalb des Speicherbausteins 4 angeordnet sein, wie in 2 dargestellt. Ferner kann der elektrische Puffer 6 außerhalb des Speicherbausteins 4 angeordnet sein, wie in 1 und 3 dargestellt.
  • Zur Datenübertragung kann der Speicherbaustein 4 einen Kommunikationsanschluss 20 aufweisen. Der Kommunikationsanschluss 20 kann ein serieller Kommunikationsanschluss 22 sein, zur seriellen Datenübertragungsverbindung 24 des Speicherbausteins 4 mit einem entsprechenden Kommunikationsanschluss 26 einer Peripherie, beispielsweise einem Mikroprozessor 27, insbesondere einem Anwendungs-Mikroprozessor 27 auf welchem Anwendungsprogramme laufen. Dies ist beispielhaft in 1 dargestellt.
  • Alternativ kann der Speicherbaustein 4 an Stelle des seriellen Kommunikationsanschlusses 22 einen parallelen Kommunikationsanschluss 28 zur Herstellung einer parallelen Datenübertragungsverbindung 30 mit einem entsprechenden parallelen Kommunikationsanschluss 32 der Peripherie aufweisen.
  • Der Speicherbaustein 4 kann eine Spannungsüberwachungsvorrichtung 34 aufweisen. Die Spannungsüberwachungsvorrichtung 34 kann über eine Messleitung 36 zur Spannungsüberwachung an eine Spannungsversorgungsleitung 38 zwischen einer Energiequelle 8 und dem elektrischen Puffer 6 angeschlossen sein, wie in 1 dargestellt.
  • Gemäß einer Ausführungsform der Erfindung enthält der nichtflüchtige Speicherbaustein 4 eine Steuerlogik 40 zur Erhaltung der Daten und Sicherstellung der Datenkonsistenz in dem Datenspeicher 10.
  • Gemäß einer Ausführungsform der Erfindung weist der Speicherbaustein 4 einen Treiber 42 zum Darstellen des Datenspeichers an dem Kommunikationsanschluss 20 in Struktur und Verhalten in Form eines RAM-Bausteins (Random-Access-Memory-Baustein) auf. Für einen an den Kommunikationsanschluss 20 angeschlossenen Mikroprozessor 27 stellt sich der erfindungsgemäße Speicherbaustein 4 daher als RAM-Baustein dar. Der Treiber 42 kann von der Steuerlogik 40 für den Speicherbaustein 4 gebildet sein.
  • Die Erfindung betrifft ferner eine Mikroprozessorvorrichtung 44, insbesondere ein Steuergerät 46 eines Kraftfahrzeugs, enthaltend einen Mikroprozessor 27 und mindestens eine der vorstehend beschriebenen nichtflüchtigen Speichervorrichtungen 2.
  • Gemäß einer Ausführungsform einer Mikroprozessorvorrichtung 44 bildet der nichtflüchtige Speicherbaustein 4 einen Teil des Mikroprozessors 27 (4). Dies kann beispielsweise in Form eines ASIC (Application Specific Integrated Circuit) erfolgen. Der nichtflüchtige Speicherbaustein 4 kommuniziert in dieser Ausführungsform mit einem Prozessorkern 48 des Mikroprozessors 27 beispielsweise über eine serielle Datenübertra gungsverbindung 24 (4) oder über eine parallele Datenübertragungsverbindung 30.
  • Die Erfindung ist nicht auf die in den Zeichnungen dargestellten Ausführungsformen beschränkt. Sie ergibt sich vielmehr aus einer fachmännischen Gesamtbetrachtung der Beschreibung, der Zeichnungen, der Patentansprüche und der nachfolgend erwähnten Varianten, ohne jedoch auf diese beschränkt zu sein.
  • Abweichend von den in den Zeichnungen dargestellten Ausführungsformen kann eine Speichervorrichtung 2 auch zwei oder mehr nichtflüchtige Speicherbausteine 4 enthalten.

Claims (10)

  1. Nichtflüchtige Speichervorrichtung (2) zum nichtflüchtigen Speichern von Daten, enthaltend mindestens einen nichtflüchtigen Speicherbaustein (4), dadurch gekennzeichnet, dass die nichtflüchtige Speichervorrichtung (2) einen elektrischen Puffer (6) zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein (4) aufweist.
  2. Speichervorrichtung (2) nach Anspruch 1, dadurch gekennzeichnet, dass der elektrische Puffer (6) die Versorgungsspannung ausschließlich für den nichtflüchtigen Speicherbaustein (4) puffert.
  3. Speichervorrichtung (2) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der elektrische Puffer (6) aus einer Kapazität (14) und einem Reihenwiderstand (16) besteht, wobei die Kapazität zu dem nichtflüchtigen Speicherbausein parallel geschaltet ist und der Reihenwiderstand (16) zu dem Speicherbaustein (4) und der Kapazität (14) in Reihe geschaltet ist.
  4. Speichervorrichtung (2) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der elektrische Puffer (6) aus einem Spannungsregelbaustein (12) besteht.
  5. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der elektrische Puffer (6) innerhalb des Speicherbausteins (4) angeordnet ist.
  6. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbaustein (4) ausgebildet ist, um an dem Kommunikationsan schluss (20) Daten in Struktur und Verhalten in Form von Daten eines externen RAM-Bausteins darzustellen.
  7. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbaustein (4) eine Spannungsüberwachungsvorrichtung (34) aufweist.
  8. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der nichtflüchtige Speicherbaustein (4) eine Steuerlogik (40) zur Erhaltung der Daten und Sicherstellung der Datenkonsistenz in dem Datenspeicher (10) enthält.
  9. Mikroprozessorvorrichtung (44) enthaltend einen Mikroprozessor (27) und eine Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche.
  10. Mikroprozessorvorrichtung (44) nach Anspruch 9, dadurch gekennzeichnet, dass der nichtflüchtige Speicherbaustein (4) in den Mikroprozessor (27) integriert ist.
DE200610021746 2006-05-10 2006-05-10 Speichervorrichtung Ceased DE102006021746A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610021746 DE102006021746A1 (de) 2006-05-10 2006-05-10 Speichervorrichtung

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
DE200610021746 DE102006021746A1 (de) 2006-05-10 2006-05-10 Speichervorrichtung
KR1020117017515A KR20110099337A (ko) 2006-05-10 2007-04-17 메모리 장치
US12/227,096 US7898874B2 (en) 2006-05-10 2007-04-17 Memory device
JP2009508297A JP4891395B2 (ja) 2006-05-10 2007-04-17 記憶装置
EP20070728171 EP2020005A1 (de) 2006-05-10 2007-04-17 Speichervorrichtung
KR1020087027307A KR20090033832A (ko) 2006-05-10 2007-04-17 메모리 장치
CN 200780016658 CN101438350B (zh) 2006-05-10 2007-04-17 存储装置
PCT/EP2007/053706 WO2007128653A1 (de) 2006-05-10 2007-04-17 Speichervorrichtung

Publications (1)

Publication Number Publication Date
DE102006021746A1 true DE102006021746A1 (de) 2007-11-15

Family

ID=38212197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610021746 Ceased DE102006021746A1 (de) 2006-05-10 2006-05-10 Speichervorrichtung

Country Status (7)

Country Link
US (1) US7898874B2 (de)
EP (1) EP2020005A1 (de)
JP (1) JP4891395B2 (de)
KR (2) KR20110099337A (de)
CN (1) CN101438350B (de)
DE (1) DE102006021746A1 (de)
WO (1) WO2007128653A1 (de)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4317175A1 (de) 1993-05-22 1994-11-24 Bosch Gmbh Robert Selbsttesteinrichtung für Speicheranordnungen, Decoder od. dgl.
JPH10512081A (ja) 1994-10-19 1998-11-17 インテル・コーポレーション フラッシュ・メモリ用電圧源
DE19964018A1 (de) 1999-12-30 2001-07-12 Bosch Gmbh Robert Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers
DE10003006A1 (de) * 2000-01-25 2001-07-26 Bosch Gmbh Robert Anordnung und Verfahren zur Signalverarbeitung und Speicherung
US6791893B2 (en) * 2002-06-12 2004-09-14 Micron Technology, Inc. Regulating voltages in semiconductor devices
ITTO20020790A1 (it) 2002-09-11 2004-03-12 Atmel Corp Regolatore di tensione basato su un convertitore
US6753722B1 (en) 2003-01-30 2004-06-22 Xilinx, Inc. Method and apparatus for voltage regulation within an integrated circuit
US6771200B2 (en) * 2003-04-03 2004-08-03 Atmel Corporation DAC-based voltage regulator for flash memory array
US7395452B2 (en) * 2004-09-24 2008-07-01 Microsoft Corporation Method and system for improved reliability in storage devices

Also Published As

Publication number Publication date
CN101438350A (zh) 2009-05-20
EP2020005A1 (de) 2009-02-04
US7898874B2 (en) 2011-03-01
US20090213676A1 (en) 2009-08-27
WO2007128653A1 (de) 2007-11-15
JP4891395B2 (ja) 2012-03-07
CN101438350B (zh) 2011-11-16
JP2009536382A (ja) 2009-10-08
KR20110099337A (ko) 2011-09-07
KR20090033832A (ko) 2009-04-06

Similar Documents

Publication Publication Date Title
DE19928518B4 (de) Host-unabhängiger Gelenkarm
EP0629773B1 (de) Diagnoseverfahren für Kraftfahrzeuge zum Überprüfen elektronisch gesteuerter Systeme
DE69818089T2 (de) Intelligentes kraftfahrzeugstromverteilungssystem und sein herstellungsverfahren
DE602004007503T2 (de) REKONFIGURIERBARE ARCHITEKTUR FÜR SOCs
DE2654278C2 (de)
DE3111027C2 (de)
DE102005055185B4 (de) Halbleiterspeichermodul
DE4305442C2 (de) Verfahren und Vorrichtung zum Erzeugen eines Testvektors
DE102004021267B4 (de) Verfahren zum Testen eines Speicherbausteins und Prüfanordnung
DE3237224C2 (de)
DE19738569B4 (de) Testschaltkreis für integrierte Schaltkreise und Verfahren zum Testen
DE4425388B4 (de) Steuergerät
DE3743639C2 (de)
DE4331703C2 (de) Elektronische Einrichtung
DE69521203T2 (de) Flash-EEPROM mit gesteuerter Entladungszeit der Wortleitungs- und Sourcespannungen nach der Löschung
DE3106204C2 (de) Integrierte Halbleiterschaltung für ein digitales Steuersystem
DE4400079C2 (de) Verfahren zur Prüfung von elektronischen Steuergeräten
DE3317160C2 (de)
DE60132780T2 (de) Mehrere ausnehmbare nichtflüchtige speicherkarten mit serieller verbindung zu einem zentralrechner
DE4027510C2 (de)
DE69738281T2 (de) Chipkarte, Chipkartensystem und Chip für eine Chipkarte
EP1011080A1 (de) Verfahren zum bidirektionalen Datentransfer zwischen einem Terminal und einer Chipkarte sowie Chipkarte
DE3938018C2 (de)
EP0527866B1 (de) Integrierter halbleiterspeicher mit paralleltestmöglichkeit und redundanzverfahren
DE10296331B4 (de) Speichersystem zum Speichern von Daten und Verfahren zum Liefern von Leistung innerhalb eines Speichersystems

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130125

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final