KR100756160B1 - 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법 - Google Patents

도금 장치, 도금 방법, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100756160B1
KR100756160B1 KR1020060031859A KR20060031859A KR100756160B1 KR 100756160 B1 KR100756160 B1 KR 100756160B1 KR 1020060031859 A KR1020060031859 A KR 1020060031859A KR 20060031859 A KR20060031859 A KR 20060031859A KR 100756160 B1 KR100756160 B1 KR 100756160B1
Authority
KR
South Korea
Prior art keywords
plating
plated
anode electrode
substrate
solution
Prior art date
Application number
KR1020060031859A
Other languages
English (en)
Other versions
KR20060107399A (ko
Inventor
요시히데 이와자끼
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060107399A publication Critical patent/KR20060107399A/ko
Application granted granted Critical
Publication of KR100756160B1 publication Critical patent/KR100756160B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

본 발명의 도금 장치는 내부에 양극 전극(5)이 형성된 도금 처리조(100)를 구비하며, 상기 도금 처리조(100) 내에 도금액 및 전해액을 유입하고, 반도체 웨이퍼(1)의 피도금면(W)에 하방측으로부터 도금액의 분류(噴流)를 접촉시키는 한편, 양극 전극(5)으로 전해액을 유입시키면서, 양극 전극(5)과 반도체 웨이퍼(1) 사이를 통전함으로써 도금을 행하는 도금 장치로서, 도금 처리조(100)에는, 반도체 웨이퍼(1)와 양극 전극(5) 사이에 격벽(7)이 형성되어 있으며, 반도체 웨이퍼(1)와 양극 전극(5)이 격벽(7)에 의해 격리되고, 도금 처리조(100)가 피도금 기판실과 양극 전극실로 구분되어 있다. 이에 따라, 페이스 다운 방식의 분류 도금 장치에서, 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한, 도금 품질의 저하를 방지하는 것이 가능하게 된다.
반도체 웨이퍼, 금속 도금, 배선, 양극 전극, 전해액

Description

도금 장치, 도금 방법, 및 반도체 장치의 제조 방법{PLATING APPARATUS, PLATING METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시예에 따른 도금 장치에 형성된 도금 처리조의 개략 구성을 도시한 단면도.
도 2는 상기 도금 처리조의 웨이퍼 유지구의 구성의 일례를 도시한 단면도.
도 3은 상기 도금 처리조에서, 내통(內筒)과 격벽에 의해 둘러싸인 영역의 구성을 도시하고, 상부 도면은 반도체 웨이퍼의 피도금면측에서 본 상면도이고, 하부 도면은 단면도.
도 4는 이온 교환막의 구조를 설명하기 위한 설명도.
도 5는 이온 교환막의 선택 투과성을 설명하기 위한 설명도.
도 6은 본 발명의 일 실시예에 따른 도금 장치의 구성을 도시한 개략도.
도 7은 반도체 웨이퍼의 개략 구성을 도시한 모식도.
도 8a는 도금 공정 후의, 반도체 웨이퍼에 형성된 반도체 칩의 개략 구성을 도시한 평면도.
도 8b는 도금 공정 후의, 반도체 웨이퍼에 형성된 반도체 칩의 개략 구성을 도시한 단면도.
도 9는 본 발명의 다른 실시예에 따른 도금 장치에 형성된 도금 처리조의 개 략 구성을 도시한 단면도.
도 10은 본 발명의 다른 실시예에 따른 도금 장치의 구성을 도시한 개략도.
도 11은 종래의 페이스 다운 방식의 분류(噴流) 도금 장치의 개략 구성을 도시한 단면도.
도 12는 종래의 랙(rack) 방식의 세로형 도금 장치의 개략 구성을 도시한 단면도.
도 13a는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 시드층 형성 공정 전의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 13b는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 시드층 형성 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 13c는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 포토레지스트 도포 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 13d는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 포토레지스트 패턴 형성 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 13e는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 도금 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 13f는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 박리 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 13g는 본 실시예에서의 반도체 웨이퍼의 제조 방법의 순서를 도시한 단면도로서, 에칭 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 14a는 배선 도금층이 형성된 반도체 웨이퍼에 외부 접속 단자를 설치하는 외부 접속 단자 설치 공정을 도시한 단면도로서, 오버코팅층 형성 공정 전의 배선 도금층이 형성된 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 14b는 배선 도금층이 형성된 반도체 웨이퍼에 외부 접속 단자를 설치하는 외부 접속 단자 설치 공정을 도시한 단면도로서, 오버코팅층 형성 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 14c는 배선 도금층이 형성된 반도체 웨이퍼에 외부 접속 단자를 설치하는 외부 접속 단자 설치 공정을 도시한 단면도로서, 오버코팅층 패턴 형성 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
도 14d는 배선 도금층이 형성된 반도체 웨이퍼에 외부 접속 단자를 설치하는 외부 접속 단자 설치 공정을 도시한 단면도로서, 외부 접속 단자 형성 공정 후의 반도체 칩의 일부의 개략 구성을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 웨이퍼(피도금 기판)
2 : 웨이퍼 유지구
3 : 컵
4 : 도금액 공급 노즐
5 : 양극 전극
6 : 유지체
7 : 격벽
8 : 전해액 공급관
10 : 리턴 관
31 : 내통
32 : 외통
W : 피도금면
100 : 도금 처리조
[특허문헌 1] 일본 특허공개 2000-87299호 공보(2000년 3월 28일 공개)
[특허문헌 2] 일본 특허공개 2001-49498호 공보(2001년 2월 20일 공개)
[특허문헌 3] 일본 특허공개 2001-24307호 공보(2001년 1월 26일 공개)
[특허문헌 4] 일본 특허공개 2003-73889호 공보(2003년 3월 12일 공개)
본 발명은 반도체 웨이퍼 등의 피도금면에 배선용의 미세한 도금을 형성하는데 우수한 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법에 관한 것이다.
현재, 반도체 웨이퍼 등에 배선을 형성하기 위하여, 금속 도금에 의한 수법이 채용되고 있다. 종래의 금속 도금에 사용하는 장치로서는, 페이스 다운 방식의 분류(噴流) 도금 장치, 랙(rack) 방식의 세로형 도금 장치, 또는 페이스 업 방식의 분류 도금 장치가 알려져 있다.
페이스 다운 방식의 분류 도금 장치는, 도 11에 도시한 바와 같이, 반도체 웨이퍼(1')를 유지하는 웨이퍼 유지구(2')와, 컵(3')과, 컵(3') 내에 도금액을 공급하기 위한 도금액 분사관(4')과, 양극 전극(5')을 구비하고 있다. 양극 전극(5')은 일반적으로 인함유 구리로 이루어져 있다. 컵(3')의 내부에는 양극 전극(5')이 형성되어 있다. 그리고, 컵(3')에는 웨이퍼 유지구(2')가 형성되어 있으며, 반도체 웨이퍼(1')는 웨이퍼 유지구(2')에 의해 컵(3')의 상부에 유지되어 있다. 페이스 다운 방식의 분류 도금 장치에서는, 도금액 분사관(4')은 반도체 웨이퍼(1')의 하방에 형성되어 있다. 이 때문에, 도금액 분사관(4')으로부터 분사된 도금액이, 반도체 웨이퍼(1')의 하방으로부터 공급되게 된다. 이에 따라, 피도금면의 도금이 실시된다.
또한, 도 11에는 도시되어 있지 않지만, 페이스 다운 방식의 분류 도금 장치는 컵(3')을 내포하도록 형성된 도금액조, 도금액 공급원으로서의 도금액 저수조, 도금액을 도금 장치 내로 순환시키는 펌프, 도금액 내의 고형 이물질을 여과하는 필터, 및 이들을 접속하는 배관을 구비하고 있다.
페이스 다운 방식의 분류 도금 장치에서는, 도금액 저수조 내의 도금액은 펌프에 의해 필터를 거쳐서, 컵(3')의 하부에 이른다. 그리고, 컵(3')의 하부로부터 공급된 도금액은 도금액 분사관(4')을 통과하여, 양극 전극(5')을 거쳐 반도체 웨이퍼(1)의 피도금면에 이른다. 그리고, 그 후, 도금액은 컵(3') 상부의 변연부(邊 緣部)(웨이퍼 유지구(2')와 컵(3')과의 간극)로부터, 컵(3') 외부로 누출되어 도금액조에서 회수되고, 재차, 도금액 저수조로 환류된다.
페이스 다운 방식의 분류 도금 장치에서는, "도금 처리조로 유입된 도금액의 일부를, 양극 전극에 형성한 관통 구멍 또는 양극 전극의 주위로부터 도금 처리조 외부로 유출시키는 유출구"가 형성되어 있다. 또한, 양극 전극으로서, 플라티나로 대표되는 불용해성 전극을 적용한 도금 장치도 알려져 있다.
또한, 랙 방식의 세로형 도금 장치는, 도 12에 도시한 바와 같이, 양극 전극(6'')과, 랙(24a)과, 도금 처리조(12)를 구비하고 있다. 양극 전극(6'')은 일반적으로 내부가 기모(起毛) 직물인 애노드 백(13) 내에 설치되어 있다. 양극 전극(6'')으로서는, 구(球) 형상의 인함유 구리를 티탄제의 바스켓에 넣은 것, 또는 인함유 구리로 이루어지는 동판이 사용된다. 또한, 랙(24a)은 반도체 웨이퍼(1)에의 급전부를 구비하고, 아울러 반도체 웨이퍼(1)보다 약간 내경이 작은 구멍을 뚫은 판 형상의 지그이다. 그리고, 도금 처리조(12)는 랙(24a)으로의 반도체 웨이퍼(1)의 고정과 이면의 절연을 겸하는 웨이퍼 압압부(25b) 및 도금액을 교반하는 도시하지 않은 스퀴지를 구비하고 있다.
또한, 도 12에는 도시하지 않았지만, 랙 방식의 세로형 도금 장치는 도금액조, 도금액 공급원으로서의 도금액 저수조, 도금액을 도금 장치 내로 순환시키는 펌프, 도금액 내의 고형 이물질을 여과하는 필터, 이들을 접속하는 배관, 및 부속 장치를 구비하고 있다.
도금액은 저수조로부터 펌프에 의해 필터를 거쳐서 주입구(14)에 이른다. 그리고, 도금 처리조(12) 내에서 양극 전극(6'')을 내포하는 애노드 백(13) 근방을 유동한다. 그 후, 반도체 웨이퍼(1) 표면의 피도금면에 이르고, 도금 처리조(12) 상연으로부터 댐(15)으로 유출되어 댐의 일부에 형성된 도시하지 않은 리턴 관을 거쳐 도금액 저수조로 환류된다. 이와 같은 랙 방식의 세로형 도금 장치는 예를 들면, 특허문헌 1에 개시되어 있다.
또한, 페이스 업 방식의 분류 도금 장치는 반도체 웨이퍼의 피도금면을 위를 향하여 배치하고, 아울러 피도금면에 대향시켜서 양극 전극을 배치하여, 도금액이 반도체 웨이퍼의 상방으로부터 공급되도록 하는 구성이다. 이와 같은 페이스 업 방식의 분류 도금 장치는 예를 들면 특허문헌 2 및 특허문헌 3에 개시되어 있다.
페이스 다운 방식의 분류 도금 장치에서는, 미소한 고형 이물질이 피도금면에 부착되어, 도금 품질의 저하를 초래한다는 문제가 생긴다. 이러한 원인은 펌프에 의해 도금액 저수조로부터 공급된 도금액이, 필터에서 여과된 후, 컵 하부로부터 공급되어 양극 전극 근방을 거쳐서 반도체 웨이퍼의 피도금면에 이르는 경로 중, 양극 전극 표면에 있다. 양극 전극이, 인함유 구리를 함유하는 경우, 그 표면에는 블랙 필름이라고 불리우는 흑색 피막이 형성된다. 이 블랙 필름은 염소(Cl)나 인(P)을 포함하는 1가의 구리 착체(Cu+)로 이루어지고, 양극 용해에 의해 발생한 1가의 구리 이온과 화합한 결과로써 생긴 것이다.
이 블랙 필름은 하기 수학식 1에 표현된 구리의 불균화 반응을 억제함으로써, 슬라임의 발생을 억제하는 효과가 있다.
Figure 112006024423623-pat00001
그러나, 한편으로, 일단 형성된 블랙 필름은 양극 전극 표면으로부터 박리되기 쉬워진다. 박리된 미소한 블랙 필름은 도금액의 흐름과 함께, 반도체 웨이퍼의 피도금면으로 운반된다. 그 결과, 반도체 웨이퍼의 도금면에 블랙 필름이 부착된다는 문제가 생긴다.
또한, 양극 전극으로서, 불용해성 전극을 적용함으로써, 상기 블랙 필름에 의한 문제를 방지하는 것이 가능하다. 그러나, 이 경우, 양극 전극 표면에서, 도금액 내의 첨가제가, 산화 분해되어 도금액의 소비량이 증대되거나, 산화 분해에서 생성된 분해 생성물에 의해, 도금액이 오염된다는 문제가 생긴다.
한편, 상기 종래의 랙 방식의 세로형 도금 장치에서는, 내부가 기모 직물인 애노드 백 내에, 인함유 구리를 포함하는 양극 전극이 설치되어 있으므로, 블랙 필름에 기인하는 고형 이물질에 의한, 반도체 웨이퍼에의 부착은 방지하는 것이 가능하다. 그러나, 이와 같은 세로형 도금 장치에서는, 반도체 웨이퍼를 도금 처리조 내에 유지하기 위하여 반도체 웨이퍼를 랙에 고정한다는 조작이 필요하게 된다. 이 때문에, 이러한 조작에 의한 생산성의 저하, 도금 품질의 저하, 및 자동화의 방해라는 문제가 생긴다.
또한, 특허문헌 3에 개시되어 있는, 페이스 업 방식의 분류 도금 장치에서는, 블랙 필름의 건조에 의한 박리를 방지할 목적으로, 양극실의 바닥부에 이온 교환 수지 또는 다공성 중성막이 형성되고, 양극실 내부가 도금액으로 채워지도록 하고 있다. 또한, 특허문헌 4에 개시되어 있는, 페이스 업 방식의 분류 방식 장치에서는, 양극실의 바닥부에 다수의 미세 구멍이 형성된 다공체가 형성되어 있다.
또한, 전술한 도금 장치와 상이한 구성의 것으로서, 예를 들면 특허문헌 4에는, 도금 처리조를 음이온 교환막에 의해 음극실과 양극실로 격리하고, 양극으로서 불용성 전극을 사용하여 전기 구리 도금을 행하는 반도체 웨이퍼의 전기 구리 도금 장치가 개시되어 있다. 또한, 특허문헌 4에 기재되어 있는 도금 장치에서는, 음극실과 양극실을 음이온 교환막에 의해 격리하고, 음극실과 양극실 각각에, 독립된 음극액과 양극액을 사용하고 있다.
상기 종래의 도금 장치 중, 페이스 다운 방식의 도금 장치에 관해서는, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한 도금액의 오염을 방지할 수 있는 도금 장치가 제공되어 있지 않다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 페이스 다운 방식의 분류 도금 장치에서, 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한, 도금 품질의 저하를 방지할 수 있는 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명의 도금 장치는 상기의 과제를 해결하기 위하여, 도금 기판의 피도금면에 도금을 행하는 도금 장치로서, 내부에 양극 전극이 형성된 도금 처리조를 구비하며, 상기 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도 금면에 하방측으로부터 도금액의 분류를 접촉시키는 한편, 상기 양극 전극에 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전함으로써 도금을 행하고, 상기 도금 처리조에는 상기 피도금 기판과 상기 양극 전극 사이에 격벽이 형성되어 있으며, 상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있는 것을 특징으로 한다.
본 발명의 도금 장치는 도금 처리조에 도금액 및 전해액을 유입하고, 양극 전극과 피도금 기판을 통전함으로써, 도금 처리를 행하는 것이다. 그리고, 본 발명의 도금 장치에서는, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류를 접촉시킨다고 하는, 페이스 업 방식을 채용하고 있다. 또한, 전해액은 양극 전극에 유입시키고 있다.
또한, 상기 "피도금 기판실"이란 상기 격벽에 의해 격리된 공간 중에서, 피도금 기판을 포함하는 공간을 말한다. 또한, 상기 "양극 전극실"이란 상기 격벽에 의해 격리된 공간 중에서, 양극 전극을 포함하는 공간을 말한다.
또한, 상기 구성에 따르면, 상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있으므로, 양극 전극에 기인하는 파티클 등에 의한 도금면의 오염을 방지할 수 있다.
이상과 같이, 상기 구성에 따르면, 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한, 도금 품질의 저하를 방지할 수 있는 도금 장치를 제공할 수 있다. 또한, 이에 따라, 고품질의 도금 배선을 갖는, 고밀도 및 고정밀도의 반도체 장치를 얻는 것이 가능하게 된다.
또한, 본 발명의 도금 장치에서, "피도금 기판의 피도금면에 하방측으로부터 도금액의 분류를 접촉시키는 한편, 상기 양극 전극에 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전하는" 구성으로서는, 예를 들면, 상기 피도금 기판의 피도금면에 도금액을 분사하기 위한 도금액 분사관을 더 구비하고, 상기 도금액 분사관이, 상기 격벽을 관통함과 함께, 상기 피도금 기판실에만 도금액이 유입되도록 형성되어 있는 구성이 예시된다.
이에 따라, 피도금 기판의 피도금면에 하방측으로부터 도금액을 접촉시키는 것이 가능하게 된다.
또한, 상기 양극 전극실에만 상기 전해액을 유입하기 위한 전해액 공급관을 구비한 구성이 예시된다. 이에 따라, 양극 전극으로 전해액을 유입시키는 것이 가능하게 된다.
또한, 일반적으로, 도금 처리에 사용하는 도금액에는 여러가지 첨가제가 첨가되어 있다. 이들 첨가제는 크게 나누어, 피도금 기판의 피도금면에서 작용하는 물질과 양극 전극 표면에서 작용하는 물질로 구분할 수 있다. 이 중에서, 피도금 기판의 피도금면에서 작용하는 물질은 양극 전극 표면에서 분해 반응 등을 일으켜서, 반응 생성물을 발생시키고, 도금 반응에 악영향을 미친다. 상기 "전해액"이란 상기 피도금 기판의 피도금면에서 작용하는 물질이 포함되지 않은 용액을 말한다. 상기 구성에서는, 양극 전극실에 전해액을 유입하는 한편, 피도금 기판실에 도금액 을 유입하고, 양극 전극실과 피도금 기판실이 격벽에 의해 격리되어 있으므로, 양극 전극 표면에서 분해 반응을 일으키지 않아, 도금 반응에 악영향을 미치지 않는다.
본 발명의 반도체 장치의 제조 방법은 상기의 과제를 해결하기 위하여, 전술한 도금 장치를 사용한 것을 특징으로 하고 있다.
이에 따라, 양극 전극 표면의 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착이 없고, 아울러 고품질의 도금 배선을 구비한 반도체 장치를 얻는 것이 가능하게 된다.
또한, 본 발명의 도금 방법은 상기의 과제를 해결하기 위하여, 도금 기판의 피도금면에 도금을 행하는 도금 방법으로, 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류를 접촉시키는 한편, 상기 도금 처리조 내에 배치된 양극 전극에 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전하고, 도금 처리조 내에서 양극 전극과 피도금면을 격벽에 의해 격리하고, 피도금 기판실과 양극 전극실로 구분하여 도금을 행하는 것을 특징으로 하고 있다.
상기 구성에 따르면, 도금 처리조 내에서 양극 전극과 피도금면을 격벽에 의해 격리하고, 피도금 기판실과 양극 전극실로 구분하여 도금을 행하므로, 양극 전극에 기인하는 파티클 등에 의한 도금면의 오염을 방지할 수 있다.
본 발명의 다른 목적, 특징 및 우수한 점은 이하에 기술하는 기재에 의해 충분이 이해할 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음의 설명에서 명백해 질 것이다.
(제1 실시예)
본 발명의 일 실시예에 대하여 도 1∼도 8a 및 도 8b에 의거하여 설명하면 이하와 같다.
도 1은 본 실시예의 도금 장치에 형성된 도금 처리조의 개략 구성을 도시한 단면도이다. 도 1에 도시한 바와 같이, 도금 처리조(100)는 반도체 웨이퍼(피도금 기판)(1)를 유지하는 웨이퍼 유지구(2), 컵(3), 도금액 공급용 노즐(도금액 분사관)(4), 양극 전극(5), 양극 전극(5)을 유지하는 유지체(6), 격벽(7), 및 전해액 공급관(8)을 구비하고 있다. 컵(3)은 내통(31)과 외통(32)을 구비하고 있다.
내통(제2 원통 컵)(31) 및 외통(제1 원통 컵)(32)은 상면이 개방된 대략 원통형의 용기로서, 내통(31)의 외경이 외통(32)의 외경보다도 작게 되도록 하는 구성이다. 또한, 외통(32)에서는, 바닥부도 개방되어 있다. 또한, 내통(31)의 가장 낮은 중앙 부분에는 전해액을 양극 전극(5)에 공급하기 위한 전해액 공급관(8)이 형성되어 있다.
또한, 도 1에 도시한 바와 같이, 외통(32)의 내주면에는 도넛 형상의 격벽(7)이 형성되어 있다. 격벽(7)은 외통(32)의 상부에 형성되어 있으며, 내통(31)과 외통(32)을 칸막이하도록 형성되어 있다. 즉 이 격벽(7)은 반도체 웨이퍼(1)와 양극 전극(5)을 격리하도록 형성되어 있다. 이에 따라, 도금 처리조(100)가 피도금 기판실과 양극 전극실로 구분되어 있다. 또한, 도금 처리조(100)에서, "피도금 기 판실"이란 외통(32)과 격벽(7)으로 둘러싸인 공간을 말한다. 또한, "양극 전극실"이란 내통(31)과 격벽(7)으로 둘러싸인 공간을 말한다. 그리고, 피도금 기판실에, 반도체 웨이퍼(1)의 피도금면(W)이 배치되도록 되어 있다. 또한, "양극 전극실"에, 양극 전극(5)이 배치되도록 되어 있다.
또한, 도 1에 도시한 바와 같이, 도금액 공급 노즐(4)은 격벽(7)의 중앙부의 구멍을 관통하도록 형성되어 있다. 유지체(6)는 내통(31)이 접속되어 있으며, 전해액을 투과하는 구조를 갖고 있다. 또한, 유지체(6) 위에는 양극 전극(5)이 형성되어 있다. 양극 전극(5)은 도금액 공급 노즐(4)의 하단보다도 상방측에 위치한다.
격벽(7)은 탄화수소계 양이온 교환막을 구비하고 있다. 그러나, 격벽(7)은 전해액 공급관(8)으로부터 양극 전극(5) 및 유지체(6) 근방, 즉 양극 전극실에 유입된 전해액 내의 이온을 투과하는 것이 가능한 구성을 갖는 투과 부재를 구비하고 있으면, 특별히 한정되는 것은 아니다. 예를 들면, 격벽(7)은 이온 교환막, 중성막, 또는 다공질성 세라믹 등을 구비하고 있어도 된다. 또한, 격벽(7)이 탄화수소계 양이온 교환막을 구비하고 있는 경우, 탄화수소계 양이온 교환막으로서, 구체적으로는, 셀레미온(등록상표)(아사히 가라스 엔지니어링 제품, 탄화수소계 양이온 교환막), 또는 네오셉터 CM-1(등록상표)(가부시키가이샤 아토무스 제품, 탄화수소계 양이온 교환막)이 예시된다. 격벽(7)의 구체적인 구성에 대해서는, 후술한다.
컵(3)에서의 내통(31) 및 외통(32), 도금액 공급 노즐(4), 및 유지체(6)는 폴리프로필렌으로 이루어진다. 또한, 양극 전극(5)은 인함유 구리로 이루어지는 용해성 양극 전극이다. 그러나, 상기 프로필렌으로 이루어지는 부재는 치수 안정성이 확보되고, 아울러 도금액 또는 전해액에 대하여 내성을 갖는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, 내통(31), 외통(32), 도금액 공급 노즐(4) 및 유지체(6)는 경질의 염화 비닐로 이루어져도 된다.
또한, 상기 특허문헌 3에서의 이온 교환막은 페이스 업 장치에서 뚜껑측으로 되는 양극 전극을 도금액 내에 침지시켜 두기 때문에 바닥 뚜껑으로서 사용하고 있는 것이며, 그 설치 목적이 본원 발명과는 근본적으로 상이하다.
또한, 상기 특허문헌 4에 기재된 도금 장치에 대해서는, 본 실시예의 도금 장치는 페이스 다운 방식을 채용하고 있으므로, 조작성이 매우 향상되어, 양산성이 우수한 장치로 된다.
또한, 상기 특허문헌 3에 기재된 도금 장치에 대해서는, 페이스 업 방식을 채용하는 경우, 도금실 내부로부터 도금액이 모두 빠져나갈 때까지는 샘플(피도금 기판)을 회수할 수 없다. 전압이 인가되지 않은 상태에서, 도금액에 피도금면이 침지되어 있으면, 금속 이온의 재용해를 초래하게 된다. 이에 비하여, 본 실시예의 도금 장치는 페이스 다운 방식을 채용하고 있으므로, 도금 종료 직후에 샘플(피도금 기판)을 회수할 수 있어, 양산성이 향상되고, 품질이 향상된다.
일반적으로, 도금액에는 각종 첨가제가 첨가되어 있다. 이것은 크게 나누어, 피도금면에서 작용하는 종류의 물질과 양극 전극 표면에서 작용하는 물질로 구분된다. 이 중에서, 피도금면에서 작용하는 물질은 양극 전극 표면에서 분해 반응 등을 일으켜, 반응 생성물을 발생시킨다. 이 반응 생성물이 도금 반응에 악영향을 미친다.
또한, 상기 도금액은 구리 성분을 포함하고, 아울러 도전성의 액체인 것이 바람직하다.
도금액으로서, 구리를 포함하는 도금액을 사용함으로써, 피도금 기판의 피도금면에 구리 도금을 형성할 수 있다. 또한, 상기 도금액은 도금액 1리터에 대하여, 14g 이상 40g 이하의 구리 성분을 포함하는 경우, 특히 양호한 도금 상태를 실현할 수 있다.
또한, 상기 양극 전극은 0.04∼0.06%의 인을 함유하는 인함유 구리로 이루어지는 용해성 양극 전극인 것이 바람직하다.
양극 전극으로서 순동을 포함하는 양극 전극을 사용하면, 양극 전극으로부터의 이물질 발생량이 증가한다. 한편, 상기 구성에 따르면, 양극 전극은 인함유 구리로 이루어지는 용해성 양극 전극이므로, 양극 전극 표면에 블랙 필름이라고 불리우는 흑색 피막이 형성되고, 이에 따라 이물질의 원인으로 되는 구리 착체 이온(Cu+)이 트랩된다.
또한, 종래에서는, 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하기 위하여 불용해성 전극을 사용할 필요가 있었다. 이 때문에, 도금액 내의 첨가제의 산화 분해에 의한 첨가제 소비량의 증대나 분해 생성물에 의한 도금액의 오염에 의해, 도금 품질이 저하된다는 문제가 있었다.
상기 "전해액"이란 상기 피도금 기판의 피도금면에서 작용하는 물질이 포함 되지 않은 용액을 말한다. 상기 구성에서는, 양극 전극실에 전해액을 유입하는 한편, 피도금 기판실에 도금액을 유입하고, 양극 전극실과 피도금 기판실이 격벽에 의해 격리되어 있으므로, 양극 전극 표면에서 분해 반응을 일으키지 않아, 도금 반응에 악영향을 미치지 않는다.
또한, 만일 도금에 악영향을 미치는 물질이 생성되었다고 하더라도, 격벽에 의해 차단되어 있기 때문에 피도금면에서의 악영향을 방지하는 것이 가능하다.
전해액은 구체적으로는, 도금 처리에서 소망하는 금속(예를 들면 구리 도금의 경우, 구리)을 포함하지 않는 용액을 말한다. 한편, 도금액은 소망하는 금속을 포함하는 용액을 말한다. 또한, 전해액과 도금액은 도전성을 갖는다는 점에서는 공통적이다.
더욱 구체적으로는, 도금액으로서, 황산구리를 포함하는 용액을 사용하는 경우, 상기 전해액은 황산, 또는 황산을 희석한 수용액이다.
또한, 본 발명에서는, 전해액이 소망하는 금속을 포함하는 용액, 또는 도금액과 동일한 용액이더라도, 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하는 것이 가능하다. 만일, 양극 전극 표면에서 도금에 악영향을 미치는 물질이 생성되었다고 하더라도, 격벽에 의해 차단되어 있기 때문에 피도금면에서의 악영향을 방지하는 것이 가능하기 때문이다.
즉 상기 전해액은 구리 성분을 포함하고, 아울러 도전성의 액체이어도 된다.
또한, 상기 전해액은 전해액 1리터에 대하여, 14g 이상 40g 이하의 구리 성분을 포함하여도 된다.
여기에서, 본 실시예에 적용할 수 있는 반도체 웨이퍼(1)의 치수는 도금 처리조(100)의 각종 부재의 치수에 따라 적절히 설정하는 것이 가능하다. 예를 들면, 반도체 웨이퍼(1)로서는, 직경 100㎜∼300㎜ 정도의 것이 적용 가능하다. 더욱 구체적으로는, 직경 150㎜ 정도의 것을, 반도체 웨이퍼(1)로서 적용할 수 있다.
또한, 내통(31)의 치수는 외경 130㎜, 내경 120㎜, 두께 5㎜, 높이 110㎜이고, 원통 형상의 것이다.
또한, 유지체(6)는 내통(31)과 도금액 공급용 노즐(4) 사이에 형성되어 있다. 유지체(6)는 내통(31)의 바닥부로부터 상방에 20㎜, 또는 적어도 5㎜의 공극에 설치되어 있다. 또한, 유지체(6)에는 상하 방향의 관통 구멍이 다수개 형성되어 있다.
또한, 외통(32)은 그 상부에 격벽(7)이 밀착되어 고정되어 있다. 또한, 외통(32)의 높이는 30㎜ 내지는 그 이상이어도 된다. 또한, 도 1에서는, 외통(32)의 하단은 내통(31)의 하단보다도 상측(피도금 기판측)으로 되도록 되어 있다. 그러나, 외통(32)의 하단은 이것에 한정되는 것은 아니며, 내통(31)의 하단보다도 하측으로 되도록 되어도 된다. 또한, 외통(32)의 내경은 140㎜이지만, 이것에 한정되는 것은 아니다.
또한, 도금 처리조(100)에서는, 내통(31)의 높이가 110㎜이고, 격벽(7)과 내통(31)의 상단과의 간극이 5㎜로 되어 있다. 그러나, 내통(31)의 높이, 및 격벽(7)과 내통(31)의 상단과의 간극은 상기 치수에 한정되는 것은 아니며, 전해액이 격벽(7)의 표면 외주부까지 충분히 접할 수 있도록 하는 치수이면 충분하다.
또한, 격벽(7)은 외경 140㎜, 내경 20㎜의 도넛 형상을 갖고 있다. 그리고, 격벽(7)은 그 외주가 외통(32)에 밀착되는 한편, 그 내주가 도금액 공급 노즐(4)에 밀착되어, 고정되어 있다. 그러나, 격벽(7)의 치수는 이것에 한정되는 것은 아니다. 또한, 격벽(7)이 셀레미온 제품인 경우에는, 그 두께가 100㎛이어도 사용 가능하고, 또는 100∼200㎛ 정도이어도 사용 가능하다.
또한, 인함유 구리로 이루어지는 양극 전극(5)의 치수는 외경 110㎜, 내경 30㎜, 두께 8㎜이다. 그러나, 양극 전극(5)의 치수는 이것에 한정되는 것은 아니며, 유지체(6)와 격벽(7)과의 간극 및 내통(31)과 상기 양극 전극(5)과의 간극을 통과하는 전해액의 유동을 방해하지 않는 범위에서 임의로 선택이 가능하다.
도금액 공급용 노즐(4)은 격벽(7)을 관통하고, 격벽(7)보다도 2㎜ 상방으로 신장되어 있다. 그러나, 도금액 공급용 노즐(4)은 이것에 한정되는 것은 아니며, 도금액 공급용 노즐(4)은 격벽(7)까지 도달하고, 격벽(7)에 밀착 고정되어 있으면 된다.
이상, 도금 처리조(100)에서의, 반도체 웨이퍼(1), 컵(3)(내통(31) 및 외통(32)), 도금액 공급용 노즐(4), 양극 전극(5), 유지체(6), 및 격벽(7)의 치수 등을 설명하였으나, 도금 처리조(100)에서의 각종 부재의 치수는 도금 처리조(100)의 크기, 또는 적용하는 반도체 웨이퍼(1)의 크기 등에 따라, 적절하게 설정하는 것이 가능하다.
이하, 반도체 웨이퍼(1)를 유지하는 웨이퍼 유지구(2)의 구체적인 구성에 대하여, 도 2에 의거하여 설명한다. 도 2는 도금 처리조(100)의 웨이퍼 유지구(2)의 구성의 일례를 도시한 단면도이다. 웨이퍼 유지구(2)는 도 2에 도시한 바와 같이, O링(2a)과, 콘택트 부재(2b)와, 웨이퍼 유지 링(2c)을 구비하고 있다. 웨이퍼 유지 링(2c)은 외통(32)의 상단부와 소정의 간극을 유지하여, 도시하지 않은 지주에 의해 유지되어 있다. 그리고, O링(2a) 및 콘택트 부재(2b)는 웨이퍼 유지 링(2c) 위에 형성되어 있으며, 유지하는 반도체 웨이퍼(1)와의 밀착성을 확보하고 있다.
또한, 콘택트 부재(2b)는 반도체 웨이퍼(1)의 외주부에 균등한 간격으로 3개소 형성되어 있다. 그러나, 콘택트 부재(2b)는 이것에 한정되는 것은 아니며, 반도체 웨이퍼(1)의 외주부에 균등한 간격으로 4개소 이상 형성되어 있어도 된다. 또한, 콘택트 부재(2b)가 반도체 웨이퍼(1)의 외주부 전체 둘레를 접하는 구조이어도 된다.
웨이퍼 유지 링(2c)의 내경은 140㎜로 하였으나, 이것에 한정되는 것은 아니며, 외형이 원형일 필요가 없는 것은 물론이고, 장치 하우징 등과 일체 구조이어도 된다. 또한, 외통(32)에는 그 일부에 리턴 관(10)이 형성되어 있다.
이하, 웨이퍼 유지구(2)의 각종 부재에 대하여 설명한다.
O링(2a)은 반도체 웨이퍼(1)와의 밀착성이 확보되고, 아울러 도금액에 대하여 내성을 갖는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, O링(2a)으로서, 실리콘 고무가 예시된다. 구체적으로는, 바이톤(등록상표)(듀퐁 다우 엘라스토머 재팬 제품)이 예시된다.
또한, 콘택트 부재(2b)는 반도체 웨이퍼(1)와의 밀착이 확보되고, 아울러 도전성으로 사용하는 도금액에 내성이 있는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, 티탄에 금속 도금이 실시된 부재가 예시된다. 구체적으로는, 콘택트 부재(2b)로서는, 티탄에 플라티나 도금을 실시한 것, 티탄에 금 도금을 실시한 것, 수지에 금 도금 등을 실시한 것, 또는 이들을 조합한 것이 예시된다.
또한, 웨이퍼 유지 링(2c)은 치수 안정성이 확보되고, 아울러 사용하는 도금액에 내성이 있는 것이라면, 특별히 한정되는 것은 아니다. 웨이퍼 유지 링(2c)으로서, 예를 들면 경질의 염화 비닐 또는 폴리프로필렌으로 이루어지는 것이 예시된다.
다음으로, 도금 처리조(100)에서, 반도체 웨이퍼(1)의 피도금면(W)과 양극 전극(5) 사이에 형성되어 있는 격벽(7)의 구조의 일례에 대하여, 도 3을 참조하여, 이하에 설명한다. 도 3은 도금 처리조(100)에서, 외통(32)과 격벽(7)에 의해 둘러싸인 영역(피도금 기판실)의 구성을 도시하고, 상부 도면은 반도체 웨이퍼(1)의 피도금면(W)측에서 본 상면도이고, 하부 도면은 단면도이다.
도 3에 도시한 바와 같이, 격벽(7)은 피도금면(W)측에서 보아 도넛 형상을 갖고 있다. 그리고, 격벽(7)의 중앙부에는 도금액 공급용 노즐(4)이 관통되어 있다. 또한, 격벽(7)의 외주부는 외통(32)의 상부에 고정되어 있다.
또한, 격벽(7)은 반투막(투과 부재)(71)과, 반투막 유지체(72, 73)를 구비하고 있다. 격벽(7)은 반투막 유지체(72, 73)가, 반투막(71)을 협지한 구성이다. 그리고, 양극 전극(5)측에는 반투막 유지체(72)가 배치되어 있으며, 반도체 웨이퍼(1)의 피도금면(W)측에는 반투막 유지체(73)가 배치되어 있다.
따라서, 반도체 웨이퍼(1)와 양극 전극(5) 사이를 통전함으로써, 양극 전극 (5)측(양극 전극실)에 유입된 전해액은 반투막 유지체(72)에서 투과된다. 그리고, 반투막(71)에서, 전해액 내의 이온이 투과된다. 그리고, 반투막(71)에서 투과된 전해액 내의 이온은 반투막 유지체(73)를 투과하여, 반도체 웨이퍼(1)의 피도금면(W)측(피도금 기판실)에 유입된다. 이 때, 반투막(71)에서는, 전해액 내의 이온만이 투과되고, 전해액 내의 파티클은 투과되지 않는다. 따라서, 격벽(71)에 의해, 전해액 내의 파티클을 분리하는 것이 가능해져, 양극 전극(5)에 기인하는 파티클에 의한 도금면의 오염을 방지할 수 있다.
반투막(71)은 전해액에 침지된 상태에서, 전해액 내의 이온을 투과하는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, 반투막(71)으로서는, 탄화수소계 양이온 교환막, 중성막, 또는 다공질성 세라믹 등이 예시된다. 또한, 반투막(71)이 탄화수소계 양이온 교환막인 경우, 반투막(71)으로서, 구체적으로는 셀레미온(등록 상표)(아사히 글래스 엔지니어링 제품, 탄화수소계 양이온 교환막), 또는 네오셉터 CM-1(등록상표)(주식회사 아토무스 제품, 탄화수소계 양이온 교환막)이 예시된다.
또한, 반투막 유지체(72, 73)는 전해액을 투과하는 구조를 가지며, 아울러 치수 안정성이 확보되어, 도금액에 대하여 내성을 갖는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, 반투막 유지체(72, 73)로서는, 폴리프로필렌, 또는 경질의 염화비닐로 이루어지는 것이 예시된다.
다음으로, 반투막(71)의 구조에 대하여, 이온 교환 수지를 포함하는 이온 교환막을 예로 들어, 이하에 설명한다. 도 4는 이온 교환막의 구조를 설명하기 위한 설명도이다. 또한, 도 5는 이온 교환막의 선택 투과성을 설명하기 위한 설명도이다.
"이온 교환막"이란, 도 4에 도시한 바와 같이, 이온을 선택 투과시키는 막을 말한다. 이 이온 교환막은 크게 나누어 양이온 교환막과 음이온 교환막으로 구분된다. 양이온 교환막은, 도 4에 도시한 바와 같이, 도금액에 침지된 상태에서, 통전하면, 양이온(M+)을 선택적으로 투과하고, 음이온(B-)을 투과하지 않는다.
양이온 교환막에는, 도 5에 도시한 바와 같이, 마이너스 전하의 교환기가 고정되어 있다. 이 때문에, 음이온(B-)은 마이너스 전하의 교환기의 반발을 받아, 투과할 수 없다. 한편, 양이온(M+)은 마이너스 전하의 교환기의 반발을 받지 않으므로, 투과한다. 즉 양이온 교환막을 투과할 수 있는 이온은 양이온(M+)뿐이다.
한편, 음이온 교환막은 상기 작용과 반대의 작용으로 된다. 이들 이온 교환막의 선택 투과는 전기 투석 장치의 직류 전기 에너지에 의해 행해진다.
다음으로, 본 실시예의 도금 장치의 구성에 대하여, 도 6을 참조하여 설명한다. 도 6은 본 실시예의 도금 장치의 구성을 도시한 개략도이다.
본 실시예의 도금 장치는 도 6에 도시한 바와 같이, 반도체 웨이퍼(1)의 피도금면(W)에 도금 처리를 행하는 도금 처리조(100)와, 도금 장치 내에 도금액을 순환하는 도금액계(20)와, 도금 장치 내에 전해액을 순환하는 전해액계(30)를 구비하고 있다.
도금액계(20)는, 도금액 공급원으로서의 도금액 저수조(9)와, 외통(32)과, 외통(32)의 일부에 접속된 리턴 관(10)과, 도금액을 도금 장치 내로 순환시키는 도금액 펌프(101)와, 도금액 내의 고형 이물질을 여과하는 도금액 필터(111)와, 이들을 접속하는 배관(T)을 구비하고 있다.
한편, 전해액계(30)는 도금 처리조(100)가 내포하는 부재(웨이퍼 유지구(2), 컵(3) 및 이들이 내포하는 부재)를 그 내부에 설치하는 전해액조(22)와, 전해액 공급원으로서의 전해액 저수조(23)와, 전해액을 도금 장치 내로 순환하는 전해액 펌프(102)와, 전해액 내의 고형 이물질을 여과하는 전해액 필터(112)와, 이들을 접속하는 배관(T')을 구비하고 있다.
이하, 본 실시예의 도금 장치에서의, 도금액 또는 전해액의 흐름에 대하여 설명한다.
먼저, 도금액계(20)에서는, 도금액 저수조(9) 내의 도금액은 도금액 펌프(101)에 의해 도금액 필터(111)를 거쳐, 도금액 처리조(100)의 도금액 공급용 노즐(4)에 유입된다. 그리고, 도금액 공급용 노즐(4)에 유입된 도금액은 도금 처리조(100)의 피도금 기판실(격벽(7)과 외통(32)에 의해 둘러싸인 공간)에 유입되어, 반도체 웨이퍼(1)의 피도금면(W)에 이른다. 그리고, 그 후, 도금액은 외통(32) 상부의 변연부에 형성된 리턴 관(10)에 유입되고, 재차 도금액 저수조(9)로 환류된다.
또한, 전해액계(30)에서는, 전해액 저수조(23) 내의 전해액은 전해액 펌프(102)에 의해 전해액 필터(112)를 거쳐, 도금 처리조(100)의 전해액 공급관(8)에 유입된다. 그리고, 전해액 공급관(8)에 유입된 전해액은 양극 전해실(격벽(7)과 내통(31)에 의해 둘러싸인 공간)에 유입된다. 격벽(7)은 양극 전극에 발생한 전해액 내의 블랙 필름을 피도금 기판실로 투과하지 않는 한편, 전해액 내의 이온은 피도금 기판실로 투과된다. 이에 따라, 도통 상태가 실현되게 되어, 도금 처리가 행해진다.
양극 전극실에 유입된 전해액은 내통(31) 상부의 변연부(내통(31)과 외통(32)과의 간극)로부터, 도금 처리조(100) 외부로 누출되어 전해액조(22)에서 회수되고, 재차 전해액 저수조(23)로 환류된다.
도금액계(20)에서의, 도금액 저수조(9) 및 배관(T)은 치수 안정성이 확보되고, 아울러 사용하는 도금액에 내성이 있는 재질이라면, 특별히 한정되는 것은 아니다. 이들 재질로서는, 예를 들면, 경질의 염화 비닐 또는 폴리프로필렌이 예시된다. 또한, 전해액계(30)에서의, 전해액조(22), 전해액 저수조(23), 전해액 필터(112), 및 배관(T')은 치수 안정성이 확보되고, 아울러 사용하는 전해액에 내성이 있는 재질이라면, 특별히 한정되는 것은 아니다. 이들 재질로서는, 예를 들면 경질염화비닐 또는 폴리프로필렌이 예시된다.
또한, 도금액계(20)에서의 도금액 펌프(101)는 사용하는 도금액에 내성이 있고, 아울러 도금액에 악영향을 주지 않고 유동시킬 수 있으면, 특별히 한정되는 것은 아니다. 도금액 펌프(101)로서는, 예를 들면 이와키 제품 마그넷 펌프 MD-30R, 또는 이와키 제품 마그넷 펌프 MD-6 내지 MD-7R이 예시된다.
또한, 전해액계(30)에서의 전해액 펌프(102)는 사용하는 전해액에 내성이 있으며, 아울러 전해액에 악영향을 주지 않고 유동시킬 수 있으면, 특별히 한정되는 것은 아니다. 전해액 펌프(102)로서는, 예를 들면 이와키 제품 마그넷 펌프 MD-70R, 또는 이와키 제품 마그넷 펌프 MD-30 내지 MD-100R이 예시된다.
또한, 도금액 필터(111) 및 전해액 필터(112)는 목표로 하는 도금 패턴의 최소 간격의 대략 1/2의 입경의 포집 효율이 100%이고, 아울러 사용하는 도금액(또는 전해액)에 대하여 내성을 구비하고 도금액(또는 전해액)에 악영향을 주지 않고 유동시킬 수 있으면, 특별히 한정되는 것은 아니다. 도금액 필터(111) 및 전해액 필터(112)로서는, 예를 들면 일본 폴사(Pall Corporation) 제품 폴리프로필렌제 카트릿지 필터 HDCⅡ(J012; 1.2㎛ 직경 입자 포집 효율 100%), 일본 폴사 제품 폴리프로필렌제 카트릿지 필터 HDCⅡ(J006; 1.0㎛ 직경 입자 포집 효율 100%), 테프론(등록상표)제 필터, 또는 중공계 막 필터가 예시된다.
또한, 도 6에는 도시하지 않았지만, 배관(T) 및 (T')의 도중에는 밸브, 유량계, 공기 배출관 등이 접속되고, 마찬가지로 도시하지 않은 제어 장치에 의해 도금액의 유동의 제어가 가능하고, 또한, 도시하지 않은 도금용 전원부에 의해 피도금면과 양극 전극 사이에 전압을 인가할 수 있다.
다음으로, 본 실시예에서 피도금 기판으로서 사용한 반도체 웨이퍼(1)에 대하여, 도 7에 의거하여 설명한다. 도 7은 본 실시예에서 사용한 반도체 웨이퍼(1)의 개략 구성을 도시한 모식도이다. 또한, 도 8a 및 도 8b는 도금 공정 후의, 반도체 웨이퍼(1)에 형성된 반도체 칩(41)의 개략 구성을 도시하고, 도 8a는 평면도이고, 도 8b는 단면도이다.
도 7에 도시한 바와 같이, 반도체 웨이퍼(1) 표면에는 반도체 칩(41)이 복수개 형성되어 있다. 또한, 반도체 웨이퍼(1)의 주변에는 콘택트부(42)가 형성되어 있다. 이 콘택트부(42)에는 도시하지 않은 도금 시드층이 노출되어 있다. 그리고, 콘택트부(42)는 급전을 위하여, 도 2에 도시한 콘택트 부재(2b)와 접하도록 되어 있다.
또한, 도 8a에 도시한 바와 같이, 반도체 칩(41)에는 포토레지스트층(18)이 임의의 형상으로 형성되어 있다. 또한, 도 8b에 도시한 바와 같이, 도금 공정 후의 반도체 칩(41)의 표면에는 시드층(19)이 형성되어 있다. 그리고, 시드층(19)의 표면에는 배선 도금층(16) 및 포토레지스트층(18)이 형성되어 있다. 또한, 시드층(19)에서, 배선 도금층(16) 및 포토레지스트층(18)측과 반대측에는, 패드(17)가 형성되어 있다. 그리고, 반도체 칩(41)에서는, 배선 도금층(16)과 패드(17)가 전기적으로 접하도록 되어 있다.
(제2 실시예)
본 발명의 다른 실시예에 대하여, 도 9 및 도 10에 의거하여 설명하면, 이하와 같다. 본 실시예에서는, 상기 제1 실시예와의 차이점에 대하여 설명하므로, 설명의 편의상, 제1 실시예에서 설명한 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 9는 본 실시예의 도금 장치에 형성되는 도금 처리조의 개략 구성을 도시한 단면도이다. 도 9에 도시한 바와 같이, 도금 처리조(200)는 반도체 웨이퍼(피도금 기판)(1)를 유지하는 웨이퍼 유지구(2), 컵(3), 도금액 공급용 노즐(4), 양극 전극(5), 양극 전극(5)을 유지하는 유지체(6), 격벽(7), 전해액 공급관(8), 상부 덮개(28), 및 O링(29)을 구비하고 있다. 컵(3)은 내통(31)과 외통(32)을 구비하고 있다.
본 실시예의 도금 장치에서의 도금 처리조(200)는 도 9에 도시한 바와 같이, 상기 제1 실시예의 구성에 더하여 상부 덮개(28) 및 O링(29)을 구비하고 있다. 이 상부 덮개(28) 및 O링(29)은 피도금 기판실 폐지 수단으로서 기능한다. 이하, 상부 덮개(28) 및 O링(29)에 대하여 설명한다. 또한, 도금 처리조(200)에서의, 반도체 웨이퍼(1), 웨이퍼 유지구(2), 컵(3)(내통(31) 및 외통(32)), 도금액 공급용 노즐(4), 양극 전극(5), 유지체(6), 격벽(7), 및 전해액 공급관(8)의 치수 및 구성은 상기 제1 실시예와 동일하므로, 설명을 생략한다.
도 9에 도시한 바와 같이, 상부 덮개(28)는 외통(32)의 외주를 따라서 형성되어 있다. 그리고, O링(29)은 외통(32)과 상부 덮개(28) 사이에 형성되어 있으며, 외통(32)과의 밀착성을 확보하고 있다.
도금액 공급용 노즐(4)에 유입된 도금액은 반도체 웨이퍼(1)의 피도금면(W)에 도달한다. 도금 처리조(200)에서는, O링(29)에 의해, 상부 덮개(28)와 외통(32)과의 밀착성이 확보되어 있다. 즉 피도금 기판실이 폐지된 상태(폐쇄계)로 되어 있다. 이 때문에, 반도체 웨이퍼(1)의 피도금면(W)에 도달한 도금액은 도금 처리조(200)의 외부로 누설되지 않고, 리턴 관(10)에 유입된다. 이와 같이 피도금 기판실이 폐지된 상태로 되어 있으므로, 피도금 기판에 유입되는 도금액을, 도금 처리조(200) 외부의 대기와 차단하는 것이 가능하게 된다. 이 때문에, 도금 처리조(200)에서는, 도금액이 외부로 누설되지 않아, 도금액의 증발이나 미스트 등에 의한 분위기 오염을 방지하는 것이 가능하게 된다. 또한, 도금액의 증발에 수반되는 이온 농도의 변동을 방지하는 것이 가능하게 된다.
또한, 상기 상부 덮개(28)의 치수는 피도금 기판실을 폐지할 수 있도록 하는 치수라면, 특별히 한정되는 것은 아니다. 또한, 상부 덮개(28)의 치수는 외통(32)의 치수에 따라서, 적절히 설정할 수 있다.
또한, 상부 덮개(28)는 폴리프로필렌으로 이루어진다. 그러나, 상부 덮개(28)의 재질은 치수 안정성이 확보되고, 아울러 도금액에 대하여 내성을 갖는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, 상부 덮개(28)는 경질의 염화 비닐로 이루어져도 된다.
또한, O링(29)은 외통(32)과의 밀착이 확보되고, 아울러 사용하는 도금액에 대하여 내성을 갖는 것이라면, 특별히 한정되는 것은 아니다. 예를 들면, O링(29)으로서, 실리콘 고무가 예시된다. 구체적으로는, 바이톤이 예시된다.
다음으로, 본 실시예의 도금 장치의 구성에 대하여, 도 10을 참조하여 설명한다. 도 10은 본 실시예의 도금 장치의 구성을 도시한 개략도이다.
본 실시예의 도금 장치는 도 6에 도시한 바와 같이, 반도체 웨이퍼(1)의 피도금면(W)에 도금 처리를 행하는 도금 처리조(100)와, 도금 장치 내에 도금액을 순환하는 도금액계(20')와, 도금 장치 내에 전해액을 순환하는 전해액계(30')와, 순환하는 도금액의 농도를 제어하고, 도금액의 이온 농도에 따라 보급액을 보급하는 보급액계(40)를 구비하고 있다.
도금액계(20')는 도금액 공급원으로서의 도금액 저수조(9')와, 외통(32)과, 외통(32)의 일부에 접속된 리턴 관(10)과, 도금액을 도금 장치 내로 순환시키는 도금액 펌프(101)와, 도금액 내의 고형 이물질을 여과하는 도금액 필터(111)와, 이들을 접속하는 배관(T)을 구비하고 있다. 상기 도금액계(20')는 상기 제1 실시예의 도금 장치에서의 도금액계(20)와 달리, 도금액 저수조(9')에 덮개가 부착되어, 폐지된 상태(폐쇄계)인 구성이다.
또한, 전해액계(30')는 도금 처리조(200)가 내포하는 부재(웨이퍼 유지구(2), 컵(3), 및 이들이 내포하는 부재, 및 상부 덮개(28))를 그 내부에 설치하는 전해액조(22')와, 전해액 공급원으로서의 전해액 저수조(23')와, 전해액을 도금 장치 내에 순환하는 전해액 펌프(102)와, 전해액 내의 고형 이물질을 여과하는 전해액 필터(112)와, 이들을 접속하는 배관(T')을 구비하고 있다. 상기 전해액계(30')는 상기 제1 실시예의 도금 장치에서의 전해액계(30)와 달리, 전해액 저수조(23')에 덮개가 부착되어, 폐지된 상태(폐쇄계)인 구성이다. 또한, 전해액계(30')에서는, 외통(32)이, 전해액조(22')의 개구부를 완전히 막도록, 전해액조(22')와 밀착되어 있다. 즉 전해액조(22')가 폐지된 상태(폐쇄계)로 되어 있다.
또한, 보급액계(40)는 보급 유닛(24)과, 보급 펌프(25)와, 덮개가 달린 보급액조(26)와, 센서(27)와, 이들을 접속하는 배관(T')을 구비하고 있다. 배관(T")은 도금액계(20')의 도금액 저수조(9')와 접속되어 있다. 또한, 센서(27)는 도금액 저수조(9') 내의 도금액의 이온 농도를 검출한다. 그리고 센서(27)에서 얻어진 도금액의 이온 농도 정보는 보급 유닛(24)을 통하여, 전기 신호로서 펌프(25)에 전달된다. 그리고, 이 전기 신호에 의해 지시되어, 보급 펌프(25)는 보급액조(26)로부터 보급액을, 도금액 저수조(9')에 공급한다.
또한, 도 10에서, 보급액계(40)는 1계통으로 도시되어 있다. 그러나, 보급액계(40)는 이것에 한정되는 것은 아니며, 도금액 내의 성분 중에서, 관리 및 보급할 필요가 있는 액 종류의 수만큼 형성되어 있어도 된다. 또한, 보급액조(26) 및 보급 펌프(25) 대신에, 순수의 보급 배관과 보급 유닛에 제어되는 밸브 등이 형성되어 있어도 된다.
이하, 본 실시예의 도금 장치에서의, 도금액 또는 전해액의 흐름에 대하여 설명한다.
먼저, 도금액계(20')에서는, 도금액 저수조(9') 내의 도금액은 도금액 펌프(101)에 의해 도금액 필터(111)를 거쳐, 도금 처리조(200)의 도금액 공급용 노즐(4)에 유입된다. 그리고, 도금액 공급용 노즐(4)에 유입된 도금액은 도금 처리조(100)의 피도금 기판실(격벽(7)과 외통(32)에 의해 둘러싸인 공간)에 유입되어, 반도체 웨이퍼(1)의 피도금면(W)에 이른다. 그리고, 그 후, 도금액은 외통(32) 상부의 변연부에 형성된 리턴 관(10)에 유입되고, 재차 도금액 저수조(9')로 환류된다.
이 때, 피도금 기판실은 상부 덮개(28)에 의해 폐지된 상태로 되어 있으므로, 피도금 기판실에 유입된 도금액은 대기와 차단되고, 도금액의 증발이나 미스트 등에 의한 분위기 오염을 방지하는 것이 가능하게 된다. 또한, 도금액의 증발에 수반되는 이온 농도의 변동을 방지하는 것이 가능하게 된다. 또한, 도금액 저수조(9')도 덮개가 붙어 있어, 폐지된 상태이므로, 도금액 저수조(9')에 유입된 도금액은 대기와 차단된다. 이 때문에, 도금 장치에서, 도금액의 증발이나 미스트 등에 의한 분위기 오염을 방지하는 것이 가능하게 된다. 또한, 도금액의 증발에 수반되는 이온 농도의 변동을 방지하는 것이 가능하게 된다.
또한, 전해액계(30')에서는, 전해액 저수조(23') 내의 전해액은 전해액 펌프(102)에 의해 전해액 필터(112)를 거쳐, 도금 처리조(200)의 전해액 공급관(8)에 유입된다. 그리고, 전해액 공급관(8)에 유입된 전해액은 양극 전극실(격벽(7)과 내통(31)에 의해 둘러싸인 공간)에 유입된다. 격벽(7)은 양극 전극에 발생한 전해액 내의 블랙 필름을 피도금 기판실로 투과하지 않는 한편, 전해액 내의 이온은 피도금 기판실로 투과한다. 이에 따라, 도통 상태가 실현되게 되고, 도금 처리가 행해진다.
양극 전극실에 유입된 전해액은 내통(31) 상부의 변연부(내통(31)과 외통(32)과의 간극)로부터, 도금 처리조(200) 외부로 누출되어 전해액조(22')에서 회수되고, 재차 도금액 저수조(23')로 환류된다.
여기에서, 전해액조(22') 및 전해액 저수조(23')는 폐지된 상태로 되어 있으므로, 전해액조(22') 및 전해액 저수조(23')에 유입된 전해액은 대기와 차단된다. 이 때문에, 도금 장치에서, 전해액의 증발이나 미스트 등에 의한 분위기 오염을 방지하는 것이 가능하게 된다. 또한, 전해액의 증발에 수반된 이온 농도의 변동을 방지하는 것이 가능하게 된다.
또한, 도금액 저수조(9'), 도금액 펌프(101), 도금액 필터(111), 배관(T), 전해액조(22), 전해액 저수조(23), 전해액 펌프(102), 전해액 필터(112), 및 배관(T')의 재질은 상기 제1 실시예와 마찬가지이므로, 여기서는 설명을 생략한다.
보급액계(40)에서의 배관(T")은 치수 안정성이 확보되고, 아울러 사용하는 보급액에 대하여 내성을 갖는 재질이라면, 특별히 한정되는 것은 아니다. 배관(T")의 재질로서는, 예를 들면 경질의 염화 비닐, 폴리프로필렌, 또는 테프론(등록상표)이 예시된다.
또한, 보급 펌프(25)는 사용하는 보급액에 대하여 내성을 가지며, 아울러 도금액에 악영향을 주지 않고 보급액을 도금액 저수조(9')로 유입시키는 것이 가능하다면, 특별히 한정되는 것은 아니다. 보급 펌프(25)로서는, 예를 들면 도쿄 리카 기기 제품 마이크로튜브 펌프 MP-1000, 또는 도쿄 리카 기기 제품 마이크로튜브 펌프 MP-1000A 내지 MP-1000B가 예시된다.
또한, 도 10에서는 도시하지 않았지만, 배관(T, T', T")의 도중에는 밸브, 유량계, 공기 배출관 등이 접속되고, 마찬가지로 도시하지 않은 제어 장치에 의해 도금액의 유동의 제어가 가능하고, 또한 도시하지 않은 도금용 전원부에 의해 피도금면과 양극 전극 사이에 전압을 인가할 수 있다.
또한, 본 발명의 도금 장치는 이하와 같이 환언할 수 있다.
즉 본 발명의 도금 장치는 도금 장치의 컵 내에서 양극 전극과 전해액으로 이루어지는 전해핵계와 피도금면 및 도금액으로 이루어지는 도금액계를 격리하는 것을 특징으로 하는 기판에 도금을 형성하기 위한 도금 장치이라고 할 수도 있다.
또한, 상기 도금 장치에서는, 상기 도금 컵의 외통 내에 형성한 격벽과 피도금 기판으로 이루어지는 공간에 도금액을 도입하도록 되어 있다.
또한, 상기 도금 장치에서는, 상기 도금 컵의 내통 내에 형성한 양극 전극과 격벽이 이루는 공간에 전해액을 도입하도록 되어 있다.
또한, 상기 도금 컵의 내통 내에 유입된 전해액이 격벽에 의해 피도금 기판에 도달하지 않도록 되어 있다.
또한, 상기 도금 컵의 내통 내에 유입된 전해액을 유동에 의해 컵 외부로 유출시키고 있다.
상기 도금 컵 내에서 양극 전극과 피도금 기판을 격리하는 구조(격벽)의 일부 또는 전부가, 전해액 내에 침지됨으로써 이온을 투과할 수 있는 재질이다.
상기 도금 컵 내의 양극 전극과 피도금 기판을 격리하는 전해액 내에 침지함으로써 이온을 투과할 수 있는 재질이 반투막인 것이 바람직하다.
상기 도금 컵 내의 양극 전극과 피도금 기판을 격리하는 전해액 내에 침지함으로써 이온을 투과할 수 있는 재질이 이온 교환막인 것이 바람직하다.
본 발명의 도금 장치는 도금액계와 전해액계를 격리하여 각각 독립시킴으로써 양극 전극에 기인하는 피도금면의 오염을 방지하도록 하는 구성이다.
또한, 본 발명의 도금 장치는 도금액계와 전해액계를 격리하여 각각 독립시킴으로써 양극 전극에 기인하는 도금액 내의 첨가제의 분해에 의한 피도금면의 도금 품질 저하를 방지하도록 하는 구성이다.
그리고, 상기 도금 장치에서, 상기 컵 및 도금조 및 그 밖의 조 및 배관 전부를 폐쇄계로 함으로써 도금액 및 전해액을 대기와 차단함으로써 액의 증발에 수반되는 분위기의 오염을 방지하고 있다.
또한, 상기 도금 장치에서, 상기 컵 및 도금조 및 그 밖의 조 및 배관 전부 를 폐쇄계로 함으로써 도금액 및 전해액을 대기와 차단함으로써 액의 증발에 수반되는 액 농도 변화를 방지하고 있다.
상기 도금액은 구리를 함유하는 도전성의 액체 또는 구리를 함유하는 도전성의 액체에 기타 성분을 첨가한 도전성의 액체이다.
또한, 상기 도금액은 도금액 1리터 내에 금속 구리로서 14∼40g의 구리 성분을 포함한다.
상기 양극 전극은 인의 함유량이 0.04∼0.06%의 인을 함유하는 인함유 구리로 이루어지는 용해성 양극 전극판이다.
또한, 전해액은 황산 또는 황산을 희석한 수용액이다.
또한, 전해액은 구리를 함유하는 도전성의 액체 또는 구리를 함유하는 도전성의 액체에 기타 성분을 첨가한 도전성의 액체이어도 된다.
또한, 전해액은 1리터 중에 금속 구리로서 14∼40g의 구리 성분을 포함하는 것이 바람직하다.
본 발명의 반도체 장치는 기판에 도금을 형성하기 위한 페이스 다운 방식의 분류 도금 장치에서 컵 내에서 양극 전극과 전해액으로 이루어지는 전해액계와 피도금면 및 도금액으로 이루어지는 도금액계를 격리하여 배치한다.
또한, 도금 컵의 외통 내의 격벽과 피도금면인 기판으로 이루어지는 공간에 도금액을 도입한다. 이 때, 도금 컵의 외통 내의 격벽과 피도금면인 기판으로 이루어지는 공간에 도금액을 유입함으로써 피도금면에 도금액을 접촉시키고, 도금 컵 내에 배치한 양극 전극과 피도금면 사이에 통전함으로써 도금을 행하기 위한 방법 에서, 도금 컵의 내통 내에 유입된 전해액은 격벽에 의해 피도금면에 도달하지 않기 때문에 함유하는 고형 이물질이 피도금면에 부착되지 않는다.
또한, 도금 컵의 외통 내의 격벽과 피도금면인 기판으로 이루어지는 공간에 도금액을 유입함으로써 피도금면에 도금액을 접촉시키고, 도금 컵 내에 배치한 양극 전극과 피도금면 사이에 통전함으로써 도금을 행하는 도금 방법에서, 도금 컵의 내통 내에 유입된 전해액은 격벽 근방에서 이온만이 격벽을 투과하고, 기타 전해액은 컵 외부로 유출된다.
이 도금 컵 내에서 양극 전극과 피도금면을 격리하는 구조의 일부 또는 전부는 전해액 내에 침지됨으로써 이온을 투과할 수 있는 재질이다.
도금 컵 내의 양극 전극과 피도금면을 격리하는 전해액 내에 침지함으로써 이온을 투과할 수 있는 재질은 반투막이거나, 이온 교환막이다.
도금액계와 전해액계를 격리하여 각각 독립시킴으로써 양극 전극에 기인하는 피도금면의 오염을 방지하는 것을 특징으로 하는 도금 장치이다. 도금액계와 전해액계를 격리하여 각각 독립시킴으로써 양극 전극에 기인하는 도금액 내의 첨가제의 분해에 의한 피도금면의 도금 품질 저하를 방지하는 것을 특징으로 하는 도금 장치이다.
상기 컵 및 도금조 및 그 밖의 조 및 배관 전부를 폐쇄계로 함으로써 도금액 및 전해액을 대기와 차단함으로써 액의 증발이나 이것에 수반된 분위기의 오염이나 액 농도 변화를 방지하는 것을 특징으로 하는 도금 장치이다. 그 결과, 페이스 다운 방식의 분류 도금 장치의 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한 도금 품질의 저하가 없는 반도체 장치 및 그 제조 방법을 제공함과 아울러, 도금액이나 전해액 등의 증발이나 미스트의 발생을 방지할 수도 있다.
이상과 같이, 본 발명에 따르며, 이하의 효과를 갖는다. 피도금면은 필터에 의해 고형 이물질이 제거된 도금액에 접해 있으며 양극 전극 근방을 유동한 전해액과는 이온 교환막에 의한 격벽에 의해 격리되고 구리 이온만이 격벽을 투과하여 피도금면에 이르러 석출되기 때문에, 양극 전극 표면의 블랙 필림 등에 기인하는 미소한 고형 이물질의 부착이 없는 고품질의 도금 배선에 의한 고밀도 및 고정밀도의 반도체 장치를 얻을 수 있다.
또한, 종래와 같이 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하기 위하여 불용해성 전극을 사용할 필요가 없기 때문에, 도금액 내의 첨가제의 산화 분해에 의한 첨가제 소비량의 증대나 분해 생성물에 의한 도금액의 오염에 의한 도금 품질의 저하가 없는 고품질의 도금 배선에 의한 고밀도 및 고정밀도의 반도체 장치를 얻을 수 있음과 아울러, 폐쇄계에서 도금이 행해지기 때문에 도금액 및 전해액의 증발이나 미스트의 발생이 없고 안정된 농도와 청정한 주변 환경을 유지할 수 있다.
(제3 실시예)
본 실시예에서는, 상기 제1 실시예 또는 제2 실시예의 도금 장치를 사용한 반도체 칩의 제조 방법에 대하여, 도 13a∼도 13g 및 도 14a∼도 14d에 의거하여, 상세히 설명한다. 도 13은 본 실시예에서의 반도체 장치의 제조 방법의 순서를 도 시한 단면도이다. 또한, 본 실시예에서는, 반도체 장치의 제조 방법의 일례로서, 도 7, 도 8a, 및 도 8b에 도시된 반도체 장치(41)의 제조 방법에 대하여 설명한다.
본 실시예에서의 반도체 장치의 제조 방법은 도 13a∼도 13g에 도시한 바와 같이, 반도체 칩(41) 표면에 시드층(19)을 형성하는 시드층 형성 공정과, 시드층(19) 위에 포토레지스트층(18)을 도포하는 포토레지스트 도포 공정과, 이 포토레지스트층(18)에 임의의 형상의 패턴을 형성하는 포토레지스트 패턴 형성 공정과, 포토레지스트 패턴에 금속을 도금하고, 배선 도금층을 형성하는 도금 공정과, 포토레지스트층(18)을 박리하는 박리 공정과, 시드층(19)을 에칭하는 에칭 공정을 포함하고 있다. 또한, 도 13a는 시드층 형성 공정 전의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있으며, 도 13b는 시드층 형성 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있으며, 도 13c는 포토레지스트 도포 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있으며, 도 13d는 포토레지스트 패턴 형성 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있으며, 도 13e는 도금 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있으며, 도 13f는 박리 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있으며, 도 13g는 에칭 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있다.
도 13a에 도시한 바와 같이, 시드층 형성 전의 반도체 칩(41)에는 그 표면에, 전기 신호를 외부와 교환하기 위한 패드(17)가 형성되어 있다.
도 13b에 도시한 바와 같이, 시드층 형성 공정에서는, 이와 같은 반도체 칩(41)의 표면에 시드층(19)을 형성한다. 구체적으로는, 스퍼터링 장치 내에서, 반 도체 칩(41)을 포함하는 반도체 웨이퍼를, 패드 형성면에 시드층이 형성되도록 배치한다. 그리고, 반도체 웨이퍼 표면에, 배리어 메탈로 되는 티탄층을 1000Å 형성하고, 다음으로 구리층을 3000Å 형성한다. 그리고, 이 구리층을, 도금을 위한 시드층(19)으로 한다. 이 시드층(19)은 후술하는 도금 공정에서, 도금재(배선 도금층(16))의 성장을 촉진하는 최초의 핵으로 되는 것이다.
여기에서, 시드층 형성 공정에서, 배리어 메탈로서 티탄층을 형성하고 있다. 그러나, 배리어 메탈로 되는 층은 이것에 한정되는 것은 아니며, 크롬층이어도 된다. 또한, 티탄과 텅스턴의 합금으로 이루어지는 층이어도 된다. 또한 이들 이외에 배리어 효과가 얻어지는 금속으로 이루어지는 층이어도 된다.
또한, 티탄층의 두께를 1000Å로 하고 있으나, 이것에 한정되는 것은 아니며, 배리어 특성을 확보할 수 있다면, 500Å 이상의 임의의 두께이어도 된다. 또한, 도금을 위한 시드층(19)으로서의 구리층의 두께를 3000Å로 하고 있으나, 이것에 한정되는 것은 아니며, 도금 공정에서 균일한 전류 밀도를 확보할 수 있는 두께라면, 구리층의 두께는 1000Å 이상의 임의의 두께이어도 된다.
도 13c에 도시한 바와 같이, 포토레지스트 도포 공정에서는, 시드층(19)이 형성된 반도체 칩(41)을 포함하는 반도체 웨이퍼에 포토레지스트층(18)을 도포한다. 포토레지스트 도포 공정에서는, 포토레지스트(도쿄 오카 제품; 상품명 PMER P-LA900)를 회전 도포 장치에 의해, 매분 1500회전으로 30초간, 반도체 웨이퍼(1) 표면에 회전 도포하고, 115℃에서 5분간 가열한다.
여기에서, 포토레지스트로서 상기 PMER P-LA900을 사용하고 있다. 그러나, 포토레지스트는 이것에 한정되는 것은 아니며, 후술하는 도금 공정에 대하여 내성이 있으면 된다. 포토레지스트로서는, 예를 들면 도쿄 오카 제품; 상품명 PMER N-CA3000이어도 된다. 또한, 포토레지스트의 도포 방법도 회전 도포에 한정되는 것은 아니다. 예를 들면, 도쿄 오카 제품; 상품명 ORDYL MP100 Series 등의 드라이 필름에 의해, 반도체 웨이퍼(1) 표면에 포토레지스트층(18)을 형성해도 된다.
또한, 포토레지스트 도포 공정에서는, 포토레지스트를, 회전 도포 장치에 의해 매분 1500회전으로 30초간 회전 도포하고, 115℃에서 5분간 가열하고 있다. 그러나, 회전 도포 방법에서는, 이것에 한정되는 것은 아니며, 예를 들면 매분 1000회전∼3000회전으로 충분히 균일한 막두께로 될 때까지 회전시킨 후, 100℃∼120℃에서 5분 정도 가열해도 된다.
도 13d에 도시한 바와 같이, 포토레지스트 패턴 형성 공정에서는, 포토레지스트 도포 공정에서 형성된 포토레지스트층(18)에 임의의 형상의 패턴을 형성한다. 구체적으로는, 포토레지스트 도포 공정 후에, 반도체 칩(41)을 포함하는 반도체 웨이퍼를, 도시하지 않은 노광 장치에 세트한다. 그리고, 포토레지스트층(18)에 g선(436㎚)을 조사한다. 그 후, 도시하지 않은 현상 장치에 의해, 2.38%-TMAH 수용액으로, 포토레지스트층(18)의 현상을 행하고, 배선 도금을 행할 부분의 포토레지스트를 제거한다.
여기에서, 포토레지스트층(18)에 g선(436㎚)을 조사하고 있다. 그러나, 노광시에 포토레지스트층(18)에 조사하는 광은 포토레지스트를 노광시킬 수 있는 광이라면, 특별히 한정되는 것은 아니다. 포토레지스트층(18)에 조사하는 광으로서, 예를 들면, i선(365㎚)이나 심자외선(약 200 내지 300㎚)이어도 된다. 또한, 포토레지스트 패턴 형성 공정에서는, 2.38%-TMAH 수용액으로 포토레지스트층(18)의 현상을 행하고 있다. 그러나, TMAH 수용액의 농도는 이것에 한정되는 것은 아니다. 예를 들면, TMAH 수용액의 농도로서는, 1∼3%의 농도이어도 된다. 또한, 25%-TMAH 수용액을, 현상하기에 적당한 농도까지, 순수로 희석해도 된다.
도 13e에 도시한 바와 같이, 도금 공정에서는, 상기 포토레지스트 패턴 형성 공정에서 포토레지스트층(18)에 임의의 형상의 패턴을 형성한 결과, 시드층(19)이 노출된 부분에 도금을 행하고 있다. 구체적으로는, 포토레지스트 패턴 형성 공정 후에, 반도체 칩(41)을 포함하는 반도체 웨이퍼를, 도 1에 도시한 도금 장치에 설치한다. 즉 도금 장치의 웨이퍼 유지구(2)에 반도체 웨이퍼(1)를 설치한다. 그리고, 도시하지 않은 웨이퍼 압압부에 의해, O링(2a) 및 콘택트 부재(2b)를, 반도체 칩(41)의 콘택트부(42)에 밀착시킨다.
상기 도금 공정은 제1 실시예 또는 제2 실시예의 도금 장치에 의해 도금 방법을, 반도체 장치의 제조 방법의 한 공정으로서 적용한 공정이다. 즉 본 실시예의 반도체 장치의 제조 방법에서는 제1 실시예 또는 제2 실시예의 도금 장치가 사용되고 있다.
여기서는, 이와 같은 도금 공정의 일례로서, 도 6에 도시한 도금 장치를 사용한 경우에 대하여 설명한다. 또한, 상기 도금 공정에서 사용되는 도금 장치는 이것에 한정되는 것은 아니다.
상기 도금 공정에서는, 전해액 저수조(23) 내에 저장된 희황산(전해액)을, 도시하지 않은 제어 장치에 의해 운전하는 전해액 펌프(102)에 의해, 매분 20L 정도 또는 매분 10∼20L 또는 소망하는 목적을 달성할 수 있는 유량으로 전해액 필터(112)에 보낸다. 또한, 이 때, 전해액 저수조(23) 내에 저장된 전해액은 약 200g/L 또는 150∼250g/L의 황산을 포함한다.
전해액 필터(112)에 의해 필터 개구 직경 이상의 고형 이물질이 제거된 전해액은 배관(T')을 거쳐 컵(3)에 유입된다. 그리고, 컵(3)의 내통(31) 하부로부터 유입된 전해액은 내통(31) 바닥부와 유지체(6)와의 간극에 유입된다. 내통(31) 바닥부와 유지체(6)와의 간극에 유입된 전해액은 유지체에 뚫려진 관통 구멍을 거쳐서, 양극 전극 주위를 둘러싸도록 상승하여 격벽(7)을 따라 외주 방향으로 유동한다. 그리고, 전해액은 내통(31)과 외통(32)과의 간극을 통과하여 컵 외부의 전해액조(22)에 유출되고, 전해액 저수조(23)로 환류된다. 여기에서, 양극 전극(5)은 0.04∼0.06%의 인을 포함하는 인함유 구리로 이루어진다.
한편, 도금액 저수조(9) 내에 저장된 도금액을, 도시하지 않은 제어 장치에 의해 운전하는 도금액 펌프(101)에 의해, 매분 2L 정도 또는 매분 1∼2L 또는 소기의 목적을 달성할 수 있을 정도의 유량으로 도금액 필터(111)에 보낸다. 또한, 이 때, 도금액 저수조(9) 내에 저장된 도금액은 도시하지 않은 첨가제와 금속 구리 환산으로 약 25g/L의 구리를 포함하는 구리 도금액(미크로파브 Cu 200 일본 엘렉트로플레이팅 엔지니어스 제품)이다.
도금액 필터(111)에 의해 필터 개구 직경 이상의 고형 이물질이 제거된 도금액은 배관(T)을 거쳐서 도금액 공급용 노즐(4)에 유입된다. 그리고, 도금액은 반 도체 웨이퍼(1)와 격벽(7)이 이루는 공극에 하부로부터 유입되어, 공극을 채운다. 이에 따라, 도금액의 표면은 반도체 웨이퍼(1)의 피도금면(W)과 접촉한다.
도금액은 반도체 웨이퍼(1)의 피도금면(W)과 접촉한 후, 외통(32)의 상연부로부터 웨이퍼 유지구보다 외측으로 돌출하고, 외통(32)의 일부에 설치된 리턴 관을 거쳐서 도금액 저수조(9)로 환류된다.
이 때, 반도체 웨이퍼(1)의 피도금면(W)을 음극으로 하고, 피도금면(W)과 양극 전극(5) 사이에, 도시하지 않은 도금용 전원에 의해 전류를 제어하면서 전압을 인가하면, 양극 전극(5) 표면에서는 구리 이온이 발생한다. 그리고, 발생한 구리 이온은 격벽(7)을 투과하여 외통(32) 내부를 거쳐서 음극 전극으로 된 반도체 웨이퍼(1) 표면에 이른다. 그리고, 반도체 웨이퍼(1)의 피도금면(W)에서, 구리 이온은 도금액 내의 첨가제가 소정의 작용을 하면서, 구리로서 약 10㎛의 막두께로 석출되어 도금된다.
또한, 내통(31) 내부는 전해액 필터(112)를 거쳐서 필터 개구 직경 이상의 고형 이물질이 제거된 전해액이 채워진다. 그리고, 양극 전극 근방을 유동한 전해액은 격벽(7)에 의해 외통(32) 내에는 유입할 수 없으며, 구리 이온만이 격벽(7)을 투과하여 외통(32) 내에 이른다. 이 때문에, 반도체 웨이퍼(1)의 피도금면(W)은 양극 전극 표면의 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착이 없어진다. 또한, 종래와 같이 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하기 위하여, 불용해성 전극을 사용할 필요가 없으므로, 도금액 내의 첨가제의 산화 분해에 의한 첨가제 소비량의 증대나 분해 생성물에 의한 도금액의 오염에 의 한 도금 품질의 저하가 없어, 고품질의 도금을 얻을 수 있다.
또한, 이 도금 공정에서는, 양극 전극실(격벽(7)과 내통(31)에 의해 둘러싸인 공간)에 전해액을 유입하는 한편, 피도금 기판실(격벽(7)과 외통(32)에 의해 둘러싸인 공간)에 도금액을 유입함으로써, 도금을 행하고 있다. 이와 같이 전해액과 도금액으로 나누어 도금을 행함으로써, 고가의 도금액의 소요량을 적게 하는 것이 가능하게 된다. 또한, 도금액의 분해나 오염이 발생한 경우에는 도금 장치 내의 도금액을 교체할 필요가 있다. 본 발명에서의 도금 공정(도금 방법)에서는, 도금액의 분해나 오염이 발생한 경우라도, 교체하는 도금액의 양을 소량으로 할 수 있다.
또한, 피도금면(W)과 양극 전극(5) 사이에 인가되는 전압 및 전압 인가 시간은 반도체 웨이퍼(1)의 치수, 또는 도금 처리조의 치수에 따라, 적절히 설정할 수 있다. 구체적으로는, 피도금면(W)에서의 전류 밀도가 1평방 센티미터당 20㎃ 또는 10∼50㎃로 되도록 제어하면서, 25분간 전압이 인가된다. 또한, 이 전기 밀도는 소망하는 목적을 달성할 수 있을 정도의 전류 밀도이면 충분하다.
여기에서, 도금액으로서, 구리 도금액(미크로파브 Cu 200 일본 엘렉트로플레이팅 엔지니어스 제품)을 사용하였으나, 이것에 한정되는 것은 아니며, 이것 이외의 소망하는 성능을 달성할 수 있는 액이라면 이것에 한정되는 것은 물론 아니다. 도금액으로서, 예를 들면, 우에무라 공업 제품 레프코 EX 등을 사용해도 된다.
또한, 박리 공정에서는, 도 13f에 도시한 바와 같이, 도금 공정 후의 반도체 칩(41)에 형성되어 있는 포토레지스트층(18)을 박리한다. 구체적으로는, 도 13e에 도시한 반도체 칩(41)을 포함하는 반도체 웨이퍼를, 도시하지 않은 박리 장치에 투입한다. 그리고, 반도체 웨이퍼를, 박리액(도쿄 오카 제품; 상품명 104 박리액)에 70도-20분간 침지하고, 부정기적으로 진탕한다. 이에 따라, 반도체 웨이퍼 표면에 형성된 포로레지스트층(18)이 박리된다.
여기에서, 박리 공정에서는 반도체 웨이퍼(1)를, 상기 104 박리액에 70℃-20분간 침지하고 부정기적으로 진탕하고 있다. 그러나, 침지 시간은 이것에 한정되는 것은 아니며, 예를 들면 15∼25분간의 침지이어도 된다. 또한, 박리액으로서, 예를 들면 미츠비시 가스 화학 제품 R-100을 사용하여, 50℃에서 8∼15분간 침지하고 부정기적으로 진탕해도 된다. 또는, 박리액으로서 아세톤을 사용해도 된다.
다음으로, 에칭 공정에서는, 도 13g에 도시한 바와 같이, 배선 도금층(16)이 형성되지 않은 시드층(19)을 에칭에 의해 제거한다. 구체적으로는, 도 13f에 도시한 반도체 칩(41)을 포함하는 반도체 웨이퍼(1)를, 도시하지 않은 에칭 장치에 투입한다. 그리고, 반도체 웨이퍼(1)를, 25℃의 10%-과황산암모늄 수용액에 1분 30초 침지하면서 진도(震淘)하여, 구리 도금 배선부(배선 도금층(16)) 이외의 구리(Cu)로 이루어지는 시드층(19)(표면에 배선 도금층(16)이 형성되지 않은 시드층(19))을 에칭한다.
여기에서, 에칭 공정에서는, 반도체 웨이퍼를, 25℃의 10%-과황산암모늄 수용액에 1분 30초 침지하면서 진도하는 것으로 하고 있다. 그러나, 에칭에 사용하는 수용액은 이것에 한정되는 것은 아니며, 예를 들면 10%-수산화나트륨 수용액이 나 40%-염화제이철 수용액, 기타 수용액이어도 된다. 또한, 수용액의 온도도, 이것에 한정되는 것은 아니며, 15℃∼40℃이어도 된다.
또한, 에칭 공정에서는, 다음으로, 반도체 웨이퍼를, 90℃의 25%-TMAH에 1시간 침지하면서 진도한다. 이에 따라, 구리 도금 배선부(배선 도금층(16)) 이외의 도시하지 않은 배리어 메탈로서의 티탄층(표면에 배선 도금층(16)이 형성되지 않은 티탄층)이 에칭된다.
여기에서, 티탄층을 에칭하기 위하여, 90℃의 25%-TMAH에 1시간 침지하면서 진도하는 것으로 하고 있다. 그러나, 티탄층을 에칭하기 위하여 사용하는 수용액은 이것에 한정되는 것은 아니며, 예를 들면, 염산, 불산과 질산의 혼합액 등이어도 된다.
이와 같이 반도체 웨이퍼 위에 배선 도금층(16)이 형성된 반도체 칩(41)에는, 외부 접속 단자가 설치된다. 이하, 배선 도금층(16)이 형성된 반도체 칩(41)에 외부 접속 단자를 설치하는 외부 접속 단자 설치 공정에 대하여, 도 14a∼도 14d에 의거하여, 상세히 설명한다. 도 14a∼도 14d는 배선 도금층(16)이 형성된 반도체 칩(41)에 외부 접속 단자(34)를 설치하는 외부 접속 단자 설치 공정을 도시한 단면도이다.
상기 외부 접속 단자 설치 공정은 배선 도금층(16)이 반도체 칩(41) 표면에 오버코팅층을 형성하는 오버코팅층 형성 공정과, 오버코팅층에 임의의 형상의 패턴을 형성하는 오버코팅층 패턴 형성 공정과, 오버코팅층의 패턴 형상에 의거하여 외부 접속 단자를 배선 도금층(16)에 형성하는 외부 접속 단자 형성 공정을 포함하고 있다. 또한, 도 14a는 오버코팅층 형성 공정 전의 배선 도금층(16)이 형성된 반도체 칩(41)의 일부의 개략 구성을 도시하며, 도 14b는 오버코팅층 형성 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하며, 도 14c는 오버코팅층 패턴 형성 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하며, 도 14d는 외부 접속 단자 형성 공정 후의 반도체 칩(41)의 일부의 개략 구성을 도시하고 있다.
도 14a에 도시한 바와 같이, 반도체 웨이퍼(1) 위에 배선 도금층(16)이 형성된 반도체 칩(41)에서는, 배선 도금층(16)의 아래(패드(17)가 형성되어 있는 측)에, 시드층(19)이 형성되어 있다. 배선 도금층(16)은 이 시드층(19)을 통하여, 반도체 칩(41) 위에 형성되어 있는 패드(17)와 전기적으로 접속되어 있다.
도 14b에 도시한 바와 같이, 오버코팅층 도포 공정에서는, 배선 도금(16)이 형성된 반도체 칩(41)을 포함하는 반도체 웨이퍼에 오버코팅층(33)을 형성한다. 구체적으로는, 오버코팅층(33)(스미토모 베이크 라이트 제품; 상품명 CRC-8000 시리즈)을 회전 도포 장치에 의해 매분 1500 회전으로 30초간 회전 도포하고, 130℃에서 5분간 가열한다.
여기에서, 상기 오버코팅층 도포 공정에서는, 오버코팅층(33)으로서 상기 CRC-8000 시리즈를 사용하고 있다. 그러나, 오버코팅층(33)에 사용하는 재료는 이것에 한정되는 것은 아니며, 예를 들면 히타치 화성 제품; 상품명 HD-8800 시리즈이어도 된다. 또한, 오버코팅층(33)으로서, 상품명 HD-8000 시리즈 등의 감광성 내열성 수지를 사용해도 된다.
또한, 상기 오버코팅층 도포 공정에서는, 회전 도포 장치에 의해 매분 1500 회전으로 30초간 회전 도포하고, 130℃에서 5분간 가열하고 있다. 그러나, 오버코팅층의 도포 방법은 이것에 한정되는 것은 아니며, 예를 들면 매분 1000회전∼3000회전으로 충분히 균일한 막두께로 될 때까지, 반도체 웨이퍼를 회전시킨 후, 120℃∼140℃에서 5분 정도 가열해도 된다.
도 14c에 도시한 바와 같이, 오버코팅층 패턴 형성 공정에서는, 오버코팅층(33)에, 임의의 형상의 패턴을 형성한다. 구체적으로는, 오버코팅층 도포 공정 후에, 반도체 칩(41)을 포함하는 반도체 웨이퍼를, 도시하지 않은 노광 장치에 세트한다. 그리고, 노광 장치에 의해 오버코팅층(33)에 g선(436㎚)을 조사한다. 그 후, 도시하지 않은 현상 장치에 의해, 2.38%-TMAH 수용액으로 오버코팅층(33)의 현상을 행하고, 외부 접속 단자를 형성하는 부분에 상응하는 오버코팅층(33)을 제거한다. 그리고, 제거후, 300℃의 질소 분위기 하에서, 2시간 경화 처리를 행한다. 이 오버코팅층 패턴 형성 공정에 의해, 반도체 칩(41)에서는, 외부 접속 단자를 형성하는 부분에서, 배선 도금층(16)이 노출된 상태로 된다.
여기에서, 상기 오버코팅층 패턴 형성 공정에서는, 노광 장치에 의해 오버코팅층(33)에 g선(436㎚)을 조사하고 있다. 그러나, 오버코팅층(33)에 조사하는 광은 오버코팅층을 노광시킬 수 있는 광이라면, 특별히 한정되는 것은 아니다. 오버코팅층(33)에 조사하는 광으로서는, 예를 들면, i선(365㎚)이나 심자외선(약 200 내지 300㎚)이어도 된다.
또한, 상기 오버코팅층 패턴 형성 공정에서는, 2.38%-TMAH 수용액으로, 오버코팅층(33)의 현상을 행하고 있다. 그러나, TMAH 수용액의 농도는 이것에 한정되 는 것은 아니다. 예를 들면, TMAH 수용액의 농도로서는, 1∼3%의 농도이어도 된다. 또한, 25%-TMAH 수용액을, 현상하기에 적당한 농도까지, 순수로 희석해도 된다.
또한, 상기 오버코팅층 패턴 형성 공정에서는, 외부 접속 단자를 형성하는 부분에 상응하는 오버코팅층(33)을 제거한 후, 300℃의 질소 분위기하에서 2시간 경화 처리를 행하도록 하고 있다. 그러나, 오버코팅층 제거 후의 공정은 이것에 한정되는 것은 아니다. 예를 들면, 오버코팅층 제거 후에, 250∼350℃에서, 1.5시간∼3시간의 유지 시간을 갖는 공정이어도 된다. 또한, 그 공정의 전후에, 승온 과정 및 강온 과정을 가져도 된다.
도 14d에 도시한 바와 같이, 외부 접속 단자 형성 공정에서는, 오버코팅층 패턴 형성 공정에서, 오버코팅층(33)을 제거한 부분에, 외부 접속 단자(34)를 형성한다. 구체적으로는, 도시하지 않은 볼 탑재기에, 반도체 칩(41)을 포함하는 반도체 웨이퍼를 설치한다. 그리고, 외부 접속 단자 형성용의 배선 도금층(16)이 노출된 부분에, 도시하지 않은 플럭스를 도포한다. 그리고, 플럭스를 도포한 부분에, 도시하지 않은 툴에 유지된 외부 접속 단자(34)로서의 땜납 볼을 설치한다. 그 후, 땜납 볼이 설치된 반도체 칩(41)을 포함하는 반도체 웨이퍼를, 245℃의 리플로 장치에 의해, 땜납 볼을 재용융시켜서 냉각시킴으로써, 배선 도금층(16)에 외부 접속 단자(34)로서의 땜납 볼을 접합시킨다.
여기에서, 외부 접속 단자(34)로서의 땜납 볼은 SnAg3.0Cu0.5(센주 금속 공업 제품; 상품명 M705)로 이루어져 있다. 그러나, 땜납 볼은 이것에 한정되는 것 은 아니며, 예를 들면 Sn63Pb37로 이루어져도 된다. 또한, 다른 무연납으로 이루어져도 된다.
또한, 상기 외부 접속 단자 형성 공정에서는, 리플로 장치에 의한 가열 온도를 245℃로 하고 있다. 그러나, 리플로 장치에 의한 가열 온도는 이것에 한정되는 것은 아니며, 예를 들면 240∼250℃이어도 된다.
본 발명의 도금 장치는 이상과 같이, 도금 처리조에는 상기 피도금 기판과 상기 양극 전극 사이에, 격벽이 형성되어 있으며, 상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있는 구성이다. 또한, 본 발명의 도금 방법은 이상과 같이, 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측부터 도금액의 분류를 접촉시키는 한편, 상기 도금 처리조 내에 배치한 양극 전극에 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전하고, 도금 처리조 내에서 양극 전극과 피도금면을 격벽에 의해 격리하고, 피도금 기판실과 양극 전극실로 구분하여 도금을 행하는 구성이다.
따라서, 양극 전극에 기인하는 파티클 등에 의한 도금면의 오염을 방지할 수 있으며, 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한, 도금 품질의 저하를 방지할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은 이상과 같이, 상기 도금 장치를 사용한 구성이다. 또한, 본 발명의 반도체 장치의 제조 방법은 상기 도금 방법을 도금 공정으로서 포함하는 구성이다.
따라서, 양극 전극 표면의 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착이 없고, 아울러 고품질의 도금 배선을 구비한 반도체 장치를 얻는 것이 가능하게 된다.
또한, 본 발명의 도금 장치에서는, 상기 양극 전극실에 유입되는 전해액이, 상기 피도금 기판실로 도달하지 않도록 되어 있는 것이 바람직하다.
양극 전극실에 유입된 전해액은 양극 전극과 피도금 기판 사이를 통전함으로써, 양극 전극에 기인하는 파티클을 포함하는 전해액으로 된다. 이 전해액은 격벽을 통과함으로써, 파티클이 제거된다. 이 때문에, 상기 구성에 따르면, 양극 전극에 기인하는 파티클은 피도금면에 도달하지 않는다. 따라서, 파티클에 의한 도금면의 오염을 방지할 수 있다.
또한, 본 발명의 도금 장치에서는, 또한, 상기 양극 전극실에 유입되는 전해액을, 상기 도금 처리조의 외부에 유출되는 전해액 유출구가 형성되어 있는 것이 바람직하다.
상기 구성에서는, 도금 처리조 내의 양극 전극으로 전해액이 유입되는 한편, 전해액 유출구에서, 전해액이 도금 처리조 외부로 유출된 상태로, 양극 전극과 피도금 기판간의 통전이 행해지고 있다. 이 때문에, 상기 구성에 따르면, 양극 전극에 기인하는 파티클을 도금 처리조 외부로 유출하는 것이 가능해지고, 항상, 파티클이 저감된 전해액을 양극 전극실에 계속하여 공급할 수 있다.
또한, 본 발명의 도금 장치에서는, 상기 도금 처리조에서의, 상기 격벽을 포함하는 상기 양극 전극과 상기 피도금 기판을 격리하는 부분의 일부 또는 전부가, 전해액 내에 침지된 상태에서, 전해액 내의 이온을 투과하는 투과 부재로 이루어지는 것이 바람직하다.
상기 구성에 따르면, 투과 부재는 전해액에 침지된 상태에서, 전해액 내의 이온을 투과하므로, 전해액에 전압을 인가하면, 전해액 내의 이온은 투과 부재를 투과한다. 한편, 양극 전극에 기인하는 파티클은 투과 부재를 투과하지 않는다. 따라서, 상기 구성에 따르면, 양극 전극에 유입된 전해액에 대하여, 이온과 파티클을 분리하는 것이 가능하게 된다.
또한, 상기 투과 부재가, 반투막이어도 된다.
또한, 상기 투과 부재가, 이온 교환 수지를 포함하고 있어도 된다.
또한, 본 발명의 도금 장치에서는, 또한, 상기 피도금 기판실을 폐지하는 피도금 기판실 폐지 수단을 더 구비한 것이 바람직하다.
상기 구성에 따르면, 피도금 기판실 폐지 수단이, 피도금 기판실을 폐지하므로, 피도금액실에 유입된 도금액은 도금 처리조 외부의 대기와 차단되게 된다. 이에 따라, 도금 처리조에서의 도금 처리에서, 도금액의 증발에 따른 도금 처리조의 오염을 방지할 수 있다. 또한, 도금액의 증발에 수반되는 도금액의 농도 변동을 방지할 수 있다.
또한, 본 발명의 도금 장치에서는, 부가적으로, 상기 피도금 기판실에 공급하는 도금액을 저류(貯留)하는 도금액 공급원과, 상기 도금액 공급원과 피도금 기판실 사이에서 도금액을 순환하는 도금액계와, 상기 양극 전극실에 공급하는 전해액을 저류하는 전해액 공급원과, 상기 전해액 공급원과 상기 양극 전극실 사이에서 전해액을 순환하는 전해액계를 구비하는 것이 바람직하다.
또한, 본 발명의 도금 장치에서는, 상기 도금액계를 순환하는 도금액의 농도를 제어하고, 도금액의 농도 정보에 따라서 보급액을 보급하는 보급액계를 더 구비하는 것이 바람직하다.
상기 도금액에는 금속 도금에 필요한 성분이 포함되어 있다. 상기 "도금액의 농도 정보"란 도금액 내에 포함되는 금속 도금에 필요한 각종 성분의 농도 정보를 말한다. 또한, 상기 "보급액"이란 이와 같은 도금액 내의 각종 성분의 고농도 용액을 말한다. 또한, 도금액 내의 각종 성분이란 예를 들면 구리 도금을 행하는 경우, 황산, 구리, 염소, 첨가제 등이 예시된다.
상기 구성에 따르면, 보급계는 도금액의 농도 정보에 따라서 보급액을 보급한다. 즉 보급계는 도금액 내의 각종 성분이 일정한 관리 범위를 밑도는 경우에, 보급액을 보급한다. 따라서, 상기 구성에 따르면, 도금 처리조에, 안정된 농도의 도금액을 공급하는 것이 가능하게 된다.
또한, 본 발명의 도금 장치에서는, 상기 도금액계 및 상기 전해액계가, 각각 폐쇄계인 것이 바람직하다.
이에 따라, 상기 도금액계 및 상기 전해액계를 순환하는 도금액 및 전해액의 증발에 수반되는 분위기의 오염을 방지할 수 있다. 또한, 도금액 및 전해액의 증발에 수반되는, 도금액 및 전해액의 농도 변동을 방지할 수 있다.
또한, 상기 도금액은 구리 성분을 포함하며, 아울러 도전성의 액체인 것이 바람직하다.
도금액에는 각종 금속을 형성하기 위하여 여러가지 도금액이 있다. 상기 구성에 따르면, 구리를 함유하는 도금액을 사용함으로써, 피도금 기판의 피도금면에 구리 도금을 형성할 수 있다. 또한, "구리 성분"이란 금속 구리, 구리 이온, 또는 구리 이온을 포함하는 화합물을 말한다. 또한, 상기 도금액은 도금액 1리터에 대하여, 14g이상 40g이하의 구리 성분을 포함하는 경우, 특히 양호한 도금 상태를 실현할 수 있다.
또한, 상기 양극 전극은 인을 함유하는 인함유 구리로 이루어지는 용해성 양극 전극인 것이 바람직하다.
양극 전극으로서 순동을 포함하는 양극 전극을 사용하면, 양극 전극으로부터의 이물질 발생량이 증가한다. 한편, 상기 구성에 따르면, 양극 전극은 인함유 구리로 이루어지는 용해성 양극 전극이므로, 양극 전극 표면에 블랙 필름이라고 불리우는 흑색 피막이 형성되고, 이에 따라 이물질의 원인으로 되는 구리 착체 이온(Cu+)이 트랩된다. 바람직하게는, 인의 함유량은 0.04∼0.06%이다.
또한, 종래에는, 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하기 위하여 불용해성 전극을 사용할 필요가 있었다. 이 때문에, 도금액 내의 첨가제의 산화 분해에 의한 첨가제 소비량의 증대나 분해 생성물에 의한 도금액의 오염에 의해, 도금 품질이 저하된다는 문제가 있었다.
본 발명에서는, 인함유 구리로 이루어지는 용해성 양극 전극을 적용하더라도, 이 양극 전극에 기인하는 파티클을, 상기 격벽에 의해 제거하고 있으므로, 블 랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하는 것이 가능하게 된다.
전술한 바와 같이, "전해액"은 상기 피도금 기판의 피도금면에서 작용하는 물질이 포함되지 않은 용액을 말한다. 구체적으로는, 전해액은 도금 처리에서 소망하는 금속(예를 들면 구리 도금의 경우, 구리)을 포함하지 않는 용액을 말한다. 한편, 도금액은 소망하는 금속을 포함하는 용액을 말한다. 또한, 전해액과 도금액은 도전성을 갖는다는 점에서는 공통되어 있다.
더욱 구체적으로는, 도금액으로서, 황산구리를 포함하는 용액을 사용하는 경우, 상기 전해액은 황산, 또는 황산을 희석한 수용액인 것이 바람직하다.
또한, 본 발명에서는, 전해액이 소망하는 금속을 포함하는 용액, 또는 도금액과 동일한 용액이더라도, 블랙 필름 등에 기인하는 미소한 고형 이물질의 부착을 방지하는 것이 가능하게 된다. 만일, 양극 전극 표면에서 도금에 악영향을 미치는 물질이 생성되었다고 하더라도, 격벽에 의해 차단되어 있기 때문에, 피도금면에서의 악영향을 막는 것이 가능하기 때문이다.
즉 상기 전해액은 구리 성분을 포함하고, 아울러 도전성의 액체이어도 된다.
또한, 상기 전해액은 전해액 1리터에 대하여, 14g 이상 40g 이하의 구리 성분을 포함하고 있어도 된다.
또한, 본 발명의 도금 장치에서는, 상기 피도금 기판이, 반도체 웨이퍼이어도 된다. 그 결과, 페이스 다운 방식의 분류 도금 장치의 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한 도금 품질의 저하가 없는 반도체 장치 및 그 제조 방법을 제공함과 아울러, 도금액이나 전해액 등의 증발이나 미스트의 발생을 방지할 수도 있다.
또한, 본 발명의 도금 방법에서는, 상기 양극 전극실에 유입되는 전해액이, 상기 피도금 기판실에 도달하지 않도록 도금을 행하는 것이 바람직하다.
본 발명의 도금 방법에서는, 상기 양극 전극실에 유입되는 전해액을, 상기 도금 처리조의 외부에 유출시키는 유출 공정을 더 포함하는 것이 바람직하다.
본 발명의 도금 방법에서는, 전해액 내에 침지한 상태에서 전해핵 내의 이온을 투과하는 투과 부재를 구비한 것을 격벽으로 하여, 상기 양극 전극과 상기 도금 기판을 격리하는 것이 바람직하다.
본 발명의 도금 방법에서는, 부가적으로, 상기 피도금 기판실을 폐지하는 폐지 공정을 포함하는 것이 바람직하다.
본 발명의 도금 방법에서는, 부가적으로, 도금액을 저류하는 도금액 공급원과 상기 피도금 기판실 사이에서, 도금액을 순환하는 도금액 순환 공정과, 전해액을 저류하는 전해액 공급원과 상기 양극 전극실 사이에서, 전해액을 순환하는 전해액 순환 공정을 포함하는 것이 바람직하다.
본 발명의 도금 방법에서는, 상기 도금액 순환 공정은 도금액의 농도를 제어하고, 도금액의 농도 정보에 따라 보급액을 보급하는 보급 공정을 포함하는 것이 바람직하다.
또한, 본 발명의 반도체 장치의 제조 방법은 상기 과제를 해결하기 위하여, 전술한 도금 방법을, 도금 공정으로서 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에서는, 상기 도금 공정 전에, 상기 피도금 기판의 피도금면에 시드층을 형성하는 시드층 형성 공정과, 상기 시드층 형성 공정에서 형성된 시드층 표면에, 포토레지스트를 도포하는 포토레지스트 도포 공정과, 상기 포토레지스트를 노광하고, 현상함으로써 패턴 형상을 형성하는 포토레지스트 패턴 형성 공정을 더 포함하는 것이 바람직하다.
본 발명의 도금 장치는 이상과 같이, 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한, 도금 품질의 저하를 방지할 수 있다. 이 때문에, 본 발명은 반도체 산업에 적용할 수 있다.
또한, 본 발명은 이상에서 설명한 각 구성에 한정되는 것은 아니며, 특허 청구범위에 기재된 범위에서 여러 변경이 가능하고, 서로 다른 실시예에 각각 개시된 기술적 수단을 적절하게 조합하여 얻어지는 실시예에 대해서도 본 발명의 기술적 범위에 포함된다.
또한, 발명의 상세한 설명의 란에서 이루어진 구체적인 실시예는 어디까지나, 본 발명의 기술 범위를 명확히 하는 것이며, 이와 같은 구체예에만 한정하여 협의로 해석되는 것은 아니며, 본 발명의 정신과 다음에 기재하는 특허청구범위의 범위 내에서, 여러가지로 변경하여 실시할 수 있는 것이다.
본 발명에 따르면, 페이스 다운 방식의 분류 도금 장치에서, 조작성을 손상시키지 않고, 블랙 필름 등에 기인하는 미소한 고형 이물질에 의한, 도금 품질의 저하를 방지할 수 있는 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법을 제공 할 수 있다.

Claims (28)

  1. 도금 기판의 피도금면에 도금을 행하는 도금 장치로서,
    내부에 양극 전극이 형성된 도금 처리조를 구비하며, 상기 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류(噴流)를 접촉시키는 한편, 상기 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전함으로써 도금을 행하고,
    상기 도금 처리조에는, 상기 피도금 기판과 상기 양극 전극 사이에, 격벽이 형성되어 있으며,
    상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있음과 함께,
    상기 피도금 기판의 피도금면으로 도금액을 분사하기 위한 도금액 분사관을 더 구비하며,
    상기 도금액 분사관이, 상기 격벽을 관통함과 아울러, 상기 피도금 기판실에만 도금액이 유입되도록 형성되어 있는 것을 특징으로 하는 도금 장치.
  2. 삭제
  3. 도금 기판의 피도금면에 도금을 행하는 도금 장치로서,
    내부에 양극 전극이 형성된 도금 처리조를 구비하며, 상기 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류(噴流)를 접촉시키는 한편, 상기 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전함으로써 도금을 행하고,
    상기 도금 처리조에는, 상기 피도금 기판과 상기 양극 전극 사이에, 격벽이 형성되어 있으며,
    상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있으며,
    상기 양극 전극실에만 상기 전해액을 유입하기 위한 전해액 공급관을 더 구비한 것을 특징으로 하는 도금 장치.
  4. 제1항에 있어서,
    상기 양극 전극실에 유입되는 전해액이, 상기 피도금 기판실에 도달하지 않도록 되어 있는 것을 특징으로 하는 도금 장치.
  5. 제1항에 있어서,
    상기 양극 전극실로 유입되는 전해액을, 상기 도금 처리조의 외부로 유출하는 전해액 유출구가 형성되어 있는 것을 특징으로 하는 도금 장치.
  6. 제1항에 있어서,
    상기 도금 처리조에서의, 상기 격벽을 포함하는 상기 양극 전극과 상기 피도금 기판을 격리하는 부분의 일부 또는 전부가, 전해액 내에 침지된 상태에서, 전해액 내의 이온을 투과하는 투과 부재로 이루어지는 것을 특징으로 하는 도금 장치.
  7. 제6항에 있어서,
    상기 투과 부재가 반투막인 것을 특징으로 하는 도금 장치.
  8. 제6항에 있어서,
    상기 투과 부재가 이온 교환 수지를 포함하는 것을 특징으로 하는 도금 장치.
  9. 도금 기판의 피도금면에 도금을 행하는 도금 장치로서,
    내부에 양극 전극이 형성된 도금 처리조를 구비하며, 상기 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류(噴流)를 접촉시키는 한편, 상기 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전함으로써 도금을 행하고,
    상기 도금 처리조에는, 상기 피도금 기판과 상기 양극 전극 사이에, 격벽이 형성되어 있으며,
    상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있으며,
    상기 피도금 기판실을 폐지하는 피도금 기판실 폐지 수단을 더 구비하는 것을 특징으로 하는 도금 장치.
  10. 제1항에 있어서,
    상기 피도금 기판실에 공급하는 도금액을 저류(貯留)하는 도금액 공급원과, 상기 도금액 공급원과 피도금 기판실 사이에서 도금액을 순환하는 도금액계와,
    상기 양극 전극실에 공급하는 전해액을 저류하는 전애액 공급원과, 상기 전해익 공급원과 상기 양극 전극실 사이에서 전해액을 순환하는 전해액계를 더 구비하는 것을 특징으로 하는 도금 장치.
  11. 도금 기판의 피도금면에 도금을 행하는 도금 장치로서,
    내부에 양극 전극이 형성된 도금 처리조를 구비하며, 상기 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류(噴流)를 접촉시키는 한편, 상기 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전함으로써 도금을 행하고,
    상기 도금 처리조에는, 상기 피도금 기판과 상기 양극 전극 사이에, 격벽이 형성되어 있으며,
    상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있으며,
    상기 피도금 기판실에 공급하는 도금액을 저류하는 도금액 공급원과, 상기 도금액 공급원과 피도금 기판실 사이에서 도금액을 순환하는 도금액계와,
    상기 양극 전극실에 공급하는 전해액을 저류하는 전해액 공급원과, 상기 전해액 공급원과 상기 양극 전극실 사이에서 전해액을 순환하는 전해액계를 더 구비하며,
    상기 도금액계를 순환하는 도금액의 농도를 제어하고, 도금액의 농도 정보에 따라서 보급액을 보급하는 보급액계를 더 구비하는 것을 특징으로 하는 도금 장치.
  12. 제10항에 있어서,
    상기 도금액계 및 상기 전해액계가 각각 폐쇄계인 것을 특징으로 하는 도금 장치.
  13. 제1항에 있어서,
    상기 도금액은, 구리 성분을 포함하고, 아울러 도전성의 액체인 것을 특징으로 하는 도금 장치.
  14. 제13항에 있어서,
    상기 도금액은, 도금액 1리터에 대하여, 14g 이상 40g 이하의 구리 성분을 포함하는 것을 특징으로 하는 도금 장치.
  15. 도금 기판의 피도금면에 도금을 행하는 도금 장치로서,
    내부에 양극 전극이 형성된 도금 처리조를 구비하며, 상기 도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류(噴流)를 접촉시키는 한편, 상기 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전함으로써 도금을 행하고,
    상기 도금 처리조에는, 상기 피도금 기판과 상기 양극 전극 사이에, 격벽이 형성되어 있으며,
    상기 양극 전극과 상기 피도금 기판이 상기 격벽에 의해 격리되고, 상기 도금 처리조가 피도금 기판실과 양극 전극실로 구분되어 있으며,
    상기 양극 전극은, 인을 함유하는 인함유 구리로 이루어지는 것을 특징으로 하는 용해성 양극 전극인 도금 장치.
  16. 제1항에 있어서,
    상기 전해액은 황산, 또는 황산을 희석한 수용액인 것을 특징으로 하는 도금 장치.
  17. 제1항에 있어서,
    상기 전해액은, 구리 성분을 포함하고, 아울러 도전성의 액체인 것을 특징으 로 하는 도금 장치.
  18. 제17항에 있어서,
    상기 전해액은, 전해액 1리터에 대하여, 14g 이상 40g 이하의 구리 성분을 포함하는 것을 특징으로 하는 도금 장치.
  19. 제1항에 있어서,
    상기 피도금 기판이 반도체 웨이퍼인 것을 특징으로 하는 도금 장치.
  20. 도금 기판의 피도금면에 도금을 행하는 도금 방법으로서,
    도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류를 접촉시키는 한편, 상기 도금 처리조 내에 배치된 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전하고,
    도금 처리조 내에서 양극 전극과 피도금면을 격벽에 의해 격리하고, 피도금 기판실과 양극 전극실로 구분함과 함께,
    상기 격벽을 관통하는 도금액 분사관에 의해 상기 피도금 기판실에만 도금액을 유입시켜 도금을 행하는 것을 특징으로 하는 도금 방법.
  21. 제20항에 있어서,
    상기 양극 전극실에 유입되는 전해액이, 상기 피도금 기판실에 도달하지 않도록 도금을 행하는 것을 특징으로 하는 도금 방법.
  22. 제20항에 있어서,
    상기 양극 전극실로 유입되는 전해액을, 상기 도금 처리조의 외부로 유출시키는 유출 공정을 더 포함하는 것을 특징으로 하는 도금 방법.
  23. 제20항에 있어서,
    전해액 내에 침지된 상태에서 전해액 내의 이온을 투과하는 투과 부재를 구비한 것을 격벽으로 하여, 상기 양극 전극과 상기 도금 기판을 격리하는 것을 특징으로 하는 도금 방법.
  24. 도금 기판의 피도금면에 도금을 행하는 도금 방법으로서,
    도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류를 접촉시키는 한편, 상기 도금 처리조 내에 배치된 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전하고,
    도금 처리조 내에서 양극 전극과 피도금면을 격벽에 의해 격리하고, 피도금 기판실과 양극 전극실로 구분하며,
    상기 피도금 기판실을 폐지하는 폐지 공정을 또한 포함하는 것을 특징으로 하는 도금 방법.
  25. 제20항에 있어서,
    도금액을 저류하는 도금액 공급원과 상기 피도금 기판실 사이에서, 도금액을 순환하는 도금액 순환 공정과,
    전해액을 저류하는 전해액 공급원과 상기 양극 전극실 사이에서, 전해액을 순환하는 전해액 순환 공정을 더 포함하는 것을 특징으로 하는 도금 방법.
  26. 도금 기판의 피도금면에 도금을 행하는 도금 방법으로서,
    도금 처리조 내에 도금액 및 전해액을 유입하고, 피도금 기판의 피도금면에 하방측으로부터 도금액의 분류를 접촉시키는 한편, 상기 도금 처리조 내에 배치된 양극 전극으로 전해액을 유입시키면서, 상기 양극 전극과 상기 피도금 기판 사이를 통전하고,
    도금 처리조 내에서 양극 전극과 피도금면을 격벽에 의해 격리하고, 피도금 기판실과 양극 전극실로 구분하며,
    도금액을 저류하는 도금액 공급원과 상기 피도금 기판실 사이에서, 도금액을 순환하는 도금액 순환 공정과,
    전해액을 저류하는 전해액 공급원과 상기 양극 전극실 사이에서, 전해액을 순환하는 전해액 순환 공정을 또한 포함하며,
    상기 도금액 순환 공정은, 도금액의 농도를 제어하고, 도금액의 농도 정보에 따라서 보급액을 보급하는 보급 공정을 포함하는 것을 특징으로 하는 도금 방법.
  27. 제20항의 도금 방법을, 도금 공정으로서 포함하는 반도체 장치의 제조 방법.
  28. 제27항에 있어서,
    상기 도금 공정 전에,
    상기 피도금 기판의 피도금면에 시드층을 형성하는 시드층 형성 공정과,
    상기 시드층 형성 공정에서 형성된 시드층 표면에, 포토레지스트를 도포하는 포토레지스트 도포 공정과,
    상기 포토레지스트를 노광하고, 현상함으로써 패턴 형상을 형성하는 포토레지스트 패턴 형성 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060031859A 2005-04-08 2006-04-07 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법 KR100756160B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00112888 2005-04-08
JP2005112888 2005-04-08
JP2005202283A JP2006312775A (ja) 2005-04-08 2005-07-11 めっき装置、めっき方法、及び半導体装置の製造方法
JPJP-P-2005-00202283 2005-07-11

Publications (2)

Publication Number Publication Date
KR20060107399A KR20060107399A (ko) 2006-10-13
KR100756160B1 true KR100756160B1 (ko) 2007-09-05

Family

ID=37082141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031859A KR100756160B1 (ko) 2005-04-08 2006-04-07 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20060226018A1 (ko)
JP (1) JP2006312775A (ko)
KR (1) KR100756160B1 (ko)
TW (1) TWI300317B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012319B2 (en) * 2007-11-21 2011-09-06 Texas Instruments Incorporated Multi-chambered metal electrodeposition system for semiconductor substrates
EP2085503A1 (de) * 2008-01-31 2009-08-05 HDO -Druckguss- und Oberflächentechnik GmbH Verfahren und Vorrichtung zur Herstellung von Bauteilen
US8145749B2 (en) * 2008-08-11 2012-03-27 International Business Machines Corporation Data processing in a hybrid computing environment
US8141102B2 (en) * 2008-09-04 2012-03-20 International Business Machines Corporation Data processing in a hybrid computing environment
US7984267B2 (en) * 2008-09-04 2011-07-19 International Business Machines Corporation Message passing module in hybrid computing system starting and sending operation information to service program for accelerator to execute application program
US8230442B2 (en) * 2008-09-05 2012-07-24 International Business Machines Corporation Executing an accelerator application program in a hybrid computing environment
US8527734B2 (en) * 2009-01-23 2013-09-03 International Business Machines Corporation Administering registered virtual addresses in a hybrid computing environment including maintaining a watch list of currently registered virtual addresses by an operating system
US9286232B2 (en) * 2009-01-26 2016-03-15 International Business Machines Corporation Administering registered virtual addresses in a hybrid computing environment including maintaining a cache of ranges of currently registered virtual addresses
US8843880B2 (en) * 2009-01-27 2014-09-23 International Business Machines Corporation Software development for a hybrid computing environment
US8255909B2 (en) * 2009-01-28 2012-08-28 International Business Machines Corporation Synchronizing access to resources in a hybrid computing environment
US20100191923A1 (en) * 2009-01-29 2010-07-29 International Business Machines Corporation Data Processing In A Computing Environment
US8001206B2 (en) * 2009-01-29 2011-08-16 International Business Machines Corporation Broadcasting data in a hybrid computing environment
US9170864B2 (en) * 2009-01-29 2015-10-27 International Business Machines Corporation Data processing in a hybrid computing environment
US8010718B2 (en) * 2009-02-03 2011-08-30 International Business Machines Corporation Direct memory access in a hybrid computing environment
US8037217B2 (en) * 2009-04-23 2011-10-11 International Business Machines Corporation Direct memory access in a hybrid computing environment
US8180972B2 (en) * 2009-08-07 2012-05-15 International Business Machines Corporation Reducing remote reads of memory in a hybrid computing environment by maintaining remote memory values locally
US9417905B2 (en) * 2010-02-03 2016-08-16 International Business Machines Corporation Terminating an accelerator application program in a hybrid computing environment
US8578132B2 (en) * 2010-03-29 2013-11-05 International Business Machines Corporation Direct injection of data to be transferred in a hybrid computing environment
TW201213622A (en) * 2010-09-27 2012-04-01 Pin-Chun Huang Device and method for electroplating thin board
CN104032340B (zh) * 2013-03-06 2018-02-06 中国人民解放军装甲兵工程学院 金属零部件电刷镀系统及方法
BR112015028630A2 (pt) 2015-07-22 2017-07-25 Dipsol Chem método de eletrogalvanização de liga de zinco
CN105586630A (zh) * 2015-12-23 2016-05-18 南通富士通微电子股份有限公司 半导体封装中提升铜磷阳极黑膜品质的方法
US11280021B2 (en) 2018-04-19 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of controlling chemical concentration in electrolyte and semiconductor apparatus
CN112708910B (zh) * 2019-10-25 2021-11-23 联芯集成电路制造(厦门)有限公司 电化学电镀方法
JP2021152202A (ja) * 2020-03-23 2021-09-30 キオクシア株式会社 陽極化成装置
US11401624B2 (en) * 2020-07-22 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Plating apparatus and method for electroplating wafer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030954A (ko) * 1998-09-08 2001-04-16 마에다 시게루 기판도금장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2908790B1 (ja) * 1998-06-12 1999-06-21 日本エレクトロプレイテイング・エンジニヤース株式会社 カップ式めっき装置及びそれを用いたウェーハのめっき方法
US6558518B1 (en) * 1999-07-08 2003-05-06 Ebara Corporation Method and apparatus for plating substrate and plating facility
JP3367655B2 (ja) * 1999-12-24 2003-01-14 島田理化工業株式会社 めっき処理装置及びめっき処理方法
US6398926B1 (en) * 2000-05-31 2002-06-04 Techpoint Pacific Singapore Pte Ltd. Electroplating apparatus and method of using the same
JP2002173794A (ja) * 2000-12-05 2002-06-21 Electroplating Eng Of Japan Co カップ式めっき装置
TWI255871B (en) * 2000-12-20 2006-06-01 Learonal Japan Inc Electrolytic copper plating solution and process for electrolytic plating using the same
JP3821742B2 (ja) * 2002-03-26 2006-09-13 Ｎｅｃエレクトロニクス株式会社 メッキ装置及びそれを用いたメッキ液の管理方法
JP3819840B2 (ja) * 2002-07-17 2006-09-13 大日本スクリーン製造株式会社 メッキ装置およびメッキ方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030954A (ko) * 1998-09-08 2001-04-16 마에다 시게루 기판도금장치

Also Published As

Publication number Publication date
KR20060107399A (ko) 2006-10-13
US20060226018A1 (en) 2006-10-12
TWI300317B (en) 2008-08-21
JP2006312775A (ja) 2006-11-16
TW200704315A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100756160B1 (ko) 도금 장치, 도금 방법, 및 반도체 장치의 제조 방법
US20080105555A1 (en) Plating Device, Plating Method, Semiconductor Device, And Method For Manufacturing Semiconductor Device
KR102216393B1 (ko) 합금 도금 시스템에서 패시베이션으로부터 애노드 보호
JP6832067B2 (ja) シリコン貫通ビア内への銅の電着のための、ニッケルライナおよびコバルトライナの前処理
US6632335B2 (en) Plating apparatus
US6126798A (en) Electroplating anode including membrane partition system and method of preventing passivation of same
KR100683268B1 (ko) 기판도금장치
US9376758B2 (en) Electroplating method
JP2004531640A (ja) 水性めっき液の脱気方法
WO2002088431A1 (en) Anode assembly and process for supplying electrolyte to a planar substrate surface
US20220228285A1 (en) Plating method, insoluble anode for plating, and plating apparatus
US6949172B1 (en) Arrangement enabling a liquid to flow evenly around a surface of a sample and use of said arrangement
JP2001049498A (ja) めっき装置
JP3639134B2 (ja) 基板めっき装置
US7025861B2 (en) Contact plating apparatus
JP4553632B2 (ja) 基板めっき方法及び基板めっき装置
US20050121329A1 (en) Thrust pad assembly for ECP system
JP2005264339A (ja) 電解処理方法及びその装置
JP2017186677A (ja) 電解銅めっき装置
JP2005200689A (ja) めっき装置およびめっき方法
JP2001316868A (ja) カソード用シート、電解メッキ装置及び電解メッキ方法
JP2007204804A (ja) 流動電気メッキシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee