KR100752199B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100752199B1 KR100752199B1 KR1020060090053A KR20060090053A KR100752199B1 KR 100752199 B1 KR100752199 B1 KR 100752199B1 KR 1020060090053 A KR1020060090053 A KR 1020060090053A KR 20060090053 A KR20060090053 A KR 20060090053A KR 100752199 B1 KR100752199 B1 KR 100752199B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- furnace
- temperature
- polysilicon
- polysilicon film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000006722 reduction reaction Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims 2
- 239000007789 gas Substances 0.000 description 13
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 노(Furnace) 내에 반도체 기판을 준비하고 공정 조건을 설정하는 단계와, 상기 노 내에 H2 가스 주입 및 온도를 상승시키는 단계와, 상기 반도체 기판의 폴리실리콘막 위에 형성된 자연 산화막을 제거하는 단계와, 상기 노 내의 H2 가스 제거 및 온도를 하강시키는 단계와, 상기 자연 산화막이 제거된 상기 폴리실리콘막 위에 폴리실리콘막을 재증착하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다.
자연 산화막
Description
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조하는 방법을 설명하기 위한 공정 순서도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 게이트를 형성하는 과정에서 발생할 수 있는 자연 산화막을 제거하여 공정의 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, LPCVD(Low-Pressure Chamical Vapor Deposition)장치에 의한 게이트(Gate) 전극으로 사용하는 폴리실리콘(Poly Si)을 증착하는 공정에서, 장비 혹은 다른 이유로 인해 정상적으로 폴리실리콘의 증착 공정이 완료되지 않은 경우 예를 들면, 2000Å 의 폴리실리콘막을 성장해야 하나 1000Å의 폴리실리콘막 정도만 성장된 상태에서 공정이 중단된 경우 진행중이던 웨이퍼(Wafer)들은 장비에서 분리된다. 이러한 것은 장비 문제에 의한 원인일 경우가 많은데 장비가 정상이 아니기 때문에 웨이퍼들을 안전하게 장비에서 분리하여 보관하게 된다. 이때, 장비에서 분리하는 순간, 대기중의 O2와 증착 공정이 중단된 폴리시리콘막 표면의 실리콘(Si)이 반응을 하여 SiO2가 성장하게 된다. 즉, 원하지 않게 자연적으로 성장될 수 밖에없는 자연 산화막(Native Oxide)이 성장한다.
따라서, 전술한 바와 같이 폴리실리콘막이 1000Å 정도 두께만 성장된 상태에서 폴리실리콘막의 표면에 자연 산화막이 수십Å 정도 성장된 웨이퍼를 원하는 두께로 맞추기 위해 다시 장비에 장착하여 부족한 1000Å의 폴리실리콘을 추가로 증착하게 되면 정상적인 경우의 폴리실리콘만 2000Å 성장된 것이 아니라 예컨데, 정상적인 폴리실리콘 1000Å과 자연 산화막 수십 Å과 문제가 생긴 후에 증착한 폴리실리콘 1000Å의 구조를 갖게 된다. 또한, 웨이퍼의 폴리실리콘이 원하는 전도성을 갖기 위해서는 폴리실리콘에 이온 주입을 하는데 이때, 이온 주입된 도펀트(Dopant)가 폴리실리콘의 바닥 부분까지 확산 됨으로써 전체 폴리실리콘이 균일한 전도성을 가질 수 있다. 하지만, 상기와 같은 경우, 폴리실리콘막의 중간에 자연 산화막층이 이온 주입에 의한 도펀트의 확산을 방해하게 되어 원하는 폴리실리콘의 저항값을 맞출 수 없다. 즉, 이렇게 처리된 웨이퍼는 원하는 전기적 특성을 얻을 수가 없기 때문에 폐기(Scrap) 처분을 하고, 더 이상 사용할 수 없다.
상술한 바와 같이, 자연 산화막은 폴리실리콘막을 증착하는 공정을 진행하는 과정에서, 웨이퍼 상에 산화막이 형성되지 않아야 할 전극이나 배선부분에까지 산화막을 형성하여 웨이퍼의 막 형성에 악영향을 미쳐 전기적 특성을 저하시키는 문제가 발생한다.
전술한 문제점을 해결하기 위해 본 발명은, 소자의 게이트를 형성하는 과정에서 발생할 수 있는 자연 산화막을 제거함으로써 공정의 신뢰성을 향상시키는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위해 본 발명은 노(Furnace) 내에 반도체 기판을 준비하고 공정 조건을 설정하는 단계와, 상기 노 내에 H2 가스 주입 및 온도를 상승시키는 단계와, 상기 반도체 기판의 폴리실리콘막 위에 형성된 자연 산화막을 제거하는 단계와, 상기 노 내의 H2 가스 제거 및 온도를 하강시키는 단계와, 상기 자연 산화막이 제거된 상기 폴리실리콘막 위에 폴리실리콘막을 재증착하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 실시예에 의하면, 상기 온도를 상승시키는 단계에서, 상기 온도는 900 ~ 1100℃의 온도 범위로 설정하는 것이 바람직하다.
또한, 본 발명의 실시예에 의하면, 상기 H2 가스 제거하는 단계는 N2 가스를 주입하고, 펌프(Pump)를 적용하여 상기 H2 가스를 제거하는 것이 바람직하다.
본 발명에 따르면, 상기 폴리실리콘막을 재증착하는 단계는
SiO2 (s) + H2 (g) = SiO (g) ↑ + H2O (g)의 환원 반응식이 성립되는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 자연 산화막이 제거된 상기 폴리실리콘막 위에 폴리실리콘막을 재증착하는 단계는 인시츄(In-situ)로 진행되는 것이 바람직하다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 자세히 설명한다.
본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조하는 방법을 설명하기 위한 공정 순서도이다.
도 1을 참조하면, 자연 산화막이 형성된 반도체 기판을 준비하고 공정 조건을 설정한다.(S10) 즉, 노(Furnace) 내에서 반도체 기판을 보트(Boat)에 장착하고, 반도체 기판이 장착된 보트를 공정 튜브(Tube) 내에 구비한다. 이때, 상기와 같은 과정은 N2 가스로 채워진 노 내에서 600 ~ 620℃의 분위기 온도 범위에서 수행될 수 있다.
이어서, 자연 산화막을 제거하기 위한 공정을 수행하기 위해 노 내에 H2 가스를 주입하고, H2 베이크(Bake)에 필요한 온도를 상승시킨다.(S20) 이때의 상승 온도는 900 ~ 1100℃의 고온의 온도 범위로 상승시키는 것이 바람직하다.
그 후, 이러한 고온의 온도 분위기에서 H2 환원 반응을 이용하여 자연 산화 막을 제거하는 공정을 수행한다.(S30) 이때, H2 환원 반응식은 다음과 같다.
SiO2 (s) + H2 (g) = SiO (g) ↑ + H2O (g)
위와 같은 반응에서와 같이, 고온에서 H2로 환원시켜 휘발성 실리콘 일산화물(Silicon monoxide)와 수증기(Water vapor)를 형성시킴으로써 자연 산화막을 제거할 수 있다.
다음으로, 노 내의 H2 가스를 제거하고 온도를 하강시키는 단계를 수행한다.(S40) 즉, 자연 산화막을 제거한 후 N2 가스의 분위기에서 H2 가스를 펌프(Pump)를 이용하여 빠르게 제거한 후, 공정에 필요한 압력 조건을 맞추기 위해 펌프를 이용해 진공(Vacuum) 상태로 잡아준다. 따라서, 폴리실리콘의 재증착 수행 단계 이전에 온도를 안정시킬 수 있다.
이어서, 폴리실리콘을 이용한 막(Flim)을 증착하는 단계를 수행한다.(S50) 즉, 자연 산화막을 제거하고 H2 가스를 없앤 후, 노 내에 SiH4의 반응 가스를 주입하여 추가적인 폴리실리콘막을 증착함으로써 원하는 두께의 폴리실리콘막을 성장시킬 수 있다. 여기서, 자연 산화막이 제거된 폴리실리콘막 위에 이어서 폴리실리콘막을 재증착하는 단계는 인시츄(In-situ)로 진행되는 것이 바람직하다. 또한, 반도체 기판의 폴리실리콘막이 원하는 전도성을 갖기 위해서는 폴리실리콘에 대해 이온 주입을 하는데 이때, 자연 산화막을 제거함에 따라 폴리실리콘에 이온 주입된 도펀트(Dopant)가 폴리실리콘의 바닥 부분까지 확산 됨으로써 전체 폴리실리콘이 균일한 전도성을 가질 수 있다. 즉, 폴리실리콘막 사이에 자연 산화막이 존재하지 않게 되므로 이온 주입 공정 등의 후속 공정이 수행될 때 뷸균일한 확산(Diffusion)의 문제가 유발되지 않는다.
한편, 서로 다른 조건 예컨데, 서로 다른 소스 저항(Rs)을 갖는 폴리실리콘막을 적층할 경우, 첫 번째 폴리실리콘막 증착 후 이온 주입 공정을 실시하고, 본 발명의 실시예에 따라 두 번째 폴리실리콘 막을 형성한 후, 이온 주입 공정을 수행하면 서로 다른 소스 저항을 갖는 폴리 실리콘 막을 형성할 수도 있다. 그리하여 필요에 따라 서로 다른 조건의 폴리실리콘막을 인시츄(In-situ)가 아닌 적층 구조로 형성할 수 있다.
다음으로, 상술한 바와 같이 막의 재증착 공정이 끝난 후, 부수적인 후속 공정을 수행할 수 있다. 여기서, 후속 공정으로는 노 내에 잔류하는 공정 가스를 제거하고, 진공 상태의 압력을 상압으로 복귀시키고, 공정 완료 후 웨이퍼 보트를 튜브 내에서 분리한 후, 상온으로 반도체 기판을 쿨링(Cooling)하는 공정을 수행할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
상기와 같이 본 발명은 소자의 게이트를 형성하는 과정에서 발생할 수 있는 자연 산화막에 대해 고온에서의 H2 가스를 이용한 환원 반응에 의해 제거할 수 있다.
또한 본 발명은, 폴리실리콘막 사이에 자연 산화막이 존재하지 않아 이온 주입 공정 등의 후속공정 후, 원하는 전기적 특성을 갖는 반도체 소자를 구현할 수 있다.
Claims (6)
- 노(Furnace) 내에 반도체 기판을 준비하고 공정 조건을 설정하는 단계와,상기 노 내에 H2 가스 주입 및 온도를 상승시키는 단계와,상기 반도체 기판의 폴리실리콘막 위에 형성된 자연 산화막을 제거하는 단계와,상기 노 내의 H2 가스 제거 및 온도를 하강시키는 단계와,상기 자연 산화막이 제거된 상기 폴리실리콘막 위에 폴리실리콘막을 재증착하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에서,상기 온도를 상승시키는 단계에서, 상기 온도는 900 ~ 1100℃의 온도 범위로 설정하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에서,상기 H2 가스 제거하는 단계는 N2 가스를 주입하고, 펌프(Pump)를 적용하여 상기 H2 가스를 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에서,상기 폴리실리콘막을 재증착하는 단계는SiO2 (s) + H2 (g) = SiO (g) ↑ + H2O (g)의 환원 반응식이 성립되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에서,상기 자연 산화막이 제거된 상기 폴리실리콘막 위에 폴리실리콘막을 재증착하는 단계는 인시츄(In-situ)로 진행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에서,잔류 공정 가스를 제거하는 단계와,진공(Vacuum) 상태의 압력을 상압으로 복귀시키는 단계와,상온에서 상기 반도체 기판을 쿨링(Cooling)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060090053A KR100752199B1 (ko) | 2006-09-18 | 2006-09-18 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060090053A KR100752199B1 (ko) | 2006-09-18 | 2006-09-18 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100752199B1 true KR100752199B1 (ko) | 2007-08-27 |
Family
ID=38615425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060090053A KR100752199B1 (ko) | 2006-09-18 | 2006-09-18 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100752199B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233380A (ja) | 1996-12-16 | 1998-09-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶の表面処理方法及びシリコン単結晶薄膜の製造方法 |
| KR20030054726A (ko) * | 2001-12-26 | 2003-07-02 | 주성엔지니어링(주) | 자연산화막 제거방법 |
| KR20040057493A (ko) * | 2002-12-26 | 2004-07-02 | 삼성전자주식회사 | 폴리사이드 구조를 가지는 반도체 소자의 제조 방법 |
-
2006
- 2006-09-18 KR KR1020060090053A patent/KR100752199B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233380A (ja) | 1996-12-16 | 1998-09-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶の表面処理方法及びシリコン単結晶薄膜の製造方法 |
| KR20030054726A (ko) * | 2001-12-26 | 2003-07-02 | 주성엔지니어링(주) | 자연산화막 제거방법 |
| KR20040057493A (ko) * | 2002-12-26 | 2004-07-02 | 삼성전자주식회사 | 폴리사이드 구조를 가지는 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
| KR100947815B1 (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| JPH07263538A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| KR20090007362A (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| KR20070100119A (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| CN1719582A (zh) | 制备多晶硅薄膜的方法以及用其制备半导体器件的方法 | |
| CN117747422B (zh) | 一种低应力深沟槽多晶栅及其制备方法 | |
| CN108550525A (zh) | 浮栅制备方法 | |
| JPH1126390A (ja) | 欠陥発生防止方法 | |
| KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100752199B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1825600A (zh) | 半导体器件 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| KR100495921B1 (ko) | 스트레스 제거를 위한 반도체 소자의 제조 방법 | |
| JP6927143B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2005150701A (ja) | 成膜装置及び成膜方法 | |
| JPH0658893B2 (ja) | 熱処理方法 | |
| KR100274351B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| KR100297103B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| JPH11330365A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| TWI400746B (zh) | Chemical Vapor Deposition of Thin Film Transistor and Its Pre - Deposition Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100722 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |