KR100750894B1

KR100750894B1 - 대칭형 ｐｗｍ 구동모터 전류 동기화 장치

Info

Publication number: KR100750894B1
Application number: KR1020050068899A
Authority: KR
Inventors: 이상덕; 박상동; 최창환
Original assignee: 삼성중공업 주식회사
Priority date: 2005-07-28
Filing date: 2005-07-28
Publication date: 2007-08-22
Also published as: KR20070014347A

Abstract

본 발명의 일 측면에 따르면, 모터의 속도, 위치, 힘을 PID로 제어하며, 외부 인터럽트 XINT가 발생되었을 때, 모터의 구동 전류에 관한 모니터링을 수행하는 DSP, 상기 DSP로부터 특정 번지를 할당하는 어드레스 신호를 전송 받고, 상기 어드레스로 전송되는 데이터를 전송 받아 사용자가 프로그램 할 수 있으며, 내부의 타이머 카운터가 모터제어 주파수에 해당하는 일정 주기의 펄스 신호인 상기 외부 인터럽트 XINT 신호를 발생시켜 상기 DSP로 전달하는 FPGA, 상기 FPGA로부터 출력되는 INA, INB, BREAK의 제어 신호를 바탕으로 PWM 신호를 증폭시키는 H-BRIDGE 전류 센싱 블록 및 상기 H-BRIDGE 전류 센싱 블록으로부터 출력되는 PWM 신호가 입력되는 모터를 포함하는 대칭형 PWM 구동 모터 전류 동기화 장치를 제공할 수 있다.

따라서, 본 발명은 서로 다른 듀티 비를 갖는 PWM 신호 및 샘플링 시간을 동기화하여, 정확한 구동전류의 센싱이 가능한 모터 구동 전류 센싱 동기화 장치를 제공하는 효과가 있다.

PWM

Description

대칭형 ＰＷＭ 구동모터 전류 동기화 장치{Symmetric PWM Motor Driving Current Sync. Apparatus using DSP/FPGA}

도 1은 종래 일반적인 소축(A few axes) 모터 전류 피드백 제어 장치를 도시한 도면.

도 2는 종래 일반적인 다축(many axes) 모터 전류 피드백 제어 장치를 도시한 도면.

도 3은 종래 National Semiconductor사의 모터 드라이버용 H-Bridge 블록도를 도시한 도면.

도 4는 종래 모터 구동 전류 센싱 PWM 신호를 표현한 도면.

도 5는 본 발명의 사상에 따른 대칭형 PWM 구동모터 전류 동기화 장치의 블럭도.

도 6은 본 발명의 사상에 따른 PWM 신호를 도시한 도면.
도 7은 도 6에 나타난 샘플링 타임 및 PWM 신호 생성방법의 일 예를 나타낸 도면.
도 8은 도 7에 나타난 서로 다른 듀티 비를 갖는 PWM 신호의 생성방법에 대한 일 예를 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

10,20: 마이컴/DSP/RISC 11,22,130: H-BRIDGE 전류 센싱 블럭

12,23,140: 모터 21,110: FPGA

100: DSP

본 발명은 대칭형 PWM 구동모터 전류 동기화 장치에 관한 것이다.

이하 도면을 참조하여 종래 대칭형 PWM 구동모터의 전류를 동기화하는 방법을 설명한다.

도 1은 종래 일반적인 소축(A few axes) 모터 전류 피드백 제어 장치를 도시한 도면이다.

도 1을 참조하면, 소축 모터 전류 피드백 제어 장치에는 마이컴/DSP/RISC(10)와, H-BRIDGE 전류 센싱 블럭(11), 모터(12)가 포함된다.

상기 마이크로컴퓨터(microcomputer)는 컴퓨터의 연산 처리부를 1개 또는 수 개의 대규모집적회로(LSI)로 구성한 마이크로프로세서에 기억장치 및 주변장치와의 인터페이스 회로 등을 붙인 보드에 탑재한 극소형 컴퓨터이다. 한편, DSP(Digital Signal Processor)는 디지털 신호를 하드웨어적으로 처리할 수 있는 집적회로이다.

또한, 상기 RISC(reduced instruction set computer)는 범용 마이크로프로세서의 명령세트를 축소하여 설계한 컴퓨터이다. 범용 마이크로프로세서를 구성하는 요소에는 명령세트, 레지스터, 메모리 공간 등이 있다. 이중 명령세트는 RISC와 CISC(complex instruction set computer)의 2가지로 크게 분류할 수 있다. CISC란 소프트웨어 특히, 컴파일러 작성을 쉽게 하기 위해 하드웨어화할 수 있는 것은 가능한 모두 하드웨어에게 맡긴다는 원칙 아래 설계된 컴퓨터이다. 반면 RISC는 실행 속도를 높이기 위해 가능한 한 복잡한 처리는 소프트웨어에게 맡기는 방법을 택한 컴퓨터이다.

상기 마이콤/DSP/RISC(10)로부터 출력되는 INA, INB, BREAK 신호는 PWM 신호의 발생을 제어하게 된다. 상기 제어 신호를 입력 받는 H-BRIDGE 전류 센싱 블럭(11)은 PWM 신호를 증폭하여 모터로 전송하게 된다. 또한, 상기 H-BRIDGE 전류 센싱 블럭(11)은 PWM 신호의 상태를 마이컴/DSP/RISC(10)에 ISENSE를 통하여 피드백(feedback)시킨다.

도 2는 종래 일반적인 다축(many axes) 모터 전류 피드백 제어 장치를 도시한 도면이다.

도 2를 참조하면, 다축 모터 전류 피드백 제어 장치에는 마이컴/DSP/RISC(20)와, FPGA(21), H-BRIDGE 전류 센싱 블럭(22), 모터(23)가 포함된다.

상기 마이컴/DSP/RISC(20)는 도 1에서와 같이 모터 제어의 종합적 제어 및 구동을 담당하며, 상기 마이컴/DSP/RISC(20)로부터 출력되는 AD, DA 신호는 FPGA(21)로 입력된다. 상기 AD 신호는 FPGA(21) 에서 PWM 신호를 디코딩(decoding)하기 위한 특정 번지를 할당하는 어드레스 신호이며, DA 신호는 상기 어드레스로 전송되는 데이터를 전송하는 신호이다. 또한, 상기 마이컴/DSP/RISC(20)으로부터 FPGA(21)로 입력되는 CS 신호는 FPGA(21)의 특정 메모리를 선택하기 위한 칩 셀렉션 신호이며, WR, RD 신호를 통하여 상기 메모리에 특정 데이터를 쓰거나 읽을 수 있다.

상기 FPGA(21)는 도 1에서와 같이 INA, INB, BREAK 신호를 H-BRIDGE 전류 센 싱 블럭(22)에 전달하며, 상기 H-BRIDGE 전류 센싱 블럭(22)은 전달된 제어 신호를 바탕으로 PWM 신호를 증폭시킨다. 또한 ISENSE 신호를 마이컴/DSP/RISC(20), FPGA(21)에 피드백 시켜 PWM 신호를 조절한다.

도 3은 종래 National Semiconductor사의 모터 드라이버용 H-Bridge 블록도를 도시한 도면이다.

도 3을 참조하면, 3 H-Bridge 전류 센싱 블록은 LMD18200을 통하여 구현된다. 상기 LMD18200는 3 H-Bridge 운동 제어 적용을 위하여 디자인된 회로이다. 상기 LMD18200은 bipolar 그리고 CMOS 제어 전자 회로가 결합되며, DMOS 파워 공급 장치들과 같은 획일적인 구조 위에 결합하는 멀티 테크놀러지(multi-technology) 처리를 제공한다. 이상적인 DC와 stepper 모터를 구동하기 위해서는 상기 LMD18200에는 6A 이상의 피크 아웃풋 전류가 흘러야만 한다. 회로 기술의 혁신적 발전은 손실이 적은 아웃풋 센싱 방법을 손쉽게 구현하였다.

도 4는 종래 모터 구동 전류 센싱 PWM 신호를 표현한 도면이다.

도 4를 참조하면, 일반적인 모터 구동 전류 센싱에 있어서 PWM의 가변에 따라 전류를 모니터링 하는 포인트(도 4에 도시된 점)가 각각 변해야 한다. 그러나, FPGA 등을 이용하여 제어회로를 구성할 경우 샘플링 시간을 가변하는 것은 매우 어려운 일이 될 수 있다. 통상적으로 로직 및 마이콤 등은 카운터 기반으로 제어 프로그램이 구성되기 때문이다.

따라서, 이러한 문제점들을 해결하기 위해서 샘플링 시간의 가변이 없이 모터 구동전류의 센싱이 용이토록 하는 방법이 요구된다.

상기 문제점을 해결하기 위한 본 발명은 TI사의 TMS320F2812 DSP와 ALTERA사의 FLEX FPGA를 이용한 모터 구동 전류 센싱 동기화 장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 모터의 속도, 위치, 힘을 PID로 제어하며, 외부 인터럽트 XINT가 발생되었을 때, 모터의 구동 전류에 관한 모니터링을 수행하는 DSP, 상기 DSP로부터 특정 번지를 할당하는 어드레스 신호를 전송 받고, 상기 어드레스로 전송되는 데이터를 전송 받아 사용자가 프로그램 할 수 있으며, 내부의 타이머 카운터가 모터제어 주파수에 해당하는 일정 주기의 펄스 신호인 상기 외부 인터럽트 XINT 신호를 발생시켜 상기 DSP로 전달하는 FPGA, 상기 FPGA로부터 출력되는 INA, INB, BREAK의 제어 신호를 바탕으로 PWM 신호를 증폭시키는 H-BRIDGE 전류 센싱 블록 및 상기 H-BRIDGE 전류 센싱 블록으로부터 출력되는 PWM 신호가 입력되는 모터를 포함하는 대칭형 PWM 구동 모터 전류 동기화 장치를 제공할 수 있다.

여기서, 상기 FPGA는 시스템 클럭을 분주한 후 삼각파 방식의 업다운 카운터 로직을 구성하여 업다운 카운터의 최고 값에서 샘플링이 수행되는 것을 특징으로 한다.

본 발명은 TI사의 TMS320F2812 DSP와 ALTERA사의 FLEX FPGA를 이용한 모터 구동 전류 센싱 동기화 장치를 제공하는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다. 본 발명은 이하 제시되는 실시예에 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 자명한 범위 내에서 구성요소의 부가, 한정, 삭제, 추가 등에 의하여 동일 범위의 발명이 제시 될 수 있을 것이다.

도 5는 본 발명의 사상에 따른 대칭형 PWM 구동모터 전류 동기화 장치의 블럭도 이다.

도 5를 참조하면, 대칭형 PWM 구동모터 전류 동기화 장치는 DSP(100)와, FPGA(110), H-BRIDGE 전류 센싱 블럭(120), 모터(130)가 포함된다.

상기 DSP(Digital Signal Processor)(100)는 디지털 신호를 하드웨어적으로 처리할 수 있는 집적회로이다. 주로 디지털 신호를 고속으로 처리하기 위하여 덧셈·뺄셈·곱셈 등의 반복 연산을 고속으로 처리할 수 있는 회로를 채용하고 있다. 초기에는 모뎀·팩시밀리, 단순한 음향의 조절, 반향 제거에 사용되는 장치, 음성인식, 의학 및 군사용의 영상처리, 산업용 로봇 제어를 위한 모터 제어 등에 사용되었다. 최근에는 그 사용범위가 넓어져 아날로그 신호인 음성신호를 디지털화 하는 음성 코딩에 사용되어 디지털 이동통신, 자동 응답기 및 화상 전화기, 멀티미디 어에 이용되고 있다. 또한 음향신호 처리 분야에서는 맹인 또는 일반인을 위한 전자 음성 발생 장치, 전자오락 등에 이용되며, 3차원 영상처리와 애니메이션에도 이용된다. HDD와 같은 소형의 기계장치를 제어할 수 있으며, 순수한 통신을 위한 디지털 필터로 이용된다. 컴퓨터에 이용될 때는 CPU(중앙처리장치)와는 별도의 보조 처리기로 사용되어 음향이나 영상처리를 할 때에 CPU의 부담을 줄여주는 역할을 한다.

모터 컨트롤러 같은 시스템의 물리적 컨트롤을 요구할 경우, 상기 DSP(100)는 주로 2407이나 2406을 사용하며, 요즘은 28xx시리즈를 사용한다. 본 발명은 TI사의 TMS320F2812 DSP를 이용하여 모터의 속도, 위치, 힘을 제어한다. 상기 TI사의 TMS320F2812 DSP(100)는 모터의 속도, 위치, 힘을 PID로 제어하는 프로그램을 포함하고 있으며, FPGA(110)로부터 외부 인터럽트 XINT가 발생되었을 때, 모터의 구동 전류에 관한 모니터링(ADC : Analog to Digital Conversion)을 수행한다.

상기 DSP(100)로부터 출력되는 AD, DA 신호는 FPGA(110)로 입력된다. 상기 AD 신호는 FPGA(110)에서 PWM 신호를 디코딩(decoding)하기 위한 특정 번지를 할당하는 어드레스 신호이며, DA 신호는 상기 어드레스로 전송되는 데이터를 전송하는 신호이다. 상기 FPGA(110)로부터 출력되어 DSP로 입력되는 XINT 신호는 모터의 구동 전류를 모니터링 하기 위한 피드백 신호이다.

보다 상세히, 상기 FPGA(Field-Programmable Gate Array)(110)는 프로그램이 가능한 로직 칩의 한 형태이다. 사용자가 프로그램 할 수 있는 게이트 배열 정도로 생각할 수 있는데 임의의 논리 회로를 사용자가 의도한대로 설계할 수 있는 것이 다. 또한 사용 중 설계 사항이 바뀌면 새롭게 바뀐 논리 회로를 FPGA(110) 소자에 입력하여, 바뀐 논리 회로로 작동하도록 한다. 이런 FPGA(110)의 가장 큰 특징은 불확실한 미래의 설계 변경에 대비하는 회로 설계 방법이라는 것이다. FPGA(110)는 기존 D램이나 CPU 등 대량생산되는 반도체와 달리 제조업체가 아닌 구매자가 자신의 용도에 맞게 반도체의 기능을 조정, 관리할 수 있다.

본 발명에서 적용하는 ALTERA사의 FLEX FPGA(110)는 모터 구동을 위한 제어 신호를 발생시켜주며, 이 때 PWM 신호는 도 6에 도시된 바와 같이 대칭형 구조로 발생되도록 구현한다. 화살표로 표시된 부분에서 전류 모니터링을 할 수 있는 외부 인터럽트 신호를 DSP(100)에 전송한다.

H-BRIDGE 전류 센싱 블럭(이하, LMD18200라 함)는 3 H-Bridge 운동 제어 적용을 위하여 디자인된 회로이다. 상기 LMD18200은 bipolar 그리고 CMOS 제어 전자 회로가 결합되며, DMOS 파워 공급 장치들과 같은 획일적인 구조 위에 결합하는 멀티 테크놀러지(multi-technology) 처리를 제공한다. 이상적인 DC와 stepper 모터를 구동하기 위해서는 상기 LMD18200에는 6A 이상의 피크 아웃풋 전류가 흘러야만 한다. 회로 기술의 혁신적 발전은 손실이 적은 아웃풋 센싱 방법을 손쉽게 구현하였다.

상기 LMD18200는 전달된 INA, INB, BREAK의 제어 신호에 기초하여, 모터(130)의 동작을 제어하는 PWM 신호를 증폭시킨다. 또한 PWM 신호를 유닛 게인 증폭기를 통하여 DSP(100), FPGA(110)에 피드백 시켜 PWM 신호를 조절한다. 상기 유닛 게인 증폭기를 통하여 흐르는 전류는 없으므로, 노이즈의 영향 없이 정확한 피드백 신호의 전달이 가능해 진다.
여기서, 상기 INA 제어 신호는 모터(130)의 회전방향을 제어(정방향, 역방향 등)하는 신호이고, 상기 INB 제어 신호(주파수, 듀티 비 등의 정보를 포함)는 모터(130)로 공급되는 PWM 신호를 생성하기 위한 것이며, 상기 BREAK 제어 신호는 모터(130)의 동작 여부를 결정하는 신호이다.
다시 말해, 상기 LMD18200는 전달된 INB 제어 신호에 기초하여, 하기에 설명하는 방법(도 7 및 도 8)에 의해 샘플링 시간 및 해당 모터(130)의 입력신호로 사용될 수 있도록 충분한 크기를 갖는 PWM 신호를 생성/증폭하는 것이다. 그리고, 상기 BREAK 제어 신호로부터 상기 증폭된 PWM 신호의 전송여부를 결정하고, 상기 INA 제어 신호는 상기 PWM 신호의 반전(-)/비반전(+) 등을 선택하여 모터(130)의 회전방향을 결정한다.
따라서, 상기 INA, INB, BREAK 제어신호에 기초하여, 원하는 동작을 제어하기 위한 증폭된 PWM 신호를 모터(130)로 전송하게 되는 것이다.
또한, 상기 샘플링 시간마다 모터(130)의 구동전류를 추출하여 DSP(100)에 전송한다. 여기서 상기 INA, INB, BREAK는 LMD18200의 단자를 말하는 것으로, 당업자의 요구에 따라 다양하게 변형될 수 있음은 당연하다.

본 발명은 일정한 샘플링 시간에 따라 가변이 가능한 PWM 신호를 생성하고 이를 모니터링 하는데 있어서 DSP(100)의 외부 인터럽트를 사용하는 방법을 제공한다.

도 6은 본 발명의 사상에 따른 PWM 신호를 도시한 도면이다.

도 6을 참조하면, PWM 신호는 서로 다른 듀티 비(duty ratio)에 대하여 일정한 샘플링 시간을 가지고 상기 샘플링 시간에 대하여 좌우 대칭의 신호 형태를 가지게 된다.

상기 대칭형 PWM의 생성 방식은 시스템 클럭을 분주한 후 톱니파 방식이 아닌 삼각파 방식으로 업다운 카운터 로직을 구성하여 업다운 카운터의 최고값에서 샘플링 수행 되도록 구현한다. 즉, 삼각파의 일정한 주기를 이용하여 스케일링되는 PWM 신호는 화살표로 표현되는 샘플링 시간에 대하여 대칭적으로 표현된다. 이로써 PWM 듀티 비에 관계 없이 일정한 모터 구동 전류 센싱 동기화가 이루어질 수 있으며 정확한 전류 측정이 가능하다.
이를 보다 상세히 살펴보면, H-BRIDGE 전류 센싱 블럭(120)은, 도 7의 (가)와 같은 고주파의 시스템 클럭을 분주하여, 도 7의 (나)와 같은 저주파 펄스파형으로 변환한 후, 도 7의 (다)와 같은 삼각파(상기 저주파 펄스파형과 주파수 동일)를 생성하며, 업다운 카운터 로직은 상기 삼각파에 대한 카운팅을 수행한다. 예를 들어, 삼각파 중 상승되는 부분에서는 카운트가 증가하고, 하강되는 부분에서는 카운트가 감소한다.
따라서, 도 7의 (라)와 같이, 상기 카운트되는 카운트값이 최고값이 되는 시점(T1, T2, T3)에서 모터(130)의 구동전류를 샘플링하게 되는 것이다.
한편, 상기 H-BRIDGE 전류 센싱 블럭(120)에서 모터(130)로 공급되는 PWM 신호는, 도 7의 (마) 및 (마')와 같이 서로 다른 듀티비를 갖는 PWM 신호가, 상기 업다운 카운터에 의한 값이 최고값이 되는 시점(T1, T2, T3)에 대하여 대칭이 되도록 생성하게 된다.
도 8은 도 7의 (마) 및 (마')에 나타난 PWM 신호의 생성방법에 대한 일 예를 나타낸 것으로, 상기 INB 제어 신호에 의해 결정되는 듀티 비가 50%인 PWM 신호를 생성하고자 할 경우, 상기 업다운 카운터는 삼각파가 입력됨에 따라 '0'으로부터 카운팅을 시작하면서 PWM 신호를 'LOW'로 설정하고, 카운트값이 50이 되는 시점을 기준으로 PWM 신호를 'HIGH'로 변환한다. 이후, 상기 카운트값이 100을 기점으로 낮아지면서 50이 되는 시점에서 'LOW'로 변환한다.
만약, 듀티 비가 30%인 PWM 신호를 생성하고자 할 경우, 상기 업다운 카운터는 삼각파가 입력됨에 따라 '0'로부터 카운팅을 시작하면서 PWM 신호를 'LOW'로 설정하고, 카운트값이 70(100-30)이 되는 시점을 기준으로 PWM 신호를 'HIGH'로 변환한다. 이후, 상기 카운트값이 100을 기점으로 낮아지면서 70이 되는 시점에서 'LOW'로 변환한다.
따라서, 상기 PWM 신호의 듀티 비에 관계없이, PWM 신호에 대한 ‘HIGH’구간의 중심을 샘플링 시간에 동기화하여, 정확한 모터(130)의 구동전류 샘플링이 가능하도록 한 것이다.

이상에서 살펴본 바와 같이, 본 발명은 서로 다른 듀티 비를 갖는 PWM 신호 및 샘플링 시간을 동기화하여, 정확한 구동전류의 센싱이 가능하도록 하는 효과가 있다.

Claims

모터의 속도, 위치, 힘을 PID로 제어하며, 외부 인터럽트 XINT가 발생되었을 때, 모터의 구동 전류에 관한 모니터링을 수행하는 DSP;

상기 DSP로부터 특정 번지를 할당하는 어드레스 신호를 전송 받고, 상기 어드레스로 전송되는 데이터를 전송 받아 사용자가 프로그램 할 수 있으며, 내부의 타이머 카운터가 모터제어 주파수에 해당하는 일정 주기의 펄스 신호인 상기 외부 인터럽트 XINT 신호를 발생시켜 상기 DSP로 전달하는 FPGA;

상기 FPGA로부터 출력되는 INA, INB, BREAK 제어신호에 기초하여 생성된 PWM 신호에 대하여, 상기 PWM 신호 중 'HIGH' 구간의 중심을 샘플링 시간에 동기화하여 출력하는 H-BRIDGE 전류 센싱 블록; 및

상기 H-BRIDGE 전류 센싱 블록으로부터 출력되는 PWM 신호가 입력되는 모터를 포함하는 대칭형 PWM 구동 모터 전류 동기화 장치.
제 1항에 있어서,

상기 H-BRIDGE 전류 센싱 블록은 시스템 클럭을 분주한 후, 삼각파로 변환하고, 상기 변환된 삼각파를 업다운 카운터 로직을 이용하여 카운팅하며, 카운트값 중 최고값에 해당하는 시점을 샘플링 시간으로 선택하는 것을 특징으로 하는 대칭형 PWM 구동 모터 전류 동기화 장치.