JP2006261919A - 映像信号処理装置及び映像信号処理方法 - Google Patents
映像信号処理装置及び映像信号処理方法 Download PDFInfo
- Publication number
- JP2006261919A JP2006261919A JP2005074977A JP2005074977A JP2006261919A JP 2006261919 A JP2006261919 A JP 2006261919A JP 2005074977 A JP2005074977 A JP 2005074977A JP 2005074977 A JP2005074977 A JP 2005074977A JP 2006261919 A JP2006261919 A JP 2006261919A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- signal
- image sensor
- output signal
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】撮像装置自体の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実施することのできる映像信号処理装置及び映像信号処理方法を提供する。
【解決手段】マイコン9が演算処理を指示し、動的に再構成可能なハードウェア11が映像信号処理を行わない無効期間を各種パラメータ演算処理回路として切り替える。これにより、マイコン9にパラメータ演算処理を行う機能を追加する必要がなく、またハードウェア11が映像信号処理を行うことから、マイコン9の動作クロックを高めたり、性能の高いマイコンを用いる必要がないので、撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現することができる。
【選択図】図1
【解決手段】マイコン9が演算処理を指示し、動的に再構成可能なハードウェア11が映像信号処理を行わない無効期間を各種パラメータ演算処理回路として切り替える。これにより、マイコン9にパラメータ演算処理を行う機能を追加する必要がなく、またハードウェア11が映像信号処理を行うことから、マイコン9の動作クロックを高めたり、性能の高いマイコンを用いる必要がないので、撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現することができる。
【選択図】図1
Description
本発明は、ビデオカメラ等の撮像装置に用いて好適な映像信号処理装置及び映像信号処理方法に関する。
従来、高画素数の撮像素子を用いた撮像画像に対する画質補正を行う撮像装置が提案されている(例えば、特許文献1参照)。図4は、特許文献1で開示された撮像装置の概略構成を示すブロック図である。この図に示す撮像装置1は、レンズ2aと、アイリス2bと、シャッタ2cと、光を電気信号に変換する撮像素子3と、撮像素子3の出力信号を増幅するアンプ4と、アンプ4の出力に対して相関2重サンプリング、ゲイン制御、A/D(Analog Digital)変換を行うフロントエンド5と、カメラシステムLSI6と、画像メモリ7と、撮像素子3を駆動するパルス信号を生成するTG(Timing Generator)8と、装置各部を制御するマイクロコンピュータ(以降、マイコンと呼ぶ)9とから構成される。
撮像装置1では、レンズ2aで取り込んだ光をアイリス2bで最適な光量に調整した後、シャッタ2cを通過させて撮像素子3に入射させる。撮像素子3をTG8で駆動して、撮像素子3からの映像信号をアンプ4で増幅し、フロントエンド5に入力する。フロントエンド5では、入力された撮像素子3からの映像信号に対してS/H(サンプルホールド)・GC(ゲイン)回路5aでサンプリングとゲイン調整を行い、その後、A/D変換回路5bでデジタル信号に変換してカメラシステムLSI6に入力する。カメラシステムLSI6では、フロントエンド5から入力されたデジタル信号に対して適切な映像信号処理を行い、処理の必要性に応じて画像メモリ7を使用する。撮像素子3により画素が間引きされて読み出された画像信号に対してカメラシステムLSI6が検波を行い、その検波データに基づいてマイコン9において画質補正の制御値が演算され、カメラシステムLSI6はこの制御値に基づいて画像信号に対する画質補正処理を行う。
なお、上述した撮像装置とは関係はないが、従来、動的に再構成可能なハードウェアとして、リコンフィギュラブル回路を備えたプロセッサ及び情報処理装置が提案されている(例えば、特許文献2参照)。
しかしながら、従来の撮像装置においては、撮像装置の機能あるいは性能を向上させるために、カメラシステムLSI6にて得られる検波データ(パラメータ)を増やしたり、マイコン9におけるパラメータ演算処理を追加する必要がある。この場合、マイコン9の性能を向上させるため、動作クロックを早めたり、性能の高いマイコンを用いる必要があるため、消費電力が多くなったり、コストが高くなるという問題がある。また、マイコン性能の不足分をハードウェアで補おうとすると回路規模が増加してしまうという問題もある。
本発明は、係る事情に鑑みてなされたものであり、撮像装置自体の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実施することのできる映像信号処理装置及び映像信号処理方法を提供することを目的とする。
上記目的は下記構成及び方法により達成される。
(1) 映像信号処理装置であって、動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアと、前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を生成し、生成したブランキング信号を前記ハードウェアに与えるブランキング信号生成手段と、前記ハードウェアが前記撮像素子の出力信号の無効期間に実行する演算処理を指定する演算処理指示手段と、を備える。
(1) 映像信号処理装置であって、動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアと、前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を生成し、生成したブランキング信号を前記ハードウェアに与えるブランキング信号生成手段と、前記ハードウェアが前記撮像素子の出力信号の無効期間に実行する演算処理を指定する演算処理指示手段と、を備える。
(2) 映像信号処理装置であって、動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアと、前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を生成し、生成したブランキング信号を前記ハードウェアに与えるブランキング信号生成手段と、前記ハードウェアにおける演算処理を変更する演算処理機能変更情報を記憶する記憶手段と、前記ハードウェアが前記撮像素子の出力信号の無効期間に実行する演算処理を指定し、前記記憶手段に前記演算処理機能変更情報が記憶されている場合は前記演算処理機能変更情報に従って演算処理の指定を変更する演算処理指示手段と、を備える。
(3) 映像信号処理方法であって、動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアを使用し、前記ハードウェアに前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を与え、前記撮像素子の出力信号の有効期間には映像信号生成のための信号処理を行わせ、前記撮像素子の出力信号の無効期間には予め指定された演算処理を行わせる。
(4) 映像信号処理方法であって、動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアを使用し、前記ハードウェアに前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を与え、前記撮像素子の出力信号の有効期間には映像信号生成のための信号処理を行わせ、前記撮像素子の出力信号の無効期間には予め指定された演算処理を行わせ、前記ハードウェアにおける演算処理を変更できる演算処理機能変更情報を記憶する記憶手段に前記演算処理機能変更情報が記憶されている場合は前記演算処理機能変更情報に従って演算処理の指定を変更する。
上記(1)に記載の映像信号処理装置では、演算処理指示手段が演算処理を指示し、動的に再構成可能なハードウェアが映像信号処理を行わない無効期間を各種パラメータ演算処理回路として切り替えるので、演算処理指示手段を兼ねるマイコンにパラメータ演算処理を行う機能を追加する必要がなく、またハードウェアが映像信号処理を行うことから、マイコンの動作クロックを高めたり、性能の高いマイコンを用いる必要がない。これにより、撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現することができる。
上記(2)に記載の映像信号処理装置では、上記(1)に記載の映像信号処理装置と同様に撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現できるのみならず、製品を作り込んでからでも、生成するハードウェアの変更が可能となり、作り直しによるコストの増加を防止することが可能である。
上記(3)に記載の映像信号処理方法では、演算処理を指示し、動的に再構成可能なハードウェアが映像信号処理を行わない無効期間を各種パラメータ演算処理回路として切り替えるので、演算処理指示を与えるマイコンにパラメータ演算処理を行う機能を追加する必要がなく、またハードウェアが映像信号処理を行うことから、マイコンの動作クロックを高めたり、性能の高いマイコンを用いる必要がない。これにより、撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現することができる。
上記(4)に記載の映像信号処理方法では、上記(3)に記載の映像信号処理方法と同様に撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現できるのみならず、製品を作り込んでからでも、生成するハードウェアの変更が可能となり、作り直しによるコストの増加を防止することが可能である。
以下、本発明を実施するための好適な実施の形態について、図面を参照して詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1に係る映像信号処理装置100の概略構成を示すブロック図である。なお、この図において前述した図4の撮像装置1と共通する部分には同じ符号を付けてその説明を省略する。
図1は、本発明の実施の形態1に係る映像信号処理装置100の概略構成を示すブロック図である。なお、この図において前述した図4の撮像装置1と共通する部分には同じ符号を付けてその説明を省略する。
図1において、本実施の形態の映像信号処理装置100は、ビデオカメラ等の撮像装置に用いたものであり、光を電気信号に変換する撮像素子3と、撮像素子3の出力信号を増幅するアンプ4と、アンプ4の出力に対して相関2重サンプリング、ゲイン制御、AD変換を行うフロントエンド5と、同期信号を生成するSSG(Synchronizing Signal Generator、ブランキング信号生成手段)10と、撮像素子3を駆動するパルス信号を生成するTG8と、装置各部を制御するマイコン9と、動的に再構成可能なハードウェア11とを備える。
動的に再構成可能なハードウェア11とは、ハードウェアの各ロジックエレメントとそれらの間のプログラム可能な配線に構成データを与えることで、ハードウェアの論理構造を動的に変更できるものである。この動的に再構成可能なハードウェア11として、リコンフィギュラブル回路を備えたプロセッサ及び情報処理装置が提案されている(前述した特許文献2)。
次に、上記構成の映像信号処理装置100の動作について、図2に示す映像信号処理タイミングチャートを用いて説明する。まず、SSG10は映像信号処理装置100の基本となる同期信号を生成する。TG8はSSG10のタイミングにより同期して駆動信号を生成する。撮像素子3の出力信号は図2の撮像素子3の出力のタイミングチャートに示すように、有効期間とその前の有効期間との間に無効期間が存在している。その有効・無効期間を示すブランキング信号SBLKをSSG10で生成し、動的に再構成可能なハードウェア11に入力する。マイコン9は、動的に再構成可能なハードウェア11より必要な情報を入手し、ソフトウェアによる様々な制御を行う。また、マイコン9は演算処理指示手段として動的に再構成可能なハードウェア11にどのような演算処理を行なわせるかを指示する。
図1に示すように、マイコン9から演算処理指示信号SINSTが動的に再構成可能なハードウェア11に入力される。動的に再構成可能なハードウェア11は、入力された演算処理指示信号SINSTに応じて機能を切り替える。すなわち、図2に示すように演算処理指示信号SINSTが「H」のときに、撮像素子3の出力信号すなわち映像信号の無効期間でA1処理(パラメータ演算処理(1))回路として動作し、演算処理指示信号SINSTが「L」のときに、映像信号の無効期間でA2処理(パラメータ演算処理(2))回路として動作する。ここでは演算処理指示信号SINSTが1ビットで選択できる機能が2つだけであるが、複数ビットの指示信号を用いれば複数機能を選択することも可能である。
また、図2に示すように、1つの無効期間に対して演算処理指示信号SINSTが1つの状態しかないが、無効期間内に切り替えることで同一無効期間内で複数の処理を行うことも可能である。また、図1に示すようにマイコン9から演算処理指示信号SINSTを出力して、動的に再構成可能なハードウェア11に入力しているが、動的に再構成可能なハードウェア11内に演算処理指示用レジスタを設けて、マイコン9から該演算処理指示用レジスタにデータを書き込み、その値に応じて機能を選択することも可能である。また、動的に再構成可能なハードウェア11には、ハードウェアの資源が許す限りの複数のパラメータ演算処理を行えるようにしておくことが可能である。
一方、ハードウェア11は、映像信号の有効期間では、演算処理指示信号SINSTの「H」、「L」に関わらずB処理(映像信号生成処理)回路として動作する。
以上のように、動的に再構成可能なハードウェア11は、ブランキング信号SBLKにより、撮像素子3の出力信号すなわち映像信号の有効期間中には映像信号生成処理回路として動作して映像信号生成処理を行い、映像信号の無効期間中にはマイコン9から指示された演算処理回路に切り替わり、パラメータ演算を行いマイコン9に必要な情報を入力する。
このように本実施の形態の映像信号処理装置100によれば、マイコン9が演算処理を指示し、動的に再構成可能なハードウェア11が映像信号処理を行わない無効期間を各種パラメータ演算処理回路として切り替えるので、マイコン9にパラメータ演算処理を行う機能を追加する必要がなく、またハードウェア11が映像信号処理を行うことから、マイコン9の動作クロックを高めたり、性能の高いマイコンを用いる必要がない。これにより、撮像装置の機能並びに性能を上げるための処理追加を消費電力、コスト、回路規模を増やさずに実現することができる。
なお、本実施の形態では、SSG10やTG8を独立して設けたが、これらは動的に再構成可能なハードウェア11内に実装することも可能である。
また、本実施の形態では、撮像素子3の出力に限定して説明したが、画像メモリから読み出した画像信号等、映像信号全てにおいて同様な考え方が適用できる。
(実施の形態2)
図3は、本発明の実施の形態2に係る映像信号処理装置200の概略構成を示すブロック図である。この図において、本実施の形態の映像信号処理装置200は、実施の形態1の映像信号処理装置100と同一の構成にフラッシュROM(記憶手段)14を追加し、マイコン9からは演算処理機能変更信号SCHANを、動的に再構成可能なハードウェア11に入力できるようにしたものである。この場合、演算処理機能変更信号SCHANは1ビットである必要はなく、動的に再構成可能なハードウェア11に必要な構成要素変更のための信号を入力できるようにしている。
図3は、本発明の実施の形態2に係る映像信号処理装置200の概略構成を示すブロック図である。この図において、本実施の形態の映像信号処理装置200は、実施の形態1の映像信号処理装置100と同一の構成にフラッシュROM(記憶手段)14を追加し、マイコン9からは演算処理機能変更信号SCHANを、動的に再構成可能なハードウェア11に入力できるようにしたものである。この場合、演算処理機能変更信号SCHANは1ビットである必要はなく、動的に再構成可能なハードウェア11に必要な構成要素変更のための信号を入力できるようにしている。
フラッシュROM14に回路変更の構成情報を記憶させたうえで、マイコン9から動的に再構成可能なハードウェア11にハードウェアを構成する情報(演算処理機能変更信号SCHAN)を入力して、複数の演算処理機能がある場合は演算処理指示信号SINSTにより演算回路の構成を切り替えるようにすることで、撮像装置の機能並びに性能を上げるための処理追加を、消費電力、コスト、回路規模を増やさずに実装できるだけでなく、製品を作り込んでからでも、生成するハードウェアの変更が可能になり、作り直しによるコストの増加を防止することが可能である。
なお、本実施の形態では、回路変更の構成情報を記憶させるためにフラッシュROM14を用いたが、情報を記憶できる手段であれば何でもよい。
また、本実施の形態では、演算処理機能変更信号SCHANをマイコン9にて生成するようにしたが、DSP(Digital Signal Processor)等の別な手段で構成してもよい。
本発明は、撮像装置の機能並びに性能を上げるための処理追加を、消費電力、コスト、回路規模を増やさずに実現することができるといった効果を有し、例えばビデオカメラなど撮像装置への適用が可能である。
3 撮像素子
4 アンプ
5 フロントエンド
8 TG
9 マイコン
10 SSG
11 動的に再構成可能なハードウェア
14 フラッシュROM
100、200 映像信号処理装置
4 アンプ
5 フロントエンド
8 TG
9 マイコン
10 SSG
11 動的に再構成可能なハードウェア
14 フラッシュROM
100、200 映像信号処理装置
Claims (4)
- 動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアと、
前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を生成し、生成したブランキング信号を前記ハードウェアに与えるブランキング信号生成手段と、
前記ハードウェアが前記撮像素子の出力信号の無効期間に実行する演算処理を指定する演算処理指示手段と、
を備える映像信号処理装置。 - 動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアと、
前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を生成し、生成したブランキング信号を前記ハードウェアに与えるブランキング信号生成手段と、
前記ハードウェアにおける演算処理を変更する演算処理機能変更情報を記憶する記憶手段と、
前記ハードウェアが前記撮像素子の出力信号の無効期間に実行する演算処理を指定し、前記記憶手段に前記演算処理機能変更情報が記憶されている場合は前記演算処理機能変更情報に従って演算処理の指定を変更する演算処理指示手段と、
を備える映像信号処理装置。 - 動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアを使用し、前記ハードウェアに前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を与え、前記撮像素子の出力信号の有効期間には映像信号生成のための信号処理を行わせ、前記撮像素子の出力信号の無効期間には予め指定された演算処理を行わせる映像信号処理方法。
- 動的に再構成可能であり、撮像素子の出力信号の有効期間に行う映像信号生成のための信号処理と、前記撮像素子の出力信号の無効期間に行う前記撮像素子の出力信号の有効期間中に得られた映像の特徴を示すパラメータを用いた演算処理との切り替えを行い、且つ前記演算処理として予め用意された複数の機能が実装されたハードウェアを使用し、前記ハードウェアに前記撮像素子の出力信号の有効期間と無効期間を示すブランキング信号を与え、前記撮像素子の出力信号の有効期間には映像信号生成のための信号処理を行わせ、前記撮像素子の出力信号の無効期間には予め指定された演算処理を行わせ、前記ハードウェアにおける演算処理を変更できる演算処理機能変更情報を記憶する記憶手段に前記演算処理機能変更情報が記憶されている場合は前記演算処理機能変更情報に従って演算処理の指定を変更する映像信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074977A JP2006261919A (ja) | 2005-03-16 | 2005-03-16 | 映像信号処理装置及び映像信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074977A JP2006261919A (ja) | 2005-03-16 | 2005-03-16 | 映像信号処理装置及び映像信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006261919A true JP2006261919A (ja) | 2006-09-28 |
Family
ID=37100686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005074977A Withdrawn JP2006261919A (ja) | 2005-03-16 | 2005-03-16 | 映像信号処理装置及び映像信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006261919A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010026042A1 (fr) * | 2008-09-05 | 2010-03-11 | Commissariat A L'energie Atomique | Module reconfigurable et procede de mise en œuvre de ce module reconfigurable pour realiser des operations morphologiques |
JP2010081025A (ja) * | 2008-09-24 | 2010-04-08 | Fujifilm Corp | 撮影装置 |
-
2005
- 2005-03-16 JP JP2005074977A patent/JP2006261919A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010026042A1 (fr) * | 2008-09-05 | 2010-03-11 | Commissariat A L'energie Atomique | Module reconfigurable et procede de mise en œuvre de ce module reconfigurable pour realiser des operations morphologiques |
FR2935851A1 (fr) * | 2008-09-05 | 2010-03-12 | Commissariat Energie Atomique | Module reconfigurable et procede de mise en oeuvre de ce module reconfigurable pour realiser des operations morphologiques |
US8577172B2 (en) | 2008-09-05 | 2013-11-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Reconfigurable module and method of implementing this reconfigurable module for performing morphological operations |
JP2010081025A (ja) * | 2008-09-24 | 2010-04-08 | Fujifilm Corp | 撮影装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010062638A (ja) | 撮像装置 | |
JP2008160881A (ja) | 固体撮像装置および撮像方法 | |
WO2019049923A1 (ja) | 固体撮像装置およびその制御方法と駆動方法、並びに電子機器 | |
JP2010062639A (ja) | 撮像装置 | |
JP2008278044A (ja) | 撮像装置及びその制御方法 | |
JP2008289136A (ja) | 映像信号処理装置、集積回路および撮像装置 | |
JP4845466B2 (ja) | 固体撮像装置 | |
JP2006261919A (ja) | 映像信号処理装置及び映像信号処理方法 | |
JP2006245815A (ja) | 撮像装置 | |
JP4641926B2 (ja) | 画像処理用半導体集積回路 | |
JP2015016096A (ja) | 電子内視鏡 | |
JP2008028768A (ja) | アナログフロントエンド装置 | |
JP2008028811A (ja) | アナログフロントエンド装置および撮像装置 | |
EP3654636B1 (en) | Imaging device and camera | |
JP6223176B2 (ja) | 画像処理装置及び撮像信号の処理方法 | |
JP2000013691A (ja) | 固体撮像装置 | |
JP2009015094A (ja) | 撮像装置 | |
JP2006345278A (ja) | 画像処理回路の消費電力低減方法及びその装置 | |
JP2007049256A (ja) | 撮像素子の駆動方法 | |
JP5477033B2 (ja) | 固体撮像素子 | |
JP5954575B2 (ja) | 制御装置、撮像装置、制御プログラム及び制御方法 | |
JP2009303145A (ja) | 信号伝送システム | |
JP2009077065A (ja) | 撮像装置及び画素デ−タ取り込み方法 | |
JP4834470B2 (ja) | 撮像装置及びその制御方法 | |
JP2009194520A (ja) | テレビジョンカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |