JP2008028768A - アナログフロントエンド装置 - Google Patents

アナログフロントエンド装置 Download PDF

Info

Publication number
JP2008028768A
JP2008028768A JP2006199962A JP2006199962A JP2008028768A JP 2008028768 A JP2008028768 A JP 2008028768A JP 2006199962 A JP2006199962 A JP 2006199962A JP 2006199962 A JP2006199962 A JP 2006199962A JP 2008028768 A JP2008028768 A JP 2008028768A
Authority
JP
Japan
Prior art keywords
output
analog
end device
digital data
analog front
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006199962A
Other languages
English (en)
Inventor
Toshinobu Hatano
敏信 秦野
Keiichi Tsumura
敬一 津村
Masakatsu Furuichi
政勝 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006199962A priority Critical patent/JP2008028768A/ja
Priority to US11/826,092 priority patent/US20080018742A1/en
Publication of JP2008028768A publication Critical patent/JP2008028768A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】データ出力によって動作ノイズが発生しても、イメージセンサーやアナログディジタル変換器等が取り扱う信号のＳ／Ｎ性能を劣化しないアナログフロントエンド装置を提供する。
【解決手段】アナログ電荷信号に対応したデジタルデータを生成するアナログディジタル変換器１０５と、アナログディジタル変換器１０５が生成したデジタルデータを格納するＲＡＭ１３１とを設ける。そして、イメージセンサー１２０の出力が無効である期間に、メモリー制御部１０７によって、ＲＡＭ１３１に格納されているデジタルデータを読み出して、デジタルデータ出力部１０９によって、外部に出力する。
【選択図】図１

Description

本発明は、ディジタルカメラ用のイメージセンサー等から出力された映像信号（アナログ電荷信号）を、そのアナログ電荷信号に対応したデジタルデータに変換して出力するアナログフロントエンド装置に関するものである。
近年、カメラ業界におけるアナログ技術からディジタル技術への移行には目覚しいものがある。特にフィルムも現像も不要なディジタルスチルカメラは活況を呈し、携帯電話もカメラ搭載型が主流を占めている。また、ディジタルスチルカメラにおける高画素化や、画像処理による画質の向上には目覚ましものがある。
上記のディジタルスチルカメラには、固体撮像素子（イメージセンサー）等から出力された映像信号（アナログ電荷信号）を、そのアナログ電荷信号に対応したデジタルデータに変換して出力するアナログフロントエンド装置が組み込まれる。
アナログフロントエンド装置によって出力されたデジタルデータは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の信号処理回路によって、輝度処信号理、色分離、カラーマトリクス処理などの各種の画像処理などが行なわれる。この場合、消費電力やノイズを低減する必要があるため、アナログフロントエンド装置と信号処理回路との間の信号数を減らす必要がある。信号数を減らすためには、例えば、イメージセンサーの各チャンネル出力に応じてデジタル信号に変換する複数のｎビットＡ／Ｄ変換器と、ｎビットＡ／Ｄ変換器の出力をＰＬＬ回路の出力に応じてシリアルデータに変換する複数のＰＳ変換部とを設けて、信号処理回路等への伝送の信号数を削減するようにしたものがある（例えば特許文献１を参照）。
特開２００５−２４４７０９号公報
しかしながら、上記のアナログフロントエンド装置では、上記のＰＳ変換部に加え、イメージセンサーで得られたアナログ電荷信号からチャンネル数分のアナログ画像信号を取り出すＣＤＳ／ＡＧＣ部や、これらのＣＤＳ／ＡＧＣ部が出力した信号をデジタルデータに変換するアナログディジタル変換器なども備えており、ＣＤＳ／ＡＧＣ部やアナログディジタル変換器による処理と、ＤＳＰ等の信号処理回路への出力とが同時に進行するため、イメージセンサーから信号を読み出す際に使用するイメージセンサー駆動用パルスや、イメージセンサーの出力信号や、その他アナログフロントエンド装置内部のアナログ信号に対して、エネルギーの大きい出力バッファの動作ノイズや、画素クロックよりも高い周波数に逓倍されたシリアルデータ出力用クロックの高周波ノイズの折り返し成分が悪影響を与えて、信号のＳ／Ｎの劣化や、画像に折り返しノイズや固定パターンノイズが認識されるという問題がある。
本発明は上記の問題に着目してなされたものであり、データ出力によって動作ノイズが発生しても、イメージセンサーやアナログディジタル変換器等が取り扱う信号のＳ／Ｎ性能を劣化しないようにすることを目的としている。
前記の課題を解決するため、本発明の一態様は、
被写体の光像を光電変換するイメージセンサーが出力したアナログ電荷信号を、デジタルデータに変換して出力するアナログフロントエンド装置であって、
前記アナログ電荷信号に対応したデジタルデータを生成するアナログディジタル変換器と、
前記アナログディジタル変換器が生成したデジタルデータを格納するメモリーと、
前記イメージセンサーの出力が無効である期間に、前記メモリーに格納されているデジタルデータを読み出すメモリー制御部と、
前記メモリーから読み出されたデジタルデータを受けて、外部に出力するデジタルデータ出力部と、
を備えたことを特徴とする。
これにより、アナログディジタル変換器が生成したデジタルデータが、イメージセンサーの出力が無効である期間に出力される。すなわち、デジタルデータの出力動作と、アナログディジタル変換器等の他の回路の動作とが同時に進行しないようにできる。
本発明によれば、アナログディジタル変換器が生成したデジタルデータが、イメージセンサーの出力が無効である期間に出力され、デジタルデータの出力動作と、アナログディジタル変換器等の他の回路の動作とが同時に進行しないので、データ出力によって動作ノイズが発生しても、イメージセンサーやアナログディジタル変換器等が取り扱う信号のＳ／Ｎ性能を劣化しないようにできる。
以下、本発明の実施形態について図面を参照しながら説明する。
図１は、本発明の実施形態に係るアナログフロントエンド装置１００の構成を示すブロック図である。アナログフロントエンド装置１００は、同図に示すように、同期信号生成部１０１、タイミングジェネレータ１０２、ＣＤＳ部１０３、ＧＣＡ部１０４、アナログディジタル変換器１０５、ＲＡＭ１０６、メモリー制御部１０７、クロック逓倍部１０８、デジタルデータ出力部１０９、及びＣＰＵインターフェース部１１０を備え、イメージセンサー１２０が出力した画像信号を、ディジタル信号である画像信号データに変換し、その画像信号データをディジタル信号処理回路１３０に出力する装置である。なお、アナログフロントエンド装置１００は、出力のチャンネル数が１ｃｈの例である。
アナログフロントエンド装置１００に接続されているイメージセンサー１２０は、レンズ（図示せず）を介して入射した撮像光を、フォトダイオードなどにより、アナログ電荷信号（アナログ点順次信号である画像信号）に変換するようになっている。また、イメージセンサー１２０は、与えられた駆動用パルス（垂直駆動パルス、及び水平駆動パルス）に同期して、周期的に１ライン分の画像信号を出力する。具体的には、イメージセンサー１２０は、水平同期信号ＨＢＬＫがＬレベルの期間に、１ライン分の有効な画像信号を出力する。なお、イメージセンサー１２０が有効な画像信号を出力している期間を有効データ出力期間と呼び、画像信号の出力が無効な期間を無効データ期間と呼ぶ。本実施形態では、水平同期信号ＨＢＬＫがＬレベルの期間が有効データ出力期間であり、水平同期信号ＨＢＬＫがＨレベルの期間が無効データ期間（水平ブランキング期間とも呼ぶ）である。
また、ディジタル信号処理回路１３０は、輝度処信号理、色分離、カラーマトリクス処理などの各種の画像処理などを行うＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）である。このディジタル信号処理回路１３０は、アナログフロントエンド装置１００から入力されたデータを一時的に格納するＲＡＭ１３１を有しており、画像処理などの動作とは非同期で、アナログフロントエンド装置１００が出力したデータの取り込み動作を行なえるようになっている。
（アナログフロントエンド装置１００の各部の構成）
同期信号生成部１０１は、周期的な同期信号（上記の水平同期信号ＨＢＬＫ）を生成するようになっている。
タイミングジェネレータ１０２は、同期信号生成部１０１の出力に応じ、イメージセンサー１２０の駆動用パルス（垂直駆動パルス、及び水平駆動パルス）を発生するようになっている。
ＣＤＳ部１０３は、相関２重サンプリング法等に基づいて、イメージセンサー１２０の出力（アナログの画像信号）に含まれたノイズを低減するようになっている。詳しくは、ＣＤＳ部１０３は、サンプルホールド回路を有し、このサンプルホールド回路によって１／ｆノイズを低減して、連続信号に変換する。なお、ＣＤＳは、Ｃｏｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇの略である。
ＧＣＡ部１０４は、ＣＤＳ部１０３の出力を、所定の振幅にゲインコントロールするとともに、フィードバック制御により直流成分を制御するようになっている。
アナログディジタル変換器１０５は、ＧＣＡ部１０４の出力を、ＡＤ変換して、ディジタル信号である画像信号データ（ＲＧＢデータ）に変換するようになっている。
ＲＡＭ１０６は、アナログディジタル変換器１０５の出力を一時的に格納するメモリーである。
メモリー制御部１０７は、ＲＡＭ１０６に対するデータ書き込みと読み出しの制御を行うようになっている。具体的には、メモリー制御部１０７は、イメージセンサー１２０から有効データが出力されている期間には、アナログディジタル変換器１０５の出力を、ＲＡＭ１０６に書込む。また、水平ブランキング期間には、ＲＡＭ１０６に書込まれている１ライン分の有効データを読み出す。この読み出しは、アナログフロントエンド装置１００の外部から入力された入力クロックを逓倍したクロック（逓倍クロック）に同期して行なう。
クロック逓倍部１０８は、外部から入力された入力クロックを逓倍して、前記逓倍クロックを出力するようになっている。
デジタルデータ出力部１０９は、水平ブランキング期間に、ＲＡＭ１０６から読み出されたデータを、パラレルデータ形式、もしくはシリアルデータ形式で、ディジタル信号処理回路１３０に出力するようになっている。この出力は、前記逓倍クロックに同期して行なう。
ＣＰＵインターフェース部１１０は、外部ＣＰＵやＤＳＰからの指示を受け、アナログフロントエンド装置１００の内部のレジスタにアクセスして初期設定および動作モードの変更などを行う。
（アナログフロントエンド装置１００の動作）
次に、アナログフロントエンド装置１００の動作を図２のタイミングチャートを参照しつつ説明する。
タイミングジェネレータ１０２が垂直駆動パルス、及び水平駆動パルスを生成すると、イメージセンサー１２０が、所定の周期で画像信号を出力する。イメージセンサー１２０が出力した画像信号は、ＣＤＳ部１０３でノイズが低減された後、ＧＣＡ部１０４によって所定の振幅にゲインコントロールされて、アナログディジタル変換器１０５に出力される。
アナログディジタル変換器１０５は、入力された画像信号を、ＡＤ変換して有効データとして出力する。メモリー制御部１０７は、アナログディジタル変換器１０５が出力した有効データを、ＲＡＭ１０６に格納する。次に、メモリー制御部１０７は、次の水平ブランキング期間に、ＲＡＭ１０６に格納された１ライン分の有効データを、クロック逓倍部１０８が出力した逓倍クロックに同期して読み出す。デジタルデータ出力部１０９は、メモリー制御部１０７によって読み出された有効データを、前記逓倍クロックに同期してディジタル信号処理回路１３０に出力する。すなわち、データ出力による動作ノイズは、水平ブランキング期間中に発生している。
デジタルデータ出力部１０９がデータを出力すると、ディジタル信号処理回路１３０は、デジタルデータ出力部１０９が出力した１ライン分の有効データを、ＲＡＭ１３１に格納し、所定の画像処理などを行う。
上記のように、アナログフロントエンド装置１００では、データ出力が有効データ出力期間には行なわれず、水平ブランキング期間に出力されるので、データ出力によって動作ノイズが発生しても、イメージセンサー１２０、ＣＤＳ部１０３、ＧＣＡ部１０４、アナログディジタル変換器１０５が取り扱う信号のＳ／Ｎ性能を劣化しないようにすることが可能になる。
なお、アナログフロントエンド装置１００をパラレルデータとして外部へデータを出力するように構成する場合には、デジタルデータ出力部１０９におけるデータ出力の電気的レベルを、有効データ出力期間には固定とするとよい。これにより、出力バッファの動作による電源・ＧＮＤノイズ成分を０にして、イメージセンサー駆動用パルスに与えるノイズを低減することが可能になる。
また、デジタルデータ出力部１０９は、差動アンプを設けて、外部へ出力するデータを、ＬＶＤＳ方式によるシリアルデータとして出力するように構成してもよい。ＬＶＤＳとは、Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇの略称であり、パラレル信号を低電圧差動のシリアル信号に変換して伝送するＩ／Ｏ規格の一種として知られているものである。ＬＶＤＳ方式によるシリアルデータとして出力する場合には、有効データ出力期間では、差動アンプの定電流源をオフにするとともに、出力レベルを固定論理とするとよい。これにより、ＬＶＤＳ動作による高周波電源・ＧＮＤノイズ成分を０にすることが可能になり、さらにデジタルデータ出力部１０９の消費電力を大幅に低減することが可能になる。
また、メモリー制御部１０７は、ＲＡＭ１０６にアクセスするためのアドレスを、グレイコードで出力するように構成してもよい。これにより、内部水平同期ノイズを低減することが可能になる。
また、メモリー制御部１０７は、有効データ出力期間が開始するよりも前に、アナログディジタル変換器１０５の出力をＲＡＭ１０６に書込むように構成してもよい。これにより、有効なデータ入力に対して、一定時間遅延した後に書き込みをスタートする場合に、不連続な内部ノイズを連続的にして、内部水平同期縦筋ノイズを低減することができる。
また、デジタルデータ出力部１０９は、水平ブランキング期間内にデータの出力を完了するように、転送レートを設定するのがよい。具体的には、例えば、デジタルデータ出力部１０９がデータをパラレルデータとして出力するように構成されている場合には、次のようにして、転送クロックのレートを設定する。まず、水平ブランキング期間に対する有効データ出力期間の比率を求め、求めた比率の小数部を繰り上げた整数（逓倍率）を求める。そして、求めた逓倍率倍に、画素クロックを逓倍して転送クロックを生成する。また、デジタルデータ出力部１０９がＬＶＤＳ方式でシリアルデータを出力するように構成されている場合には、次のようにして、転送クロックのレートを設定する。まず、水平ブランキング期間に対する有効データ出力期間の比率を求め、求めた比率の小数部を繰り上げた整数を求める。次に、求めた整数に、Ａ／Ｄ変換後のデータバス幅の整数を掛けあわせた整数（逓倍率）を求める。そして、求めた逓倍率倍に、画素クロックを逓倍して転送クロックを生成する。
また、メモリー制御部１０７は、ＲＡＭ１０６からデジタルデータを読み出す際に、最終アドレスから逆に読み出すように構成してもよい。これにより、映像の左右反転機能を実現できる。
また、ＲＡＭ１０６は、アナログフロントエンド装置１００の外部からデータを書き込みできるように構成してもよい。これにより、例えば、生産時に検査を行なう場合等に、ＲＡＭ１０６にテスト用のデータを書込めば、他のＬＳＩとの接続状態等のシステムチェックが可能になる。
また、アナログフロントエンド装置１００がマスターとなって、接続先（上記の例ではディジタル信号処理回路１３０）に同期信号を供給する場合には、データをパケットとして扱い、そのデータの先頭に同期ヘッダデータを付加するようにするとよい。それにより、独立した同期信号専用出力ピンを用いずに、接続先とデータのやり取りを行なえる。すなわち、後段に接続する装置との接続信号を減らすことができる。
また、データをパケットとして出力する際には、接続先の動作状況にあわせるように、デジタルデータ出力部１０９にウェイト機能を持たせて、ハンドシェークモードにより、不連続データとしてデータを出力するように構成するとよい。それにより、接続先のデータ取り込みシーケンスがビジー状態となっても、一定期間であればウェイトして転送することが可能になる。
また、レンズやモニタ等とともに、アナログフロントエンド装置１００を組み込んで撮像装置（デジタルカメラ）を構成すれば、高品質なセンサーデータを出力する撮像装置を提供することが可能になる。
また、アナログフロントエンド装置１００における出力チャンネル数は、上記で例示した１ｃｈに限定されない。すなわち、チャンネル数は、イメージセンサーに応じて決定すればよい。
本発明に係るアナログフロントエンド装置は、アナログディジタル変換器が生成したデジタルデータが、イメージセンサーの出力が無効である期間に出力され、デジタルデータの出力動作と、アナログディジタル変換器等の他の回路の動作とが同時に進行しないので、データ出力によって動作ノイズが発生しても、イメージセンサーやアナログディジタル変換器等が取り扱う信号のＳ／Ｎ性能を劣化しないようにできるという効果を有し、ディジタルカメラ用のイメージセンサー等から出力された映像信号（アナログ電荷信号）を、そのアナログ電荷信号に対応したデジタルデータに変換して出力するアナログフロントエンド装置等として有用である。
本発明の実施形態に係るアナログフロントエンド装置の構成を示すブロック図である。 アナログフロントエンド装置の動作を説明するタイミングチャートである。
符号の説明
１００ アナログフロントエンド装置
１０１ 同期信号生成部
１０２ タイミングジェネレータ
１０３ ＣＤＳ部
１０４ ＧＣＡ部
１０５ アナログディジタル変換器
１０６ ＲＡＭ
１０７ メモリー制御部
１０８ クロック逓倍部
１０９ デジタルデータ出力部
１１０ ＣＰＵインターフェース部
１２０ イメージセンサー
１３０ ディジタル信号処理回路
１３１ ＲＡＭ

Claims (12)

  1. 被写体の光像を光電変換するイメージセンサーが出力したアナログ電荷信号を、デジタルデータに変換して出力するアナログフロントエンド装置であって、
    前記アナログ電荷信号に対応したデジタルデータを生成するアナログディジタル変換器と、
    前記アナログディジタル変換器が生成したデジタルデータを格納するメモリーと、
    前記イメージセンサーの出力が無効である期間に、前記メモリーに格納されているデジタルデータを読み出すメモリー制御部と、
    前記メモリーから読み出されたデジタルデータを受けて、外部に出力するデジタルデータ出力部と、
    を備えたことを特徴とするアナログフロントエンド装置。
  2. 請求項１のアナログフロントエンド装置であって、
    前記メモリーは、少なくとも１ライン分のデジタルデータを格納する容量を有し、
    前記メモリー制御部は、前記イメージセンサーの出力が有効である期間に、前記アナログディジタル変換器が生成したデジタルデータを前記メモリーに書き込み、水平ブランキング期間内に、前記メモリーからデジタルデータを読み出すように構成されていることを特徴とするアナログフロントエンド装置。
  3. 請求項１のアナログフロントエンド装置であって、
    前記デジタルデータ出力部は、前記メモリーから読み出されたデジタルデータを、外部へパラレルデータとして出力するように構成されたものであり、前記イメージセンサーの出力が有効である期間には、データ出力の電気的レベルを固定することを特徴とするアナログフロントエンド装置。
  4. 請求項１のアナログフロントエンド装置であって、
    前記デジタルデータ出力部は、差動アンプを有しており、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式によって、前記メモリーから読み出されたデジタルデータをシリアルデータに変換して出力するように構成されたものであり、前記イメージセンサーの出力が有効である期間には、前記差動アンプの定電流源をオフにするとともに、出力レベルを固定論理とすることを特徴とするアナログフロントエンド装置。
  5. 請求項１のアナログフロントエンド装置であって、
    前記メモリー制御部は、前記メモリーにアクセスするためのアドレスを、グレイコードで出力するように構成されていることを特徴とするアナログフロントエンド装置。
  6. 請求項１のアナログフロントエンド装置であって、
    前記メモリー制御部は、前記イメージセンサーの出力が有効である期間が開始するよりも前に、前記アナログディジタル変換器の出力を前記メモリーに書込むように構成されていることを特徴とするアナログフロントエンド装置。
  7. 請求項１のアナログフロントエンド装置であって、
    前記デジタルデータ出力部は、水平ブランキング期間内にデータの出力を完了するように、転送レートが設定されていることを特徴とするアナログフロントエンド装置。
  8. 請求項１のアナログフロントエンド装置であって、
    前記メモリー制御部は、前記メモリーからデジタルデータを読み出す際に、最終アドレスから逆に読み出すことを特徴とするアナログフロントエンド装置。
  9. 請求項１のアナログフロントエンド装置であって、
    前記メモリーは、外部からデータを書き込みできるように構成されていることを特徴とするアナログフロントエンド装置。
  10. 請求項１のアナログフロントエンド装置であって、
    前記デジタルデータ出力部は、出力するデータをパケットとして出力するものであり、出力するデータの先頭に同期ヘッダデータを付加するように構成されていることを特徴とするアナログフロントエンド装置。
  11. 請求項１のアナログフロントエンド装置であって、
    前記デジタルデータ出力部は、出力するデータをパケットとして出力するものであり、ハンドシェークモードにより、不連続データとして出力するように構成されていることを特徴とするアナログフロントエンド装置。
  12. 請求項１のアナログフロントエンド装置を備えたことを特徴とする撮像装置。
JP2006199962A 2006-07-21 2006-07-21 アナログフロントエンド装置 Withdrawn JP2008028768A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006199962A JP2008028768A (ja) 2006-07-21 2006-07-21 アナログフロントエンド装置
US11/826,092 US20080018742A1 (en) 2006-07-21 2007-07-12 Analog front-end device and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006199962A JP2008028768A (ja) 2006-07-21 2006-07-21 アナログフロントエンド装置

Publications (1)

Publication Number Publication Date
JP2008028768A true JP2008028768A (ja) 2008-02-07

Family

ID=38971051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006199962A Withdrawn JP2008028768A (ja) 2006-07-21 2006-07-21 アナログフロントエンド装置

Country Status (2)

Country Link
US (1) US20080018742A1 (ja)
JP (1) JP2008028768A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068414A (ja) * 2008-09-12 2010-03-25 Canon Inc 撮像装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207973B2 (en) * 2008-01-11 2012-06-26 Mediatek Inc. Systems and methods for control signal and data transmission between various types of electronic modules
US8194146B2 (en) * 2008-01-11 2012-06-05 Mediatek Inc. Apparatuses for capturing and storing real-time images

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493025B1 (en) * 1995-10-05 2002-12-10 Sanyo Electronic Co., Ltd. Image sensing system equipped with interface between image sensing apparatus and computer machinery
US6101276A (en) * 1996-06-21 2000-08-08 Compaq Computer Corporation Method and apparatus for performing two pass quality video compression through pipelining and buffer management
JP2000059459A (ja) * 1998-08-11 2000-02-25 Canon Inc データ通信装置、データ通信システム、データ通信方法、及び記憶媒体
JP4481758B2 (ja) * 2004-07-28 2010-06-16 株式会社東芝 信号処理装置及びデータ処理装置
JP2006270866A (ja) * 2005-03-25 2006-10-05 Sony Corp 撮像装置、撮像方法、撮像制御装置及び撮像制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068414A (ja) * 2008-09-12 2010-03-25 Canon Inc 撮像装置

Also Published As

Publication number Publication date
US20080018742A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
US8169499B2 (en) Solid-state image pick-up device, data transmission method, and image pickup apparatus
JP5256874B2 (ja) 固体撮像素子およびカメラシステム
US20110205398A1 (en) Imaging processing system and digital camera
JP5266864B2 (ja) イメージセンサ、データ出力方法、撮像デバイス、及び、カメラ
JP2007318581A (ja) 撮像装置、撮影補助光源発光／撮像制御方法、および撮影補助光源発光／撮像制御プログラム
JP2013055529A (ja) 固体撮像装置及びその駆動方法
JP2007173950A (ja) 固体撮像装置及びその画素平均化処理方法
US11665446B2 (en) Image sensing system and operating method thereof
JP4693863B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US8035712B2 (en) Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus
KR20150007210A (ko) 라인 드라이버와 이를 포함하는 이미지 센서
JP2009017371A (ja) 撮像装置及びその制御方法
JP4845466B2 (ja) 固体撮像装置
JP2008028768A (ja) アナログフロントエンド装置
JP2005184634A (ja) 画像撮像装置
KR101647102B1 (ko) 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들
US7656434B2 (en) Analog front-end device and image pickup device
KR20120040857A (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
JP2010041655A (ja) 固体撮像装置の駆動方法
JP2010068414A (ja) 撮像装置
KR100782768B1 (ko) 고속 셔터 구동이 가능한 카메라 모듈
JP2006261919A (ja) 映像信号処理装置及び映像信号処理方法
JP3971183B2 (ja) 撮像システム
JP2009206824A (ja) 撮像システム
JP2009094613A (ja) 撮像処理システムおよびデジタルカメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090706

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091109