JP2005192346A - マトリクスコンバータ - Google Patents

マトリクスコンバータ Download PDF

Info

Publication number
JP2005192346A
JP2005192346A JP2003431806A JP2003431806A JP2005192346A JP 2005192346 A JP2005192346 A JP 2005192346A JP 2003431806 A JP2003431806 A JP 2003431806A JP 2003431806 A JP2003431806 A JP 2003431806A JP 2005192346 A JP2005192346 A JP 2005192346A
Authority
JP
Japan
Prior art keywords
timing
output
signal
matrix converter
bidirectional switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003431806A
Other languages
English (en)
Inventor
Hideki Ayano
秀樹 綾野
Hiromi Inaba
博美 稲葉
Ikuo Yamato
育男 大和
Takashi Ikimi
高志 伊君
Naoto Onuma
大沼  直人
Atsuya Fujino
篤哉 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003431806A priority Critical patent/JP2005192346A/ja
Publication of JP2005192346A publication Critical patent/JP2005192346A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】
三相出力のマトリクスコンバータにおいて、マイコンやDSP等のON/OFFタイミング演算器から出力されるON/OFFタイミング信号の数をスイッチング素子数である18個よりも少なくしたマトリクスコンバータを提供することである。さらに、マトリクスコンバータ主回路の素子の負担を分散できる制御装置を提供することである。
【解決手段】
上記の課題を解決する手段として、制御回路をマイコン或いはDSP等のON/OFFタイミング演算器と、論理回路或いはFPGA等の論理回路を組み込んだ集積回路で構成する。さらに、ON/OFFタイミング演算器では、出力電圧指令値の演算を実施し、スイッチング素子数よりも少ない系統数のON/OFFタイミング信号を出力する。論理回路或いは論理回路を組み込んだ集積回路では、出力電流或いは入力電圧の情報を基にスイッチング指令を演算する回路(以下、指令生成部)を構成する。
【選択図】図1

Description

この発明は、一定周波数の交流電源から任意の周波数の交流出力を直接生成するマトリクスコンバータに関し、特に制御回路内で使用するON/OFFタイミング演算器(マイコン或いはDSP等)の出力数を低減したマトリクスコンバータに関するものである。
従来のコンバータは、整流装置部で商用電源を一度直流に変換し、インバータ部で任意の周波数の交流を出力する構成であった。この場合には、リプル低減のために直流部に平滑コンデンサを設ける必要がある。また、整流装置部にダイオード整流器を使用した場合には、電力回生ができない上、電源高調波が増大する課題がある。商用電源から任意の周波数の交流出力を直接生成するマトリクスコンバータでは、平滑コンデンサが不要である上、電力回生可能・低電源高調波などの長所がある。
特開平11−341807号公報 特開2001−86751号公報
三相出力のマトリクスコンバータでは、商用電源の三相電圧(R相,S相,T相)と三相の出力電圧(U相,V相,W相)の間の組み合わせを接続する9個の双方向スイッチを使用する必要がある。しかも、各々の双方向スイッチには、少なくとも2個のスイッチング素子が含まれる。このため、マトリクスコンバータを駆動させるためには、それぞれのスイッチング素子に個別のスイッチング指令を与える必要があり、合計18個の指令値が必要になる。
一般的な電力変換器においては、出力電流等を基に、マイコンやDSP等のON/OFFタイミング演算器を用いて指令値を演算している。特に、従来のPWMインバータにおいては、スイッチング素子の数は6個であるため、市販の汎用マイコンの6系統のPWM出力端子を6個のスイッチング素子に1対1に対応して接続し、それぞれに指令値を与えることによって駆動することができる。また、従来のPWMインバータの場合は、各出力相に2個ずつのスイッチング素子が備えられており、一方の3個のデバイスに入力する指令値のみをON/OFFタイミング演算器で生成してほぼそのまま使用し、他方のデバイスの指令値は外部回路を用いて反転かつ非ラップ条件を与えて生成し、2組のON/OFFタイミング信号をデバイスに与えることも可能である。この場合は、ON/OFFタイミング演算器のON/OFFタイミング信号に関わる出力端子は3系統でよいが、ON/
OFFタイミング演算器からの出力端子の削減効果は3端子にすぎない。
これに対して、マトリクスコンバータの場合は、各々のスイッチング素子へのスイッチング指令を全てマイコンやDSP等のON/OFFタイミング演算器で演算しようとすると18系統のON/OFFタイミング信号に関わる出力が必要になる。特に、各双方向スイッチに入力する指令値はラップ時間と非ラップ時間を含む複雑なものが必要になるため、PWMインバータのように反転入力を生成するような単純な外部回路を用いることはできないばかりか、ON/OFFタイミング演算器では、入力電圧の状態や出力電流の正負情報を基にして通常のベクトル制御の他に複雑な演算処理を行う必要がある。また、汎用マイコンのON/OFFタイミング信号に関わる出力端子の本数は6本から12本程度に限られているため、出力数を増加させる場合には、更に出力端子数を増やしたカスタムマイコンを使用するか、或いは、機能を制限した使用法を採用する必要がある。
本発明の目的は、三相出力のマトリクスコンバータにおいて、マイコンやDSP等の
ON/OFFタイミング演算器から出力されるON/OFFタイミング信号の数をスイッチング素子数である18個よりも少なくしたマトリクスコンバータを提供することである。さらに、指令値の演算処理により、マトリクスコンバータ主回路の素子の負担を分散できる制御装置を提供することである。
上記の課題を解決する手段として、制御回路をマイコン或いはDSP等のON/OFFタイミング演算器と、論理回路或いはFPGA等の論理回路を組み込んだ集積回路で構成する。さらに、ON/OFFタイミング演算器では、出力電圧指令値の演算を実施し、スイッチング素子数よりも少ない系統数のON/OFFタイミング信号を出力する。論理回路或いは論理回路を組み込んだ集積回路では、出力電流或いは入力電圧の情報を基にスイッチング指令を演算する回路(以下、指令生成部)を構成する。ON/OFFタイミング演算器から出力されたスイッチング素子数よりも少ない系統数のON/OFFタイミング信号は、前記指令生成部に入力され、各々のスイッチング素子をオン・オフ制御させる
ON/OFFタイミング信号を演算する。
本発明によると、ON/OFFタイミング演算器からのON/OFFタイミング信号に関わる出力数を等価的に増加させることができるため、演算器の出力端子を有効に使用でき、制御機能の低下も防止できる。また、出力端子数を増加したカスタムマイコンのような高価なものを使用する必要が無くなり、コストの低減に効果がある。さらに、入力電圧の電圧状態によって、指令値を振り分ける処理を実施することにより、マトリクスコンバータ主回路の素子の負担を分散できる効果もある。
以下本発明の実施の形態を図面を参照して説明する。
図1は本発明の第一実施例のマトリクスコンバータであり、商用電源1,モータ等の負荷2,入力電源振幅・位相検出回路3,制御回路で使用するON/OFFタイミング演算器4,制御回路で使用する指令生成部5,双方向スイッチ6より構成している。また、
10は一相分(U相)の双方向スイッチである。図1のマトリクスコンバータは、商用電源1から得られる一定周波数の交流電力を、各相に3個ずつ合計9個接続した双方向スイッチ6をオン・オフさせることによって、任意の周波数の交流電力に変換する。このマトリクスコンバータでは、従来のコンバータで必須であった平滑コンデンサを削除できるため装置の小型軽量化が可能になる。しかも、電力回生も可能であり、電源高調波も従来のコンバータよりも低減させることができる。
入力電源振幅・位相検出回路3は、入力電圧を変圧器等により電圧を低下させ、A/D変換処理を実施した後ON/OFFタイミング演算器4に信号を送るものである。ON/OFFタイミング演算器4は、マイコン或いはDSP或いはロジック回路により構成される。また、指令生成部5は、論理回路或いはFPGA等の論理回路を組み込んだ集積回路で構成される。ON/OFFタイミング演算器4にA/D変換機能が搭載されている場合には、入力信号としてON/OFFタイミング演算器に入力可能な電圧値に低下させた信号を送っても良い。また、電圧値そのものではなく、電圧値を推定できる信号、例えば、電圧の零クロス点のみを検出しそれを送るものであっても良いことは言うまでもない。
図2,図3は、双方向スイッチ6の詳細図である。図2は、従来のIGBT61_a,61_bとダイオード62_a,62_bの組み合わせにより構成しており、図3は逆阻止IGBT63_a,63_bを組み合わせることにより構成している。図2の従来の
IGBT61_a,61_b、および、図3の逆阻止IGBT63_a,63_bは、共に、片方向のスイッチであるが、それぞれ2個を対向させた構成とし、方向ごとに独立に制御することによって双方向スイッチを実現している。従来のIGBT61_a,61_bでは、逆方向に電圧が印加された場合に生じる破損を防止するために、図2のように逆耐圧を担うダイオード62_a,62_bを接続する必要がある。これに対し、逆耐圧性能を有する逆阻止IGBT63_a,63_bを使用する場合は、ダイオードが不要になるため、チップ数の低減が可能になる。
図2,図3より、1つの双方向スイッチ6には、それぞれ2個ずつのスイッチング素子(従来のIGBT61_a,61_b、或いは、逆阻止IGBT63_a,63_b)が含まれる。つまり、図1のマトリクスコンバータには、合計18個のスイッチング素子が含まれることになる。このスイッチング素子はそれぞれ個別にオン・オフの駆動をするため、制御回路からは各々に対して独立したスイッチングの指令値(制御回路出力ON/
OFFタイミング信号9)を与える必要がある。従来の一般的なコンバータにおいては、出力電流等を元に、マイコンやDSP等のON/OFFタイミング演算器を用いて指令値を演算している。例えば、PWMインバータにおいては、スイッチング素子の数は6個であるため、ON/OFFタイミング演算器は6個の指令値を演算・出力している。これに対して、マトリクスコンバータで各々のスイッチング素子へのスイッチング指令を全て
ON/OFFタイミング演算器4で演算する場合には18個の指令値を出力する必要がある。通常、ON/OFFタイミング演算器4のON/OFFタイミング信号(例えばPWM信号)に関わる出力端子の本数は限られているため、出力を大幅に増加させる場合には、更に高価高機能の演算器を使用するか、或いは、機能を制限した使用をしなければならない。図1の第一実施例では、制御回路を、少なくともON/OFFタイミング演算器4,指令生成部5により構成することにより、安価、かつ、高精度なマトリクスコンバータの駆動を実現する。
図4は、ON/OFFタイミング演算器4の処理を説明する図である。ON/OFFタイミング演算器4では、まず、出力電流検出器11から得られる出力電流の電流状態信号,モータ等の負荷2に取り付けられた図示していない磁極位置検出器から得られる磁極位置信号等を基に、スイッチ用指令値(A,B,C)演算部41は、双方向スイッチ6用の指令値演算処理を実施する。次に、この結果と、入力電源振幅・位相検出回路3からの入力電圧信号を基に電圧演算部42は電圧演算処理により入力電圧を演算した結果から、三角波比較用指令値(D,E)演算部43は、三角波比較用指令値の演算を実施する。
図5はON/OFFタイミング演算器4での三角波比較用指令値の生成を説明する図であり、ここでは、図1の一相分(U相)の双方向スイッチ10に着目して説明する。まず、スイッチ用指令値演算部41により、双方向スイッチSru,Ssu,Stuの指令値を演算する。(以下、それぞれ、指令値A,指令値B,指令値Cと呼ぶ。)ここで、指令値の値は、それぞれのスイッチの通流率(スイッチに電流が流れる割合、1で100%)を表し、
(指令値A)+(指令値B)+(指令値C)=1 …(1)
0<(指令値A)<1 …(2)
0<(指令値B)<1 …(3)
0<(指令値C)<1 …(4)
の関係が成立するように演算する。通常の汎用マイコンでは、PWM信号等のON/OFFタイミング信号に関わる出力端子(独立した出力が可能な端子)数は6個程度である。このため、1相当りのON/OFFタイミング信号は2個以下にする必要がある。そこで、三角波比較用指令値演算部43において、電源電圧状態に応じて指令値を選択し、三角波比較用指令値1,三角波比較用指令値2(以下、それぞれ指令値D,指令値Eと呼ぶ。)を演算する。図6は、電源電圧状態と選択する指令値の関係を説明する図である。電源の相電圧Vr,Vs,Vtの電圧の大きさによって、電圧状態を図6の1から6に分類し、分類毎に図6の関係に従って指令値を入れ換える。ここで、指令値Eにおいて、1から指令値(AorBorC)を減算しているのは、三角波比較処理部44において、同一の三角波で比較を行うためである。(詳細は後で説明する。)また、このように、入れ換え処理を行っている意味についても、後で詳細に説明する。三角波比較用指令値演算処理部43により、図5の指令値D,指令値Eを生成できる。
次に、ON/OFFタイミング演算器4では三角波比較処理部44により、三角波比較処理を実施する。図7は、ON/OFFタイミング演算器4での三角波比較処理を説明する図である。三角波比較用指令値の演算処理(ステップ43)において、指令値Eは1から指令値(AorBorC)を減算している。このため、式(1)〜式(4)より、
(指令値D)<(指令値E) …(5)
が常に成立する。この条件において、同一の三角波を用いて比較処理を実施する。図7では、指令値Dに対する三角波比較を三角波比較1、その出力をON/OFFタイミング信号1とし、指令値Eに対する三角波比較を三角波比較2、その出力をON/OFFタイミング信号2としている。ただし、ON/OFFタイミング信号1については、
(指令値D)−(三角波)≧0ならば 1 …(6)
<0ならば 0
とし、ON/OFFタイミング信号2については、
(指令値E)−(三角波)<0ならば 1 …(7)
≧0ならば 0
としている。これによって、式(5)より明らかなように、ON/OFFタイミング信号1とON/OFFタイミング信号2は、同時に1にならない矩形波波形になり、図1の一相分の双方向スイッチにおいて短絡モードの発生を回避している。
図4の電圧演算部42は、入力電源振幅・位相検出回路3からの入力電圧信号を基に電圧を演算する。電圧演算部42の出力は、スイッチ用指令値演算部41に伝達される信号、三角波比較用指令値演算部43に伝達される信号、および、入力電圧情報信号8としてON/OFFタイミング演算器4の外部へ伝達される信号である。スイッチ用指令値演算部41への信号は、電圧値そのものが必要になるが、三角波比較用指令値演算部43への信号および入力電圧情報信号8は、図6のような3相電圧の電圧状態(最大相,中間相,最小相)を区別できるものであれば良く、例えば、3個の2進数信号(0or1)であっても良い(図11の入力電圧信号8参照)。
次に、図1の指令生成部5について説明する。指令生成部5は、論理回路、或いは、
FPGA等の論理回路を組み込んだ集積回路で構成する。図8は、指令生成部処理を説明する図である。まず、ON/OFFタイミング演算器4から出力される6個(1相当り2個)のON/OFFタイミング信号7を、ON/OFFタイミング演算器出力の展開部
51によって、9個の信号に展開する。図9は、指令生成部におけるON/OFFタイミング演算器出力の展開部51を説明する図であり、1相当りの回路を示している(3相では図9の回路を3個使用する)。また、図10は、指令生成部での信号の演算過程を説明する図である。図9のようにON/OFFタイミング演算器出力の展開処理51では、図7のON/OFFタイミング信号1,ON/OFFタイミング信号2が入力となり、それぞれが信号α,信号βとして出力される。さらに、ON/OFFタイミング信号1,ON/OFFタイミング信号2に対してNORをとり、信号γを生成する。ここで、式(1)の関係から明らかなように、信号α,信号β,信号γは、図5の指令値A,指令値B,指令値Cのいずれかの指令値に相当するON/OFFタイミング信号になる。つまり、NORをとることによって、ON/OFF信号レベルにおいて、ON/OFFタイミング演算器4の6個の信号出力から、9個の双方向スイッチ用の信号を復元できる。
次に、指令生成部5では、入力電圧情報信号8より得られる入力電圧の電圧状態に基づいて、信号の振り分け処理を実施する。図11は、信号振り分け部52の振り分け方式を説明する図であり、図12は信号振り分け部52を構成する回路図である。図10の信号X,信号Y,信号Zは振り分け部52の出力を示しており、図11の振り分け方式に基づいて信号α,信号β,信号γを振り分けた結果の一例である。次に、振り分けられた信号(各相3個合計9個)は図8に示すように指令値生成部53によって、電流状態信号に基づいて、デッドタイム・ラップタイムを加味する処理が施され、図1の各双方向スイッチ6にそれぞれ2個(合計18個)の信号を制御回路出力のON/OFFタイミング信号9として出力する。
ON/OFFタイミング演算器4で6信号を出力し、指令生成部5で9信号に復元するのみであれば、図4の三角波比較用指令値演算部43や図8の指令生成部の振り分け部
52において、図6,図11で記載したような入力電圧状態に依存する処理を行う必要はない。しかし、図9,図10の信号γのスイッチング回数は、信号α,信号βに対して2倍多くなるため、信号γが入力信号となる双方向スイッチのスイッチングロスは、信号α、信号βが入力信号となる双方向スイッチの2倍になり、負担が偏る状態になる。図4,図8で説明したように、入力電圧状態によって信号を組み替えることによって、負担の分散が可能になる。
また、出力電流検出器11から得られる電流状態信号は、ON/OFFタイミング演算器4と指令生成部5に分岐して送信しているが、一旦ON/OFFタイミング演算器4に送信し、ON/OFFタイミング演算器4から指令生成部5に出力する形であっても良いことは言うまでもない。
また、図1に示す実施例においては、商用電源1と双方向スイッチ6との間にLCフィルタやスナバ回路などが接続されている構成、或いは、双方向スイッチ6と負荷2の間に停電時の保護回路が接続された構成であっても、本発明の効果に影響を与えるものではない。このため、前記のような周辺回路が接続されていても良いことは言うまでもない。
また、図1に示す実施例においては、指令生成部5と双方向スイッチ6との間に、素子駆動用のアンプであるドライブ回路などが接続されている構成であっても、本発明の効果に影響を与えるものではない。このため、前記のような回路が接続されていても良いことは言うまでもない。
以上、本発明の実施の形態を説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で様々変形して実施できることは言うまでもない。
本発明の第一の実施例を示す構成図である。 双方向スイッチ部分の詳細図1である。 双方向スイッチ部分の詳細図2である。 ON/OFFタイミング演算器部分の処理を説明する図である。 ON/OFFタイミング演算器での三角波比較用指令値の生成を説明する図である。 電源電圧状態と選択する指令値の関係を説明する図である。 ON/OFFタイミング演算器での三角波比較処理を説明する図である。 指令生成部処理を説明する図である。 指令生成部におけるON/OFFタイミング演算器出力の展開部を説明する図である。 指令生成部での信号の演算過程を説明する図である。 信号振り分け部の振り分け方式を説明する図である。 信号振り分け部の回路図である。
符号の説明
1…商用電源、2…負荷、3…入力電源振幅・位相検出回路、4…ON/OFFタイミング演算器、5…指令生成部、6…双方向スイッチ、7…ON/OFFタイミング演算器出力のON/OFFタイミング信号、8…入力電圧情報信号、9…制御回路出力のON/OFFタイミング信号、10…一相分の双方向スイッチ、11…出力電流検出器、61_a,61_b…IGBT、62_a,62_b…ダイオード、63_a,63_b…逆阻止IGBT。


Claims (8)

  1. 少なくとも、9個の双方向スイッチ或いは前記双方向スイッチより構成される双方向スイッチモジュールを備え、前記双方向スイッチ或いは前記双方向スイッチモジュールの入力側は電源に接続されるべく構成にあり、かつ、前記双方向スイッチ或いは前記双方向スイッチモジュールの出力側には負荷を接続する構成のマトリクスコンバータにおいて、
    前記双方向スイッチ内のスイッチング素子をON/OFF制御させるために、ON/
    OFFタイミング演算器と論理回路或いは論理回路を組み込んだ集積回路からなる指令生成部を備え、前記ON/OFFタイミング演算器から出力されるON/OFFタイミング信号を用いて前記指令生成部はスイッチング素子を駆動させるON/OFFタイミング信号を生成する形態であり、かつ、前記ON/OFFタイミング演算器から出力されるON/OFFタイミング信号の数は前記指令生成部からのON/OFFタイミング信号の出力数よりも少ないことを特徴とするマトリクスコンバータ。
  2. 請求項1において、
    ON/OFFタイミング演算器が論理回路或いは論理回路からなる指令生成部へ出力するON/OFFタイミング信号の数は6本であることを特徴とするマトリクスコンバータ。
  3. 請求項1において、
    ON/OFFタイミング演算器が論理回路或いは論理回路からなる指令生成部へ出力するON/OFFタイミング信号の数は6本であり、その他、入力電圧の状態を反映した信号、或いは、出力電流の状態を反映した信号、或いは、負荷として使用するモータの磁極位置を反映した信号を出力することを特徴とするマトリクスコンバータ。
  4. 請求項1において、
    ON/OFFタイミング演算器では、9個の双方向スイッチ用の指令値を演算し、前記9個の指令値のうち6個の指令値を三角波比較処理を行うことによってON/OFFタイミング信号に変換し出力することを特徴とするマトリクスコンバータ。
  5. 請求項4において、
    入力電圧の電圧状態によって、前記9個の指令値の中から前記6個の指令値を選択することを特徴とするマトリクスコンバータ。
  6. 請求項1において、
    論理回路を組み込んだ集積回路からなる指令生成部は、ON/OFFタイミング演算器より、少なくとも6個のON/OFFタイミング信号を入力し、前記ON/OFFタイミング信号のうち出力の相が等しい信号に対して否定論理和(NOR)をとる処理を実施し、その処理結果を出力のON/OFFタイミング信号に反映させることを特徴とするマトリクスコンバータ。
  7. 請求項6において、
    入力電圧の電圧状態によって、ON/OFFタイミング演算器から入力される信号および前記否定論理和(NOR)をとる処理を実施して得られる信号を振り分けて、出力の
    ON/OFFタイミング信号に反映させることを特徴とするマトリクスコンバータ。
  8. 少なくとも、9個の双方向スイッチ或いは前記双方向スイッチより構成される双方向スイッチモジュールを備え、前記双方向スイッチ或いは前記双方向スイッチモジュールの入力側は電源が接続され、出力側には負荷が接続されるマトリクスコンバータにおいて、
    前記双方向スイッチ内のスイッチング素子をON/OFF制御させるために、第1の
    ON/OFFタイミング信号ON/OFFを出力するタイミング演算器と、この第1の
    ON/OFFタイミング信号ON/OFFに基づいて第2のON/OFFタイミング信号を出力する指令生成部を備え、前記第1のON/OFFタイミングの数は前記第2のON/OFFタイミング信号の数よりも少ないことを特徴とするマトリクスコンバータ。
JP2003431806A 2003-12-26 2003-12-26 マトリクスコンバータ Pending JP2005192346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003431806A JP2005192346A (ja) 2003-12-26 2003-12-26 マトリクスコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003431806A JP2005192346A (ja) 2003-12-26 2003-12-26 マトリクスコンバータ

Publications (1)

Publication Number Publication Date
JP2005192346A true JP2005192346A (ja) 2005-07-14

Family

ID=34789696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003431806A Pending JP2005192346A (ja) 2003-12-26 2003-12-26 マトリクスコンバータ

Country Status (1)

Country Link
JP (1) JP2005192346A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750894B1 (ko) 2005-07-28 2007-08-22 삼성중공업 주식회사 대칭형 pwm 구동모터 전류 동기화 장치
CN100385786C (zh) * 2005-11-04 2008-04-30 中国科学院长春光学精密机械与物理研究所 基于dsp的直流电机伺服控制卡
CN101950009A (zh) * 2010-08-20 2011-01-19 云南电力试验研究院(集团)有限公司 三相智能型互感器校验仪
CN103885366A (zh) * 2014-03-31 2014-06-25 上海电气集团股份有限公司 一种变流器控制系统的通讯用装置
CN106374727A (zh) * 2016-10-08 2017-02-01 北京精密机电控制设备研究所 一种高可靠性igbt并联控制装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750894B1 (ko) 2005-07-28 2007-08-22 삼성중공업 주식회사 대칭형 pwm 구동모터 전류 동기화 장치
CN100385786C (zh) * 2005-11-04 2008-04-30 中国科学院长春光学精密机械与物理研究所 基于dsp的直流电机伺服控制卡
CN101950009A (zh) * 2010-08-20 2011-01-19 云南电力试验研究院(集团)有限公司 三相智能型互感器校验仪
CN103885366A (zh) * 2014-03-31 2014-06-25 上海电气集团股份有限公司 一种变流器控制系统的通讯用装置
CN103885366B (zh) * 2014-03-31 2016-04-20 上海电气集团股份有限公司 一种变流器控制系统的通讯用装置
CN106374727A (zh) * 2016-10-08 2017-02-01 北京精密机电控制设备研究所 一种高可靠性igbt并联控制装置

Similar Documents

Publication Publication Date Title
US9660482B2 (en) Power conversion device with momentary voltage drop compensation
US6351397B1 (en) Protection apparatus and protection method of PWM cycloconverter
JP4274023B2 (ja) Pwmサイクロコンバータの制御方法および制御装置
JP4669723B2 (ja) 電動機制御装置
JP5045137B2 (ja) 電力変換装置
JP5939411B2 (ja) 電力変換装置
JPWO2018043367A1 (ja) 電力変換システム
KR100663719B1 (ko) 전력 변환 장치
JP4873317B2 (ja) インバータ装置
JP2004266972A (ja) 交流−交流電力変換装置
JP2005192346A (ja) マトリクスコンバータ
JP4196765B2 (ja) マトリクスコンバータ
JP5490263B2 (ja) 電力変換装置
TWI660566B (zh) 電力變換裝置
JP2010220382A (ja) 電力変換装置
JP4487155B2 (ja) Pwmサイクロコンバータの保護装置
JP5397448B2 (ja) 電力変換装置
JP2003230275A (ja) Pwmサイクロコンバータの保護方法
JP6789197B2 (ja) 電力変換装置
KR101197793B1 (ko) 3상 전압 생성방법 및 상기 생성방법을 수행하는 캐스케이드 h-브릿지 방식의 고압 인버터
JP4168222B2 (ja) ゲート信号出力装置
JP6419288B2 (ja) インバータ
JP3801834B2 (ja) 直接周波数変換回路の制御方法
JPH10164845A (ja) Pwm式順変換装置
JP2009177901A (ja) 無停電電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A131 Notification of reasons for refusal

Effective date: 20090324

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090721

Free format text: JAPANESE INTERMEDIATE CODE: A02