KR100744151B1 - 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 - Google Patents

솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 Download PDF

Info

Publication number
KR100744151B1
KR100744151B1 KR1020060087425A KR20060087425A KR100744151B1 KR 100744151 B1 KR100744151 B1 KR 100744151B1 KR 1020060087425 A KR1020060087425 A KR 1020060087425A KR 20060087425 A KR20060087425 A KR 20060087425A KR 100744151 B1 KR100744151 B1 KR 100744151B1
Authority
KR
South Korea
Prior art keywords
substrate
package
semiconductor package
folded portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060087425A
Other languages
English (en)
Inventor
김태훈
박성용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060087425A priority Critical patent/KR100744151B1/ko
Application granted granted Critical
Publication of KR100744151B1 publication Critical patent/KR100744151B1/ko
Priority to US11/898,226 priority patent/US20080088001A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/688—
    • H10W70/657—
    • H10W72/00—
    • H10W90/00—
    • H10W70/60—
    • H10W72/5366—
    • H10W72/884—
    • H10W74/00—
    • H10W90/24—
    • H10W90/291—
    • H10W90/721—
    • H10W90/722—
    • H10W90/732—
    • H10W90/734—
    • H10W90/752—
    • H10W90/754—

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지의 휨(warpage)에 의해 발생되는 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지(POP)에 관해 개시한다. 이를 위해 본 발명은, 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과, 상기 기판 위에 탑재되어 와이어를 통해 연결된 반도체 칩과, 상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩과 와이어를 밀봉하는 봉지수지와, 상기 기판 하부에 부착된 솔더볼을 포함하는 하부 반도체 패키지와, 상기 하부 반도체 패키지 위에 적층되는 상부 반도체 패키지를 포함하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지를 제공한다.
패키지 온 패키지, 솔더 넌-엣, 휘어질 수 있는 재질의 기판, 기판의 접힘.

Description

솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지{Package On Package suppressing a solder non-wet defect}
도 1은 일반적인 패키지 온 패키지(POP)에서 발생하는 솔더 넌-엣(non-wet) 불량을 설명하기 위한 단면도이다.
도 2는 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에 사용되는 휘어질 수 있는 재질의 기판을 설명하기 위한 단면도이다.
도 3은 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 반도체 칩을 탑재하고 와이어 본딩을 수행한 상태의 단면도이다.
도 4는 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 몰딩을 수행한 상태의 단면도이다.
도 5는 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 솔더볼을 부착한 상태의 단면도이다.
도 6은 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 기판의 가장자리를 접어 접합한 상태의 단면도이다.
도 7은 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 기판의 가장자리를 접어 접합한 상태의 평면도이다.
도 8은 도 7의 변형예를 설명하기 위한 평면도이다.
도 9는 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 상부 반도체 패키지를 설명하기 위한 단면도이다.
도 10은 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 상부 반도체 패키지와 하부 반도체 패키지가 적층되는 형태를 설명하기 위한 단면도이다.
도 11은 본 발명의 바람직한 실시예에 따라 제조가 완료된 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지를 보여주는 단면도이다.
도 12는 도 11의 변형예를 설명하기 위한 단면도이다.
도 13은 도 6의 변형예를 설명하기 위한 단면도이다.
도 14는 도 9의 변형예를 설명하기 위한 단면도이다.
도 15는 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에 적용될 수 있는 중간 반도체 패키지를 설명하기 위한 단면도이다.
도 16은 도 15의 변형예를 설명하기 위한 단면도이다.
도 17은 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에 중간 반도체 패키지가 적용된 상태를 보여주는 단면도이다.
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 하나 이상의 반도체 패키지가 수직으로 적층되어 만들어지는 패키지 온 패키지(POP: Package On Package, 이하 'POP')에 관한 것이다.
반도체 패키지는 다기능화, 고용량화 및 소형화를 위해 끊임없이 개발되고 발전을 지속해오고 있다. 이를 위해 SIP(System In Package) POP(Package On Package) 및 MCP(Multi-Chip Package)와 같이 구조가 복잡하고, 소형화되면서도 다기능 수행 및 고용량화가 가능한 반도체 패키지가 소개되고 있다.
상기 SIP는 기존에 존재하던 여러 개의 반도체 패키지를 하나의 반도체 패키지 안으로 통합하여 전자장치의 크기를 획기적으로 줄일 수 있는 반도체 패키지이다. 이러한 SIP의 실현은 크게 두 가지 측면에서 진행되고 있다. 하나는 한 개의 반도체 패키지 내부에 여러 개의 반도체 칩을 적층하여 MCP 형태로 만드는 것이다. 그리고 SIP 실현을 위한 다른 하나의 방법은, 개별적으로 조립(packaging) 및 전기적 검사(electrical test)가 완료된 반도체 패키지를 수직 방향으로 적층(stack)하여 POP 형태로 만드는 방법이 그것이다.
도 1은 일반적인 패키지 온 패키지(Package On Package)에서 발생하는 솔더 넌-??(non-wet) 불량을 설명하기 위한 단면도이다.
도 1을 참조하면, 각각 개별적으로 조립 및 전기적 검사가 완료된 하부 반도체 패키지(10) 및 상부 반도체 패키지(20)를 준비한다. 상기 하부 반도체 패키지(10)는 몸체 하부에 솔더볼(12)이 형성되어 있고, 몸체 상부에는 상부 반도체 패키지(20)와 연결되는 솔더볼 패드(14)가 형성되어 있다. 그리고 상부 반도체 패키지(20)는 몸체 하부에 하부 반도체 패키지(10)와 전기적 연결을 위한 솔더볼(22)이 형성되어 있다.
한편, 일반적인 반도체 패키지는 소형화를 실현하기 위해 반도체 패키지의 두께를 얇게 하기 위해 많은 연구 및 개발이 진행된 상태이다. 그러나 반도체 패키지의 두께가 얇아지며 반도체 패키지의 몸체에서 휨 불량(warpage defect)이 빈번히 발생하게 된다. 따라서 상부 반도체 패키지(20)와 하부 반도체 패키지(10)를 적층하는 과정에서 휨 불량에 의하여 상부 반도체 패키지(20)의 솔더볼(22)이 하부 반도체 패키지(10)의 솔더볼 패드(14)에 정상적으로 연결되지 않는 솔더 넌-엣( non-wet) 불량이 빈번히 발생된다.
상술한 POP의 적층 과정에서 발생하는 솔더 넌-엣 불량은, POP의 수율 저하로 이어져 생산성을 떨어뜨린다. 또한 이미 개별 반도체 패키지에 대한 검증이 완료된 상태에서 발생하는 불량이기 때문에, 완성된 POP 제품에 대한 재검사가 추가로 필요하게 되고, 이로 인해 검사비용의 상승을 초래하여 전체적인 POP의 제조원가가 올라가는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록, 하부 반도체 패키지의 구조를 개선하여 적층되는 반도체 패키지에 약간의 휨 불량이 있더라도 솔더 넌-엣 불량의 발생을 억제할 수 있는 패키지 온 패키지를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지는, (1) 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과, 상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과, 상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와, 상기 기판 하부에 부착된 솔더볼을 포함하는 하부 반도체 패키지와, (2) 인쇄회로패턴이 형성되어 있는 기판과, 상기 기판 위에 탑재되고 와이어를 통해 연결된 반도체 칩과, 상기 반도체 칩, 와이어 및 기판 상면 전체를 밀봉하는 봉지수지와, 상기 기판 하부에 연결되어 상기 하부 반도체 패키지 기판의 접힌 부분에 연결되는 솔더볼을 포함하는 상부 반도체 패키지로 이루어진다.
본 발명의 바람직한 실시예에 의하면, 상기 상부 반도체 패키지와 상기 하부 반도체 패키지 사이에 연결되는 중간 반도체 패키지를 더 구비할 수 있다.
상기 중간 반도체 패키지는, 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과, 상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과, 상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와, 상기 기판 상부의 접힌 부분에 부착되어 상부 반도체 패키지의 솔더볼과 연결되는 솔더볼을 포함하는 것이 적합하다.
한편, 상기 중간 반도체 패키지는, 상기 기판 하부에 부착되어 하부 반도체 패키지의 기판에 접힌 부분에 부착된 솔더볼과 연결되는 솔더볼을 더 구비할 수 있다. 또한 상기 중간 반도체 패키지는 한 개 이상 복수 개로 상부 및 하부 반도체 패키지 사이에 개재될 수 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 하부 반도체 패키지의 기판은, 상기 기판 상면의 접힌 부분에 부착된 솔더볼을 더 구비할 수 있다.
바람직하게는, 상기 하부 반도체 패키지 기판의 접힌 부분은 절연성 액상 접착제 및 접착테이프 혹은 전도성 액상 접착제 및 접착테이프 중에서 선택된 하나를 통하여 접합되는 것이 적합하다.
또한 상기 상부 및 하부 반도체 패키지는 내부에 반도체 칩을 하나 이상 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지는, (1) 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과, 상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과, 상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와, 상기 기판 상부의 접힌 부분과 기판 하부에 부착된 솔더볼을 포함하는 하부 반도체 패키지와, (2) 인쇄회로패턴이 형성되어 있는 기판과, 상기 기판 위에 탑재되고 와이어를 통해 연결된 반도체 칩과, 상기 반도체 칩, 와이어 및 기판 상면 전체를 밀봉하는 봉지수지를 포함하는 상부 반도체 패키지를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지는, 상기 상부 반도체 패키지와 상기 하부 반도체 패키지 사이에 연결되는 중간 반도체 패키지를 더 구비할 수 있다. 또한 본 발명의 바람직한 실시예에 의 하면, 상기 하부 반도체 패키지의 기판은, 가장자리가 접힌 영역이 한 곳 혹은 두 곳인 것이 적합하다.
본 발명에 따르면, POP의 적층 공정에서 발생하는 솔더 넌-엣 불량을 하부 반도체 패키지의 접힌 구조를 통해 억제함으로써 수율 저하, 검사비용의 상승 및 제조원가가 올라가는 문제를 개선할 수 있다. 또한 하부 반도체 패키지에 복수개의 반도체 칩의 포함되어 몸체의 두께가 두꺼워지더라도 하부 반도체 패키지의 접힌 부분에 형성된 솔더볼과 상부 반도체 패키지의 하부에 부착된 솔더볼의 두께가 이를 보상할 수 있기 때문에 POP 설계상의 한계성을 극복할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2 내지 도 11은 본 발명의 바람직한 실시예에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지의 제조방법을 설명하기 위한 도면들이다.
도 2를 참조하면, 본 발명에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에 사용되는 기판(110)은, 기판(110) 상면에는 와이어 본딩에 사용되는 연결단자인 본드 핑거(bond finger, 124)가 형성되어 있고, 기판(110)의 하면에는 솔더볼이 부착되는 솔더볼 패드(118)가 각각 형성되어 있다. 그 외 기판(110)의 상하면은 절연에 사용되는 포토 솔더 레지스트(PSR: Photo Solder Resist, 112, 114)로 덮여 있다.
한편, 본 발명의 바람직한 실시예에 의한 기판(110)은 양쪽 가장자리는 PSR로 덮이기 않는 접히는 부분이 존재하며, 상기 접히는 부분의 바깥쪽 기판(110)의 하면에 다른 솔더볼 패드(120)가 마련되어 있다. 도면에서 참조부호 116은 절연기판과 2중층 이상의 인쇄회로패턴을 포함하는 기판 베이스를 가리키고, 122는 관통홀(through hole)을 각각 가리킨다.
도 3을 참조하면, 상기 기판(110) 위에 하부 반도체 패키지에 사용되는 반도체 칩(128)을 접착수단(126)을 통해 탑재한다. 상기 접착수단은 액상의 에폭시 혹은 접착테이프가 될 수 있다. 상기 반도체 칩(128)은 로직(logic) 기능을 수행하는 반도체 칩인 것이 적합하다. 이어서 와이어(130)를 사용하여 상기 반도체 칩(128)의 본드패드와 상기 기판(110)의 본드핑거(124)를 전기적으로 연결하는 와이어 본딩을 진행한다.
도 4를 참조하면, 상기 와이어 본딩이 진행된 결과물에 상기 반도체 칩(128), 와이어(130) 및 기판(110)의 상면 일부를 밀봉하는 몰딩(molding) 공정을 진행한다. 상기 몰딩 공정에 사용되는 봉지제(sealing resin,136)는 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)와 같은 열경화성 수지를 사용하는 것이 적합하다. 한편 상기 봉지제(136)는 기판(110) 상면 전체를 밀봉하지 않고, 기판(110)의 일부가 접혀서 접합되는 부분을 제외한 나머지 영역에만 형성된다.
도 5를 참조하면, 상기 몰딩 공정이 진행된 결과물에 솔더볼을 부착하기 위한 공정을 진행한다. 이때, 접히지 않는 기판(110) 하부에도 솔더볼(134)을 부착하 고, 접히는 부분의 기판 하부에도 역시 솔더볼(132)을 부착한다. 이어서 도면의 화살표 방향으로 기판(110)의 가장자리를 구부린다.
도 6을 참조하면, 계속해서 상기 접힌 부분을 180도의 각도로 구부려서 기판(110)의 상면을 서로 접합시킨다. 이때 기판(110)의 접합은 절연성 액상 접착제 및 접착테이프 혹은 전도성 액상 접착제 및 접착테이프 중에서 선택된 하나를 통하여 달성되는 것이 적합하다. 따라서 절연물질과 이중층 이상의 인쇄회로패턴이 존재하는 기판 베이스(116)만이 참조부호 B구역과 같이 휘어져 접히게 된다.
한편, 본 발명의 바람직한 실시예에 의한 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지(102)는, 상기 기판 베이스(116)가 180도로 접힌 부분(B)에 별도의 PSR(112, 114)를 형성하지 않는다. 그 이유는 기판(110)이 180도로 접힐 경우, 이 부분에서 PSR(112, 114)의 균열일 발생할 수 있기 때문이다. 이 경우, 균열이 발생된 부분으로 습기가 침투하여 POP의 신뢰성을 떨어뜨릴 수 있는 원인이 된다.
이러한 신뢰성 저하 문제는, 완성된 상태의 POP에 습기 침투로 인한 기능저하를 가속화시키는 프레셔 폿(Pressure Pot)과 같은 신뢰성 검사를 통해 확인이 가능하다. 상기 프레셔 폿은 반도체 패키지를 높은 습도와 함께 고압을 갖는 밀폐된 용기(pot)에 일정 시간동안 방치한 후, 반도체 패키지의 기능을 재검사하는 것이다. 따라서 이때 PSR(112, 114)에 균열이 발생되면 균열이 있는 부분으로 습기가 침투하여 근처에 있는 인쇄회로패턴이 녹슬게 된다.
도 7은 본 발명에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 기판의 가장자리를 접어 접합한 상태의 평면도이고, 도 8은 도 7의 변형예를 설명하기 위한 평면도이다.
도 7 및 도 8을 참조하면, 도 7은 봉지제(136)가 형성된 기판(110)의 양쪽 가장자리 두 곳에서 기판(110)의 일부가 접힌 구조이다. 그리고 접힌 부분의 상면에 솔더볼(132)이 부착되어 있다. 그러나 도 8은 기판(110)에서 접히는 부분이 한 곳에만 있는 변형된 구조를 보여준다. 즉 좌측에는 봉지제(136A)가 형성되고, 우측에 있는 기판(110)의 일부만이 접히고, 그 상부에 솔더볼(132A)이 부착된 구조로 변형이 가능하다. 이러한 변형은 패키지 몸체에 해당하는 봉지제(136, 136A)를 중심으로 상하좌우 방향에서 기판(110)의 일부가 모두 접히는 방식으로도 변형이 가능하다.
도 9는 본 발명에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에서 상부 반도체 패키지를 설명하기 위한 단면도이다.
도 9를 참조하면, 상부 반도체 패키지(202)의 구조는, 인쇄회로패턴이 형성되어 있는 기판(210)과, 상기 기판(210) 위에 탑재되고 와이어(208)를 통해 연결된 반도체 칩(204, 206), 상기 반도체 칩(204, 206), 와이어(208) 및 기판(210) 상면 전체를 밀봉하는 봉지수지(214)와, 상기 기판(210) 하부에 연결되어 상기 하부 반도체 패키지(도6의 102) 기판(110)의 접힌 부분에 연결되는 솔더볼(212)을 포함한다.
이때 상기 기판(210)은 고형의 기판(Rigid substrate) 혹은 휘어질 수 있는 재질의 기판(flexible substrate)일 수 있다. 또한 반도체 칩(204, 206)은 메모리 기능을 수행하는 반도체 칩인 것이 적합하고, 한 개만 탑재하거나 혹은 2개 이상 더 많은 반도체 칩을 적층하여 만들 수도 있다.
도 10 및 도 11을 참조하면, 도 6에 도시된 하부 반도체 패키지(102) 위에 도 9에 도시된 상부 반도체 패키지를 적층시켜 완성된 구조의 POP(100)를 만든다. 이 때, 본 발명에 의하면, 상기 하부 반도체 패키지(102)의 기판(110)의 접힌 부분에 부착된 솔더볼(132)과 상부 반도체 패키지(202)의 기판(210) 하부에 부착된 솔더볼(212)의 연결(도11의 138)이 이루어진다. 따라서 하부 반도체 패키지(102)에 미리 솔더볼(132)이 형성되어 있는 구조이기 때문에 두 개의 반도체 패키지(102, 202)를 연결하는 과정에서 발생할 수 있는 솔더 넌-엣 불량을 안정적으로 예방할 수 있다. 비록 상부 및 하부 반도체 패키지(102, 202)에 약간의 휨 불량(warpage defect)이 있더라도 두 개의 솔더볼(132, 212)이 결합하는 과정에서 이를 보상할 수 있기 때문에 솔더 넌-엣 불량의 발생 빈도가 줄어들게 된다.
이하, 도 11을 참조하여 본 발명에 바람직한 실시예에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지의 구조를 구체적으로 설명한다.
본 발명의 바람직한 실시예에 의한 POP(100)는, 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트(112, 114)가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판(110)과, 상기 기판(110) 위에 탑재되어 와이어(130)를 통해 서로 연결된 반도체 칩(128)과, 상기 기판(110) 상면의 접힌 부분을 제외한 기판 위의 반도체 칩(128), 와이어(130)를 밀봉하는 봉지수지(136)와, 상기 기판 하부에 부착된 솔더볼(134)을 포함하는 하부 반도체 패키 지(102)를 포함한다.
또한 본 발명의 바람직한 실시예에 의한 POP(100)는, 인쇄회로패턴이 형성되어 있는 기판(210)과, 상기 기판(210) 위에 탑재되고 와이어(208)를 통해 연결된 반도체 칩(204, 206)과, 상기 반도체 칩(204, 206), 와이어(208) 및 기판(210) 상면 전체를 밀봉하는 봉지수지(214)와, 상기 기판 하부에 연결되어 상기 하부 반도체 패키지(102) 기판의 접힌 부분에 연결되는 솔더볼(212)을 포함하는 상부 반도체 패키지(202)로 이루어진다.
상기 상부 반도체 패키지(202)의 솔더볼(212)은 하부 반도체 패키지(102)의 기판(110)의 접힌 영역에 솔더볼(132)이 있는 경우, 두 개의 솔더볼이 결합된 형태(도11의 138)로 만들어져, 하부 반도체 패키지(102)의 두께가 두꺼워지더라도 이를 보상할 수 있는 구조가 된다.
도 12는 도 11의 변형예를 설명하기 위한 단면도이다.
도 12를 참조하면, 도 11과 비교하여 하부 반도체 패키지(104)에 하나의 반도체 칩을 추가한 구조이다. 즉 아래에 있는 로직 기능의 반도체 칩 위에 RF 기능을 갖는 다른 하나의 반도체 칩을 추가할 경우, 하부 반도체 패키지(104)의 두께가 더욱 두꺼워지게 된다. 그러나 두 개의 솔더볼이 결합한 연결부(138)가 두꺼워진 몸체 높이를 보상하기 때문에 POP 설계에 있어서 하부 반도체 패키지(104)의 두께를 증가시킬 때 발생하는 설계상의 어려움을 극복할 수 있다.
또한 도 11에서는 상부 반도체 패키지에 두 개의 반도체 칩을 적층하였으나 도면의 상부 반도체 패키지(204)와 같이 세 개의 반도체 칩을 적층하는 방식으로 변형이 가능하다.
도 13은 도 6의 변형예를 설명하기 위한 단면도이다.
도 13을 참조하면, 본 변형예에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지(102A)는, 도 6에서는 기판(110)의 접힌 부분에 솔더볼(132)을 부착하였으나, 솔더볼을 부착하지 않고 상부 반도체 패키지(도 11의 202)와 접합시킬 수 있는 방식으로 변형할 수 있다. 이러한 변형예는 하부 반도체 패키지(102A)에서 하나의 반도체 칩(128)만을 사용하여 봉지제(136)의 두께가 두껍지 않은 경우 효과적이다.
도 14는 도 9의 변형예를 설명하기 위한 단면도이다.
도 14를 참조하면, 도 13에서는 하부 반도체 패키지(102A)에 솔더볼을 부착하지 않았으나, 이를 변형하여 도 9에 도시된 상부 반도체 패키지(202)에서 기판(210) 하면에 솔더볼을 부착하지 않은 형태의 변형된 상부 반도체 패키지(202A)를 사용하는 방식으로 변형할 수 있다. 이 또한 하부 반도체 패키지에서 하나의 반도체 칩만을 사용하여 봉지제의 두께가 두껍지 않은 경우 효과적이다.
도 15는 본 발명의 바람직한 실시예에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에 적용될 수 있는 중간 반도체 패키지를 설명하기 위한 단면도이다.
도 15를 참조하면, 지금까지의 실시예는 오직 상부 및 하부 반도체 패키지를 적층하는 방식에 한정하였으나, 상부 및 하부 반도체 패키지 사이에 중간 반도체 패키지를 하나 이상 끼워 넣은 방식으로 POP를 만들 수 있다.
이러한 중간 반도체 패키지(300)의 구조는, 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트(312, 314)가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판(310)과, 상기 기판(310) 위에 탑재되어 와이어(330)를 통해 서로 연결된 반도체 칩(328)과, 상기 기판(310) 상면의 접힌 부분을 제외한 기판 위의 반도체 칩(328), 와이어(330)를 밀봉하는 봉지수지(336)와, 상기 기판(310) 상부의 접힌 부분에 부착되어 상부 반도체 패키지의 솔더볼과 연결되는 솔더볼(332)을 포함한다.
도면에서 참조부호 326은 액상 에폭시 혹은 접착테이프와 같은 접착수단을 가리키며, 322는 관통홀을 가리키며, 324는 와이어가 기판에 연결되는 지점인 본드 핑거를 가리키며, 316은 기판 베이스를 가리키며, 318은 하부에 있는 반도체 패키지에 형성된 솔더볼이 연결되는 솔더볼 패드를 각각 가리킨다.
도 16은 도 15의 변형예를 설명하기 위한 단면도이다.
도 16을 참조하면, 변형된 구조의 중간 반도체 패키지(300A)는, 도 15와 유사하지만, 기판(310) 하부에 있는 솔더볼 패드(318)에 별도의 솔더볼(334)이 부착되어 있다. 이러한 변형예는 연결부의 높이를 높게 할 수 있기 때문에, 하부에서 연결되는 하부 반도체 패키지의 두께가 두꺼운 경우 효과적으로 사용될 수 있다.
도 17을 참조하면, 본 발명에 의한 넌-엣 불량을 억제하는 구조의 패키지 온 패키지에 중간 반도체 패키지가 적용된 상태를 보여주는 단면도이다. 중간 반도체 패키지(300)를 포함하는 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지(100B)는, 도 6에 도시된 하부 반도체 패키지(102)와, 도 15에 소개된 중간 반도 체 패키지(300) 및 도 9에 소개된 상부 반도체 패키지(202)가 수직으로 적층된 구조이다. 이때 중간 반도체 패키지(300)는 두 개가 사용되었으나, 그 개수는 필요에 따라 변경해서 적용할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 POP의 적층 공정에서 발생하는 솔더 넌-엣 불량을 하부 반도체 패키지의 접힌 구조를 통해 억제함으로써 검사비용의 상승 및 제조원가가 올라가는 문제를 개선할 수 있다. 둘째, 하부 반도체 패키지에 복수개의 반도체 칩이 포함되어 몸체의 두께가 두꺼워지더라도 하부 반도체 패키지의 접힌 부분에 형성된 솔더볼과 상부 반도체 패키지의 하부에 부착된 솔더볼의 두께가 이를 보상할 수 있기 때문에 POP 설계상의 한계성을 극복할 수 있다. 셋째, 하부 반도체 패키지에 사용되는 기판의 접힌 부분에 PSR을 형성하지 않기 때문에 접혀진 부분의 PSR이 깨져서 습기 침투로 인한 POP의 신뢰성 저하가 발생하는 문제를 해결할 수 있다.

Claims (20)

  1. 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과,
    상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과,
    상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와,
    상기 기판 하부에 부착된 솔더볼을 포함하는 하부 반도체 패키지; 및
    인쇄회로패턴이 형성되어 있는 기판과,
    상기 기판 위에 탑재되고 와이어를 통해 연결된 반도체 칩과,
    상기 반도체 칩, 와이어 및 기판 상면 전체를 밀봉하는 봉지수지와,
    상기 기판 하부에 연결되어 상기 하부 반도체 패키지 기판의 접힌 부분에 연결되는 솔더볼을 포함하는 상부 반도체 패키지를 구비하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  2. 제1항에 있어서,
    상기 하부 반도체 패키지의 기판은,
    상기 기판 상면의 접힌 부분에 부착된 솔더볼을 더 구비하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  3. 제1항에 있어서,
    상기 하부 반도체 패키지는,
    상기 반도체 칩 위에 적층되어 와이어를 통해 상기 기판과 연결된 다른 반도체 칩을 더 포함하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  4. 제1항에 있어서,
    상기 하부 반도체 패키지 기판의 접힌 부분은 절연성 액상 접착제 및 접착테이프 중에서 선택된 하나를 통하여 접합된 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  5. 제1항에 있어서,
    상기 하부 반도체 패키지 기판의 접힌 부분은 전도성 액상 접착제 및 접착테이프 중에서 선택된 하나를 통하여 접합된 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  6. 제1항에 있어서,
    상기 상부 반도체 패키지와 상기 하부 반도체 패키지 사이에 연결되는 중간 반도체 패키지를 더 구비하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  7. 제6항에 있어서,
    상기 중간 반도체 패키지는,
    가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과,
    상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과,
    상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와,
    상기 기판 상부의 접힌 부분에 부착되어 상부 반도체 패키지의 솔더볼과 연결되는 솔더볼을 포함하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  8. 제7항에 있어서,
    상기 중간 반도체 패키지는,
    상기 기판 하부에 부착되어 하부 반도체 패키지의 기판에 접힌 부분에 부착된 솔더볼과 연결되는 솔더볼을 더 구비하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  9. 제6항에 있어서,
    상기 중간 반도체 패키지는 하나 이상인 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  10. 제1항에 있어서,
    상기 상부 반도체 패키지의 반도체 칩은 하나 이상인 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  11. 가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과,
    상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과,
    상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와,
    상기 기판 상부의 접힌 부분과 기판 하부에 부착된 솔더볼을 포함하는 하부 반도체 패키지; 및
    인쇄회로패턴이 형성되어 있는 기판과,
    상기 기판 위에 탑재되고 와이어를 통해 연결된 반도체 칩과,
    상기 반도체 칩, 와이어 및 기판 상면 전체를 밀봉하는 봉지수지를 포함하는 상부 반도체 패키지를 구비하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  12. 제11항에 있어서,
    상기 하부 반도체 패키지는,
    상기 반도체 칩 위에 적층되어 와이어를 통해 상기 기판과 연결된 다른 반도체 칩을 더 포함하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  13. 제11항에 있어서,
    상기 하부 반도체 패키지 기판의 접힌 부분은,
    절연성 액상 접착제 및 접착테이프 중에서 선택된 하나를 통하여 접합된 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  14. 제11항에 있어서,
    상기 하부 반도체 패키지 기판의 접힌 부분은,
    전도성 액상 접착제 및 접착테이프 중에서 선택된 하나를 통하여 접합된 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  15. 제11항에 있어서,
    상기 상부 반도체 패키지와 상기 하부 반도체 패키지 사이에 연결되는 중간 반도체 패키지를 더 구비하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  16. 제15항에 있어서,
    상기 중간 반도체 패키지는,
    가장자리가 접혀서 기판의 상면끼리 서로 접합된 형태이고 상기 접힌 부분은 포토 솔더 레지스트가 없는 구조이며 휘어질 수 있는 재질로 이루어진 기판과,
    상기 기판 위에 탑재되어 와이어를 통해 서로 연결된 반도체 칩과,
    상기 기판 상면의 접힌 부분을 제외한 기판 위의 반도체 칩, 와이어를 밀봉하는 봉지수지와,
    상기 기판 상부의 접힌 부분에 부착되어 상부 반도체 패키지의 솔더볼 패드에 연결되는 솔더볼과 상기 기판 하부에 부착되어 하부 반도체 패키지 기판의 접힌 부분에 부착된 솔더볼과 연결되는 솔더볼을 포함하는 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  17. 제15항에 있어서,
    상기 중간 반도체 패키지는,
    하나 이상인 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  18. 제11항에 있어서,
    상기 상부 반도체 패키지의 반도체 칩은 하나 이상인 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  19. 제11항에 있어서,
    상기 하부 반도체 패키지의 기판은,
    가장자리가 접힌 영역이 두 곳인 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
  20. 제11항에 있어서,
    상기 하부 반도체 패키지의 기판은,
    가장자리가 접힌 영역이 한 곳인 것을 특징으로 하는 넌-엣 불량을 억제하는 구조의 패키지 온 패키지.
KR1020060087425A 2006-09-11 2006-09-11 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 Expired - Fee Related KR100744151B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060087425A KR100744151B1 (ko) 2006-09-11 2006-09-11 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US11/898,226 US20080088001A1 (en) 2006-09-11 2007-09-11 Package on package and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087425A KR100744151B1 (ko) 2006-09-11 2006-09-11 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지

Publications (1)

Publication Number Publication Date
KR100744151B1 true KR100744151B1 (ko) 2007-08-01

Family

ID=38601392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087425A Expired - Fee Related KR100744151B1 (ko) 2006-09-11 2006-09-11 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지

Country Status (2)

Country Link
US (1) US20080088001A1 (ko)
KR (1) KR100744151B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009026224A3 (en) * 2007-08-16 2009-05-22 Texas Instruments Inc High input/output, low profile package-on-package semiconductor system
US8446018B2 (en) 2010-03-08 2013-05-21 Samsung Electronics Co., Ltd. Package on package
KR101394647B1 (ko) * 2012-04-03 2014-05-13 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101423388B1 (ko) * 2012-06-25 2014-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
KR101483272B1 (ko) 2008-09-17 2015-01-16 삼성전자주식회사 적층 반도체모듈, 그 제조방법, 및 그것을 채택하는 전자장치
US8987904B2 (en) 2012-07-09 2015-03-24 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7715200B2 (en) * 2007-09-28 2010-05-11 Samsung Electronics Co., Ltd. Stacked semiconductor module, method of fabricating the same, and electronic system using the same
US20100148359A1 (en) * 2008-12-14 2010-06-17 Nanette Quevedo Package on Package Assembly using Electrically Conductive Adhesive Material
US8404518B2 (en) * 2009-12-13 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
KR101909202B1 (ko) * 2012-10-08 2018-10-17 삼성전자 주식회사 패키지-온-패키지 타입의 패키지
US10068866B2 (en) 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US10892248B2 (en) * 2016-12-20 2021-01-12 Intel Corporation Multi-stacked die package with flexible interconnect
US10923447B2 (en) 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
US10950568B2 (en) 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016047A (ko) * 1997-08-12 1999-03-05 윤종용 테이프 회로기판 및 이를 사용한 칩 크기의 반도체 칩패키지
KR20030049577A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 반도체 패키지의 적층방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US7033911B2 (en) * 2004-03-31 2006-04-25 Intel Corporation Adhesive of folded package
TW200614448A (en) * 2004-10-28 2006-05-01 Advanced Semiconductor Eng Method for stacking bga packages and structure from the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016047A (ko) * 1997-08-12 1999-03-05 윤종용 테이프 회로기판 및 이를 사용한 칩 크기의 반도체 칩패키지
KR20030049577A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 반도체 패키지의 적층방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009026224A3 (en) * 2007-08-16 2009-05-22 Texas Instruments Inc High input/output, low profile package-on-package semiconductor system
KR101483272B1 (ko) 2008-09-17 2015-01-16 삼성전자주식회사 적층 반도체모듈, 그 제조방법, 및 그것을 채택하는 전자장치
US8446018B2 (en) 2010-03-08 2013-05-21 Samsung Electronics Co., Ltd. Package on package
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
KR101394647B1 (ko) * 2012-04-03 2014-05-13 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101423388B1 (ko) * 2012-06-25 2014-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9397080B2 (en) 2012-06-25 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8987904B2 (en) 2012-07-09 2015-03-24 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same
US9082871B2 (en) 2012-07-09 2015-07-14 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same

Also Published As

Publication number Publication date
US20080088001A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
JP3685947B2 (ja) 半導体装置及びその製造方法
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
TWI401785B (zh) 多晶片堆疊封裝
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US8288873B2 (en) Stack package having flexible conductors
US20110140259A1 (en) Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US20070152350A1 (en) Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
KR100521279B1 (ko) 적층 칩 패키지
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR20130129712A (ko) 반도체 패키지 및 이의 제조방법
US20080073759A1 (en) Semiconductor package
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
US20060284298A1 (en) Chip stack package having same length bonding leads
KR20110138788A (ko) 적층형 반도체 패키지
JP2008277457A (ja) 積層型半導体装置および実装体
KR20110040100A (ko) 반도체 패키지 및 그 제조방법
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
JP4435074B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140725

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140725

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000