KR100743865B1 - 디코딩 장치 및 디코딩 방법 - Google Patents
디코딩 장치 및 디코딩 방법 Download PDFInfo
- Publication number
- KR100743865B1 KR100743865B1 KR20050091483A KR20050091483A KR100743865B1 KR 100743865 B1 KR100743865 B1 KR 100743865B1 KR 20050091483 A KR20050091483 A KR 20050091483A KR 20050091483 A KR20050091483 A KR 20050091483A KR 100743865 B1 KR100743865 B1 KR 100743865B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- decoded data
- decoded
- decoding
- length
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000013500 data storage Methods 0.000 claims abstract description 29
- 238000007476 Maximum Likelihood Methods 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000004364 calculation method Methods 0.000 description 42
- 230000008569 process Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 5
- 230000004083 survival effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2662—Arrangements for Wireless System Synchronisation
- H04B7/2668—Arrangements for Wireless Code-Division Multiple Access [CDMA] System Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2662—Arrangements for Wireless System Synchronisation
- H04B7/2671—Arrangements for Wireless Time-Division Multiple Access [TDMA] System Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
수신 데이터가 디코딩되는 횟수를 감소시킬 수 있는 디코더 및 디코딩 방법이 제공된다. 본 발명에 따른 디코더는: 수신 데이터를 디코딩하는 비터비 디코더; 디코딩 데이터 길이를 저장하는 디코딩 데이터 길이 저장 영역; 임시 저장 데이터를 디코딩 데이터 길이까지의 디코딩 데이터로서 저장하는 디코딩 데이터 임시 저장 영역; 최대 디코딩 데이터를 최대 데이터 길이까지의 디코딩 데이터로서 저장하는 최대 데이터 저장 메모리; 가능도 정보에 기초하여 디코딩 데이터 길이를 선택하는 최대 가능도 검출 회로; 및 최대 디코딩 데이터의 일부를 임시 디코딩 데이터로 대체하는 디코딩 데이터 재구성 회로를 구비한다.
디코딩, 비터비 디코더
Description
도 1 은 본 발명에 따른 디코더의 구성을 도시하는 블록도.
도 2 는 본 발명에 따른 디코더의 구성을 도시하는 블록도.
도 3 은 본 발명에 따른 디코딩 방법을 도시하는 흐름도.
도 4 는 본 발명에 따른 디코딩 방법을 예시하는 도면.
도 5 는 본 발명에 따른 디코딩 방법을 예시하는 도면.
도 6 은 본 발명에 따른 디코딩 방법을 예시하는 도면.
도 7 은 전송 채널 (TrCH) 데이터의 포맷을 도시하는 도면.
도 8a 및 도 8b 는 명시적 검출가능 TrCH 데이터의 포맷 및 그에 따른 디코딩 방법을 도시하는 도면.
도 9 는 통상의 디코딩 방법을 도시하는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 명시적 검출가능 TrCH 디코딩 유닛
101 : 입력 데이터 저장 메모리 102 : 디코딩 데이터 길이 저장 영역
103: 비터비 디코더 104 : 가능도 정보 저장 영역
105 : 디코딩 데이터 임시 저장 영역 106 : 최대 가능도 검출 회로
107 : 디코딩 데이터 저장 메모리 108 : 디코딩 데이터 재구성 회로
109 : CRC 계산 회로 110 : TF 저장 메모리
111 : 디코딩 데이터 저장 메모리 200 : TrCH 디코딩 유닛
본 발명은 디코딩 장치 및 디코딩 방법에 관한 것이고, 더 상세하게는 수신 데이터의 데이터 포맷을 검출하는 디코딩 장치 및 디코딩 방법에 관한 것이다.
최근에, 셀룰러 폰과 같은 이동 통신 시스템에 사용되는 통신 방법에 대해 광범위한 연구가 이루어지고 있다. 3 세대 파트너쉽 프로젝트 (3GPP; 3rd Generation Partnership Project) 하에, 3 세대 통신 시스템이 표준화되고, 광대역 코드분할 다중접속 (W-CDMA) 방식이 3GPP 표준에 적합한 통신 방식으로서 공지되어 있다.
"3GPP (3rd Generation Partnership Project) TS (Technical Specification) 25.212, V.3.9.0" 은 W-CDMA 기반 이동 통신 시스템에서 송신되고 수신되는 데이터 포맷의 예를 설명한다. W-CDMA 시스템에 따르면, 복수의 물리 채널이 무선 송신 경로 상에 멀티플렉싱되고, 복수의 전송 채널 (이하, "TrCH") 들이 각 물리 채널 상에 멀티플렉싱된다. 이 TrCH 가 음성 데이터 및 영상 데이터와 같은 다양한 타입의 정보를 상이한 채널들 중에서 동시에 송신/수신 가능하게 하고, 대응 서비스 등에 적합한 전송 품질로 통신 가능하게 한다.
도 7 은 W-CDMA 시스템에서 물리 채널 상에서 송신되는 TrCH 의 데이터 포맷 예를 도시한다. 복수의 TrCH 데이터를 포함하는 합성 조합 TrCH (이하, "CCTrCH") 데이터가 물리 채널 상에서 송신된다. 이 예에서, CCTrCH 는 4 개의 TrCH, 즉 TrCH#0, TrCH#1, TrCH#2 및 TrCH#3 을 포함한다. 또한, 각 TrCH 데이터는 특정한 데이터 길이의 데이터 유닛으로 구성된다. 이 데이터 길이를 전송 포맷 (이하, "TF") 이라 한다. 이 예에서, 3 개의 TF (TF#0), 4 개의 TF (TF#3), 2 개의 TF (TF#1) 및 4 개의 TF (TF#2) 가 각각 TrCH#0, TrCH#1, TrCH#2 및 TrCH#3 에 할당된다. 각 TrCH 에서 복수의 TF 들은 상이할 수도 있다. 예를 들어, TF#0 는 100 비트의 데이터 사이즈로서 정의되고, TF#1 은 120 비트의 데이터 사이즈로서 정의되고, TF#2 는 150 비트의 데이터 사이즈로서 정의된다. CCTrCH 데이터의 포맷은 전송 포맷 조합 (이하, "TFC") 에 의해 결정된다. 즉, TFC 가 각 TrCH, 및 각 TrCH 에서의 TF 의 조합을 정의한다.
TrCH 및 TF 의 조합이 물리 채널 상에서 송신되는 CCTrCH 에서 변화될 수도 있기 때문에 (즉, TFC 가 임의로 설정될 수도 있기 때문에), 어떤 TFC 가 통신에 사용되는지를 수신기가 검출할 필요가 있다. 이것은, 각 TrCH 가 적절한 데이터 사이즈를 사용하여 디코딩되지 않으면, 수신 데이터가 정확하게 디코딩될 수 없기 때문이다.
"The 3GPP (3rd Generation Partnership Project) TS (Technical Specification) 25.212, V.3.9.0" 은 다양한 TFC 검출 방법을 설명한다. TFC 검출 방법 중 하나는 전송 포맷 조합 표시자 (이하, "TFCI") 를 사용한다. TFCI 는 CCTrCH 의 TFC 를 식별하기 위한 정보이다. TFCI 를 이용하는 방법은 물리 채널 상에서 CCTrCH 와 함께 TFCI 를 송신한다. 수신기측은 CCTrCH 를 디코딩하기 전에 TFCI 를 디코딩하여 CCTrCH 의 TFC 를 검출한다. 또한, CCTrCH 에서의 각 TrCH 가 TFC 에 포함된 TF 정보 및 TrCH 에 기초하여 디코딩되어, 정확한 디코딩 데이터를 얻을 수 있다.
또 다른 TFC 검출 방법에서는, TFCI 가 물리 채널 상에서 송신되지 않으면, TFCI 를 대신하여 명시적 검출가능 TrCH 가 사용된다. CCTrCH 에서의 TrCH 중 하나인 명시적 검출가능 TrCH 가 TFC 검출을 위한 기준으로서 기능한다. CCTrCH 디코딩시에, 수신기 측은 우선 CCTrCH 에서의 명시적 검출가능 TrCH 를 디코딩하여, 명시적 검출가능 TrCH 의 TF 를 결정한다. 따라서, 명시적 검출가능 TrCH 의 TF 는 TFC 를 검출하기 위해 사용되고, CCTrCH 에서의 각 TrCH 는 검출된 TFC 의 TF 정보 및 TrCH 에 기초하여 디코딩된다. 명시적 검출가능 TrCH 를 사용하는 이러한 TFC 검출 방법을 블라인드 전송 포맷 검출 (blind transport format detection) (이하, "BTFD") 이라 한다.
도 8a 및 도 8b 는 BTFD 에 기초한 명시적 검출가능 TrCH 의 데이터 포맷 및 그에 따른 디코딩 방법을 도시한다. 도 8a 에 도시된 바와 같이, 명시적 검출가능 TrCH 은 데이터 영역, 순환 잉여 검사 (CRC) 영역 및 빈 (empty) 영역으로 구성된다. 데이터 영역은 오디오 데이터와 같은 통신 데이터를 저장한다. CRC 영역은 데이터 영역에 대한 에러 검출을 위한 CRC 값을 저장한다. 빈 영역은 빈 데이터, 즉, "0" 들의 시퀀스를 가진다. 명시적 검출가능 TrCH 의 전체 사이즈는 TrCH 의 최대 사이즈와 동일하며; TF 는 데이터 영역에서 CRC 영역까지 존재한다.
명시적 검출가능 TrCH 데이터는 콘벌루션 코딩을 통해 코딩되고, 비터비 (Viterbi) 알고리즘에 기초한 비터비 디코딩을 통해 디코딩된다. 최대 가능도 디코딩 방식인 비터비 디코딩은 목표 데이터를 최대 가능도 (최대 확률) 의 코드로 디코딩한다.
비터비 디코딩에 따르면, 트렐리스 (Trellis) 다이어그램으로 불리는 상태 천이 다이어그램에 기초하여 수행된다. 트렐리스 다이어그램에서는, 각 시점에서 상호접속된 상태로 구성되는 경로가, 얻어지는 디코딩 코드 시퀀스에 대응한다. 가능도가 모든 가능한 경로에 대해 계산되고, 최대 가능도의 경로가 디코딩 데이터에 대응하는 서바이벌 경로로서 정의된다. 각 시점에서 하나의 서바이벌 경로가 선택될 수는 없기 때문에, 각 시점에서 다수의 서바이벌 경로가 선택되어 최종적으로 이전의 경로들이 하나의 서바이벌 경로로 한정된다. 구체적으로는, 비터비 디코딩에 따르면, n 번째 비트 데이터의 디코딩 데이터는 n 번째 비트 데이터가 디코딩되는 시간에는 아직 결정되지 않았지만, n 번째 비트 데이터에 후속하는 m 번째 비트 데이터가 디코딩되는 더 나중의 시간에는 결정된다.
명시적 검출가능 TrCH 는 빈 영역에 "0" 들을 저장하여, 이 영역은 송신 잡음만을 포함한다. 따라서, 도 8b 에 도시된 바와 같이, 명시적 검출가능 TrCH 데이터가 제 1 비트부터 계속하여 비터비 디코딩을 따른다고 가정하면, 최대 가능도는 TF 의 정확한 종단시에 얻어진다. 도 8 에서, 가능도는 TF#0 에서 최대이고, 따라서, TF#0 는 정확한 TF 일 것이다. 또한, TF#0 에서 디코딩 데이터에 대해 CRC 계산이 수행된다. CRC 계산이 정확하면, TF#0 는 정확한 TF 로서 정의될 수 있다.
도 9 는 관련 디코딩 방법을 도시하는 흐름도이다. 이 방법은 명시적 검출가능 TrCH 데이터를 디코딩하고 TF 를 검출한다.
우선, 먼저 디코딩될 데이터 영역을 결정하기 위해 최소 TF (디코딩 데이터 길이) 에 대한 후보가 검색된다 (S801). 다음으로, 코딩된 명시적 검출가능 TrCH 데이터가 제 1 비트로부터 검색된 TF 후보까지 디코딩된다 (S802).
다음으로, 이렇게 디코딩된 데이터를 사용하여 CRC 계산이 수행된다 (S803). 다음으로, CRC 계산 결과가 OK 인지 여부가 체크된다 (S803). CRC 계산 결과가 NG 이면, 후속 TF 후보가 얻어진다 (S805). 그 후, 단계 S802 및 S803 이 반복된다. CRC 계산 결과가 OK 이면, 이 지점에서의 사이즈 (디코딩 데이터 길이) 및 가능도 정보가 저장된다 (S806).
다음으로, 명시적 검출가능 TrCH 데이터가 최대 사이즈로 디코딩되는지 여부가 결정된다 (S807). 명시적 검출가능 TrCH 데이터가 아직 최대 사이즈로 디코딩되지 않았다면, 후속 TF 후보가 획득된다 (S805). 그 후, 단계 S802 내지 S806 이 반복된다. 명시적 검출가능 TrCH 데이터가 이미 최대 사이즈로 디코딩되었다면, 최대 가능도의 사이즈가 얻어지고 TF 로서 결정된다 (S808).
다음으로, 명시적 검출가능 TrCH 데이터가 제 1 비트로부터, 결정된 TF 까지 다시 디코딩된다 (S809). 최종적으로, 명시적 검출가능 TrCH 의 TF 및 디코딩된 명시적 검출가능 TrCH 데이터가 출력된다 (S810).
통상의 디코딩 방법에 따르면, 데이터가 최대 사이즈까지 디코딩되고 그 후 TF 가 결정되며, 그 후 데이터가 다시 디코딩되어야 하는 것이 발견되었다. 이것은, 명시적 검출가능 TrCH 데이터가 비터비 디코딩을 통해 최대 사이즈까지 디코딩되면, 최대 사이즈보다 작은 데이터는 정확하게 디코딩되지 않을 수도 있기 때문이다. 즉, 전술한 바와 같이, 각 시점에 디코딩된 데이터는 비터비 디코딩에 따라 후속 디코딩 프로세스를 통해 고정된다. 따라서, 데이터가 최대 사이즈까지 디코딩되면, 최대 사이즈보다 작은 디코딩 데이터는 후속 디코딩 프로세스를 통해 저-신뢰도 데이터로 대체된다. 또한, 추가적인 디코딩 프로세스가 수행되는 경우, 프로세스 시간은 그에 따라 길어지고, 전력 소모가 증가된다. 복수의 디코더가 병렬로 디코딩 프로세스를 수행하는데 사용되는 경우에도, 프로세스 시간은 단축될 수 있지만 회로 크기가 증가한다.
이상 설명한 바와 같이, 전술한 디코딩 방법은, 디코딩 프로세스가 복수회 반복되어야 하는 문제점을 가진다.
본 발명에 따른 디코더는: 디코딩 데이터를 생성하기 위해 가능도 정보에 기초하여 수신 데이터를 디코딩하는 디코딩부; 복수의 디코딩 데이터 길이를 저장하는 디코딩 데이터 길이 저장부; 수신 데이터를 각각의 복수 디코딩 데이터 길이까지 디코딩함으로써 얻어지는 디코딩 데이터로부터 획득된 소정 길이의 데이터인 복수의 임시 디코딩 데이터를 저장하는 임시 디코딩 데이터 저장부; 수신 데이터를 최대 데이터 길이까지 디코딩함으로써 얻어지는 디코딩 데이터로서 최대 디코딩 데 이터를 저장하는 최대 디코딩 데이터 저장부; 가능도 정보에 기초하여 복수의 디코딩 데이터 길이들 중 하나를 선택하는 선택부; 및 선택된 디코딩 데이터 길이에 기초하여 최대 디코딩 데이터의 일부를 복수의 임시 디코딩 데이터 중 하나로 대체하는 디코딩 데이터 대체부를 구비한다. 본 발명의 디코더에 따르면, 소정 디코딩 데이터 길이의 디코딩 데이터 일부가 유지된다. 이에 기초하여, 수신 데이터가 완전하게 디코딩된 후, 옵션으로 디코딩 데이터가, 유지된 데이터로 대체되어, 소정 디코딩 데이터 길이의 디코딩 데이터를 재구성한다. 그 결과, 수신 데이터가 디코딩되는 횟수를 감소시킬 수 있다.
본 발명에 따른 디코딩 방법은: 디코딩 데이터를 생성하기 위해 가능도 정보에 기초하여 수신 데이터를 디코딩하는 단계; 복수의 디코딩 데이터 길이를 저장하는 단계; 수신 데이터를 각각 복수의 디코딩 데이터 길이까지 디코딩함으로써 얻어지는 디코딩 데이터로부터 획득된 소정 길이의 데이터인 복수의 임시 디코딩 데이터를 저장하는 단계; 수신 데이터를 최대 데이터 길이까지 디코딩함으로써 얻어지는 디코딩 데이터인 최대 디코딩 데이터를 저장하는 단계; 가능도 정보에 기초하여 복수의 디코딩 데이터 길이들 중 하나를 선택하는 단계; 및 선택된 디코딩 데이터 길이에 기초하여 최대 디코딩 데이터의 일부를 복수의 임시 디코딩 데이터들 중 하나로 대체하는 단계를 포함한다. 본 발명의 디코딩 방법에 따르면, 수신 데이터가 디코딩되는 횟수를 감소시킬 수 있다.
본 발명에 따르면, 수신 데이터가 디코딩되는 횟수를 감소시킬 수 있는 디코더 및 디코딩 방법을 제공할 수 있다.
본 발명의 전술한 목적, 이점 및 특성 및 다른 목적, 이점 및 특성은 첨부한 도면을 참조한 다음의 상세한 설명으로부터 명백해질 것이다.
이하, 본 발명을 예시적인 실시형태들을 참조하여 설명한다. 많은 대안적인 실시형태들이 본 발명의 교시를 사용하여 달성될 수 있으며, 본 발명은 예시의 목적으로 제안된 실시형태들에 한정되지 않음을 당업자는 인식할 것이다.
발명의 제 1 실시형태
먼저, 본 발명의 제 1 실시형태에 따른 디코더 및 디코딩 방법을 설명한다. 본 실시형태에 따른 디코더는 하프-디코딩된 데이터의 일부가 유지되어, 필요에 따라 이 유지된 데이터를 사용하여 디코딩 데이터를 재구성하는 특성을 가진다.
도 1 을 참조하여 본 실시형태에 따른 디코더의 구성을 설명한다. 3GPP 표준에 적합한 W-CDMA 기반 이동 통신 시스템에 디코더 (1) 가 사용된다. 디코더 (1) 는 예를 들어, 이동 단말기측 또는 기지국측 상의 수신 유닛에 제공되어, 소정의 에러 정정 코드로 코딩된 수신 데이터를 디코딩한다. 더 상세하게는, 디코더 (1) 는 BTFD 용으로 의도된다. TFCI 가 물리 채널 상에서 송신되지 않으면, 디코더 (1) 가 수신 데이터에서 TFC 를 검출하고, TFCI 를 사용하는 대신에 검출된 TFC 에 기초하여 수신 데이터를 디코딩한다.
디코더 (1) 는 물리 채널 상에서 송신되는 CCTrCH 데이터를 수신 데이터로서 수신한다. 이 데이터는 예를 들어, 도 7 에 도시된 바와 같은 포맷에 적합하다. 수신 데이터는, 안테나를 통해 수신된 신호를 역확산하고 이를 직교 위상 시프트 키잉 (QPSK) 으로 디코딩함으로써 얻어진다.
도 1 에 도시된 바와 같이, 디코더 (1) 는 명시적 검출가능 TrCH 디코딩 유닛 (100) 및 TrCH 디코딩 유닛 (200) 을 구비한다. 여기서 명시적 검출가능 TrCH 디코딩 유닛 (100) 및 TrCH 디코딩 유닛 (200) 은 상이한 블록으로 예시되었지만, 이 유닛들은 필요에 따라 기능의 일부를 공유할 수 있다. 예를 들어, TrCH 디코딩 유닛 (200) 이 콘벌루션 코딩된 TrCH 데이터를 디코딩하는 경우, 명시적 검출가능 TrCH 디코딩 유닛 (100) 에서 비터비 디코더를 사용하여 디코딩이 수행될 수도 있다.
명시적 검출가능 TrCH 디코딩 유닛 (100) 은 CCTrCH 데이터의 TrCH 데이터로부터 명시적 검출가능 TrCH 데이터를 디코딩한다. 명시적 검출가능 TrCH 디코딩 유닛 (100) 은 CCTrCH 에 포함된 명시적 검출가능 TrCH 및 디코딩 데이터 길이를 수신한다.
디코딩 데이터 길이는 명시적 검출가능 TrCH 를 디코딩하기 위한 사이즈를 나타내고, 이 길이는 명시적 검출가능 TrCH 에서의 TF 에 대응한다. 명시적 검출가능 TrCH 디코딩 유닛 (100) 은 복수의 디코딩 데이터 길이를 수신하고, 명시적 검출가능 TrCH 를 디코딩하기 위해 적절한 디코딩 데이터 길이 (TF) 를 선택한다. 디코딩 데이터 길이는 제어 채널을 통해 사전에 획득된 데이터에 의해 정의된다.
명시적 검출가능 TrCH 디코딩 유닛 (100) 은 디코딩 데이터 길이에 기초하여 명시적 검출가능 TrCH 데이터를 디코딩하고, 또한 TF 를 검출한다. 그 후, 명시적 검출가능 TrCH 디코딩 유닛 (100) 은 디코딩 데이터를 외부로 출력하고, TrCH 디코딩 유닛 (200) 에 검출된 TF 를 공급한다. TF 는 CCTrCH 의 TFC 를 특정하는 값이고, 따라서 명시적 검출가능 TrCH 디코딩 유닛 (100) 또는 TrCH 디코딩 유닛 (200) 은 TF 에 의해 CCTrCH 의 TFC 를 결정한다. 따라서, TF 에 의해 특정된 TFC 는 TF 대신에, TrCH 디코딩 유닛 (200) 에 공급될 수도 있다.
명시적 검출가능 TrCH 디코딩 유닛 (100) 은 임의의 방식에 기초하여 CCTrCH 로부터 디코딩될 명시적 검출가능 TrCH 를 선택할 수도 있다. 예를 들어, 제어 채널을 통해 사전에 획득된 제어 데이터는 명시적 검출가능 TrCH 의 위치를 특정하고 명시적 검출가능 TrCH 를 선택하는데 사용될 수도 있다.
TrCH 디코딩 유닛 (200) 은 CCTrCH 의 모든 TrCH 로부터 명시적 검출가능 TrCH 와 다른 TrCH 를 디코딩한다. TrCH 디코딩 유닛 (200) 은, 명시적 검출가능 TrCH 디코딩 유닛 (100) 으로부터 공급된 TFC 또는 TF 에 기초하여, CCTrCH 에서 각각의 TrCH 를 디코딩한다. 그 후, TrCH 디코딩 유닛 (200) 은 디코딩 데이터를 외부로 출력한다. 명시적 검출가능 TrCH 디코딩 유닛 (100) 및 TrCH 디코딩 유닛 (200) 으로부터 출력된 디코딩 데이터는 상부 채널에서 음성 데이터와 같은 통신 데이터로서 프로세싱된다.
다음으로 도 2 를 참조하여, 본 발명에 따른 명시적 검출가능 TrCH 디코딩 유닛의 구성을 설명한다. 도 2 에 도시된 바와 같이, 명시적 검출가능 TrCH 디코딩 유닛 (100) 은, 입력 데이터 저장 메모리 (101), 디코딩 데이터 길이 저장 영역 (102), 비터비 디코더 (103), 가능도 정보 저장 영역 (104), 디코딩 데이터 임시 저장 영역 (105), 최대 가능도 검출 회로 (106), 디코딩 데이터 저장 메모리 (107), 디코딩 데이터 재구성 회로 (108), CRC 계산 회로 (109), TF 저장 메모리 (110) 및 디코딩 데이터 저장 메모리 (111) 를 구비한다.
입력 데이터 저장 메모리 (101) 는 수신 데이터를 입력 데이터로서 저장하기 위한 메모리 (저장 회로) 이다. 입력 데이터 저장 메모리 (101) 는 CCTrCH 의 명시적 검출가능 TrCH 에서의 데이터를 수신 데이터로서 수신한다. 명시적 검출가능 TrCH 디코딩 유닛 (100) 은 수신 데이터를 적절한 디코딩 데이터 길이로 디코딩함으로써 생성된 디코딩 데이터를 출력한다.
디코딩 데이터 길이 저장 영역 (102) 은 복수의 디코딩 데이터 길이를 TF 후보로서 저장하기 위한 저장 영역 (저장 회로) 이다. 디코딩 데이터 길이 저장 영역 (102) 은 N (예를 들어, 16) 디코딩 데이터 길이를 저장한다. 이 영역에서는, 복수의 디코딩 길이가 예를 들어, 오름차순으로 미리 저장되어 있다. 예를 들어, 디코딩 데이터 길이는 디코딩 데이터 길이 TFSZ [0] 내지 TFSZ [N-1] 의 데이터 어레이로서 저장된다. 명시적 검출가능 TrCH 디코딩 유닛 (100) 은 이 디코딩 데이터 길이들 중 하나에 일치하는 적절한 디코딩 데이터 길이 (TF) 를 검출하여 출력한다.
비터비 디코더 (103) 는 비터비 알고리즘에 기초하여 수신 데이터를 디코딩 (비터비-디코딩) 한다. 비터비 디코더 (103) 는 입력 데이터 저장 메모리 (101) 로부터 명시적 검출가능 TrCH 의 수신 데이터를 판독하고, 수신 데이터를 제 1 비트로부터 최대 사이즈까지 디코딩한다.
수신 데이터로서의 명시적 검출가능 TrCH 는 콘벌루션하게 코딩되고, 제한 길이는 예를 들어, 9 이다. 제한 길이가 9 이고, 콘벌루션하게 코딩된 데이터가 디코딩되면, 256 개의 상태가 트렐리스 다이어그램에 나타난다. 비터비 디코더 (103) 는, 256 개의 상태에서 패스매트릭 (pathmetrics) 으로 불리는 가능도 정보 및 패스 히스토리로 불리는 디코딩-데이터 후보를 사용하여 디코딩을 수행한다.
비터비 알고리즘은, 디코딩 데이터 길이의 패스 히스토리를 일시적으로 유지하고, 최종 디코딩 결과로서, 패스메트릭이 최대 가능도를 나타내는 디코딩-데이터 후보를 제공한다. 그러나, 디코딩 데이터 길이에 대응하는 패스 히스토리를 유지하는 것은 회로 크기를 증가시킨다. 본 실시형태에서, 디코딩-데이터 후보의 데이터 길이 (패스 히스토리 길이) 는 디코딩 데이터 길이보다 짧게 설정된다. 패스 히스토리 길이의 모든 디코딩 데이터 후보가 준비될 때, 패스 히스토리 길이의 최초 지점에서 디코딩 데이터가 결정된다. 패스 히스토리 길이는 예를 들어, 제한 길이의 4 내지 5 배이다.
데이터 디코딩에서는, 데이터가 디코딩 데이터 길이 저장 영역 (102) 에 저장된 디코딩 데이터 길이까지 디코딩될 때마다, 비터비 디코더 (103) 가 가능도 정보 (패스메트릭) 를 가능도 정보 저장 영역 (104) 에 저장한다. 이와 동시에, 디코더가 디코딩 데이터 후보로부터 디코딩 결과를 선택하여, 이를 디코딩 데이터 임시 저장 영역 (105) 에 저장한다.
가능도 정보 저장 영역 (104) 은 비터비 디코더 (103) 로부터 공급된 가능도 정보를 각 디코딩 데이터 길이에 저장하기 위한 저장 영역 (저장 회로) 이다. 가능도 정보 저장 영역 (104) 은 디코딩 데이터 길이 저장 영역 (102) 의 N 데이터만큼 많은 가능도 정보를 저장한다. 예를 들어, 가능도 정보는 데이터 어레이로서 저장되고, 디코딩 데이터 길이 저장 영역 (102) 의 디코딩 데이터 길이 TESZ[0] 내지 TFSZ[N-1] 에 대응하는 위치에 각각 저장된다. 또한, 디코딩 데이터 길이 및 가능도 정보는 쌍 (pair) 이 되고, N 개 쌍의 데이터가 저장될 수도 있다.
디코딩 데이터 임시 저장 영역 (105) 은, 비터비 디코더 (103) 에 의해 수신 데이터를 각각의 디코딩 데이터 길이까지 디코딩함으로써 얻어지는 디코딩 데이터의 부분 데이터 및 소정의 길이를 가진 임시 저장 데이터 (임시 디코딩 데이터) 를 유지하기 위한 저장 영역 (저장 회로) 이다. 임시 저장 데이터는, 각 디코딩 데이터 길이까지 디코딩된 데이터의 종단 위치로부터 역으로 (상위 디코딩 데이터, 즉 제 1 비트 쪽으로) 소정의 길이를 가진다. 이러한 소정의 길이는 예를 들어, 패스 히스토리 길이이다. 선행 디코딩 데이터는 이미 결정되어 디코딩 데이터 저장 메모리 (107) 에 저장되어 있다. 디코딩 데이터 임시 저장 영역 (105) 은 디코딩 데이터 길이 저장 영역 (102) 의 N 데이터만큼 많은 임시 저장 데이터를 저장한다. 예를 들어, 임시 저장 데이터는, 가능도 정보와 유사하게, 디코딩 데이터 길이 저장 영역 (102) 의 디코딩 데이터 길이 TESZ[0] 내지 TESZ[N-1] 에 대응하는 데이터 어레이로서 저장된다. 또한, 디코딩 데이터 길이 및 임시 저장 데이터는 쌍이 되고, N 개 쌍의 데이터가 저장될 수도 있다.
최대-가능도 검출 회로 (106) 는 가능도 정보 저장 영역 (104) 에 저장된 가 능도 정보로부터 최대 가능도의 데이터 길이를 검출하기 위한 검출 회로이고, 가능도 정보에 기초하여 디코딩 데이터 길이를 선택하기 위한 선택 회로이다. 최대-가능도 검출 회로 (106) 는 가능도 정보 저장 영역 (104) 의 가능도 정보를 작아지는 가능도 순서로 (내림차순으로) 재배열하여, 최대 가능도를 검출하고 최대 가능도에 대응하는 디코딩 데이터 길이를 선택한다.
디코딩 데이터 저장 메모리 (107) 는 비터비 디코더 (103) 로부터의 디코딩 결과 (디코딩 데이터) 를 저장하기 위한 메모리 (저장 회로) 이다. 디코딩 데이터 저장 메모리 (107) 는 최대 사이즈 (최대 디코딩 데이터) 까지 디코딩된 수신 데이터를 저장한다.
디코딩 데이터 재구성 회로 (108) 는 최대-가능도 검출 회로 (106) 로부터 공급된 디코딩 데이터 길이에 기초하여, 디코딩 데이터 저장 메모리 (107) 및 디코딩 데이터 임시 저장 영역 (105) 에 저장된 데이터를 이용하여 디코딩 데이터를 재구성한다. 즉, 디코딩 데이터 재구성 회로 (108) 는 디코딩 데이터 저장 메모리 (107) 의 디코딩 데이터의 일부를 디코딩 데이터 임시 저장 영역 (105) 의 임시 저장 데이터로 대체한다.
예를 들어, 디코딩 데이터 재구성 회로 (108) 는 디코딩 데이터 저장 메모리 (107) 로부터 순차적으로 판독된 디코딩 데이터를 디코딩 데이터 저장 메모리 (111) 에 저장한다. "최대-가능도의 디코딩 데이터 길이 - 패스 히스토리 길이" 의 사이즈를 가진 디코딩 데이터가 얻어질 때, 디코딩 데이터 재구성 회로 (108) 는 디코딩 데이터 임시 저장 영역 (105) 에 저장된 디코딩 데이터를 판독하고 저장하여, 디코딩 데이터를 재구성한다. 이렇게 재구성된 디코딩 데이터는 CRC 계산 회로 (109) 에 출력된다. CRC 계산 결과가 OK 이면, 이 지점의 데이터 길이가 TF 로서 설정되어 TF 저장 메모리 (110) 에 저장된다.
CRC 계산 회로 (109) 는 재구성된 디코딩 데이터에 대해 CRC 계산을 수행한다. CRC 계산 회로 (109) 는 CRC 계산을 수행하고, 디코딩 데이터의 CRC 값에 대하여 계산 결과를 체크한다.
TF 저장 메모리 (110) 는 디코딩 데이터 재구성 회로 (108) 에 의해 결정된 TF 를 저장하기 위한 메모리 (저장 회로) 이다. 디코딩 데이터 저장 메모리 (111) 는 전술한 바와 같이 재구성된 최종 디코딩 데이터를 저장하기 위한 메모리 (저장 회로) 이다. TF 저장 메모리 (110) 에 저장된 TF 및 디코딩 데이터 저장 메모리 (111) 에 저장된 디코딩 데이터가 외부로 출력된다. TF 저장 메모리 (110) 는 프로세서 메모리일 수도 있고, 프로세서는 TF 에 기초하여 TFC 를 검출할 수도 있다.
다음으로 도 3 내지 도 6 을 참조하여, 본 실시형태에 따른 명시적 검출가능 TrCH 디코딩 유닛의 동작을 설명한다. 도 3 의 흐름도는 명시적 검출가능 TrCH 디코딩 유닛 (100) 이 명시적 검출가능 TrCH 데이터를 디코딩하는 방법을 도시한다.
예를 들어, 디코딩 데이터 길이 저장 영역 (102) 은 TF 후보로서 디코딩 데이터 길이를 저장하고, 입력 데이터 저장 메모리 (101) 가 수신 데이터를 저장한 후에 다음의 프로세스가 수행된다.
우선, 최초로 디코딩될 영역을 결정하기 위해 최소 TF 후보 (디코딩 데이터 길이) 가 검색된다 (S201). 비터비 디코더 (103) 는 디코딩 데이터 길이 저장 영역 (102) 으로부터 최소 디코딩 데이터 길이를 얻는다. 디코딩 데이터 길이가 오름차순으로 저장되면, 상위 디코딩 데이터 길이가 얻어진다.
다음으로, 코딩된 명시적 검출가능 TrCH 데이터가 제 1 비트로부터 상기 얻어진 TF 후보까지 디코딩된다 (S202). 비터비 디코더 (103) 는 입력 데이터 저장 메모리 (101) 에 저장된 수신 데이터를 제 1 비트로부터 차례로 비터비-디코딩한다. 그 후, 비터비 디코더 (103) 는 단계 S201 또는 S205 에서 얻어진 디코딩 데이터 길이까지 계속하여 디코딩한다.
예를 들어, 도 4 에 도시된 바와 같이, 비터비 디코더 (103) 는 수신 데이터를 제 1 비트로부터 최대 사이즈 쪽으로 디코딩한다. 도 4 에서, (a), (b) 및 (c) 부분은, 디코딩 프로세스 중인 데이터를 도시한다. 내부 상태 (패스메트릭 또는 패스 히스토리) 가 디코딩 프로세스 동안 (c) 부분의 데이터에 대해 유지된다. 이 데이터는 패스 히스토리 길이에 대응하는 사이즈를 가진다. (b) 부분의 데이터는 (c) 부분의 유지된 내부 상태에 따라 디코딩되는 데이터이다. (a) 부분의 데이터 영역은 고정된 디코딩-영역이다. 즉, 비터비 디코더 (103) 는 이 내부 상태를 유지하면서 (c) 부분의 내부 상태에 기초하여 (b) 부분의 데이터를 디코딩한다. 비터비 디코더 (103) 는 데이터 디코딩을 계속하면서 디코딩 결과로서의 ((a) 부분의) 디코딩 데이터를 디코딩 데이터 저장 메모리 (107) 에 저장한다.
다음으로, 이렇게 디코딩된 데이터에 대한 가능도 정보 및 임시 저장 데이터가 유지된다 (S203). 비터비 디코더 (103) 가 단계 (S202) 의 디코딩 데이터에 대한 가능도 정보를 가능도 정보 저장 영역 (104) 에 저장하고, 임시 저장 데이터를 디코딩 데이터 임시 저장 영역 (105) 에 저장한다. 이 데이터 모두는 가능도 정보 저장 영역 (104) 및 디코딩 데이터 임시 저장 영역 (105) 의 대응 디코딩 데이터 길이에 관련된 소정의 영역에 저장된다.
이하, 디코딩 데이터 임시 저장 영역 (105) 에 저장된 임시 저장 데이터를 설명한다. 예를 들어, 도 4 의 TF#0 이 예상되는 사이즈로서 정의되고, 최대 사이즈로부터 소망하는 사이즈를 감산함으로써 유도된 사이즈가 빈 영역에 할당된다는 것을 가정한다. 디코딩이 (c) 부분에서 수행되는 경우, (b) 부분의 데이터가 빈 영역의 잡음에 의해 영향받아 저-신뢰도의 디코딩 데이터를 유발한다. 즉, 정확한 TF 가 TF#0 인 경우, TF#0 까지 디코딩된 데이터는 최대 신뢰도에 도달하고, TF#0 를 넘어 디코딩된 데이터는 신뢰도가 낮다.
이러한 단점을 극복하기 위해, 본 실시형태에서는, 도 5 에 도시된 바와 같이, 각 TF 에서 디코딩된 데이터의 일부가 디코딩 동안 임시 저장 데이터로서 유지된다. 임시 저장 데이터의 사이즈는, 내부 상태가 유지되는 기간, 즉, 패스 히스토리 길이에 대응한다.
다음으로, 명시적 검출가능 TrCH 데이터가 최대 사이즈까지 디코딩되었는지 여부가 결정된다 (S204). 비터비 디코더 (103) 는, 명시적 검출가능 TrCH 데이터가 최대 사이즈까지 비터비 디코딩되는지 여부, 즉, 디코딩될 수신 데이터가 잔 류하는지 여부를 결정한다.
단계 S204 에서 데이터가 최대 사이즈까지 디코딩되지 않았다고 결정된 경우, 후속 TF 후보는 획득되어 (S205) 단계 S202 및 S203 을 반복한다. 수신 데이터의 일부가 디코딩되지 않고 잔류하는 경우, 비터비 디코더 (103) 는 디코딩 데이터 길이 저장 영역 (102) 으로부터 후속하는 더 작은 TF 후보를 검색하고, 데이터를 검색된 TF 후보까지 디코딩하여 그 가능도 정보 및 임시 저장 데이터를 저장한다.
단계 S204 에서 수신 데이터가 최대 사이즈까지 디코딩된 것으로 결정되면, 최대 가능도의 사이즈가 얻어진다 (S206). 수신 데이터가 완전하게 디코딩되면 비터비 디코더 (103) 는 디코딩을 종료한다. 이 때, 디코딩 데이터 저장 메모리 (107) 는 최대 사이즈까지 디코딩된 데이터를 저장한다. 디코딩 프로세스의 완료시에, 최대-가능도 검출 회로 (106) 는 가능도 정보 저장 영역 (104) 에 저장된 가능도 정보로부터 최대 가능도를 검출하여, 검출된 최대 가능도에 대응하는 디코딩 데이터 길이를 찾는다. 예를 들어, 가능도 정보 저장 영역 (104) 에 저장된 가능도 정보가 내림차순으로 재배열되는 경우, 최대-가능도 검출 회로 (106) 는 상위 가능도를 최대 가능도로서 검출한다.
다음으로, 디코딩 데이터가 재구성된다 (S207). 디코딩 데이터 재구성 회로 (108) 는 최대-가능도 검출 회로 (106) 에 의해 검출된 디코딩 데이터 길이의 디코딩 데이터를 재구성한다. 재구성된 디코딩 데이터는 "디코딩 데이터 길이 - 패스 히스토리 길이" 의 사이즈를 가진 디코딩 데이터 및 패스 히스토리 길이의 임시 저장 데이터로 구성된다.
예를 들어, 디코딩 데이터 재구성 회로 (108) 는 도 6 에 도시된 바와 같이 디코딩 데이터를 재구성한다. 도 6 은 TF#0 의 디코딩 데이터를 재구성하는 예를 도시한다. 디코딩 데이터 재구성 회로 (108) 는 디코딩 데이터 저장 메모리 (107) 에 저장된 디코딩 데이터를 그 제 1 비트로부터 "디코딩 데이터 길이 - 패스 히스토리 길이" 의 위치까지 판독하고, 이렇게 판독된 디코딩 데이터를 디코딩 데이터 임시 저장 영역 (105) 에 저장된 임시 저장 데이터와 조합하여 RF#0 의 디코딩 데이터를 재구성한다.
다음으로, CRC 계산이 수행된다 (S208). CRC 계산 회로 (109) 는 이렇게 재구성된 디코딩 데이터에 대해 CRC 계산을 수행한다. 예를 들어, CRC 계산 회로 (109) 는 디코딩 데이터의 데이터 영역에 대해 CRC 계산을 수행한다.
다음으로, CRC 계산 결과가 OK 인지 여부가 결정된다 (S209). CRC 계산 회로 (109) 는 이렇게 재구성된 디코딩 데이터의 CRC 영역값에 대한 CRC 계산 결과를 체크한다. 그 결과, 결과가 그 값에 매칭되면, 계산 결과는 OK 로 결정된다. 반대의 경우, 계산 결과는 NG 로 결정된다.
단계 S209 에서 CRC 계산 결과가 OK 로 결정되면, 이 시점의 데이터 사이즈가 TF 로서 정의된다 (S210). CRC 계산 회로 (109) 로부터의 CRC 계산 결과가 OK 이면, 디코딩 데이터 재구성 회로 (108) 는 재구성된 디코딩 데이터의 디코딩 데이터 길이를 TF 로서 설정한다.
단계 S209 에서 CRC 계산 결과가 NG 로 결정되면, 모든 TF 후보가 디코딩에 사용되는지 여부가 결정된다 (S211). CRC 계산 회로 (109) 로부터의 CRC 계산 결과가 NG 이면, 디코딩 데이터 재구성 회로 (108) 는, 디코딩 데이터 길이 저장 영역 (102) 에 미리 저장된 모든 디코딩 데이터 길이들을 사용하여 디코딩 데이터 재구성 및 CRC 계산이 수행되었는지 여부를 결정한다.
단계 S211 에서 모든 TF 후보를 사용하여 디코딩이 수행된 것으로 결정되면, 최대 가능도의 사이즈가 TF 로서 정의된다 (S212). 모든 디코딩 데이터 길이를 사용하여 디코딩 데이터 재구성 및 CRC 계산이 수행되면, 디코딩 데이터 재구성 회로 (108) 는 최대 가능도의 디코딩 데이터 길이를 TF 로서 설정한다.
단계 S211 에서 모든 TF 후보에 대해 디코딩이 완료되지 않은 것으로 결정되면, 다음으로 큰 가능도의 사이즈가 얻어져 (S213) 단계 S207 및 S208 을 반복한다. 일부의 디코딩 데이터 길이에 대해 디코딩 데이터 재구성 및 CRC 계산이 수행되지 않은 것으로 결정되면, 디코딩 데이터 재구성 회로 (108) 는, 최대-가능도 검출 회로 (106) 가 다음으로 큰 가능도를 검출하여 그 검출된 가능도에 대응하는 디코딩 데이터 길이를 얻도록 지시한다. 그 후, 얻어진 디코딩 데이터 길이에 기초하여, 디코딩 데이터 재구성 및 CRC 계산이 수행된다.
최종적으로, 명시적 검출가능 TrCH 데이터의 TF 및 명시적 검출가능 TrCH 데이터의 디코딩 데이터가 출력된다 (S214). 디코딩 데이터 재구성 회로 (108) 는 단계 S210 또는 S212 에서 정의된 TF 를 TF 저장 메모리 (110) 에 저장한다. TF 로 재구성된 디코딩 데이터는 디코딩 데이터 저장 메모리 (111) 에 저장된다. 그 후, 저장된 TF 및 디코딩 데이터가 외부로 출력된다.
이러한 구성으로, 하프-디코딩 데이터의 일부가 저장되고, 디코딩 데이터가 저장 데이터를 사용하여 재구성되어, 디코딩 프로세스의 수를 감소시킨다. 이러한 목적을 위해 단일 디코딩 프로세스로 충분하며, 명시적 검출가능 TrCH 데이터의 TF 를 검출하고 데이터를 디코딩하는데 필요한 시간을 감소시킬 수 있다. 이를 위해 단일 디코더로 충분하기 때문에, 회로 크기가 현저하게 작아질 수 있다.
또한, 더 짧은 프로세스 시간은 더 적은 전류 소모를 유도한다. 즉, 성능을 악화시키지 않고 TF 검출 및 디코딩이 수행된다. 또한, 상이한 디코딩 데이터 길이의 모든 디코딩 데이터를 저장하는 대신에, 패스 히스토리 길이의 데이터만이 저장된다. 그 결과, 더 작은 메모리 용량으로 더 높은 신뢰도의 디코딩이 이루어질 수 있다.
다른 실시형태
전술한 예에서, CRC 계산은 재구성된 디코딩 데이터에 대해 수행되지만, CRC 계산은 임의의 다른 시점에 이루어질 수도 있다. 예를 들어, CRC 계산 회로 (109) 는 비터비 디코더 (103) 에 의해 디코딩되는 데이터에 대해 CRC 계산을 수행하도록 구성된다. 데이터가 TF 후보까지 디코딩될 때, 가능도 정보 및 임시 저장 데이터와 함께 CRC 계산 결과를 저장하도록 CRC 값이 계산될 수도 있다. 그 후, 데이터가 최대 사이즈까지 디코딩된 후, 디코딩 데이터 재구성 회로 (108) 는 CRC 계산 결과가 OK 로 결정된 사이즈의 디코딩 데이터만을 재구성할 수도 있다. 이 경우, CRC 계산 결과를 저장하기 위한 추가적인 영역이 필요하지만, 디코딩 데이터를 재구성하기 위한 임의의 비경제적인 프로세스는 제거될 수 있다.
전술한 예에서, 디코더는 W-CDMA 기반 이동 통신 시스템에 사용된다. 그러나, 디코더는 또 다른 모드의 이동 통신 시스템 및 다른 유/무선 통신 시스템에 적용될 수도 있다.
본 발명은 전술한 실시형태에 한정되지 않으며 본 발명의 범주 및 사상으로부터 벗어나지 않고, 변형 및 변경될 수도 있다.
본 발명에 따르면, 수신 데이터가 디코딩되는 횟수를 감소시킬 수 있는 디코더 및 디코딩 방법을 제공할 수 있다.
Claims (16)
- 디코딩 데이터를 생성하기 위해 가능도 정보에 기초하여 수신 데이터를 디코딩하는 디코딩부;복수의 디코딩 데이터 길이를 저장하는 디코딩 데이터 길이 저장부;상기 수신 데이터를 상기 복수의 디코딩 데이터 길이 각각까지 디코딩함으로써 얻어지는 디코딩 데이터로부터 획득되는 소정 길이의 데이터인 복수의 임시 디코딩 데이터를 저장하는 임시 디코딩 데이터 저장부;상기 수신 데이터를 상기 수신 데이터의 최대 데이터 길이까지 디코딩함으로써 얻어지는 최대 디코딩 데이터를 저장하는 최대 디코딩 데이터 저장부;상기 복수의 디코딩 데이터 길이 중 하나를 가능도 정보에 기초하여 선택하는 선택부; 및상기 선택된 디코딩 데이터 길이에 기초하여 상기 최대 디코딩 데이터의 일부를 상기 복수의 임시 디코딩 데이터 중 하나로 대체하는 디코딩 데이터 대체부를 구비하는, 디코딩 장치.
- 제 1 항에 있어서,상기 복수의 디코딩 데이터 길이는 상기 수신 데이터의 복수의 데이터 포맷에 관한 정보인, 디코딩 장치.
- 제 1 항에 있어서,상기 복수의 임시 디코딩 데이터 각각은 상기 복수의 디코딩 데이터 길이 각각의 종단 위치로부터 상기 디코딩 데이터의 상위 위치까지인 소정 길이의 디코딩 데이터인, 디코딩 장치.
- 제 1 항에 있어서,상기 소정 길이는 패스 히스토리 길이인, 디코딩 장치.
- 제 3 항에 있어서,상기 소정 길이는 패스 히스토리 길이인, 디코딩 장치.
- 제 1 항에 있어서,상기 대체된 디코딩 데이터에 대한 에러 검출을 수행하는 에러 검출부를 더 구비하는, 디코딩 장치.
- 제 1 항에 있어서,상기 복수의 디코딩 데이터 길이의 각각까지 디코딩된 데이터에 대한 에러 검출을 수행하는 에러 검출부를 더 구비하는, 디코딩 장치.
- 제 1 항에 있어서,상기 디코딩부는 비터비 (Viterbi) 알고리즘에 기초하여 디코딩을 수행하는 비터비 디코더인, 디코딩 장치.
- 제 1 항에 있어서,상기 선택부는 상기 복수의 디코딩 데이터 길이로부터 가능도가 최대인 디코딩 데이터 길이를 선택하는, 디코딩 장치.
- 제 1 항에 있어서,상기 디코딩 데이터 대체부는 상기 최대 디코딩 데이터의 일부를 상기 선택된 디코딩 데이터 길이에 대응하는 임시 디코딩 데이터로 대체하는, 디코딩 장치.
- 디코딩 데이터를 생성하기 위해 가능도 정보에 기초하여 수신 데이터를 디코딩하는 단계;복수의 디코딩 데이터 길이를 저장하는 단계;상기 수신 데이터를 상기 복수의 디코딩 데이터 길이 각각까지 디코딩함으로써 얻어지는 디코딩 데이터로부터 획득된 소정 길이의 데이터인 복수의 임시 디코딩 데이터를 저장하는 단계;상기 수신 데이터를 상기 수신 데이터의 최대 데이터 길이까지 디코딩함으로서 얻어지는 최대 디코딩 데이터를 저장하는 단계;상기 복수의 디코딩 데이터 길이 중 하나를 가능도 정보에 기초하여 선택하는 단계; 및상기 최대 디코딩 데이터의 일부를 상기 선택된 디코딩 데이터 길이에 기초하여 상기 복수의 임시 디코딩 데이터 중 하나로 대체하는 단계를 포함하는, 디코딩 방법.
- 제 11 항에 있어서,상기 복수의 디코딩 데이터 길이는 상기 수신 데이터의 복수의 데이터 포맷에 관한 정보인, 디코딩 방법.
- 제 11 항에 있어서,상기 복수의 임시 디코딩 데이터 각각은, 상기 복수의 디코딩 데이터 길이 각각의 종단 위치로부터 상기 디코딩 데이터의 상위 위치까지인 소정 길이의 디코딩 데이터인, 디코딩 방법.
- 제 11 항에 있어서,상기 소정 길이는 패스 히스토리 길이인, 디코딩 방법.
- 제 11 항에 있어서,상기 대체된 디코딩 데이터에 대한 에러 검출을 수행하는 단계를 더 포함하는, 디코딩 방법.
- 제 11 항에 있어서,상기 복수의 디코딩 데이터 길이 각각까지 디코딩 데이터에 대한 에러 검출을 수행하는 단계를 더 포함하는, 디코딩 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004283457A JP4408783B2 (ja) | 2004-09-29 | 2004-09-29 | 復号装置及び復号方法 |
| JPJP-P-2004-00283457 | 2004-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060051867A KR20060051867A (ko) | 2006-05-19 |
| KR100743865B1 true KR100743865B1 (ko) | 2007-07-30 |
Family
ID=35394896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20050091483A KR100743865B1 (ko) | 2004-09-29 | 2005-09-29 | 디코딩 장치 및 디코딩 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7519897B2 (ko) |
| JP (1) | JP4408783B2 (ko) |
| KR (1) | KR100743865B1 (ko) |
| CN (1) | CN1756138B (ko) |
| GB (1) | GB2418820B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215655B2 (en) * | 2004-01-09 | 2007-05-08 | Interdigital Technology Corporation | Transport format combination selection in a wireless transmit/receive unit |
| JP4758765B2 (ja) * | 2006-01-05 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | トランスポートフォーマット検出装置及びトランスポートフォーマット検出方法 |
| US8645793B2 (en) | 2008-06-03 | 2014-02-04 | Marvell International Ltd. | Statistical tracking for flash memory |
| US8312345B1 (en) * | 2006-09-29 | 2012-11-13 | Marvell International Ltd. | Forward error correcting code encoder apparatus |
| US7827450B1 (en) | 2006-11-28 | 2010-11-02 | Marvell International Ltd. | Defect detection and handling for memory based on pilot cells |
| US8316206B2 (en) | 2007-02-12 | 2012-11-20 | Marvell World Trade Ltd. | Pilot placement for non-volatile memory |
| US7808834B1 (en) | 2007-04-13 | 2010-10-05 | Marvell International Ltd. | Incremental memory refresh |
| GB0712701D0 (en) | 2007-06-29 | 2007-08-08 | Inc Icera | Processing transmission in a wireless communication system |
| US8031526B1 (en) | 2007-08-23 | 2011-10-04 | Marvell International Ltd. | Write pre-compensation for nonvolatile memory |
| US8189381B1 (en) | 2007-08-28 | 2012-05-29 | Marvell International Ltd. | System and method for reading flash memory cells |
| US8085605B2 (en) * | 2007-08-29 | 2011-12-27 | Marvell World Trade Ltd. | Sequence detection for flash memory with inter-cell interference |
| US8179719B1 (en) | 2008-03-10 | 2012-05-15 | Marvell International Ltd. | Systems and methods for improving error distributions in multi-level cell memory systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026452A (ko) * | 1997-09-24 | 1999-04-15 | 윤종용 | 비터비 디코더 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2877248B2 (ja) * | 1994-05-20 | 1999-03-31 | エヌ・ティ・ティ移動通信網株式会社 | Ｃｄｍａシステムにおける送信電力制御方法および装置 |
| JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
| TW447194B (en) * | 1999-04-12 | 2001-07-21 | Matsushita Electric Ind Co Ltd | Viterbi decoding device and method |
| JP4239314B2 (ja) * | 1999-09-06 | 2009-03-18 | ソニー株式会社 | 符号化装置および方法、復号装置および方法、および記録媒体 |
| US7127664B2 (en) * | 2000-09-18 | 2006-10-24 | Lucent Technologies Inc. | Reconfigurable architecture for decoding telecommunications signals |
| JP3984790B2 (ja) * | 2001-01-15 | 2007-10-03 | 日本電気株式会社 | ビタビ復号処理装置 |
| EP1364462A1 (en) * | 2001-02-23 | 2003-11-26 | Koninklijke Philips Electronics N.V. | Turbo decoder system comprising parallel decoders |
| US7072926B2 (en) | 2001-06-08 | 2006-07-04 | Texas Instruments Incorporated | Blind transport format detection system and method with logarithm approximation for reliability figure |
| GB2389020B (en) | 2002-05-23 | 2006-02-01 | Ubinetics Ltd | Blind transport format detection for transmission link |
| EP1387516A1 (en) | 2002-07-30 | 2004-02-04 | Agilent Technologies, Inc. - a Delaware corporation - | Blind transport format detection in spread spectrum receivers |
| US7463702B2 (en) * | 2002-11-12 | 2008-12-09 | Agere Systems Inc. | System and method for one-pass blind transport format detection |
-
2004
- 2004-09-29 JP JP2004283457A patent/JP4408783B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-28 US US11/236,502 patent/US7519897B2/en not_active Expired - Fee Related
- 2005-09-28 GB GB0519752A patent/GB2418820B/en not_active Expired - Fee Related
- 2005-09-29 CN CN2005101070746A patent/CN1756138B/zh not_active Expired - Fee Related
- 2005-09-29 KR KR20050091483A patent/KR100743865B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026452A (ko) * | 1997-09-24 | 1999-04-15 | 윤종용 | 비터비 디코더 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2418820A (en) | 2006-04-05 |
| JP2006101077A (ja) | 2006-04-13 |
| CN1756138A (zh) | 2006-04-05 |
| GB0519752D0 (en) | 2005-11-09 |
| US20060085729A1 (en) | 2006-04-20 |
| KR20060051867A (ko) | 2006-05-19 |
| GB2418820B (en) | 2007-04-25 |
| JP4408783B2 (ja) | 2010-02-03 |
| CN1756138B (zh) | 2011-06-08 |
| US7519897B2 (en) | 2009-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743865B1 (ko) | 디코딩 장치 및 디코딩 방법 | |
| US6567938B2 (en) | Convolution decoding terminated by an error detection block code with distributed parity bits | |
| US6813323B2 (en) | Decoding method and communication terminal apparatus | |
| EP0967730A1 (en) | Convolutional decoder with modified metrics | |
| KR20010005541A (ko) | 다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템 | |
| JPH0555932A (ja) | 誤り訂正符復号化装置 | |
| US6452985B1 (en) | Viterbi decoding apparatus and Viterbi decoding method | |
| US20010056565A1 (en) | Encoding device | |
| JP3670520B2 (ja) | ターボ復号器およびターボ復号装置 | |
| US20070153693A1 (en) | Transport format detecting apparatus and method | |
| US20070033478A1 (en) | System and method for blind transport format detection with cyclic redundancy check | |
| US5822340A (en) | Method for decoding data signals using fixed-length decision window | |
| US5982822A (en) | Viterbi decoder | |
| US7340670B2 (en) | Decoding apparatus, communication apparatus and decoding method | |
| US10826541B2 (en) | Convolutional code decoder and convolutional code decoding method | |
| CA2720420A1 (en) | System and method for decoding a message using a priori information | |
| US7096410B2 (en) | Turbo-code decoding using variably set learning interval and sliding window | |
| US6842490B1 (en) | Viterbi decoder with adaptive traceback | |
| JP2004215310A (ja) | 誤り訂正ターボ符号の復号器 | |
| KR19990016432A (ko) | 비터비 알고리즘을 적용하는 복호 과정에서의 생존 경로 역추적 방법 및 그 장치 | |
| US7159167B2 (en) | Method and arrangement for enhancing search through trellis | |
| KR100811376B1 (ko) | 통신시스템에서의 부호화 및 복호화 방법 | |
| WO2004019498A1 (en) | Convolutional decoder and method for decoding demodulated values | |
| US20110113309A1 (en) | System and method for decoding a message using a priori information | |
| JP2004260391A (ja) | 畳み込み符号の最尤復号器および最尤復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130705 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140716 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 11 |