CN1756138B - 解码设备和解码方法 - Google Patents
解码设备和解码方法 Download PDFInfo
- Publication number
- CN1756138B CN1756138B CN2005101070746A CN200510107074A CN1756138B CN 1756138 B CN1756138 B CN 1756138B CN 2005101070746 A CN2005101070746 A CN 2005101070746A CN 200510107074 A CN200510107074 A CN 200510107074A CN 1756138 B CN1756138 B CN 1756138B
- Authority
- CN
- China
- Prior art keywords
- data
- decoded data
- decoded
- trch
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title abstract description 28
- 230000015654 memory Effects 0.000 claims abstract description 75
- 238000003860 storage Methods 0.000 claims abstract description 22
- ZIIRLFNUZROIBX-UHFFFAOYSA-N 2,3,5-trichlorobenzene-1,4-diol Chemical compound OC1=CC(Cl)=C(O)C(Cl)=C1Cl ZIIRLFNUZROIBX-UHFFFAOYSA-N 0.000 claims 4
- 238000007476 Maximum Likelihood Methods 0.000 abstract description 23
- 238000001514 detection method Methods 0.000 abstract description 16
- 238000013500 data storage Methods 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 16
- 241001269238 Data Species 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 230000004083 survival effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2662—Arrangements for Wireless System Synchronisation
- H04B7/2668—Arrangements for Wireless Code-Division Multiple Access [CDMA] System Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2662—Arrangements for Wireless System Synchronisation
- H04B7/2671—Arrangements for Wireless Time-Division Multiple Access [TDMA] System Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
提供了一种能够减少接收的数据的解码次数的解码器和解码方法。根据本发明的解码器包括:Viterbi解码器,用于解码接收的数据;解码数据长度存储区,用于存储解码数据长度;解码数据临时存储区,用于将临时存储数据作为解码数据存储直到解码数据长度;最大数据存储器,用于将最大解码数据作为解码数据存储直到最大数据长度;最大似然检测电路,用于根据似然信息选择解码数据长度;以及解码数据重构电路,用于用临时解码数据替换一部分最大解码数据。
Description
发明领域
本发明涉及一种解码设备和解码方法,特别涉及一种用于检测接收的数据的数据格式的解码设备和解码方法。
背景技术
近年来,对用于诸如移动电话等移动通信系统的通信方法进行了深入研究。在第三代合作伙伴项目(3GPP)中,第三代移动通信系统已经标准化了,宽带码分多址(W-CDMA)方法已被公知为符合3GPP标准的通信方法。
“3GPP(第三代合作伙伴项目)TS(技术规范)25.212,V.3.9.0”讲述了在基于W-CDMA的移动通信系统中所发送和接收的数据的格式例子。根据W-CDMA系统,多个物理信道在无线电传输路径上多路复用,并且多个传输信道(下面称之为“TrCH”)在每一个物理信道上多路复用。这些TrCH使得可以在不同的信道中同时进行诸如音频数据和图像数据等各种类型的信息的传输/接收,并且能够以足够用于相应的业务等的传输质量来通信。
图7示出了在W-CDMA系统的物理信道上传输的TrCH的数据格式例子。在物理信道上传输的是包括有多个TrCH数据的合成组合TrCH(下面称之为“CCTrCH”)数据。在所示例子中,CCTrCH包括四个TrCH,也就是TrCH#0、TrCH#1、TrCH#2和TrCH#3。此外,每一个TrCH数据都是由特定数据长度的数据单元组成的。该数据长度被称为传输格式(下面称之为“TF”)。在所示例子中,将3TF(TF#0)、4TF(TF#3)、2TF(TF#1)和4TF(TF#2)分别分配给TrCH#0、TrCH#1、TrCH#2和TrCH#3。每一个TrCH中的多个TF可以不同。例如,TF#0的数据尺寸被定义为100比特,TF#1的数据尺寸被定义为120比特,以及TF#2的数据尺寸被定义为150比特。CCTrCH数据的格式是由传输格式组合(下面称之为“TFC”)所确定的。也就是说,TFC定义每一个TrCH和每一个TrCH中TF的组合。
由于在物理信道上传输的CCTrCH中TrCH和TF的组合可以变化(也就是说,TFC可以任意设置),因此接收器侧需要检测是哪一个TFC用于通信。这是因为除非使用合适的数据尺寸对每一个TrCH进行解码,否则不能正确地对接收的数据进行解码。
“3GPP(第三代合作伙伴项目)TS(技术规范)25.212,V.3.9.0”讲述了检测TFC的几种方法。TFC检测方法之一利用了传输格式组合指示(下面称之为“TFCI”)。TFCI是用于识别CCTrCH的TFC的信息。利用了TFCI的方法将TFCI与CCTrCH一起在物理信道上进行传输。接收器侧在对CCTrCH数据进行解码之前对TFCI进行解码,从而检测CCTrCH的TFC。另外,CCTrCH中的每一个TrCH是根据TFC中所包含的TrCH和TF信息进行解码的,因此可以得到准确的解码数据。
给出另一种TFC检测方法,如果没有TFCI在物理信道上传输,则使用明显可被检测到的TrCH来替换TFCI。作为CCTrCH中的TrCH之一的明显可被检测的TrCH用作用于检测TFC的参考。当对CCTrCH进行解码时,接收器侧首先对CCTrCH中的明显可被检测的TrCH进行解码,从而确定明显可被检测的TrCH的TF。然后,明显可被检测的TrCH的TF用于检测TFC,并且CCTrCH中的每一个TrCH都是根据检测的TFC中的TrCH和TF信息来解码的。使用明显可被检测的TrCH的这种检测TFC的方法被称为盲传输格式检测(下面称为“BTFD”)。
图8A和8B示出了基于BTFD的明显可被检测的TrCH的数据格式及其解码方法。如图8A所示,明显可被检测的TrCH是由数据区、循环冗余码校验(CRC)区和空白区组成。数据区存储诸如音频数据等通信数据。CRC区为数据区存储用于错误检测的CRC值。空白区具有空白数据,也就是“0”序列。明显可被检测的TrCH的整个尺寸等于TrCH的最大尺寸;TF将数据区扩展到CRC区。
明显可被检测的TrCH数据是通过卷积编码来进行编码的,并且是通过基于Viterbi算法的Viterbi解码来进行解码的。作为最大似然解码方法的Viterbi解码,将目标数据解码成最大似然(最可能的)码。
根据Viterbi解码,解码是根据被称为Trellis图的状态转移图来进行的。在Trellis图中,由各个时间点处的互连的状态组成的路径与要获取的解码的代码序列相对应。计算所有可能路径的似然,并将最大似然路径定义为与解码数据对应的生存路径。由于无法在每一个时间点处选择一个生存路径,因此在每一个时间点处都选择了多个生存路径,并且最终将过去的路径缩小到一个生存路径。详细地讲,根据Viterbi解码,第n位数据的解码数据在对第n位数据进行解码时还没有被确定,但是稍后当对第n位数据之后的第m位数据进行解码时得到确定。
明显可被检测的TrCH在空白区中存储“0”,因此该区域只包含传输噪声。因此,假设明显可被检测的TrCH数据从第一位开始向下经过Viterbi解码,如图8B所示,则在TF的正确末端获得最大似然。在图8中,似然在TF#0处最大,因此TF#0很可能是正确的TF。此外,在TF#0中为解码数据进行CRC计算。如果CRC计算是正确的,则TF#0能够被定义为正确的TF。
图9为流程图,示出了相关的解码方法。该方法检测TF以及对明显可被检测的TrCH数据进行解码。
首先,检索最小TF(解码数据长度)的候选,用于确定被首先解码的数据区(S801)。接下来,从第一位到被检索的TF候选,对编码的明显可被检测的TrCH数据进行解码(S802)。
随后,使用这样解码的数据进行CRC计算(S803)。然后,检验CRC计算结果是否为OK(S804)。如果CRC计算结果为NG,则获取下一个TF候选(S805)。然后,重复步骤S802和S803。如果CRC计算结果为OK,则存储在该点处的似然信息和尺寸(解码数据长度)(S806)。
接下来,判断是否已将明显可被检测的TrCH数据解码到最大尺寸(S807)。如果明显可被检测的TrCH数据还没有被解码到最大尺寸,则获取下一个TF候选(S805)。然后,重复步骤S802至S806。如果明显可被检测的TrCH数据已经被解码到最大尺寸,则获得了最大似然尺寸,并且将其确定为TF(S808)。
接下来,再次从第一位到确定的TF对明显可被检测的TrCH数据进行解码(S809)。最后,输出明显可被检测的TrCH的TF和解码的明显可被检测的TrCH数据(S810)。
已经发现,根据现有的解码方法,数据要被解码到最大尺寸,然后确定TF,其后数据应该被再次解码。这是因为,如果明显可被检测的TrCH数据通过Viterbi解码被解码到最大尺寸,则小于最大尺寸的数据可能无法被正确解码。也就是说,如上所述,根据Viterbi解码,通过随后的解码处理,每一个时间点处的解码数据是固定的。因此,如果数据被解码到最大尺寸,则通过随后的解码处理,小于最大尺寸的解码数据被可靠性低的数据所替代。另外,当执行其它的解码处理时,处理时间相应延长,并且功耗增加。即使使用多个解码器并行地执行解码处理,尽管能够缩短处理时间,但是会增加电路规模。
如上所述,上述解码方法存在的问题是解码处理应该被重复几次。
发明内容
根据本发明的解码设备,包括:输入数据存储器,用于存储明显可被检测的TrCH中的接收到的将被解码的数据;Viterbi解码器,其耦合到所述输入数据存储器,以便从所述接收到的数据的开始位置到与所述明显可被检测的TrCH的最大尺寸相对应的结束位置执行Viterbi解码,并且输出第一解码数据,所述第一解码数据是从所述开始位置到所述结束位置对所述接收到的数据进行所述Viterbi解码的结果,其中所述Viterbi解码器进一步输出第二解码数据,作为在第一位置对所述接收到的数据执行Viterbi解码的结果,所述第一位置在所述开始位置之后且在所述结束位置之前,所述第一位置对应于用于所述明显可被检测的TrCH的解码数据长度,在用于所述明显可被检测的TrCH的解码数据长度之后所述接收到的数据是空白的,所述第二解码数据具有的长度对应于从所述第一位置到所述开始位置的路径历史长度;似然信息存储器,其耦合到所述Viterbi解码器以存储对应于所述第一位置的路径度量;解码数据存储器,其耦合到所述Viterbi解码器以存储所述第一解码数据;解码数据临时存储器,其耦合到所述Viterbi解码器以存储所述第二解码数据;以及解码数据重构电路,其耦合到所述解码数据存储器和所述解码数据临时存储器,以便以所述第二解码数据替换所述第一解码数据的一部分,并且输出第三解码数据,所述第一解码数据的所述一部分对应于所述第二解码数据。根据本发明的解码器,保留了一部分预定解码数据长度的解码数据。根据这一点,在对接收的数据进行完全解码后,用保留的数据有选择地替换解码数据,从而重构预定解码数据长度的解码数据。因此,能够减少对接收的数据进行解码的次数。
根据本发明的解码方法包括:根据似然信息来对接收的数据进行解码,以产生解码数据;存储多个解码数据长度;存储多个临时解码数据,其中每一个临时数据是从通过将接收的数据解码直到多个解码数据长度的每一个而获得的解码数据取预定长度的数据;存储最大解码数据,它是通过将接收的数据解码直到最大数据长度而获得的;根据似然信息选择多个解码数据长度中的一个;以及根据所选的解码数据长度,用多个临时解码数据中的一个替换一部分最大解码数据。根据本发明的解码方法,能够减少对接收的数据进行解码的次数。
根据本发明,能够提供一种解码器和解码方法,其能够减少对接收的数据进行解码的次数。
附图说明
从结合附图的如下说明中,本发明的上述和其它目的、优点和特征将更加清楚,其中:
图1为示出了根据本发明的解码器的结构的框图;
图2为示出了根据本发明的解码器的结构的框图;
图3为流程图,示出了根据本发明的解码方法;
图4示出了根据本发明的解码方法;
图5示出了根据本发明的解码方法;
图6示出了根据本发明的解码方法;
图7示出了传输信道(TrCH)数据的格式;
图8A和8B示出了明显可被检测的TrCH数据的格式及其解码方法;以及
图9为流程图,示出了现有的解码方法。
具体实施方式
现在将参考解释性实施例在此讲述本发明。本领域的一般技术人员将认识到,使用本发明的讲述还可以实现许多可选的实施例,并且本发明并不限于用于讲解目的的实施例。
本发明的第一实施例
首先,讲述根据本发明第一实施例的解码器和解码方法。根据本实施例的解码器的特征是保留了部分半解码数据,以便在需要时使用保留的数据来重构解码数据。
现在参照图1来讲述根据本实施例的解码器的结构。解码器1用于基于W-CDMA的符合3GPP标准的移动通信系统。解码器1被提供给例如移动终端侧或基站侧的接收单元,并且适用于对使用预定错误校验码来编码的接收数据进行解码。特别地,解码器1用于BTFD。如果TFCI不在物理信道上传输,则解码器1检测接收数据中的TFC并且根据检测的TFC而不是使用TFCI来对接收的数据进行解码。
解码器1接收在物理信道上传输的CCTrCH数据作为接收数据。该数据符合例如如图7所示的格式。接收数据是通过去扩展经天线接收的信号并且然后使用四相移键控(QPSK)来对其进行解码而得到的。
如图1所示,解码器1包括明显可被检测的TrCH解码单元100和TrCH解码单元200。这里,明显可被检测的TrCH解码单元100和TrCH解码单元200是作为不同的模块来讲述的;不过,这些单元必要时可共享部分功能。例如,当TrCH解码单元200对卷积编码的TrCH数据进行解码时,可以使用明显可被检测的TrCH解码单元100中的Viterbi解码来进行解码。
明显可被检测的TrCH解码单元100对CCTrCH数据中TrCH数据的明显可被检测的TrCH数据进行解码。明显可被检测的TrCH解码单元100接收CCTrCH中所包含的明显可被检测的TrCH和解码数据长度。
解码数据长度表示用于对明显可被检测的TrCH进行解码的尺寸,并且该长度与明显可被检测的TrCH中的TF相对应。明显可被检测的TrCH解码单元100接收多个解码数据长度,并且选择适合的解码数据长度(TF),用于对明显可被检测的TrCH进行解码。解码数据长度是由通过控制信道预先获得的数据来定义的。
明显可被检测的TrCH解码单元100根据解码数据长度对明显可被检测的TrCH数据进行解码,并且还检测TF。然后,明显可被检测的TrCH解码单元100将解码的数据输出到外部,并且将检测的TF供应给TrCH解码单元200。TF是用于指定CCTrCH的TFC的值,因此明显可被检测的TrCH解码单元100或TrCH解码单元200通过TF来确定CCTrCH的TFC。因此,可以将由TF指定的TFC而不是TF提供给TrCH解码单元200。
注意,明显可被检测的TrCH解码单元100可以根据任何方法来从CCTrCH中选择被解码的明显可被检测的TrCH。例如,通过控制信道预先获取的控制数据可以用来指定明显可被检测的TrCH的位置并且选择明显可被检测的TrCH。
TrCH解码单元200对CCTrCH中所有TrCH中除了明显可被检测的TrCH之外的其它TrCH进行解码。TrCH解码单元200根据从明显可被检测的TrCH解码单元100提供的TF或TFC,对CCTrCH中的每一个TrCH进行解码。然后,TrCH解码单元200将解码的数据输出到外部。从明显可被检测的TrCH解码单元100和TrCH解码单元200输出的解码数据被处理成诸如上行信道中的音频数据等通信数据。
接下来参照图2来讲述根据本实施例的明显可被检测的TrCH解码单元的结构。如图2所示,明显可被检测的TrCH解码单元100包括输入数据存储器101、解码数据长度存储区102、Viterbi解码器103、似然信息存储区104、解码数据临时存储区105、最大似然检测电路106、解码数据存储器107、解码数据重构电路108、CRC计算电路109、TF存储器110和解码数据存储器111。
输入数据存储器101是用于将接收的数据存储为输入数据的存储器(存储电路)。输入数据存储器101接收CCTrCH中的明显可被检测的TrCH中的数据来作为接收数据。明显可被检测的TrCH解码单元100输出通过使用合适的解码数据长度来对接收数据进行解码而产生的解码数据。
解码数据长度存储区102是用于将多个解码数据长度存储为TF候选的存储区(存储电路)。解码数据长度存储区102存储N(例如16)个解码数据长度。在该区中,例如按照升序预先存储了多个解码长度。举一个例子,将解码数据长度存储为解码数据长度TFSZ[0]~TFSZ[N-1]的数据阵列。明显可被检测的TrCH解码单元100检测和输出与这些解码数据长度之一相一致的合适解码数据长度(TF)。
Viterbi解码器103根据Viterbi算法对接收的数据进行解码(Viterbi解码)。Viterbi解码器103从输入数据存储器101读取明显可被检测的TrCH的接收数据,并且从第一位到最大尺寸对接收的数据进行解码。
作为接收数据的明显可被检测的TrCH是被卷积编码的,并且约束长度为例如9。假设约束长度为9并且对卷积编码的数据进行解码,则在Trellis图中出现256个状态。Viterbi解码器103使用256个状态中被称为路径度量的似然信息和被称为路径历史的解码数据候选来执行解码。
Viterbi算法临时保留解码数据长度的路径历史,并且将路径度量显示出最大似然的解码数据候选作为最后的解码结果来提供。不过,保留对应于解码数据长度的路径历史增加了电路规模。在本实施例中,解码数据候选的数据长度(路径历史长度)被设定得比解码数据长度短。当准备路径历史长度的所有解码数据候选时,确定了在路径历史长度的第一点处的解码数据。例如,路径历史长度为约束长度的4~5倍。
在数据解码中,当将数据进行解码直到达到解码数据长度存储区102中所存储的每一个解码数据长度时,Viterbi解码器103将每次的似然信息(路径度量)存储到似然信息存储区104中。同时,解码器从解码数据候选中选择解码结果,并且将其存储在解码数据临时存储区105中。
似然信息存储区104是用于存储在每一个解码数据程度处从Viterbi解码器103提供的似然信息的存储区(存储电路)。似然信息存储区104存储与解码数据长度存储区102中的N个数据相同多的似然信息。例如,似然信息被存储成数据阵列,并且分别存储在对应于解码数据长度存储区102中的解码数据长度TFSZ[0]~TFSZ[N-1]的位置上。另外,解码数据长度和似然信息是成对的,并且可以存储N对数据。
解码数据临时存储区105是用于保留临时存储数据(临时解码数据)的存储区(存储电路),临时存储数据具有预定长度并且具有通过Viterbi解码器103将接收数据解码直到各个解码数据长度而得到的解码数据中的部分数据。临时存储数据从被解码直到每一个解码数据长度的数据的尾端起向后(朝着解码数据的顶端,也就是第一位)具有预定长度。该预定长度为例如路径历史长度。前面的解码数据已经被确定并且被存储在解码数据存储器107中。解码数据临时存储区105存储与解码数据长度存储区102中的N个数据同样多的临时存储数据。例如,与似然信息类似,临时存储数据与解码数据长度存储区102中的解码数据长度TFSZ[0]~TFSZ[N-1]相对应地被存储成数据阵列。此外,解码数据长度和临时存储数据是成对的,并且可以存储N对数据。
最大似然检测电路106不仅是用于根据似然信息存储区104中所存储的似然信息来检测具有最大似然的数据长度的检测电路,而且是用于根据似然信息来选择解码数据长度的选择电路。最大似然检测电路106以降序似然的顺序(降序)来重新排列似然信息存储区104中的似然信息,以检测最大似然并且选择对应于最大似然的解码数据长度。
解码数据存储器107是用于存储来自Viterbi解码器103的解码结果(解码数据)的存储器(存储电路)。解码数据存储器107存储被解码直到最大尺寸(最大解码数据)的接收数据。
解码数据重构电路108根据从最大似然检测电路106提供的解码数据长度,使用存储在解码数据存储器107和解码数据临时存储区105中的数据来重构解码数据。也就是说,解码数据重构电路108使用解码数据临时存储区105中的临时存储数据来替换解码数据存储器107中的部分解码数据。
例如,解码数据重构电路108将依次从解码数据存储器107读取的解码数据存储到解码数据存储器111中。当获取具有“最大似然的解码数据长度——路径历史长度”的尺寸的解码数据时,解码数据重构电路108读取并且存储在解码数据临时存储区105中存储的解码数据,以重构解码数据。这样重构的解码数据被输出到CRC计算电路109。如果CRC计算结果为OK,则在该点处的数据长度被设定为TF,并且被存储在TF存储器110中。
CRC计算电路109对重构的解码数据进行CRC计算。CRC计算电路109进行CRC计算并且对照解码数据的CRC值来检验计算结果。
TF存储器110是用于存储由解码数据重构电路108确定的TF的存储器(存储电路)。解码数据存储器111是用于存储上述重构的最终解码数据的存储器(存储电路)。存储在TF存储器110中的TF和存储在解码数据存储器111中的解码数据被输出到外部。注意,TF存储器110可以是处理器存储器,并且该处理器可以根据TF来检测TFC。
接下来参照图3至6来讲述根据本实施例的明显可被检测的TrCH解码单元的操作。图3的流程图示出了明显可被检测的TrCH解码单元100是如何对明显可被检测的TrCH数据进行解码的。
例如,解码数据长度存储区102存储解码数据长度作为TF候选,并且在输入数据存储器101存储接收数据之后,进行以下处理。
首先,检索最小TF候选(解码数据长度),用于确定首先被解码的区域(S201)。Viterbi解码器103从解码数据长度存储区102获取最小解码数据长度。如果解码数据长度以升序存储,则得到首个解码数据长度。
接下来,对编码的明显可被检测的TrCH数据从第一位到得到的TF候选进行解码(S202)。Viterbi解码器103从第一位开始向下对输入数据存储器101中所存储的接收数据进行Viterbi解码。然后,Viterbi解码器103一直解码直到在步骤S201或S205中得到的解码数据长度。
例如,如图4所示,Viterbi解码器103对接收数据从第一位向最大尺寸进行解码。在图4中,部分(a)、(b)和(c)示出了在进行解码处理的数据。在解码处理过程中,为部分(c)的数据保留内在状态(路径度量或路径历史)。该数据的尺寸与路径历史长度是相对应的。部分(b)的数据是根据部分(c)保留的内在状态被解码的数据。部分(a)的数据区是固定的解码区。也就是说,Viterbi解码器103在保持部分(c)的内在状态的同时,根据该内在状态对部分(b)的数据进行解码。Viterbi解码器103在继续对数据进行解码的同时,将(部分(a)的)解码数据作为解码结果存储在解码数据存储器107中。
接下来,保留关于这样解码的数据的似然信息和临时存储数据(S203)。Viterbi解码器103将步骤S202中关于解码数据的似然信息存储在似然信息存储区104中,并且将临时存储数据存储在解码数据临时存储区105中。这两种数据被存储在似然信息存储区104和解码数据临时存储区105中与相应的解码数据长度有关的给定区域中。
这里,对存储在解码数据临时存储区105中的临时存储数据进行说明。例如,假设将在图4中的TF#0定义为预期尺寸,并且将通过从最大尺寸减去预期尺寸得到的尺寸分配给空白区。如果甚至对部分(c)进行解码,部分(b)的数据也会受到空白区的噪声的影响,这将导致低可靠性的解码数据。也就是说,如果正确的TF为TF#0,则被解码直到TF#0的数据达到最高可靠性,而被解码超过TF#0之外的数据的可靠性低。
为了克服这一缺陷,在本实施例中,如图5所示,在解码过程中将在每一个TF处的部分解码数据保留作为临时存储数据。临时存储数据的尺寸与内在状态被保留的时期是对应的,换句话说,与路径历史长度是对应的。
接下来,判断明显可被检测的TrCH数据是否已经被解码到最大尺寸(S204)。Viterbi解码器103判断明显可被检测的TrCH数据是否被Viterbi解码到最大尺寸,也就是说,接收数据是否还有要被解码的。
如果在步骤S204中判断出数据没有被解码直到最大尺寸,则得到下一个TF候选(S205),以重复步骤S202和S203。当接收数据中的一些还保持为未解码时,Viterbi解码器103从解码数据长度存储区102检索下一个较小的TF候选,并且将数据解码直到检索的TF候选,以存储其似然信息和临时存储数据。
如果在步骤S204中判断出接收数据被解码直到最大尺寸,则得到最大似然的尺寸(S206)。如果接收数据被完全解码,则Viterbi解码器103结束解码。此时,解码数据存储器107存储被解码直到最大尺寸的数据。在完成解码处理时,最大似然检测电路106从存储在似然信息存储区104中的似然信息检测最大似然,以找到与检测的最大似然相对应的解码数据长度。例如,在以降序重新排列存储在似然信息存储区104中的似然信息的情况下,最大似然检测电路106检测首个似然作为最大似然。
接下来,对解码数据进行重构(S207)。解码数据重构电路108对由最大似然检测电路106检测的解码数据长度的解码数据进行重构。重构的解码数据由具有“解码数据长度——路径历史长度”的尺寸的解码数据和路径历史长度的临时存储数据组成的。
例如,解码数据重构电路108对解码数据进行重构,如图6所示。图6示出了重构TF#0的解码数据的例子。解码数据重构电路108从存储在解码数据存储器107中的解码数据的第一位直到“解码数据长度——路径历史长度”的位置,读出该解码数据,并且将这样读取的解码数据和存储在解码数据临时存储区105中的临时存储数据结合起来,从而重构TF#0的解码数据。
接下来,进行CRC计算(S208)。CRC计算电路109对如此重构的解码数据执行CRC计算。例如,CRC计算电路109对在解码数据中的数据区进行计算。
接下来,确定CRC计算结果是否OK(S209)。CRC计算电路109对照这样重构的解码数据中的CRC区域的值来检验CRC计算结果。结果,如果该结果与该值是匹配的,则计算结果被确定为OK。否则,计算结果被确定为NG。
当在步骤S209中确定CRC计算结果为OK时,此时的数据尺寸被定义为TF(S210)。如果来自CRC计算电路109的CRC计算结果为OK,则解码数据重构电路108将重构的解码数据的解码数据长度设定为TF。
如果在步骤S209中确定CRC计算结果为NG,则确定是否所有的TF候选都用于解码(S211)。如果来自CRC计算电路109的CRC计算结果为NG,则解码数据重构电路108确定是否使用了预先存储在解码数据长度存储区102中的所有解码数据长度来进行解码数据重构和CRC计算。
如果在步骤S211中确定使用了所有的TF候选来进行解码,则将最大似然的尺寸定义为TF(S212)。如果使用所有的解码数据长度来进行解码数据重构和CRC计算,则解码数据重构电路108将最大似然的解码数据长度设定为TF。
如果在步骤S211中确定没有完成所有TF候选的解码,则得到下一个较高似然的尺寸(S213),以重复步骤S207和S208。如果确定对一些解码数据长度还没有进行解码数据重构和CRC计算,则解码数据重构电路108使最大似然检测电路106检测下一个较高的似然,从而得到与检测的似然相对应的解码数据长度。然后,根据得到的解码数据长度来执行解码数据重构和CRC计算。
最后,输出明显可被检测的TrCH数据的TF和明显可被检测的TrCH数据的解码数据(S214)。解码数据重构电路108将在步骤S210或S212中所定义的TF存储在TF存储器110中。将用TF重构的解码数据存储在解码数据存储器111中。然后,将存储的TF和解码数据输出到外部。
使用这一结构,存储了一部分半解码数据,并且使用该存储的数据对解码数据进行重构,从而减少了解码处理的数量。单个解码处理就可以满足目的,从而能够减小对明显可被检测的TrCH数据中的TF进行检测和对数据进行解码所需的时间。由于单个解码器就可以满足,因此电路的规模能够大幅度降低。
另外,较短的处理时间导致了较少的电流消耗。也就是说,在没有降低性能的情况下进行TF检测和解码。另外,只存储路径历史长度的数据,而不是存储所有不同解码数据长度的解码数据。因此,能够以较小的存储容量来进行高可靠性解码。
本发明的其它实施例
注意,在上述例子中,对重构的解码数据进行CRC计算;不过,CRC计算可以在任何其它时间点进行。例如,CRC计算电路109用于对由Viterbi解码器103解码的数据执行CRC计算。在当数据被解码直到TF候选时,可以计算CRC值,以存储CRC计算结果,以及似然信息和临时存储数据。然后,在数据被解码直到最大尺寸之后,解码数据重构电路108可以只对其尺寸的CRC计算结果被确定为OK的解码数据进行重构。在这种情况下,还需要用于存储CRC计算结果的其它区域,但是能够消除用于重构解码数据的任何多余处理。
在上述例子中,解码器用于基于W-CDMA的移动通信系统。不过,解码器还应用于其它模式的移动通信系统和其它有线/无线通信系统。
显然,本发明并不限于上述实施例,在不偏离本发明的范围和精神的情况下,可以对本发明进行修改和变化。
Claims (2)
1.一种解码设备,包括:
输入数据存储器,用于存储明显可被检测的TrCH中的接收到的将被解码的数据;
Viterbi解码器,其耦合到所述输入数据存储器,以便从所述接收到的数据的开始位置到与所述明显可被检测的TrCH的最大尺寸相对应的结束位置执行Viterbi解码,并且输出第一解码数据,所述第一解码数据是从所述开始位置到所述结束位置对所述接收到的数据进行所述Viterbi解码的结果,其中所述Viterbi解码器进一步输出第二解码数据,作为在第一位置对所述接收到的数据执行Viterbi解码的结果,所述第一位置在所述开始位置之后且在所述结束位置之前,所述第一位置是用于所述明显可被检测的TrCH的解码数据长度的数据的另一结束位置,在该另一结束位置之后所述接收到的数据是空白的,所述第二解码数据具有的长度对应于从所述第一位置到所述开始位置的路径历史长度;
似然信息存储器,其耦合到所述Viterbi解码器以存储对应于所述第一位置的路径度量;
解码数据存储器,其耦合到所述Viterbi解码器以存储所述第一解码数据;
解码数据临时存储器,其耦合到所述Viterbi解码器以存储所述第二解码数据;以及
解码数据重构电路,其耦合到所述解码数据存储器和所述解码数据临时存储器,以便以所述第二解码数据替换所述第一解码数据的一部分,并且输出第三解码数据,所述第一解码数据的所述一部分对应于所述第二解码数据。
2.如权利要求1所述的解码设备,其中,所述Viterbi解码器进一步输出第四解码数据,作为在所述接收到的数据的第二位置对所述接收到的数据执行Viterbi解码的结果,所述第二位置在所述第一位置之后且在所述结束位置之前,所述第二位置是用于所述明显可被检测的TrCH的另一解码数据长度的再另一个结束位置,所述第四解码数据具有的长度对应于从所述第二位置到所述开始位置的路径历史长度。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004-283457 | 2004-09-29 | ||
JP2004283457 | 2004-09-29 | ||
JP2004283457A JP4408783B2 (ja) | 2004-09-29 | 2004-09-29 | 復号装置及び復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1756138A CN1756138A (zh) | 2006-04-05 |
CN1756138B true CN1756138B (zh) | 2011-06-08 |
Family
ID=35394896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005101070746A Expired - Fee Related CN1756138B (zh) | 2004-09-29 | 2005-09-29 | 解码设备和解码方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7519897B2 (zh) |
JP (1) | JP4408783B2 (zh) |
KR (1) | KR100743865B1 (zh) |
CN (1) | CN1756138B (zh) |
GB (1) | GB2418820B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7215655B2 (en) * | 2004-01-09 | 2007-05-08 | Interdigital Technology Corporation | Transport format combination selection in a wireless transmit/receive unit |
JP4758765B2 (ja) * | 2006-01-05 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | トランスポートフォーマット検出装置及びトランスポートフォーマット検出方法 |
US8645793B2 (en) | 2008-06-03 | 2014-02-04 | Marvell International Ltd. | Statistical tracking for flash memory |
US8312345B1 (en) * | 2006-09-29 | 2012-11-13 | Marvell International Ltd. | Forward error correcting code encoder apparatus |
US7827450B1 (en) | 2006-11-28 | 2010-11-02 | Marvell International Ltd. | Defect detection and handling for memory based on pilot cells |
US8316206B2 (en) | 2007-02-12 | 2012-11-20 | Marvell World Trade Ltd. | Pilot placement for non-volatile memory |
US7808834B1 (en) | 2007-04-13 | 2010-10-05 | Marvell International Ltd. | Incremental memory refresh |
GB0712701D0 (en) * | 2007-06-29 | 2007-08-08 | Inc Icera | Processing transmission in a wireless communication system |
US8031526B1 (en) | 2007-08-23 | 2011-10-04 | Marvell International Ltd. | Write pre-compensation for nonvolatile memory |
US8189381B1 (en) | 2007-08-28 | 2012-05-29 | Marvell International Ltd. | System and method for reading flash memory cells |
US8085605B2 (en) | 2007-08-29 | 2011-12-27 | Marvell World Trade Ltd. | Sequence detection for flash memory with inter-cell interference |
US8179719B1 (en) | 2008-03-10 | 2012-05-15 | Marvell International Ltd. | Systems and methods for improving error distributions in multi-level cell memory systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1130851A (zh) * | 1994-05-20 | 1996-09-11 | Ntt移动通信网株式会社 | 使用cdma(码分多址)系统的移动通信的发射功率控制方法和设备 |
CN1149218A (zh) * | 1995-08-23 | 1997-05-07 | 冲电气工业株式会社 | 维特比解码方法和维特比解码装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990026452A (ko) | 1997-09-24 | 1999-04-15 | 윤종용 | 비터비 디코더 |
TW447194B (en) * | 1999-04-12 | 2001-07-21 | Matsushita Electric Ind Co Ltd | Viterbi decoding device and method |
JP4239314B2 (ja) * | 1999-09-06 | 2009-03-18 | ソニー株式会社 | 符号化装置および方法、復号装置および方法、および記録媒体 |
US7127664B2 (en) * | 2000-09-18 | 2006-10-24 | Lucent Technologies Inc. | Reconfigurable architecture for decoding telecommunications signals |
JP3984790B2 (ja) * | 2001-01-15 | 2007-10-03 | 日本電気株式会社 | ビタビ復号処理装置 |
KR20030005294A (ko) * | 2001-02-23 | 2003-01-17 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 터보 디코더 시스템 |
US7072926B2 (en) | 2001-06-08 | 2006-07-04 | Texas Instruments Incorporated | Blind transport format detection system and method with logarithm approximation for reliability figure |
GB2389020B (en) | 2002-05-23 | 2006-02-01 | Ubinetics Ltd | Blind transport format detection for transmission link |
EP1387516A1 (en) * | 2002-07-30 | 2004-02-04 | Agilent Technologies, Inc. - a Delaware corporation - | Blind transport format detection in spread spectrum receivers |
US7463702B2 (en) * | 2002-11-12 | 2008-12-09 | Agere Systems Inc. | System and method for one-pass blind transport format detection |
-
2004
- 2004-09-29 JP JP2004283457A patent/JP4408783B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-28 US US11/236,502 patent/US7519897B2/en not_active Expired - Fee Related
- 2005-09-28 GB GB0519752A patent/GB2418820B/en not_active Expired - Fee Related
- 2005-09-29 CN CN2005101070746A patent/CN1756138B/zh not_active Expired - Fee Related
- 2005-09-29 KR KR20050091483A patent/KR100743865B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1130851A (zh) * | 1994-05-20 | 1996-09-11 | Ntt移动通信网株式会社 | 使用cdma(码分多址)系统的移动通信的发射功率控制方法和设备 |
CN1149218A (zh) * | 1995-08-23 | 1997-05-07 | 冲电气工业株式会社 | 维特比解码方法和维特比解码装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1756138A (zh) | 2006-04-05 |
US20060085729A1 (en) | 2006-04-20 |
GB0519752D0 (en) | 2005-11-09 |
KR20060051867A (ko) | 2006-05-19 |
GB2418820B (en) | 2007-04-25 |
JP4408783B2 (ja) | 2010-02-03 |
KR100743865B1 (ko) | 2007-07-30 |
JP2006101077A (ja) | 2006-04-13 |
GB2418820A (en) | 2006-04-05 |
US7519897B2 (en) | 2009-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1756138B (zh) | 解码设备和解码方法 | |
US6891484B2 (en) | Method of decoding a variable-length codeword sequence | |
US6199190B1 (en) | Convolution decoding terminated by an error detection block code with distributed parity bits | |
US6452985B1 (en) | Viterbi decoding apparatus and Viterbi decoding method | |
JPH0555932A (ja) | 誤り訂正符復号化装置 | |
US8190980B2 (en) | Trellis-based decoder using states of reduced uncertainty | |
KR100853139B1 (ko) | 전송 포맷 검출 장치 및 방법 | |
US7716554B2 (en) | System and method for blind transport format detection with cyclic redundancy check | |
KR101612294B1 (ko) | 통신 시스템에서 복호화를 위한 장치 및 방법 | |
CN114448562A (zh) | 维特比解码器中的并行回溯 | |
US20030007580A1 (en) | Blind transport format detection system and method | |
US10826541B2 (en) | Convolutional code decoder and convolutional code decoding method | |
US10720944B2 (en) | Convolutional code decoder and convolutional code decoding method | |
CN110768748B (zh) | 回旋码解码器及回旋码解码方法 | |
US20090245400A1 (en) | Method for selection of error-correction code in mimo wireless communication systems | |
US8856630B2 (en) | Continuous parallel Viterbi decoder | |
KR100811376B1 (ko) | 통신시스템에서의 부호화 및 복호화 방법 | |
KR100872266B1 (ko) | 이동통신시스템에서 정보 전송프레임구조와 복호 방법 | |
US20050172200A1 (en) | Data receiving method and apparatus | |
JP4226165B2 (ja) | 復号装置及び復号方法 | |
CN110768747A (zh) | 回旋码解码器及回旋码解码方法 | |
RU2006137276A (ru) | Мар декодер локального стирания | |
KR19990034296A (ko) | 길쌈 부호를 위한 낮은 복잡도를 가지는 오증 검색 에러 추정복호기 | |
JPH08251036A (ja) | 誤り訂正復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110608 Termination date: 20190929 |