KR100742670B1 - 표시 장치와 그 구동 방법 및 표시용 제어 소자 - Google Patents

표시 장치와 그 구동 방법 및 표시용 제어 소자 Download PDF

Info

Publication number
KR100742670B1
KR100742670B1 KR1020050062921A KR20050062921A KR100742670B1 KR 100742670 B1 KR100742670 B1 KR 100742670B1 KR 1020050062921 A KR1020050062921 A KR 1020050062921A KR 20050062921 A KR20050062921 A KR 20050062921A KR 100742670 B1 KR100742670 B1 KR 100742670B1
Authority
KR
South Korea
Prior art keywords
image data
input
line
data
display
Prior art date
Application number
KR1020050062921A
Other languages
English (en)
Other versions
KR20060050100A (ko
Inventor
타이 시라이시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060050100A publication Critical patent/KR20060050100A/ko
Application granted granted Critical
Publication of KR100742670B1 publication Critical patent/KR100742670B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시용 제어장치로서, 서로 데이터 버스를 통해 접속되고, 데이터의 상호교환이 가능한 콘트롤러를 복수 사용하고, 각 콘트롤러는, 입력되는 화상 데이터 중, 자신이 구동을 담당하는 화면 영역의 화상 데이터외의 화상 데이터를 대응하는 소정의 콘트롤러에 전송하는 한편, 자신이 구동을 담당하는 화면 영역의 화상 데이터는, 다른 콘트롤러로부터 전송되는 자신이 담당하는 화면 영역의 화상 데이터와 함께, 내장의 라인 메모리부에 저장하여 출력 화상 데이터로 변환한다. 이에 의해, 다른 해상도간에의 표시용 제어장치의 통일화를 코스트 메리트가 있는 형태로 꾀하는 것이 가능하게 된다.

Description

표시 장치와 그 구동 방법 및 표시용 제어 소자{DISPLAY APPARATUS AND DRIVING METHOD THEREOF AND DISPLAY CONTROLLER DEVICE}
도1은, 본 발명의 1 실시형태를 나타내는 것으로, 표시용 제어장치를 구성하는 표시용 제어 소자의 요부구성을 나타내는 블록도이다.
도2는, 상기 표시용 제어 소자를 표시용 제어장치로서 탑재한 표시 장치에, 화상 데이터를 공급하는 화상 표시 시스템 전체의 요부구성을 나타내는 블록도이다.
도3은, 도1의 표시용 제어 소자를 하나 구비하여 이루어지는 표시용 제어장치를 탑재한, 저해상도 디스플레이에서의 화상 데이터의 흐름을 나타내는 설명도이다.
도4는, 도1의 표시용 제어 소자를 2개 구비하여 이루어지는 표시용 제어장치를 탑재한, 고해상도 디스플레이에서의 화상 데이터의 흐름을 나타내는 설명도이다.
도5는, 도4의 고해상도 디스플레이에서의 타이밍챠트이다.
도6은, 일반적인 액티브매트릭스 LCD의 구성을 나타내는 설명도이다.
도7은, 종래의 저해상도 디스플레이에서의 화상 데이터의 흐름을 나타내는 설명도이다.
도8은, 도6의 종래의 저해상도 디스플레이에서의 타이밍챠트이다.
도9는, 종래의 고해상도 디스플레이에서의 화상 데이터의 흐름을 나타내는 설명도이다.
도10은, 도8의 종래의 고해상도 디스플레이에서의 타이밍챠트이다.
도11은, 종래의 고해상도 디스플레이용의 표시용 제어장치를 저해상도 디스플레이에 탑재하여 표시용 제어장치의 통일화를 꾀하고자 하는 예를 나타내는 설명도이다.
도12는, 종래의 저해상도 디스플레이용의 표시용 제어장치를 고해상도 디스플레이에 2개 탑재하여 표시용 제어장치의 통일화를 꾀하고자 하는 예를 나타내는 설명도이다.
도13은, 본 발명의 다른 실시 형태를 나타내는 것으로, 도1의 표시용 제어 소자를 2개 구비하여 이루어지는 표시용 제어장치를 탑재한, 다른 고해상도 디스플레이에서의 화상 데이터의 흐름을 나타내는 설명도이다.
도14는, 도13의 고해상도 디스플레이에서의 타이밍챠트이다
도15는, 표시용 제어장치를 탑재한 종래의 표시 장치에 화상 데이터를 공급하는 화상 표시 시스템 전체의 요부구성을 나타내는 블록도이다.
본 발명은, 복수의 신호선과 복수의 주사선의 각 교점에 화소가 제공된 표시 장치와 그 구동 방법 및 표시용 제어 소자에 관한 것이다.!.
최근, 퍼스날 컴퓨터나 텔레비젼(TV) 등의 표시 화면을 갖는 기기는, 일반적으로 박형, 경량, 저소비 전력의 특징을 갖고, 액정 디스플레이(LCD)로 대표되는 플랫 패널 디스플레이를 널리 이용하고 있다. 그 중에서도, 액티브매트릭스 LCD의 연구 개발은, 인접 화소간에 크로스토크가 없는 양호한 표시 화상이 얻어지기 때문에 활발히 이루어지고 있다.
일반적인 액티브매트릭스 LCD(211)는, 도6에 나타낸 바와 같이, 복수의 신호선 SL(SLl…SLn)과 복수의 주사선 GL(GLl…GLm) 및 이들 신호선 SL과 주사선 GL과의 각 교점에 제공되는 동시에 어레이상으로 배열된 복수의 화소(216)를 갖는 표시 패널(212)과, 복수의 신호선 SL을 구동하는 선호선 구동회로(214)와, 복수의 주사선 GL을 구동하는 주사선 구동 회로(213)를 구비하고 있다.
상기 신호선 구동 회로(214)는, 외부에서 순차적으로 공급되는 화상 데이터 DT를 1 수평주사 기간마다 패럴렐 형식으로 변환하고, 이에 의해 얻어지는 1 수평 화소 어레이분의 화상 데이터를 각각 아날로그 전압으로 변환하여 각각의 신호선 SL에 공급한다. 주사선 구동 회로(213)는, 1 수직 기간에 복수의 주사선 GL이 1본씩 또는 수본씩 순차적으로 선택되도록 선택신호전압을 공급한다.
상기 화상 데이터 DT는, 도15를 참조하여 설명하면, 외부의 튜너(150)나 DVD장치(151), VTR장치(152) 등으로부터, NTSC 등의 영상 신호의 형태로 공급되고, 비디오 소스(153)에서, 화상 데이터 DT와, 클록신호 CLK 및 동기 신호 SYCN 등으로 이루어지는 표시 제어 신호로 변환된 후, 도6에 나타낸 표시용 제어장치(215)를 거 쳐, 액티브매트릭스 LCD(211)의 신호선 구동 회로(214)에 공급된다. 그리고, 도15에 있어서, 신호선 구동 회로(214)는 생략되어 있다.
표시용 제어장치(215)는, 상기 신호선 구동 회로(214) 및 주사선 구동 회로(213)을 제어하는 것이다. 표시용 제어장치(215)는, 신호선 구동 회로(214)에 대해서는, 화상 데이터 DT, 소스 동기 신호 SSP, 및 소스클록신호 SCK를 공급하고, 주사선 구동 회로(213)에 대해서는, 게이트 동기신호 GSP, 및 게이트 클록신호 GCK를 공급한다. 그리고, 통상, 표시용 제어장치(215)에는, 화상 데이터 DT의 포맷을 입력용으로부터 출력용으로 변환하기 위해, 수본의 라인 메모리가 내장되어 있다.
그런데, 종래, 이와 같은 표시용 제어장치는, 액티브매트릭스 LCD 등의 디스플레이의 해상도에 맞추어 개별로 개발되어 있다. 그 주요 이유는, 해상도에 따라 내장하는 라인 메모리의 메모리 용량이 다른 점에 있다.
구체예를 들어 설명하면, XGA(1024× 768)용의 표시용 제어장치의 경우, 라인 메모리는 1024 워드로 구성할 수 있다. 이에 대해, HDTV(1920× 1080)용의 표시용 제어장치에서는, 1920 워드가 필요하여, 배 가까운 차가 있다. 표시용 제어장치는 LSI에서 구성되지만, 라인 메모리는, 이 LSI의 회로 규모에 있어서 차지하는 비율이 크고, LSI의 코스트(칩 사이즈)는, 내장하는 라인 메모리의 메모리 용량에 따라 결정된다.
따라서, 해상도가 크게 다른 표시용 제어장치를 집약(최대 해상도로 통일)하여도 최대 해상도로 모두 메모리 용량이 정해지기 때문에 공통화에 의한 코스트 메리트를 나타낼 수 없어, 통일화되지 않고 해상도마다 개발되고 있는 것이 현실이 다.
한편, 일본국 공개 특허 공보 특개평8-211846호(1996년 8월 20일 공개)에는, 각 수평 화소 어레이를 N(N은 2 이상의 정수)개의 화소 블록으로 분할하여 구동하는 블록 구동기술에 있어서, 고해상도 표시의 2화소 입력, 2화소 출력의 경우에, 화면을 인접한 2개의 소스 드라이버 단위로 구동하고, 라인 메모리의 메모리량을 감소시키는 방법이 개시되어 있다. 고해상도 표시용의 표시용 제조장치에 이 방법을 채용하면, 필요한 라인 메모리의 메모리량을 줄이는 것이 가능하게 되기 때문에, 저해상도 표시용의 표시용 제어장치와의 통합화도 가능하다.
그러나, 일본국 공개특허공보 특개평 8-211846호 공보에 개시된 기술은, 인접하는 소스 드라이버에 데이터 버스를 접속하는 구성이기 때문에, 소스 드라이버가 형성되는 소스 기판이 1매인 경우에 한정되고, 예를 들면, 일본국 공개 특허 공보 특개평 10-105131호(1998년 4월 24일 공개)등에 기재되어 있는, 표시 패널 자체가 커서 소스 기판이 복수매로 분할되는 구성(참조)에는 채용할 수 없다.
여기에서, 도7∼10을 사용하여, 복수의 소스 기판을 갖는 표시 패널을 탑재한 종래의 디스플레이(액티브매트릭스 LCD)에 대해 설명한다. 또한, 주사선 구동 회로에 대해서는, 편의상, 도면에서의 기재 및 설명을 생략한다.
도7은, XGA패널(116)을 사용한 디스플레이이고, XGA패널(116)과, 신호선 구동 회로(114)와, 표시용 제어장치(110)을 구비하고 있다. 신호선 구동 회로(114)는, XGA패널(116)의 복수의 신호선(도시하지 않음)을 구동하는 것으로, 좌화면과 우화면에, 각각 별도의 소스 기판(115L,115R)을 구비하고 있다. 소스 기판(115L)에 는, 4개의 소스 드라이버 SDl∼SD4가 형성되고, 소스 기판(115R)에는, 4개의 소스 드라이버 SD5∼SD8이 형성되어 있다.
표시용 제어장치(110)는, 입력1계통, 출력2계통으로 구성되어 있고, XGA패널(116)의 화면 좌단의 화상 데이터부터 순차적으로 입력되는 한편, 좌화면(117L)의 화상 데이터와 우화면(117R)의 화상 데이터가 동시에 출력된다. 이 출력 화상 데이터의 나란한 절환을 행하기 위해, 표시용 제어장치(110)에는, 2라인분의 제1, 제2의 라인 메모리(112,113)가 탑재되어 있다.이들 제1, 제2의 라인 메모리(112,113)는, XGA에 대응한 1024워드의 라인 메모리이다. 또, 도시하지는 않았지만, 표시용 제어장치(110)에는 제어부가 탑재되어 있고, 표시용 제어장치(110)에서의 각 부의 동작은, 이 제어부에서 제어된다.
도8은, XGA패널(116)을 사용한 디스플레이의 타이밍챠트이다. 표시용 제어장치(110)에 있어서, 입력부(111)를 경유하여 입력된 화상 데이터(도면의, IN_DT) DTl, DT2, DT3,…, DTlO24는, 클록신호 CLK의 타이밍으로, 화상 데이터 DTl로부터 순차적으로, 제1라인 메모리(112)로의 그의 좌단으로부터 저장된다. 이와 동시에, 제2라인 메모리(113)에 이미 저장되어 있는 1라인 전의 화상 데이터(도면의, O_DT_L, O_DE-R) DTl, DT2, DT3,…, DTlO24가, 화면 좌단과, 화면 중앙을 개시점으로 하여 동시에 좌측으로부터 순차적으로 독출된다. 또한, 도 중 DE로 나타내는 신호는 1라인분의 유효 데이터 기간을 나타내는 디스플레이 인에이블 신호이다. 디스플레이 인에이블 신호 DE도 클록신호 CLK도, 입력부(111)를 경유하여 화상 데이터 DT와 함께 입력된다.
화면 좌단의 화상 데이터 DTl는, 좌화면(117L)에 기입될 최초의 화상 데이터이다. 이 화면 좌단의 화상 데이터 DTl를 선두로 순차 독출된 화상 데이터 DTl, DT2, DT3,…, DT512는, 좌화면(117L)을 구동하는 4개의 소스 드라이버 SDl∼SD4에, 좌단의 소스 드라이버 SDl로부터 순차적으로 입력된다.
한편, 화면 중앙의 화상 데이터 DT513은, 우화면(117R)에 기입될 최초의 화상 데이터이다. 이 화면 중앙의 화상 데이터 DT513을 선두로 순차적으로 독출된 화상 데이터 DT513, DT514, DT515,…, DTlO24는, 우화면(117R)을 구동하는 4개의 소스 드라이버 SD5∼SD8에, 좌단의 소스 드라이버(SD5)로부터 순차적으로 입력된다.
이때의 출력 주파수는 입력 주파수의 절반이다. 따라서, 1라인분의 화상 데이터 DTl, DT2, DT3,…, DTlO24를, 예를 들면 제1 라인메모리(112)에 저장을 종료했을 때, 타방의 제2 라인 메모리(113)는 비게 되고, 다음 1라인분의 화상 데이터 DTl, DT2, DT3,…, DTlO24는, 이 빈 제2 라인 메모리(113)에 순차 동일하게 저장된다. 그리고, 이와 동시에, 제1라인 메모리(112)로부터 상기와 같이, 화상 데이터 DTl, DT2, DT3,…, DT512와, 화상 데이터 DT513, DT514, DT515,‥·, DTlO24가, 2계통으로 독출된다.
이와 같이 하여, 순차적으로 라인마다, 제1라인 메모리(112)와 제2라인 메모리(113)에서, 화상 데이터의 기입과 독출이 교대로 행해진다.
도9는, HDTV패널(126)을 사용한 디스플레이이고, HDTV패널(126)과, 신호선 구동 회로(124)와, 표시용 제어장치(120)을 구비하고 있다. 신호선구동 회로(124)는, HDTV패널(126)의 복수의 신호선(도시하지 않음)을 구동하는 것으로, 좌화면과 우화면에, 각각 별도의 소스 기판(125L,125R)을 구비하고 있다. 소스 기판(125L)에는, 7개의 소스 드라이버 SDl∼SD7이 형성되고, 소스 기판(125R)에는, 7개의 소스 드라이버 SD8∼SD14가 형성되어 있다.
표시용 제어장치(120)는, 입력 2계통, 출력 2계통으로 구성되어 있고, HDTV패널(126)의 화면의 좌단으로부터 홀수 화소의 화상 데이터(이하,홀수 화상 데이터)와, 짝수 화소의 화상 데이터(이하, 짝수 화상 데이터)가 동시에 입력되는 한편, 좌화면(127L)의 화상 데이터와 우화면(127R)의 화상 데이터가 동시에 출력된다. 이 경우도, 출력 화상 데이터가 나란히 절환되기 때문에, 2라인분의 제1, 제2의 라인 메모리(122,123)가 탑재되어 있다. 이들 제1, 제2의 라인 메모리(122,123)는, HDTV에 대응한 1920워드의 라인메모리이다. 단, HDTV의 경우, 홀수 화상 데이터와 짝수 화상 데이터가 동시에 입력되기 때문에, 제1,제2의 라인 메모리(122,123)는 공히, 독립적으로 제어가능한 메모리 영역으로서, 홀수용 메모리와 짝수용 메모리의 960워드의 2메모리 구성으로 되어 있다.
도10은, HDTV패널(126)을 사용한 디스플레이의 타이밍챠트이다. 표시용 제어장치(120)에 있어서, 입력부(121)를 경유하여, 동시입력된 홀수 화상 데이터(도 중, IN_DT_0) DTl, DT3, DT5,…, DT1919와 짝수 화상 데이터(도면의, IN_DT_E) DT2, DT4, DT6,…, DT1920은, 클록신호 CLK의 타이밍으로 화상 데이터 DTl, DT2, DT3, DT4와 같이, 순차적으로, 제1라인 메모리(122)의 대응하는 홀수용 메모리와 짝수용 메모리에 좌단으로부터 저장된다. 이와 동시에, 제2라인 메모리(123)에 이미 저장되어 있는 1라인 전의 화상 데이터(도면의, O_DT_L,0_DE_R) DTl, DT2, DT3,· ‥, DT1920이, 화면 좌단과, 화면 중앙을 개시점으로 하여 동시에 좌단으로부터 순차적으로 독출된다.
화면 좌단의 화상 데이터(DTl)는, 좌화면(127L)에 기입될 최초의 화상 데이터이다. 화상 데이터의 독출은, 홀수용 메모리와 짝수용 메모리로부터 번갈아 행해진다. 화면 좌단의 화상 데이터 DTl을 선두로 순차적으로 독출된 화상 데이터 DTl, DT2, DT3,‥·, DT960은, 좌화면(127L)을 구동하는 7개의 소스 드라이버 SDl∼SD7에, 좌단의 소스 드라이버 SDl로부터 순차로 입력된다.
한편, 화면 중앙의 화상 데이터 DT961은, 우화면(127R)에 기입될 최초의 화상 데이터이다. 화면 중앙의 화상 데이터(DT961)를 선두로 순차적으로 독출되는 화상 데이터 DT961, DT962, DT963,‥‥DT1920는, 우화면(127R)을 구동하는 7개의 소스 드라이버 SD8∼SD14에, 좌단의 소스 드라이버 SD8로부터 순서대로 입력된다.
이때의 출력 주파수도 입력 주파수의 절반이고, 1라인분의 화상 데이터 DTl, DT2, DT3,…, DT1920을, 제1라인 메모리(122)에의 저장을 종료한 때 제2라인 메모리(123)는 비게 되고, 다음 1라인분의 화상데이터 DTl, DT2, DT3,…, DT1920은, 이 빈 제2라인 메모리(123)에 순차 동일하게 저장된다. 그리고, 이와 동시에, 제1라인 메모리(122)로부터 상기와 같이, 화상 데이터 DTl, DT2, DT3; …, DT960와, 화상 데이터 DT961, DT962, DT963,…, DT1920이, 2계통으로 독출된다.
이와 같이 하여, XGA의 경우와 같이, 도시하지 않은 제어부에서, 순차적으로 라인마다, 제1라인 메모리(122)와 제2라인 메모리(123)에서 기입과 독출을 교대시키면서 데이터 변환 처리를 행한다.
그러나, 표시용 제어장치를 해상도마다 개발하는 것은, 개발 파워와 개발 코스트의 증대를 초래하는 동시에, 부품 종류의 증가에 의한 갯수의 분산, 관리 코스도의 증대 등도 초래하고, 저코스트화의 장해로 된다. 그 때문에, 해상도마다 개발하지 않고, 표시용 제어장치를 통일화하고 싶은 요망이 여전히 존재한다.
표시용 제어장치를 통일화하는 한 방법으로, 도11에 나타낸 바와 같이, 저해상도의 XGA패널(116)에, 고해상도의 표시용 제어장치(HDTV용)(120)을 채용하는 것이 고려된다. 그렇지만, 상기한 바와 같이, 고가의 고해상도용의 표시용 제어장치를 저해상의 디스플레이에 채용하는 것에 의한 통일화는, 통일화에 의한 코스트 메리트가 나오지 않는다.
또한, 일견, 상기와는 반대로, 도12에 나타낸 바와 같이, 고해상도의 HDTV 패널(126)에, 저해상도의 표시용 제어장치(XGA용)(110)을 2개 사용하는 것에 의해, 통일화가 가능한 것 같이 생각된다. 그렇지만, 이는 실현할 수 없다. 즉, 저해상도의 표시용 제어장치(110,110)에는 각각, 홀수 화상 데이터 또는 짝수 화상 데이터의 어느 일방밖에 입력할 수 없는 것에 대해,출력은 각 화면(좌화면, 우화면)의 홀수 화상 데이터와 짝수 화상 데이터와의 양방을 출력하지 않으면 안된다. 그러나, 각 표시용 제어장치(110,110)는 서로 독립하고 있어 서로 데이터를 교환하는 기구를 갖고 있지 않기 때문에, 소망 출력 화상 데이터로 변환할 수 없다.
본 발명의 목적은, 상이한 해상도간의 표시용 제어장치의 통일화를 코스트 메리트가 있는 형태로 꾀할 수 있고, 나아가서는 표시 장치의 저가격화를 실현할 수 있는 표시장치와 그 구동 방법, 및 표시용 제어 소자를 제공하는 것에 있다.
본 발명의 표시 장치의 구동 방법은, 상기 목적을 달성하기 위해, N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터를, 표시용 제어장치에서 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하는 표시 장치의 구동 방법에 있어서, 표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 사용하고, 이들 제어 회로에 상기 N계통으로 입력되는 화상 데이터를 1계통씩 입력시키고, 각 제어 회로에서는, 입력되는 화상 데이터 중 구동을 담당하는 대응 화면 이외의 화상 데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어 회로에 전송하는 한편, 대응 화면의 화상 데이터에 대해서는 다른 제어 회로로부터 데이터 버스를 통해 전송되는 대응 화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 것이다. 상기 각 제어 회로는, 동일 반도체로 이루어지는 것이 바람직하다.
이에 의하면, N(N은 2 이상의 정수)화소씩 N계통으로 입력되는 화상 데이터를, 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환하여 N× k계통으로 표시 구동부에 출력하는 표시용 제어장치가, N개의 제어 회로로 이루어지고, 각 제어 회로에 각각 입력되는 화상 데이터를 각 제어 회로간에 상호 교환하는 것에 의해 각 제어 회로는, 구동을 담당하는 대응 화면의 구동 표시부에 필요한 화상 데이터를 공급하는 것이 가능하게 된다.
이와 같은 구동 방법에서는, 각 제어 회로에 내장되는 라인 메모리의 메모리 용량은, 표시용 제어장치를 하나의 제어 회로로 구성한 경우에 필요로 하는 메모리용 분량의 1/N로 할 수 있다.
따라서, 상기한 바와 같이, HDTV(1920×1080)용의 표시용 제어 장치에서는, 내장하는 라인 메모리의 메모리 용량으로서, XGA(1024× 768)용의 표시용 제어장치의 배 정도가 필요하지만, 이와 같은 구동 방법으로 함으로써, 1 제어 회로를 구성하는 LSI 등의 표시용 제어 소자를, 하나로 저해상도의 XGA용의 표시용 제어장치로서 기능하는 구성으로 하고, 고해상도의 HDTV용의 표시용 제어장치는, 이를 2개 사용하여 구성하는 것이 가능하게 된다.
즉, 상기 구동 방법으로 함으로써, 저해상도의 표시용 제어장치를 구성하는 표시용 제어 소자와 공용할 수 있고, 다른 해상도간에의 표시용 제어장치의 통일화를 코스트 메리트가 있도록 하는 형태로 꾀하는 것이 가능하게 되며, 나아가서는 표시 장치의 저가격화를 실현하는 것이 가능하게 된다.
또한, 본 발명의 다른 표시 장치의 구동 방법은, 상기 목적을 달성하기 위해, 1화소씩 1계통으로 입력되는 화상 데이터를, 표시용 제어장치에서 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 출력하는 표시 장치의 구동 방법으로, 표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 사용하고, 이들 중 하나의 제어 회로에만 화상 데이터를 입력시키고, 화상 데이터가 입력되는 제어회로에서는, 구동을 담당하는 대응 화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환하는 한편, 대응 화면 이외의 화상 데이터에 대해서는 데 이터 버스를 통해 구동을 담당하는 소정의 제어 회로에 전송하고, 화상 데이터가 입력되는 제어 회로 이외의 제어 회로에서는, 데이터 버스를 통해 전송되는 대응 화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환하는 것이다. 이 경우도, 상기 각 제어 회로는, 동일 반도체로 이루어지는 것이 바람직하다.
이에 의해서도, 상기와 같이, 저해상도의 표시용 제어장치를 구성하는 표시용 제어 소자와 공용할 수 있고, 상이한 해상도간의 표시용 제어장치의 통일화를 코스트 메리트가 있도록 하는 형태로 꾀할 수 있고, 나아가서는 표시 장치의 저가격화를 실현하는 것이 가능하게 된다.
또한, 이 경우, N화소마다 입력되는 N계통으로 화상 데이터가 입력되는 구성에 비해, 입력 주파수는 N배가 되지만, 입력이 1계통으로 되는 것에 의해, 인터페이스 커넥터의 핀 수 및 접속 케이블의 갯수가 N화소마다 입력의 1/N로 되기 때문에, 코스트 다운을 꾀할 수 있는 메리트를 아울러 나타낸다.
본 발명의 표시 장치는, 상기 목적을 달성하기 위해, N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터가, 표시용 제어장치에서 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 공급되는 표시 장치에 있어서, 상기 표시 제어장치가, 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 구비하고, 이들 제어 회로에 상기 N계통으로 입력되는 화상 데이터가 1계통씩 입력되고, 각 제어 회로에서는, 입력되는 화상 데이터 중에 구동을 담당하는 대응 화면 이외의 화상 데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어 회로에 전송하는 한편, 대응 화면의 화상 데이터에 대해서는 다른 제어 회로로부터 데이터 버스를 통해 전송되는 대응 화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 것이다.
본 발명의 다른 표시 장치는, 상기 목적을 달성하기 위해, 1화소씩 1계통으로 입력되는 화상 데이터가, 표시용 제어장치에서 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 공급되는 표시 장치에 있어서, 표시용 제어장치가, 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 구비하고, 이들 중 하나의 제어 회로에만 화상데이터가 입력되고, 화상 데이터가 입력되는 제어 회로에서는, 구동을 담당하는 대응 화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 한편, 대응 화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하고, 화상 데이터가 입력되는 제어 회로 외의 제어 회로에서는, 데이터 버스를 통해 전송되어 오는 대응 화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 것이다.
상기 표시 장치의 구동 방법으로서 설명한 바와 같이, 이와 같은 표시 장치의 구성으로 함으로써, 저해상도의 표시용 제어장치를 구성하는 표시용 제어 소자와 공용할 수 있고, 상이한 해상도간의 표시용 제어장치의 통일화를 코스트 메리트가 있는 형태로 꾀하는 것이 가능하게 되고, 나아가서는 표시 장치의 저가격화를 실현하는 것이 가능하게 된다.
본 발명의 표시용 제어 소자는, 상기 목적을 달성하기 위해, 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와, 다른 표시용 제어 소자와의 사이에서 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와, 상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 거의 용량이 같은 제1 및 제2의 라인 메모리와, 상기 입력부, 상기 데이터 입출력부 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고, 상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력된 1라인분의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에만 저장하는 제1모드와, 상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터이고, N(N은 2 이상의 정수)계통으로 분할되어 입력된 소정의 1계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되는 화상 데이터와 함께 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자로 전송하는 제2 모드와, 상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제3모드와, 상기 제어부에 의한 제어하에, 1라인분의 화상 데이터 중, 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하는 제4모드중, 제1모드와 제2모드, 제1모드와 제3, 제4모드, 또는 제1 모드와 제2∼제4모드를 갖는 것이다.
이와 같은 구성의 표시용 제어 소자로 함으로써, 저해상도의 표시용 제어장치에도, 화상 데이터가 N화소씩 N계통으로 입력되는 구성 또는 화상 데이터가 1화소씩 1계통으로 입력되는 구성의 고해상도의 표시용 제어장치에도 적용할 수 있고, 상기한 본 발명의 표시 장치 및 그 구동 방법을 간단히 실현할 수 있다.
본 발명의 다른 목적, 특징 및 우수한 점은 이하에 나타낸 기재에 의해 충분히 이해될 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음 설명으로부터 알 수 있을 것이다.
[제1 실시형태]
본 발명에 관한 일 실시형태에 대해, 도 1 ~ 도 5에 기초하여 설명하면 이하와 같다.
상술한 바와 같이, 종래에서의 고해상도의 HDTV 패널에 저해상도의 XGA 패널용의 표시용 제어장치를 2개 사용해도 실용화할 수 없는 것은, 종래의 표시용 제어장치는, 서로 독립하여 상호 간에 데이터를 교환하는 기구를 갖지 않기 때문이다.
따라서, 본 발명에서는, 표시용 제어소자 사이에 서로 데이터 교환이 가능한 구성으로 한다. 이에 의해, 고해상도의 HDTV 패널에 저해상도의 XGA 패널용의 표시 용 제어소자를 2개 사용하여 실용화할 수 있게 되고, 통일화에 의한 비용의 장점을 얻을 수 있다. 또한, 여기서는 저해상도 패널이 XGA 패널, 고해상도 패널이 HDTV 패널인 경우를 예시한다.
도 1에, 본 발명에 관한 일 실시형태인 표시용 제어소자(1)의 구성을 나타낸다. 표시용 제어소자(1)는, 주로, 입력부(2), 입출력부(4), 라인 메모리부(5) 및 제어부(3)를 구비한다.
입력부(2)는, 표시용 제어소자(1)에서의 외부로부터의 데이터 입력을 받아들이는 것으로, 화상 데이터 DT와 함께, 유효 데이터 기간을 나타내는 디스플레이 인에이블 신호 DE 및 클록 신호 CLK가 입력된다. 이들 디스플레이 인에이블 신호 DE 및 클록 신호 CLK는 표시 제어신호이다. 입력부(2)에 입력된 이들 화상 데이터 DT, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK는, 큰 화살표(10·11)로 나타낸 바와 같이, 라인 메모리부(5)와 입출력부(4)에 출력된다. 출력 장소의 절환은 제어부(3)에 의해 제어되고, 상기 표시용 제어소자(1)가 저해상도인 XGA용으로서 사용되는 경우는, 라인 메모리부(5)만이 출력 장소가 된다. 한편, 상기 표시용 제어소자(1)가 고해상도인 HDTV용으로서 사용되는 경우는, 후술하는 바와 같이, 소정의 타이밍으로 라인 메모리부(5)와 입출력부(4)가 교호로 출력 장소가 된다.
입출력부(4)는, 입력부로서의 기능과 출력부로서의 기능과의 양방을 갖고, 제어부(3)의 제어에 의해, 선택적으로 기능이 절환된다. 입출력부(4)는, 출력부로서의 기능시, 입력부(2)로부터 송출된 화상 데이터 DT, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK를, 표시용 제어소자(1)의 외부에 출력한다. 한편, 입출력부 (4)는, 입력부로서의 기능시, 표시용 제어소자(1)의 외부로부터의 화상 데이터 DT, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK의 입력을 받아들이고, 외부로부터 입력된 이들 화상 데이터 DT, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK를, 큰 화살표(12)에 의해 나타내도록 라인 메모리부(5)에 송출한다.
라인 메모리부(5)는, 화상 데이터의 포맷을 입력용으로부터 출력용으로 변환하기 위한 것으로, 여기서는 제1 라인 메모리(6)와 제2 라인 메모리(7) 및 필요에 따라 이용되는 멀티플렉서(9)를 구비한다. 그리고, 이들 제1, 제2의 라인 메모리(6·7)는 각각, 저해상도인 XGA에 대응한 1024 워드의 라인 메모리이고, 독립하여 제어가능한 메모리 영역으로 분할되어 있다.
상세하게는, 제1, 제2 라인 메모리(6·7)는 함께, 독립하여 제어가능한 메모리 영역으로서, 512 워드의 라인 메모리가 2개 구비된 구성으로 되어 있고, 제1 라인 메모리(6)는, 제1 라인 메모리 세그먼트(라인 메모리 A)(6a)와 제1 라인 메모리 세그먼트(라인 메모리 B)(6b)로 구성되고, 제2 라인 메모리(7)는, 제2 라인 메모리 세그먼트(라인 메모리 A)(7a)와 제2 라인 메모리 세그먼트(라인 메모리 B)(7b)로 구성되어 있다.
이는 즉, 도 4에 나타내는 HDTV 패널에 이용되는 경우, 홀수 화상 데이터 DT_O와 짝수 화상 데이터 DT_E가 병행하여 입력되기 때문이고, Master(1, 1M)의 제1 라인 메모리(6)이면, 제1 라인 메모리 세그먼트(6a)이 홀수용이 되고, 제1 라인 메모리 세그먼트(6b)이 짝수용이 된다. 제2 메모리(7)도 동일하다. Slave(1, 1S)의 제1 라인 메모리(6)는, 이의 반대가 된다.
라인 메모리부(5)로의 화상 데이터의 입력은, 상술한 바와 같이, 입력부(2)로부터의 입력과 입출력부(4)로부터의 입력과의 2계통이 있다. 제어부(3)의 제어에 의해, XGA용으로서 사용되는 경우는 입력부(2)로부터의 입력만을 이용하고, HDTV용으로서 사용되는 경우는 입력부(2)로부터의 입력과 입출력부(4)로부터의 입력의 양 계통을 이용한다.
라인 메모리부(5)에 입력된 화상 데이터 DT는, 1라인마다, 제1 라인 메모리(6) 또는 제2 라인 메모리(7)의 어느 일방에, 디스플레이 인에이블 신호 DE가 "High"인 기간, 함께 입력된 클록 신호 CLK의 타이밍으로 좌단에서부터 저장된다. 입력된 화상 데이터 DT를, 제1 제2의 라인 메모리(6·7) 중 어느 것에 저장할지 여부는, 제어부(3)에 의해 제어된다. 예를 들어, 제1 라인 메모리(6)에 화상 데이터 DT가 순차 저장되어 있는 경우, 또 일방의 제2 라인 메모리(7)로부터는 화상 데이터의 독출이 행해진다. 이와 같이, 제1, 제2 라인 메모리(6·7) 사이에 1 라인마다 화상 데이터 DT의 저장과 화상 데이터 DT의 독출이 교대로 행해진다.
라인 메모리부(5)로부터 화상 데이터를 독출하는 경우의 계통수는, 1 계통이든 복수 계통이든 필요에 따라 선택할 수 있다. 여기서는, 일 예로서, XGA용으로서 사용되는 경우는 2계통으로 독출하고, HDTV용으로서 사용되는 경우는 1 계통으로 독출하는 경우를 예시한다. 멀티플렉서(9)는, HDTV용으로서 사용되는 경우에 이용된다.
제어부(3)는, 상술한 바와 같이, 표시용 제어소자(1)에서의 입력부(2), 입출력부(4) 및 라인 메모리부(5)의 각 동작을 제어하는 것이다. 제어부(3)는, 상기 표 시용 제어소자(1)가, XGA용으로서 사용되는지, HDTV용으로 사용되는지에 따라, 각 부의 동작을 해상도에 대응한 것으로 한다. 이와 같은 해상도의 설정은, 외부로부터 입력되는 해상도 지정신호에 의해 행해지고, 예를 들어, 해상도 지정신호가 "High" 레벨인 경우에, 제어부(3)는 용도가 HDTV인 것으로 판단한다.
상세하게는, 제어부(3)는, 제1 및 제2 라인 메모리(6·7)에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1 라인마다 교대로 행한다. 그리고, 표시용 제어소자(1)는, 제어부(3)에 의한 제어하에, 제1 및 제2 모드로 동작하도록 되어 있다.
제1 모드에서는, 데이터 입출력부(4)를 통하여 화상 데이터의 전송을 행하지 않고, 입력부(2)로부터 입력되는 1 라인분의 화상 데이터를 제1 또는 제2 라인 메모리(6·7)의 어느 일방에만 저장한다.
제2 모드에서는, 입력부(2)로부터 입력되는 화상 데이터로서, 2 계통으로 분할되어 입력되는 소정의 1 계통의 1 라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를, 데이터 입력부(4)를 통해 다른 표시용 제어소자(1)로부터 전송되어 온 화상 데이터와 함께 상기 제1 또는 제2 라인 메모리(6·7)의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 데이터 입출력부(4)를 통해 구동을 담당하는 소정의 표시용 제어소자(1)에 전송한다.]
또한, 제어부(3)는, HDTV용인 경우에는, 또한, 상기 표시용 제어소자(1)가 주 콘트롤러(Master)로서 사용되는지, 종 콘트롤러(Slave)로서 사용되는지도 판단하도록 되어 있다. HDTV용으로서 이용되는 경우, 도 4에 나타낸 바와 같이, 표시용 제어소자(1)는 2개 이용되기 때문에, 2개 중 어느 하나가 주 콘트롤러로 되고 다른 한쪽이 종 콘트롤러로 된다. 주 콘트롤러의 제어부(3)는, 종 콘트롤러의 제어부(3)에 대해, 주 콘트롤러와 종 콘트롤러 사이의 버스 방향의 절환을 제어하기 위한 동작 제어 신호, 즉, 종 콘트롤러의 입출력부(4)의 기능을 제어하기 위한 동작 제어 신호를 송신한다. 종 콘트롤러의 제어부(3)는, 주 콘트롤러로부터 송신되는 동작 제어 신호에 따라, 입출력부(4)의 기능을 절환한다. 이와 같은 주 및 종의 설정은, 외부로부터 입력되는 주 지정신호에 의해 행해지고, 예를 들어, 주 지정신호가 "High" 레벨인 경우에, 제어부(3)는, 상기 표시용 제어소자는 주 콘트롤러인 것으로 판단한다.
다음에, 도 2 ~ 도 5를 이용하여, 이와 같은 표시용 제어소자(1)를 탑재한 저해상도 디스플레이와 고해상도 디스플레이에 대해 설명한다. 또한, 여기서도, 주사선 구동회로에 대해서는, 편의상, 도면에서의 기재 및 설명을 생략한다.
도 2에 도시한대로, 영상 데이터 DT는, 외부의 튜너(50)나 DVD 장치(51), VTR 장치(52) 등으로부터, NTSC 등의 영상 신호의 형태로 공급되고, 비디오 소스(53)에 의해 영상 데이터 DT와, 클록 신호 CLK 및 동기 신호 SYNC로 변환된 후, 1개 또는 복수의 표시용 제어소자(1)를 포함하게 되는 표시용 제어장치(54)를 통과하여, 표시패널(55)에서의 구동 회로부에 공급된다. 표시패널(55)은, 전술한 도 6에 도시한 표시패널(212)과 동일한 구성을 갖는다. 또한, 도 2에서는, 표시 패널(55)로서 HDTV 패널을 이용한 고해상도 디스플레이가 탑재되어 있는 경우를 예시하기 때문에, 표시용 제어장치(54)의 표시용 제어소자(1)는 2개로 되어 있다.
도 3은, 도 2에서의 표시패널(55)로서 XGA 패널(16)을 이용한 저해상도 디스플레이이고, XGA 패널(16)과, 신호선 구동회로(14)와, 1개의 상기 표시용 제어소자(1)를 구비한다. 신호선 구동회로(14)는, 하나의 상기 표시용 제어소자(1)를 구비한다. 신호선 구동회로(14)는, XGA 패널(16)의 복수의 신호선(도시하지 않음)을 구동하는 것이고, 좌화면과 우화면에, 각각 별도의 소스기판(15L·15R)을 구비한다. 소스기판(15L)에는, 4개의 소스 드라이버(SD1 ~ SD4)가 형성되고, 소스 기판(15R)에는, 4개의 소스 드라이버(SD5 ~ SD8)가 형성되어 있다.
XGA용으로서 사용되는 경우, 표시용 제어소자(1)는 제1 모드로 동작하고, 표시용 제어소자(1)에서의 입출력부(4)가 사용되지 않고, 외부로부터의 화상 데이터 DT, 디스플레이 인에이블 신호 DE 및 클록신호 CLK는, 입력부(2)를 경유하여 라인 메모리부(5)에만 송출된다. 또한, 라인 메모리부(5)로부터의 화상 데이터의 독출은 여기서는 2 계통이 되고, 좌화면(17L)의 화상 데이터와 우화면(17R)의 화상 데이터가 동시에 출력된다.
또한, XGA 패널(16)을 이용한 저해상도 디스플레이의 타이밍 챠트는, 전술한 도 8과 거의 동일하다. 즉, 입력부(2)를 경유하여 입력된 화상 데이터(도면 중, IN_DT)(DT1, DT2, DT3, ..., DT1024)는, 디스플레이 인에이블 신호 DE가 "High"인 기간, 클록신호 CLK의 타이밍에서, 화상 데이터 DT1으로부터 순차, 제1 라인 메모리(6)에 그의 좌단에서부터 저장된다. 다만, 본 실시형태에서는, 제1, 제2 라인 메모리(6·7)는 임의의 한 쌍의 라인 메모리 세그먼트으로 구성되어 있기 때문에, 상세하게는, 제1 라인 메모리 세그먼트(6a)의 좌단에서 우단으로, 그 다음에, 제1 라 인 메모리 세그먼트(6b)의 좌단에서 우단으로 저장된다.
제1 라인 메모리(6)에의 화상 데이터의 저장과 동시에, 제2 라인 메모리(7)로부터는 이미 저장되어 있는 1 라인 전의 화상 데이터(도면 중, O_DT)(DT1, DT2, DT3, ..., DT1024)가, 화면 좌단의 화상 데이터(DT1) 및 화면 중앙의 화상 데이터(DT513) 각각을 개시점으로 하여, 좌측으로부터 동시에 독출되어 간다. 상술한 바와 같이, 여기서는 제1, 제2 라인 메모리(6·7)는 임의의 한 쌍의 라인 메모리 세그먼트으로 구성되어 있기 때문에, 상세하게는, 제2 라인 메모리 세그먼트(7a) 및 제2 라인 메모리 세그먼트(7b)의 각각으로부터 동시에 독출되어 간다.
화면 좌단의 화상 데이터(DT1)는, 좌화면(17L)에 기입해야 하는 최초의 화상 데이터이고, 제2 라인 메모리 세그먼트(7a)으로부터 독출된다. 제2 라인 메모리 세그먼트(7a)으로부터 순차로 독출된 화상 데이터(DT1, DT2, DT3, ..., DT512)는, 좌화면(17L)을 구동하는 4개의 소스 드라이버(SD1 ~ SD4)에, 좌단의 소스 드라이버(SD1)으로부터 순서대로 입력된다. 한편, 화면 중앙의 화상 데이터(DT513)는, 우화면(17R)에 기입해야 하는 최초의 화상 데이터이고, 제2 라인 메모리 세그먼트(7b)으로부터 독출된다. 제2 라인 메모리 세그먼트(7b)으로부터 순차 독출된 화상 데이터(DT513, DT514, DT515, ..., DT1024)는, 우화면(17R)을 구동하는 4개의 소스 드라이버(SD5 ~ SD8)에, 좌단의 소스 드라이버(SD5)로부터 순서대로 입력된다. 이 경우의 출력 주파수는 입력 주파수의 1/2이다.
다음의 1 라인분의 화상 데이터(DT1, DT2, DT3, ..., DT1024)는, 제2 라인 메모리(7)에, 상세하게는 제2 라인 메모리 세그먼트(7a·7b)에 순차로, 상기 제1 라인 메모리 세그먼트(6a·6b)에의 저장 순서와 동일하게 저장되어 가고, 이와 동시에 제1 라인 메모리(6)로부터 상기 제2 라인 메모리 세그먼트(7a·7b)으로의 독출 순서와 유사하게, 화상 데이터(DT1, DT2, DT3, ..., DT512)와, 화상 데이터(DT513, DT514, DT515, ..., DT1024)가, 2 계통으로 독출되어 간다.
이와 같이 하여, 순차 라인마다, 제1 라인 메모리(6)와 제2 라인 메모리(7)에, 화상 데이터의 기입과 독출이 교대로 행해진다.
한편, 도 4는, 도 2에서의 표시패널(55)로서 HDTV 패널(26)을 이용한 고해상도 디스플레이이다. HDTV 패널(26)과, 신호 구동회로(24)와, 표시용 제어장치를 구성하는 2개의 상기 표시용 제어소자(1·1)를 구비한다.
신호선 구동회로(24)는, HDTV 패널(26)의 복수의 신호선(도시하지 않음)을 구동하는 것이고, 좌화면과 우화면에, 각각 다른 소스 기판(25L·25R)을 구비한다. 소스 기판(25L)에는, 7개의 소스 드라이버(SD1 ~ SD7)가 형성되고, 소스 기판(25R)에는, 7개의 소스 드라이버(SD8 ~ SD14)가 형성되어 있다.
고해상도 디스플레이에 사용되는 경우, 상기 표시용 제어소자(1)는 2개 탑재되고, 각 표시용 제어소자(1)는 함께 제2 모드에서 동작한다. 2개의 표시용 제어소자(1·1) 중, 일방이 주 콘트롤러가 되고, 타방이 종 콘트롤러가 된다. 여기서는, 좌측의 표시용 제어소자(1)가 주 콘트롤러(1M) 우측의 표시용 제어소자(1)가 종 콘틀롤러(1S)로 되어 있다. 주 콘트롤러(1M)에는, 외부로부터 홀수 화상 데이터 DT_O, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK가 입력되고, 종 콘트롤러(1S)에는, 외부로부터 짝수 화상 데이터 DT_E, 디스플레이 인에이블 신호 DE 및 클 록 신호 CLK가 입력된다.
그리고, 이들 주 콘트롤러(1M)와 종 콘트롤러(1S) 사이에는, 서로의 입출력부(4·4) 끼리를 연결하는 쌍방향 데이터 버스(20)가 형성되고, 이와 같은 데이터 버스(20)의 버스 방향의 절환은, 주 콘트롤러(1M)로부터 종 콘트롤러(1S)에 대해 공급되는 동작 제어신호(종 콘트롤러(1S)의 입출력부(4)의 기능을 절환하는 신호)에 의해 제어된다. 또한, HDTV의 경우, 주 콘트롤러(1M) 및 종 콘트롤러(1S)에서의 각 라인 메모리부(5)로부터의 화상 데이터의 독출은 함께 1 계통으로 되어 있다.
도 5는, HDTV 패널(26)을 이용한 고해상도 디스플레이의 타이밍 챠트이다. HDTV에서는, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK와 함께, 홀수 화상 데이터(도면 중, IN_DE_O)(DT1, DT3, DT5, ..., DT1919)와, 짝수 화상 데이터(도면 중, IN_DE_E)(DT2, DT4, DT6, ..., DT1920)가 동시에 입력된다. 이 중, 홀수 화상 데이터(DT1, DT3, DT5, ..., DT1919)는, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK와 함께, 주 콘트롤러(1M)의 입력부(2)에 입력된다. 한편, 짝수 화상 데이터(DT2, DT4, DT6, ..., DT1920)는, 디스플레이 인에이블 신호 DE 및 클록신호 CLK와 함께, 종 콘트롤러(1S)의 입력부(2)에 입력된다.
주 콘트롤러(1M)에서는, 제어부(3)(도시하지 않음)에 의한 제어하에, 입력되는 1 라인분의 홀수 화상 데이터의 좌화면(27L)(전반분)에 상당하는, 홀수 화상 데이터(DT1, DT3, DT5, ..., DT959)까지를, 디스플레이 인에이블 신호 DE가 "High"인 기간, 함께 입력되는 클록 신호 CLK의 타이밍에서 순차적으로, 라인 메모리부(5)의 제1 라인 메모리(6)에서의 홀수용 메모리, 즉 제1 라인 메모리 세그먼트(6a)에 좌 단에서부터 저장한다.
한편, 종 콘트롤러(1S)에서는, 제어부(3)에 의한 제어하에, 입력되는 1 라인분의 짝수 화상 데이터 중 좌화면(27L)(전반분)에 상당하는, 짝수 화상 데이터(DT2, DT4, DT6, ..., DT960)까지는, 자신의 라인 메모리부(5)에 저장하지 않고, 함께 입력되는 클록 신호 CLK 및 디스플레이 인에이블 신호 DE와 함께, 입출력부(4)로부터 데이터 버스(20)를 통해, 주 콘트롤러(1M)에 전송한다. 이 동안에, 종 콘트롤러(1S)에서는, 자신의 라인 메모리부(5)로의 데이터 저장이 행해지지 않는다.
주 콘트롤러(1M)에서는, 상술한 바와 같이 홀수 화상 데이터(DT1, DT3, DT5, ..., DT959)까지를 제1 라인 메모리 세그먼트(6a)에 좌단으로부터 순차 저장함과 동시에, 이와 같이 하여 종 콘트롤러(1S)로부터 전송되어 오는, 동 라인의 좌화면(27L)(전반분)에 상당하는 짝수 화상 데이터(DT2, DT4, DT6, ..., DT960)까지를, 종 콘트롤러(1S)로부터 함께 전송되어 오는 디스플레이 인에이블 신호 DE 및 클록 신호 CLK를 이용하여, 디스플레이 인에이블 신호 DE가 "High"인 기간, 클록 신호 CLK의 타이밍에서, 순차적으로 라인 메모리부(5)의 제1 라인 메모리(6)에서의 짝수용 메모리, 즉 제1 라인 메모리 세그먼트(6b)에 좌단에서부터 저장한다.
이렇게 하여, 1 라인분의 화상 데이터의 좌화면(27L)에 상당하는 화상 데이터(홀수 화상 데이터와 짝수 화상 데이터)가, 주 콘트롤러(1M)의 제1 라인 메모리(6)에 저장되면, 주 콘트롤러(1M)의 제어부(3)로부터 출력되는 동작 제어신호에 따라, 주 콘트롤러(1M) 및 종 콘트롤러(1S) 사이에 상호 간의 처리가 절환되고, 이번 에는 주 콘트롤러(1M)가 종 콘트롤러(1S)에 대해, 입력부(2)를 통해 입력되는 홀수 화상 데이터를 전송한다.
즉, 주 콘트롤러(1M)의 제어부(3)는, 입력되는 1 라인분의 홀수 화상 데이터 중, 우화면(27R)(후반분)에 상당하는, 홀수 화상 데이터(DT961, DT963, DT965, ..., DT1919)를 자신의 라인 메모리부(5)에 저장하지 않고, 함께 입력되는 클록 신호 CLK 및 디스플레이 인에이블 신호 DE와 함께, 입출력부(4)로부터 데이터 버스(20)를 통해, 종 콘트롤러(1S)로 전송한다. 이 동안에, 주 콘트롤러(1M)는 자신의 라인 메모리부(5)로의 데이터의 저장은 행하지 않는다.
종 콘트롤러(1S)에서는, 자신의 입력부(2)를 통해 입력되는 짝수 화상 데이터(DT962, DT964, DT966, ..., DT1920)를 짝수용 메모리, 즉 제1 라인 메모리 세그먼트(6a)에, 주 콘트롤러(1M)에서의 제1 라인 메모리 세그먼트(6a)으로의 홀수 화상 데이터의 저장과 유사하게 저장함과 동시에, 입출력부(4)를 통해 주 콘트롤러(1M)로부터 전송되어 오는 홀수 화상 데이터(DT961, DT963, DT965, ..., DT1919)를 홀수용 메모리, 즉 제1 라인 메모리 세그먼트(6b)에 주 콘트롤러(1M)에서의 제1 라인 메모리 세그먼트(6b)으로의 짝수 화상 데이터의 저장과 유사하게 저장해간다.
이렇게 하여, 주 콘트롤러(1M)와 종 콘트롤러(1S) 사이에, 상호의 입력 데이터를 교환하면서 1 라인분의 화상 데이터의 저장이 완료된다.
그리고, 상기 저장기간에는, 동시에 주 콘트롤러(1M) 및 종 콘트롤러(1S)의 각 제2 라인 메모리(7)로부터, 이미 저장되어 있는 1 라인 전의 화상 데이터(도면 중, O_DT_L, O_DT_R)(DT1, DT2, DT3, ..., DT1920)가, 화면 좌단의 화상 데이터 (DT1) 및 화면 중앙의 화상 데이터(DT961)를 각각 개시점으로 하여 동시에 좌측으로부터 순차적으로 독출되어 간다. 본 실시형태에서는, 주 콘트롤러(1M) 및 종 콘트롤러(1S)에서의 제1, 제2 라인 메모리(6·7)는 임의의 한 쌍의 라인 메모리 세그먼트으로 구성되어 있기 때문에, 상세하게는, 주 콘트롤러(1M) 및 종 콘트롤러(1S)에서, 제2 라인 메모리 세그먼트(7a) 및 제2 라인 메모리 세그먼트(7b)의 각각으로부터 좌단에서부터 화상 데이터가 독출되고, 멀티플렉서(9)를 통해 1 계통으로 독출되어 간다.
주 콘트롤러(1M)에 의해 최초로 독출되는 화면 좌단의 화상 데이터(DT1)는, 좌화면(27L)에 기입해야 하는 최초의 화상 데이터이다. 화상 데이터의 독출은, 홀수 화상 데이터를 저장한 제2 라인 메모리 세그먼트(7a)과, 짝수 화상 데이터를 저장한 제2 라인 메모리 세그먼트(7b)으로부터 독출되고, 멀티플렉서(9)를 통해 교호로 출력된다. 화면 좌단의 화상 데이터(DT1)를 선두로 하여 독출된 화상 데이터(DT1, DT2, DT3, ..., DT960)는, 좌화면(27L)을 구동하는 7개의 소스 드라이버(SD1 ~ SD7)에, 좌단의 소스 드라이버(SD1)로부터 순서대로 입력된다.
한편, 종 콘트롤러(1S)에 의해 최초로 독출되는 화면 중앙의 화상 데이터(DT961)는, 우화면(27R)에 기입해야 하는 최초의 화상 데이터이다. 화상 데이터의 독출은, 짝수 화상 데이터를 저장한 제2 라인 메모리 세그먼트(7a)과, 홀수 화상 데이터를 저장한 제2 라인 메모리 세그먼트(7b)으로부터 독출되고, 멀티플렉서(9)를 통해 교호로 출력된다. 화면 중앙의 화상 데이터(DT961)를 선두로 하여 순차 독출된 화상 데이터(DT961, DT962, ..., DT1920)은 우화면(27R)을 구동하는 일곱개의 소스 드라이버(SD8 ~ SD14)에 좌단의 소스 드라이버(SD8)로부터 순서대로 입력된다.
이 경우의 출력 주파수는, 입력 주파수와 동일하고, 1라인분의 화상 데이터(DT1, DT2, DT3, ..., DT1920)을 주 콘트롤러(1M)와 종 콘트롤러(1S)의 각 제1라인 메모리(6)의 순차 저장을 완료한 경우, 주 콘트롤러(1M) 및 종 콘트롤러(1S)의 제2라인 메모리(7)은 비어있게 된다. 다음의 1라인분의 화상 데이터(DT1, DT2, DT3, ..., DT1920)은 이들 비어있는 제2라인 메모리(7·7)에 상기 제1라인 메모리(6·6)로의 화상 데이터의 저장과 유사하게 저장해간다.
이와 동시에 주 콘트롤러(1M)과 종 콘트롤러(1S)의 각 제1라인 메모리(6·6)로 부터 상기 제2라인 메모리(7·7)로의 화상 데이터의 독출과 유사하게, 화면 좌단과 화면 중앙으로부터 화상 데이터(BT1, BT2, BT3, ..., BT960)과 화상 데이터(DT961, DT962, DT963, ..., DT1920)가 2 계통으로 독출되어간다.
이와 같이 하여, 주 콘트롤러(1M)과 종 콘트롤러(1S)에서는 XGA의 경우와 유사하게 각각의 제어부(3)에 의해 순차라인마다 제1라인 메모리(6·6)와 제2라인 메모리(7·7)에서 기입과 독출을 교대로 하면서 데이터 변환처리를 행해간다.
이상과 같이, 여기서는, 2 화소씩 2 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평 방향으로 2 분할된 각 화면의 화상 데이터로 각각 변환하여 2 계통으로 표시 구동부에 출력하는 고해상도 디스플레이의 표시에서, 표시용 제어장치로서, 서로 데이터 버스를 통해 접속된 동일 구성의 2개의 표시용 제어소자(1·1)를 이용하고, 이들 표시용 제어소자(1·1)에 2 계통으로 입력되는 화 상 데이터를 1 계통씩 입력시키고, 각 표시용 제어소자(1)에서는, 구동을 담당하는 대응 화면 이외의 화상 데이터는 데이터 버스를 통해 구동을 담당하는 타방의 표시용 제어소자(1)로 전송하는 한편, 대응화면의 화상 데이터는 타방의 표시용 제어소자(1)로부터 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터와 함께 내장 라인 메모리부(5)에 저장하여 출력 화상 데이터로 변환시키도록 한다.
이와 같은 구성으로 함으로써, 각 표시용 제어소자(1)에 내장되는 라인 메모리의 메모리 용량은, 표시용 제어장치를 하나의 표시용 제어소자로서 구성한 경우에 필요로 되는 메모리 용량의 1/2로 할 수 있기 때문에, 예를 들어, HDTV(1920×1080)용의 표시용 제어장치에서는, 내장하는 라인 메모리의 메모리 용량으로서, XGA(1024×768)용의 표시용 제어장치의 2배 정도 필요하지만, 표시용 제어소자(1)의 라인 메모리부(5)의 메모리 용량을, 저해상도의 XGA용의 표시용 제어장치로서 기능하는 구성으로 하고, 고해상도의 HDTV용의 표시용 제어장치로서는, 이것을 2개 사용하여 구성함으로써 대응할 수 있다.
즉, 이에 의해, 저해상도의 표시용 제어장치를 구성하는 표시용 제어소자와 고해상의 표시용 제어장치를 구성하는 표시용 제어소자를 공용할 수 있고, 표시용 제어소자(장치)의 통일화를 비용의 장점이 발생하게 하는 형태로 도모할 수 있게 되고, 더 나아가서 표시장치의 저가격화를 실현할 수 있게 된다.
또한, 여기서는, N(N은 2 이상의 정수) 화소씩 N 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평 방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하는 표시장치의 구동 방법으로서, N이 2이고, k가 1인 경우를 예시하였지만, 이들 이외의 예도 된다.
그러나, 복수의 표시용 제어소자(1)에 의해 표시용 제어장치를 구성하는 경우, 각각의 표시용 제어소자(1)에는, 화상 데이터 DT와 함께, 클록 신호 CLK 및 디스플레이 인에이블 신호 DE 등의 표시 제어신호도 함께 입력되기 때문에, 각 표시용 제어소자(1)는, 각각의 대응화면이 어느 화면인지를 인식하고, 대응화면의 화상 데이터만 자신의 라인 메모리부(5)에 저장하고, 비대응화면의 화상 데이터는 다른 표시용 제어소자(1)로 전송함으로써, 각각 독립하여 구동할 수 있는 것은 물론이다. 그러나, 실제로는 데이터 전송 경로의 길이 관계나, 각 표시용 제어소자의 제조 불균일에 의해, 문제점이 발생할 수 있다.
이에 대해, 본 실시형태에서는, 고해상도 디스플레이의 표시용 제어장치를 구성하는 경우, 2개의 표시용 제어소자(1·1) 중 일방이 주 콘트롤러(1M)가 되어, 타방의 종 콘트롤러(1S)의 구동을 제어하는 구성으로 하기 때문에, 데이터 전송경로의 길이 관계나, 각 제어회로를 구성하는 표시용 제어소자의 제조 불균일에 기인하는 문제점의 초래를 회피할 수 있다.
또한, 복수의 표시용 제어소자(1)에 의해 하나의 표시용 제어장치를 구성하는 경우, 각각의 표시용 제어소자(1)에는, 화상 데이터 DT와 함께, 클록 신호 CLK 및 디스플레이 인에이블 신호 DE 등의 표시 제어신호도 함께 입력되기 때문에, 각 표시용 제어소자(1)는, 전송되어 온 화상 데이터를, 자신에 직접 입력된 표시 제어신호를 이용하여 라인 메모리부(5)에 저장하는 구성으로 할 수도 있다. 그러나, 실 제로는 상술한 바와 같이, 데이터 전송경로의 길이 관계나, 각 표시용 제어소자(1)의 제조 불균일에 의해, 전송되어 온 화상 데이터를 직접 입력된 표시 제어신호를 이용하여 저장한 경우, 문제점을 일으킬 가능성이 있다.
이에 대해, 본 실시형태에서는, 화상 데이터 DT를 다른 표시용 제어소자(1)로 전송하는 때에, 함께 입력된 클록 신호 CLK를 포함하는 표시 제어신호도 함께 전송하는 구성으로 하기 때문에, 데이터 전송경로의 길이 관계나, 각 표시용 제어소자(1)의 제조 불균일에 기인하는 문제점의 초래를 피할 수 있다.
또한, 화상 데이터용의 버스는, 라인 수가 많기 때문에, 이와 같이 데이터를 쌍방향으로 송신가능한 쌍방향 데이터 버스로 함으로써, 제어회로 자신의 규모를 상당히 축소할 수 있다. 그러나, 쌍방향 데이터 버스로 한 경우, 버스 방향의 절환에 시간이 걸리고, 예를 들어 소정 번째의 화소로부터 버스 방향을 절환하는 것으로 정해두어도, 누락이 발생할 가능성이 있다.
따라서, 본 실시형태에서는, 도 5의 타이밍 챠트에 나타낸 바와 같이, 직접 입력된 홀수 화상 데이터의 제1 라인 메모리 세그먼트(6a)에의 저장과, 전송되어 온 화상 데이터인 짝수 화상 데이터의 제1 라인 메모리 세그먼트(6b)에의 저장을, 동일한 클록 타이밍에서 행하는 구성으로 하지만, 더욱 바람직하게는, 직접 입력되는 화상 데이터의 저장 개시 타이밍에 대해, 전송되어 오는 화상 데이터의 저장 개시 타이밍을 수 클록분 지연시키는 구성으로 하는 것이다. 이와 같이 함으로써, 쌍방향 데이터 버스의 절환 시간을 확보할 수 있고, 버스 방향의 절환에 요하는 지연에 기인하는 문제점의 초래를 피할 수 있다.
[제2 실시형태]
본 발명에 관한 다른 실시형태에 대해, 도 13, 도 14에 기초하여 설명하면 이하와 같다. 또한, 설명의 편의상, 전술한 실시형태에서 이용한 부재와 동일한 기능을 갖는 부재에는 동일한 부호를 부기하여 설명을 생략한다.
제1 실시형태에서는, 도 4, 도 5에 나타낸 바와 같이, 화상 데이터가 홀수 화소와 짝수 화소의 2 화소씩 2 계통으로 입력되고, 2 계통 중 1 계통을 2개 중 어느 일방의 표시용 제어소자(1)에 입력시키고, 또한 1 계통을 타방의 표시용 제어소자(1)에 입력시키는 구성의 고해상도 디스플레이를 예시하였다.
이와 같은 디스플레이를 저해상도와 고해상도로 표시용 제어소자를 공용하면서 실현하기 위해, 표시용 제어소자(1)는, 제어부(3)에 의한 제어하에, 저해상도에 대응한, 데이터 입력부(4)를 통한 화상 데이터의 전송을 행하지 않고, 입력부(2)로부터 입력되는 1 라인분의 화상 데이터를 제1 또는 제2 라인 메모리(6·7)의 어느 일방에만 저장하는 제1 모드와, 고해상도에 대응한, 입력부(2)로부터 입력되는 화상 데이터로서, 2 계통으로 분할되어 입력되는 소정의 1 계통의 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터를, 데이터 입출력부(4)를 통해 다른 표시용 제어소자(1)로부터 전송되어 오는 화상 데이터와 함께 상기 제1 또는 제2 라인 메모리(6·7)의 어느 일방에 저장하고, 대응화면 이외의 화상 데이터를 데이터 입력부(4)를 통해 구동을 담당하는 소정의 표시용 제어소자(1)에 전송하는 제2 모드를 갖는다.
이에 대해, 본 실시형태에서는, 화상 데이터가 1 화소씩 1 계통으로 입력되 는 구성의 고해상도 디스플레이를 예시한다.
이와 같은 디스플레이를 저해상도와 고해상도로 표시용 제어소자를 공요하면서 실현하기 위해, 표시용 제어소자(1')는, 제어부(3)에 의한 제어하에, 저해상도에 대응한, 데이터 입출력부(4)를 통한 화상 데이터의 전송을 행하지 않고, 입력부(2)로부터 입력되는 1 라인분의 화상 데이터를 제1 또는 제2 라인 메모리(6·7) 중 어느 일방에만 저장하는 제1 모드와, 고해상도에 대응한, 입력부(2)로부터 입력되는 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터를 제1 또는 제2 라인 메모리(6·7)의 어느 일방에 저장하고, 대응화면 이외의 화상 데이터를 데이터 입출력부(4)를 통해 구동을 담당하는 소정의 표시용 제어소자(1')에 전송하는 제3 모드, 및 1 라인분의 화상 데이터 중 데이터 입력부(4)로부터 입력되는 구성을 담당하는 대응화면의 화상 데이터를 제1 또는 제2 라인 메모리(6·7)의 어느 일방에 저장하는 제4 모드를 갖는다.
도 13에, 본 실시형태에 관한 고해상도 디스플레이에서의 화상 데이터의 흐름을 도시한다. 본 실시형태에 관한 고해상도 디스플레이에는, 2개의 표시용 제어소자(1'·1')가 탑재되어 있다. 이 중에, 주 콘트롤러로 되는 일방측의 표시용 제어소자(1'), 여기서는, 좌측의 표시용 제어소자(1')에만 1 계통의 화상 데이터 DT가, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK와 함께 입력된다. 이하, 좌측의 표시용 제어소자(1')을 주 콘트롤러(1M), 우측의 표시용 제어소자(1')를 종 콘트롤러(1S)로 하여 설명한다.
주 콘트롤러(1M)은 제3 모드로 동작하고, 종 콘트롤러(1S)는 제4 모드로 동 작한다. 주 콘트롤러(1M)와 종 콘트롤러(1S) 사이에는, 제1 실시형태와 유사하게, 상호의 입출력부(4·4) 끼리를 연결하는 데이터 버스(40)가 형성되어 있다. 여기서는, 주 콘트롤러(1M)로부터 종 콘트롤러(1S)로 화상 데이터가 전송될 뿐이기 때문에, 데이터 버스(40)는 일방향 데이터 버스이다. 주 콘트롤러(1M) 및 종 콘트롤러(1S)에서의 각 라인 메모리부(5)로부터의 화상 데이터의 독출은, 함께 1 계통으로 되어 있다.
도 14에, 본 실시형태에 관한 고해상도 디스플레이의 타이밍 챠트를 도시한다. 화상 데이터(도면 중, IN_DT)(DT1, DT2, DT3, ..., DT1920)는, 디스플레이 인에이블 신호 DE 및 클록 신호 CLK와 함께, 주 콘트롤러(1M)의 입력부(2)에 입력된다.
주 콘트롤러(1M)에서는, 제어부(3)(도시하지 않음)에 의한 제어하에, 입력되는 1 라인분의 화상 데이터의 좌화면(27L)(전반분)에 상당하는, 화상 데이터(DT1, DT2, DT3, ..., DT960)까지를, 디스플레이 인에이블 신호 DE가 "High"인 기간, 함께 입력되는 클록 신호 CLK의 타이밍으로 순차, 라인 메모리부(5)의 제1 라인 메모리(6)에 그 좌단에서부터 저장한다. 또한, 상세하게는, 제1 라인 메모리 세그먼트(6a)의 좌단에서부터 우단으로 저장되고, 그 후에, 제1 라인 메모리 세그먼트(6b)의 좌단에서부터 우단으로 저장된다.
그리고, 입력되는 1 라인분의 화상 데이터의 우화면(27R)(후반분)에 상당하는, 화상 데이터(DT961, DT962, DT963, ..., DT192)에 대해서는, 자신의 라인 메모리부(5)에 저장하지 않고, 함께 입력되는 클록 신호 CLK 및 디스플레이 인에이블 신호 DE와 함께, 입출력부(4)로부터 데이터 버스(40)를 통해, 종 콘트롤러(1S)로 전송한다.
종 콘트롤러(1S)에서는, 입출력부(4)를 통해 주 콘트롤러(1M)로부터 전송되어 오는 화상 데이터(DT961, DT962, DT963, ..., DT1920)를, 함께 전송되어 오는 디스플레이 인에이블 신호 DE 및 클록 신호 CLK에 기초하여, 디스플레이 인에이블 신호 DE가 "High"인 기간, 클록 신호 CLK의 타이밍에서 순차적으로, 라인 메모리부(5)의 제1 라인 메모리(6)에 그의 좌단에서부터 저장한다. 이 경우도, 상세하게는, 제1 라인 메모리 세그먼트(6a)의 좌단으로부터 우단으로, 그 다음에, 제1 라인 메모리 세그먼트(6b)의 좌단으로부터 우단으로 저장된다.
그리고, 이와 같은 화상 데이터의 저장과 동시에, 주 콘트롤러(1M) 및 종 콘트롤러(1S)의 각 제2 라인 메모리(7)로부터는, 이미 저장되어 있는 1 라인 전의 화상 데이터(도면 중, O_DT_L, O_DT_R)(DT1, DT2, DT3, ..., DT1920)가, 화면 좌단의 화상 데이터(DT1) 및 화면 중앙의 화상 데이터(DT961)를 각각 개시점으로 하여 좌측으로부터 순차 병행하여 독출되어 간다. 표시용 제어소자(1')에서는, 제1, 제2 라인 메모리(6·7)는 임의의 한 쌍의 라인 메모리 세그먼트으로 구성되어 있기 때문에, 상세하게는, 주 콘트롤러(1M) 및 종 콘트롤러(1S)에서, 제2 라인 메모리 세그먼트(7a)의 좌단으로부터 화상 데이터가 순서대로 독출된 중, 계속하여 제2 라인 메모리 세그먼트(7b)의 좌단으로부터 화상 데이터가 독출된다.
주 콘트롤러(1M)에 의해 최초로 독출되는 화면 좌단의 화상 데이터(DT1)는, 좌화면(27L)에 기입해야 하는 최초의 화상 데이터이고, 제2 라인 메모리 세그먼트 (7a)의 좌단으로부터 화면 좌단의 화상 데이터(DT1)를 선두로 하여 순차 독출된 화상 데이터(DT1, DT2, DT3, ..., DT960)는, 좌화면(27L)을 구동하는 7개의 소스 드라이버(SD1 ~ SD7)에, 좌단의 소스 드라이버(SD1)로부터 순서대로 입력된다.
한편, 종 콘트롤러(1S)에 의해 최초로 독출되는 화면 중앙의 화상 데이터(DT961)는, 우화면(27R)에 기입되어야 하는 최초의 화상 데이터이고, 제2 라인 메모리 세그먼트(7a)의 좌단으로부터 화면 중앙의 화상 데이터(DT961)를 선두로 하여 순차 독출된 화상 데이터(DT961, DT962, DT963, ..., DT1920)는, 우화면(27R)을 구동하는 7개의 소스 드라이버(SD8 ~ SD14)에, 좌단의 소스 드라이버(SD8)로부터 순서대로 입력된다.
이상과 같이, 본 실시형태에 관한 고해상도 디스플레이는, 1 화소씩 1 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평 방향으로 N(N은 2 이상의 정수) 분할(여기서는 2 분할)된 각 화면의 화상 데이터로 각각 변환하여, N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하도록 하거나, 표시용 제어장치로서, 서로 데이터 버스를 통해 접속된 동일 구성의 N개의 표시용 제어소자(1')를 이용하고, 이들 중 하나의 표시용 제어소자(1')에서는, 구동을 담당하는 대응화면의 화상 데이터를 내장 라인 메모리부(5)에 저장하는 한편, 대응화면 이외의 화상 데이터는 데이터 버스를 통해 구동을 담당하는 소정의 표시용 제어소자(1')로 전송하는 구성이다.
따라서, 도 4에 나타낸 2 화소마다 입력되는 입력 2 계통의 구성에 비해, 입력 주파수는 2배로 되지만, 입력이 1 계통으로 됨으로써, 인터페이스 커넥터의 핀 수 및 접속 케이블의 개수가 2 화소 입력의 1/2로 되기 때문에, 비용 절감이 도모되는 장점을 갖는다.
또한, 본 실시형태에서는, 표시용 제어소자(1')는, 제1 모드에 더하여, 제3 모드, 제4 모드를 갖는 구성으로 하였지만, 제1 모드에 더하여, 고해상도에 대응한 제2 ~ 제4 모드를 전부 갖는 구성으로 함으로써, 상기 표시용 제어소자를 복수개 이용하여 고해상도 디스플레이에 채용하는데 있어서, 1 종류의 표시용 제어소자에 의해, 제1 실시형태에서 예시한 2 화소마다 2 계통으로 화상 데이터 입력되는 구성에도, 제2 실시형태에서 예시한 1 화소마다 1 계통으로 화상 데이터가 입력되는 구성에도 대응할 수 있고, 통일화에 의한 비용의 장점을 한층 더 끌어낼 수 있다.
본 발명의 표시장치의 구동방법은, 상기 과제를 해결하기 위해, N(N은 2 이상의 정수) 화소씩 N 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하는 표시장치의 구동 방법으로서, 표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어회로를 이용하고, 이들 제어회로에 상기 N계통으로 입력되는 화상 데이터를 1 계통씩 입력시키고, 각 제어회로에서는, 입력되는 화상 데이터 중 구동을 담당하는 대응 화면 이외의 화면 데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하는 한편, 대응화면의 화상 데이터에 대해서는 다른 제어회로로부터 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환한다. 상기 각 제어회로는, 동일 반도체 칩으로 이루어지는 것이 바람직하다.
이에 의하면, N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터를, 화면 수평방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환하여 N×k 계통으로 표시 구동부에 출력하는 표시용 제어장치가, N개의 제어회로로 이루어지고, 각 제어회로에 각각 입력되는 화상 데이터를 각 제어회로 사이에 상호 교환함으로써, 각 제어회로는, 구동을 담당하는 대응화면의 구동 표시부에 필요한 화상 데이터를 공급할 수 있게 된다.
이와 같은 구동방법에서는, 각 제어회로에 내장되는 라인 메모리의 메모리 용량은, 표시용 제어장치를 하나의 제어회로에 의해 구성한 경우에 필요로 되는 메모리 용량의 1/N로 할 수 있다.
따라서, 상술한 바와 같이, HDTV(1920×1080)용의 표시용 제어장치에서는, 내장하는 라인 메모리의 메모리 용량으로서, XGA(1024×768)용의 표시용 제어장치의 2배만큼 필요하지만, 이와 같은 구동방법으로 함으로써, 1 제어회로를 구성하는 LSI 등의 표시용 제어소자를, 하나로 저해상도의 XGA용 표시용 제어장치로서 기능하는 구성으로 하고, 고해상도의 HDTV용의 표시용 제어장치는, 이를 2개 사용하여 구성할 수 있게 된다.
즉, 상기 구동방법으로 함으로써, 저해상도의 표시용 제어장치를 구성하는 표시용 제어소자와 공용할 수 있고, 서로 다른 해상도 사이에서의 표시용 제어장치의 통일화를 비용의 장점이 발생하는 형태로 도모할 수 있게 되고, 더 나아서는 표시장치의 저가격화를 실현할 수 있게 된다.
본 발명의 다른 표시장치의 구동방법은, 상기 과제를 해결하기 위해, 1 화소씩 1 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하는 표시장치의 구동방법으로서, 표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어회로를 이용하고, 이들 중 하나의 제어회로에만 화상 데이터를 입력시키고, 화상 데이터가 입력되는 제어회로에서는, 구동을 담당하는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환하는 한편, 대응화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어회로로 전송하고, 화상 데이터가 대응화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환한다. 상기 각 제어회로는, 동일한 반도체 칩으로 이루어지는 것이 바람직하다.
이에 의하면, 1 화소씩 1 계통으로 입력되는 화상 데이터를, 화면 수평방향으로 N분할된 각 화면의 화상 데이터로 각각 변환하여 N×k 계통으로 표시 구동부에 출력하는 표시용 제어장치가, N개의 제어회로로 이루어지고, 각 제어회로에 각각 입력되는 화상 데이터를 각 제어회로 사이에 상호 교환함으로써, 각 제어회로는, 구동을 담당하는 대응화면의 구동 표시부에 필요한 화상 데이터를 공급할 수 있게 된다.
이와 같은 구동 방법에서는, 각 제어회로에 내장되는 라인 메모리의 메모리 용량은, 표시용 제어장치를 하나의 제어회로에 의해 구성한 경우에 필요로 되는 메모리 용량의 1/N로 할 수 있다.
따라서, 상술한 바와 같이, HDTV(1920×1080)용의 표시용 제어장치에서는, 내장하는 라인 메모리의 메모리 용량으로서, XGA(1024×768)용의 표시용 제어장치의 2배만큼 필요하지만, 이와 같은 구동방법으로 함으로써, 1 제어회로를 구성하는 LSI 등의 표시용 제어소자를, 하나로 저해상도의 XGA용의 표시용 제어장치로서 기능하는 구성으로 하고, 고해상도의 HDTV용의 표시용 제어장치는, 이것을 2개 이용하여 구성할 수 있게 된다.
즉, 상기의 구동방법으로 함으로써, 저해상도의 표시용 제어장치를 구성하는 표시용 제어소자와 공용할 수 있고, 서로 다른 해상도 사이에서의 표시용 제어장치의 통일화를 비용의 장점이 발생하는 형태로 도모할 수 있게 되고, 더 나아가서 표시장치의 저가격화를 실현할 수 있게 된다.
그러나, 이 경우, N 화소마다 입력되는 N 계통으로 화상 데이터가 입력되는 구성에 비해, 입력 주파수는 N배로 되지만, 입력이 1 계통으로 됨으로써, 인터페이스 커넥터의 핀 수 및 접속 케이블의 개수가 N 화소마다의 입력의 1/N로 되기 때문에, 비용 절감이 도모될 수 있는 장점이 있다.
본 발명의 표시장치는, 상기 과제를 해결하기 위해, N(N은 2 이상의 정수) 화소씩 N 계통으로 입력되는 화상 데이터가, 표시용 제어장치에 의해 화면 수평 방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 공급되는 표시장치에 있어서, 상기 표시 제어장치가, 서로 데이터 버스를 통해 접속된 N개의 제어회로를 구비하고, 이들 제어회로에 상기 N 계통으로 입력되는 화상 데이터가 1 계통씩 입력되고, 각 제어회로에서는, 입력되 는 화상 데이터 중 구동을 담당하는 대응화면 이외의 화상 데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하는 한편, 대응화면의 화상 데이터에 대해서는 다른 제어회로로부터 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환한다.
본 발명의 다른 표시장치는, 상기 과제를 해결하기 위해, 1 화소씩 1 계통으로 입력되는 화상 데이터가, 표시용 제어장치에 의해 화면 수평 방향으로 N분할된 각화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 공급되는 표시장치에 있어서, 표시용 제어장치가, 서로 데이터 버스를 통해 접속된 N개의 제어회로를 구비하고, 이들 중 하나의 제어회로에만 화상 데이터가 입력되고, 화상 데이터가 입력되는 제어회로에서는, 구동을 담당하는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 한편, 대응화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어회로로 전송하고, 화상 데이터가 입력되는 제어회로 이외의 제어회로에서는, 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환한다.
이미 표시장치의 구동방법으로서 설명한 바와 같이, 이와 같은 표시장치의 구성으로 함으로써, 저해상도의 표시용 제어장치를 구성하는 표시용 제어소자와 공용할 수 있고, 서로 다른 해상도 사이에서의 표시용 제어장치의 통일화를 비용의 장점이 발생하는 형태로 도모할 수 있게 되고, 더 나아가서 표시장치의 저가격화를 실현할 수 있게 된다.
본 발명의 표시장치는, 또한, 상기 N개의 제어회로 중 하나의 제어회로가, 다른 제어회로의 구동을 제어하는 구성으로 할 수도 있다.
상술한 바와 같이, 각 제어회로에는 각각 대응하는 계통의 화상 데이터가 입력되고, 화상 데이터와 함께 클록 등의 제어신호도 함께 입력되기 때문에, 각 제어회로는, 각각의 대응화면이 N분할된 중의 어느 화면인지를 인식하고, 대응화면의 화상 데이터만 자신의 라인 메모리에 저장하고, 비대응화면의 화상 데이터는 다른 제어회로에 전송함으로써, 각각 독립하여 구동할 수 있음은 물론이다. 그러나, 실제로는, 데이터 전송경로의 길이 관계나, 각 제어회로를 구성하는 표시용 제어소자의 제조 불균일에 의해 각 표시 제어신호의 클록 신호가 동기하지 않고, 데이터의 샘플링 미스 등의 문제점을 발생시킬 가능성이 있다.
이에 대해, 이와 같이 상기 N개의 제어회로 중 하나의 제어회로가, 다른 제어회로의 구동을 제어하는 구성으로 함으로써, N개의 제어회로로 데이터를 상호 교환하면서 1 라인의 표시를 행하는 구성으로 해도, 데이터 전송 경로의 길이 관계나, 각 제어회로를 구성하는 표시용 제어소자의 제조 불균일에 기인하는 문제점의 초래를 피할 수 있다.
본 발명의 표시장치는, 상기 각 제어회로가, 화상 데이터를 다른 제어회로에 전송하는 때에, 상기 데이터 버스를 통해 상기 화상 데이터와 함께 입력된 클록 신호를 포함하는 표시 제어신호도 전송하도록 되어 있는 구성으로 할 수도 있다.
상술한 바와 같이, 각 제어회로에는 각각 대응하는 계통의 화상 데이터가 입력되고, 화상 데이터와 함께 클록 신호 등을 포함하는 표시 제어신호도 함께 입력 되기 때문에, 각 제어회로는, 전송되어 온 화상 데이터를, 자신에 직접 입력된 표시 제어신호의 클록 신호에 동기시켜 라인 메모리에 저장하는 구성으로 할 수도 있다. 그러나, 실제로는, 상술한 바와 같이, 데이터 전송경로의 길이 관계나, 각 제어회로를 구성하는 표시용 제어소자의 제조 불균일에 의해, 전송되어 온 화상 데이터를 직접 입력된 표시 제어신호의 클록 신호에 동기시켜 저장한 경우, 문제점을 발생시킬 가능성이 있다.
이에 대해, 상기와 같이, 화상 데이터를 다른 제어회로에 전송하는 때에, 함께 입력된 클록 신호를 포함하는 표시 제어신호도 함께 전송하는 구성으로 함으로써, N개의 제어회로로 데이터를 상호 교환하면서 1 라인의 표시를 행하는 구성으로 해도, 데이터 전송 경로의 길이 관계나, 각 제어회로를 구성하는 표시용 제어소자의 제조 불균일에 기인하는 문제점의 초래를 피할 수 있다.
또한, 본 발명의 표시장치는, 상기 과제를 해결하기 위해, 상기 데이터 버스가 데이터를 쌍방향으로 송신가능한 쌍방향 데이터 버스이고, 상기 각 제어회로에서의 상기 내장 라인 메모리는, 독립하여 제어가능한 메모리 영역으로 분할되어 있고, 직접 입력되는 화상 데이터와 전송되어 오는 화상 데이터가 서로 다른 메모리 영역에 저장하고, 또한, 직접 입력되는 화상 데이터의 저장 개시 타이밍에 대해, 전송되어 오는 화상 데이터의 저장 개시 타이밍이 수 클록분 지연되는 구성으로 할 수도 있다.
화상 데이터용의 버스는, 라인 수가 많기 때문에, 이와 같이 데이터를 쌍방향으로 송신할 수 있는 쌍방향 데이터 버스로 함으로써, 제어회로 자신의 규모를 상당히 축소할 수 있다. 그러나, 쌍방향 데이터 버스로 한 경우, 버스 방향의 절환에 시간이 걸리고, 예를 들어 소정 번째의 화소로부터 버스 방향을 절환하는 것으로 정해도, 누락이 발생할 가능성이 있다.
이에 대해, 상기와 같이, 내장 라인 메모리를 독립하여 제어가능한 메모리 영역으로 분할하고, 직접 입력되는 화상 데이터와 전송되어 오는 화상 데이터는 서로 다른 메모리 영역에 저장하고, 또한, 직접 입력되는 화상 데이터의 저장 개시 타이밍에 대해, 전송되어 오는 화상 데이터의 저장 개시 타이밍을 수 클록분 지연시킴으로써, N개의 제어회로로 쌍방향 데이터 버스에 의해 데이터를 상호 교환하면서 1 라인의 표시를 행하는 구성으로 해도, 쌍방향 데이터 버스의 절환 시간을 확보할 수 있고, 버스 방향의 절환에 요하는 지연에 기인하는 문제점의 초래를 피할 수 있다.
본 발명의 표시용 제어소자는, 상기 과제를 해결하기 위해, 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와, 다른 표시용 제어소자와의 사이에서 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와, 상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 거의 용량이 비슷한 제1 및 제2 라인 메모리와, 상기 입력부, 상기 데이터 입출력부 및 상기 제1 및 제2 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1 라인마다 교대하면서 행하는 제어부를 구비하고, 상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1 라인분의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에만 저장하는 제1 모드와, 상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터로서, N(N은 2 이상의 정수) 계통으로 분할되어 입력되는 소정의 1 계통의 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터를, 상기 데어ㅌ 입출려부를 통해 상기 다른 표시용 제어소자로부터 전송되어 오는 화상 데이터와 함께 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하고, 대응화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어소자로 전송하는 제2 모드를 갖는다.
이와 같은 구성의 표시용 제어소자로 함으로써, 저해상도의 표시용 제어장치에도, 화상 데이터가 N 화소씩 N 계통으로 입력되는 구성의 고해상도의 표시용 제어장치에도 적용할 수 있고, 상기한 본 발명의 표시장치 및 그의 구동방법을 간단하게 실현할 수 있다.
본 발명의 다른 표시용 제어소자는, 상기 과제를 해결하기 위해, 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와, 다른 표시용 제어소자와의 사이에서 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와, 상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 거의 용량이 비슷한 제1 및 제2 라인 메모리와,
상기 입력부, 상기 데이터 입출력부, 및 상기 제1 및 제2 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을 화상 데이터 1 라인마다 교대하면서 행하는 제어부를 구비하고, 상 기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1 라인분의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에만 저장하는 제1 모드와, 상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하고, 대응화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어소자로 전송하는 제3 모드와, 상기 제2부에 의한 제어하에, 1 라인분의 화상 데이터 중 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응화면의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하는 제4 모드를 갖는다.
이와 같은 구성의 표시용 제어소자로 함으로써, 저해상도의 표시용 제어장치에도, 화상 데이터가 1 화소씩 1 계통으로 입력되는 구성의 고해상도의 표시용 제어장치에도 적용할 수 있고, 상기한 본 발명의 표시장치 및 그의 구동방법을 간단하게 실현할 수 있다.
본 발명의 다른 표시용 제어소자는, 상기 과제를 해결하기 위해, 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와, 다른 표시용 제어소자와의 사이에서 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와, 상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 거의 용량이 비슷한 제1 및 제2 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1 라인마다 교대하면서 행하는 제어부를 구비하고, 상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1 라인분의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에만 저장하는 제1 모드와, 상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터로서, N(N은 2 이상의 정수) 계통으로 분할되어 입력되는 소정의 1 계통의 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터를, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어소자로부터 전송되어 오는 화상 데이터와 함께 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하고, 대응화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어소자에 전송하는 제2 모드와, 상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하고, 대응화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어소자에 전송하는 제3 모드와, 상기 제어부에 의한 제어하에, 1 라인분의 화상 데이터 중 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응화면의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하는 제4 모드를 갖는다.
이와 같은 구성의 표시용 제어소자로 함으로써, 저해상도의 표시용 제어장치에도, 화상 데이터가 N 화소씩 N 계통으로 입력되는 구성 또는 화상 데이터가 1 화소씩 1 계통으로 입력되는 구성의 고해상도의 표시용 제어장치에도 적용할 수 있 고, 상기한 본 발명의 표시장치 및 그의 구동방법을 간단하게 실현할 수 있다.
본 발명의 또 다른 표시용 제어소자는, 상기 과제를 해결하기 위해, 외부로부터 적어도 화상 데이터가 입력되는 입력부와, 용량이 거의 동일한 제1 라인 메모리 및 제2 라인 메모리와, 다른 표시용 제어소자와의 사이에서 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와, 상기 입력부, 상기 제1 및 제2 라인 메모리, 및 상기 데이터 입출력부를 제어하는 제어부를 구비하고, 상기 제어부가 사익 제1 및 제2 라인 메모리의 용량 이하의 해상도에 대응한 제1 모드에서는, 상기 입력부로부터 입력된 1 라인분의 화상 데이터를 상기 제1 라인 메모리에 저장하면서, 상기 제2 라인 메모리로부터 이미 저장되어 있는 1 라인 전의 화상 데이터를 독출하는 처리를, 1 라인마다 상기 제1 및 제2 라인 메모리에서의 저장 동작과 독출 동작을 교대하면서 행하는 한편, 상기 제1 및 제2 라인 메모리의 용량을 초과하는 해상도에 대응한, N(N은 2 이상의 정수) 화소씩 N 계통으로 입력되는 화상 데이터의 어느 일 계통이 상기 입력부로부터 입력되는 제2 모드에서는, 상기 입력부로부터 입력되는 소정 계통의 1 라인분의 화상 데이터 중, 구동을 담당하는 대응화면의 화상 데이터는, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어소자로부터 전송되어 오는 화상 데이터와 함께 상기 제1 라인 메모리에 저장하고, 대응화면 이외의 화상 데이터는, 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어소자에 전송하고, 또한, 상기와 같이 제1 라인 메모리에 화상 데이터를 저장하고, 다른 표시용 제어소자에 화상 데이터의 전송을 행하는 기간에, 상기 제2 라인 메모리로부터 이미 저장되어 있는 1 라인 전의 화상 데이터를 독출하는 처리 를, 1 라인마다 상기 제1 및 제2 각 라인 메모리에서의 저장 동작과 독출 동작을 교대하면서 행한다.
이와 같은 구성의 표시용 제어소자로 함으로써, 상기한 본 발명의 표시장치 및 그의 구동방법을 간단하게 실현할 수 있다.
본 발명의 또 다른 표시용 제어소자는, 상기 과제를 해결하기 위해, 외부로부터 적어도 화상 데이터가 입력되는 입력부와, 용량이 거의 동일한 제1 라인 메모리 및 제2 라인 메모리와 다른 표시용 제어소자와의 사이에서 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와, 상기 입력부, 상기 제1 및 제2 라인 메모리 및 상기 데이터 입출력부를 제어하는 제어부를 구비하고, 상기 제어부가, 상기 제1 및 제2 라인 메모리의 용량 이하의 해상도에 대응한 제1 모드에서는, 상기 입력부로부터 입력된 1 라인분의 화상 데이터를 상기 제1 라인 메모리에 저장하면서, 상기 제2 라인 메모리로부터 이미 저장되어 있는 1 라인 전의 화상 데이터를 독출하느 처리를, 1 라인마다 상기 제1 및 제2 각 라인 메모리에서의 저장 동작과 독출 동작을 교대하여 행하는 한편, 상기 제1 및 제2 라인 메모리의 용량을 초과하는 해상도에 대응한, 홀수 화소와 짝수 화소와의 2 계통으로 분할된 화상 데이터의 어느 일 계통이 상기 입력부로부터 입력되는 제2 모드에서는, 상기 입력부로부터 입력되는 제1 계통의 1 라인분의 화상 데이터 중 전반분 또는 후반분을, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어소자로부터 전송되어 오는 제2 계통의 1 라인분의 대응하는 1/2의 화상 데이터와 함께 상기 제1 라인 메모리에 저장하고, 제1 계통의 또 다른 1/2의 화상 데이터는, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어소자에 전송하고, 또한, 상기와 같이 제1 라인 메모리에 화상 데이터를 저장하고, 다른 표시용 제어소자에 화상 데이터의 전송을 행하는 기간에, 상기 제2 라인 메모리로부터 이미 저장되어 있는 1 라인 전의 화상 데이터를 독출하는 처리를, 1 라인마다 상기 제1 및 제2 라인 메모리에서의 저장 동작과 독출 동작을 교대하면서 행한다.
이와 같은 구성의 표시용 제어소자로 함으로써, 상기한 본 발명의 표시장치 및 그의 구동 방법을 간단하게 실현할 수 있다.
또한, 이와 같은 본 발명의 표시용 제어소자에 있어서는, 상기 제어부가, 설정에 따라 상기 다른 표시용 제어소자에 대해, 상기 다른 표시용 제어소자에서의 상기 데이터 입출력부의 동작을 제어하는 동작 제어신호를 출력하도록 되어 있는 것이 바람직하다.
이에 의해, 이미 설명한 바와 같이, 복수의 표시용 제어소자 사이에서 데이터를 상호 교환하면서 1 라인의 표시를 행하는 구성으로 해도, 데이터 전송 경로의 길이 관계나 각 표시용 제어소자의 제조 불균일에 기인하는 문제점의 초래를 피할 수 있다.
또한, 이와 같은 본 발명의 표시용 제어소자에 있어서는, 상기 제어부가, 상기 데이터 입출력부를 통해 다른 표시용 제어소자와의 사이에서, 화상 데이터와 함께 입력된 클록 신호를 포함하는 표시 제어신호도 교환하도록 되어 있는 것이 바람직하다.
이에 의해, 이미 설명한 바와 같이, 복수의 표시용 제어소자 사이에서 데이 터를 상호 교환하면서 1 라인의 표시를 행하는 구성으로 해도, 데이터 전송경로의 길이 관계나 각 표시용 제어소자의 제조 불균일에 기인하는 문제점의 초래를 피할 수 있다.
또한, 이와 같은 본 발명의 표시용 제어소자에 있어서는, 상기 제1 및 제2 각 라인 메모리가 각각, 독립하여 제어가능한 메모리 영역으로 분할되어 있고, 상기 제어부는, 직접 입력되는 화상 데이터와 전송되어 오는 화상 데이터는 서로 다른 메모리 영역에 저장하고, 또한, 전송되어 오는 화상 데이터의 저장 개시를, 직접 입력되는 화상 데이터의 저장 개시보다 수 클록분 지연시키는 구성이 바람직하다.
이에 의해, 이미 설명한 바와 같이, 복수의 표시용 제어소자 사이에서 쌍방향 데이터 버스에 의해 데이터를 상호 교환하면서 1 라인의 표시를 행하는 구성으로서도, 버스 방향의 절환에 요하는 지연에 기인하는 문제점의 초래를 피할 수 있다.
본 발명의 표시장치는, 상기 과제를 해결하기 위해, 복수의 신호선과 복수의 주사선 및 이들 신호선과 주사선의 각 교점에 제공되고, 어레이 모양으로 배열된 복수의 화소를 갖는 표시 패널과, 상기 표시 패널의 복수의 신호선을 구동하는 신호선 구동회로와, 상기 표시 패널의 복수의 주사선을 구동하는 주사선 구동회로와, 상기한 본 발명의 표시용 제어소자를 하나 구비한다.
따라서, 서로 다른 해상도 사이에서 통일화된 표시용 제어소자를 이용하기 때문에, 표시장치의 저가격화를 실현할 수 있게 된다.
본 발명의 표시장치는, 상기 과제를 해결하기 위해, 복수의 신호선와 복수의 주사선 및 이들 신호선과 주사선과의 각 교점에 제공되고, 어레이 모양으로 배열된 복수의 화소를 갖는 표시패널과, 상기 표시패널의 복수의 신호선을 구동하는 신호선 구동회로와, 상기 표시패널의 복수의 주사선을 구동하는 주사선 구동회로와, 상기한 본 발명의 표시용 제어소자를 복수개 구비한다.
따라서, 서로 다른 해상도 사이에 통일화된 표시용 제어소자를 이용하기 때문에, 표시장치의 저가격화를 실현할 수 있게 된다.
본 발명의 표시장치의 구동방법은, 이상과 같이, N(N은 2 이상의 정수) 화소씩 N 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하는 표시장치의 구동방법으로서, 표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N 개의 제어회로를 이용하고, 이들 제어회로에 상기 N 계통으로 입력되는 화상 데이터를 1 계통씩 입력시키고, 각 제어회로에서는, 입력되는 화상 데이터 중 구동을 담당하는 대응화면 이외의 화상 데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하는 한편, 대응화면의 화상 데이터에 대해서는 다른 제어회로로부터 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환한다.
본 발명의 다른 표시장치의 구동방법은, 이상과 같이, 1 화소씩 1 계통으로 입력되는 화상 데이터를, 표시용 제어장치에 의해 화면 수평방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 출력하는 표시장치의 구동방법으로서, 표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어회로를 이용하고, 이들 중 하나의 제어회로에만 화상 데이터를 입력시키고, 화상 데이터가 입력되는 제어회로에서는, 구동을 담당하는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환하는 한편, 대응화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하고, 화상 데이터가 입력되는 제어회로 이외의 제어회로에서는, 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환한다.
본 발명의 표시장치는, 이상과 같이, N(N은 2 이상의 정수) 화소씩 N 계통으로 입력되는 화상 데이터가, 표시용 제어장치에 의해 화면 수평 방향으로 N 분할된 각 화면의 화상 데이터로 각가 변환되어 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 공급되는 표시장치에 있어서, 상기 표시 제어장치가, 서로 데이터 버스를 통해 접속된 N 개의 제어회로를 구비하고, 이들 제어회로에 상기 N 계통으로 입력되는 화상 데이터가 1 계통씩 입력되고, 각 제어회로에서는, 입력되는 화상 데이터 중 구동을 담당하는 대응화면 이외의 화상 데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하는 한편, 대응화면의 화상 데이터에 대해서는 다른 제어회로로부터 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환한다.
본 발명의 다른 표시장치는, 이상과 같이, 1 화소씩 1 계통으로 입력되는 화상 데이터가, 표시용 제어장치에 의해 화면 수평 방향으로 N 분할된 각 화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수) 계통으로 표시 구동부에 공급되는 표시장치에 있어서, 표시용 제어장치가, 서로 데이터 버스를 통해 접속된 N 개의 제어회로를 구비하고, 이들 중 하나의 제어회로에만 화상 데이터가 입력되고, 화상 데이터가 입력되는 제어회로에서는, 구동을 담당하는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 한편, 대응화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어회로에 전송하고, 화상 데이터가 입력되는 제어회로 이외의 제어회로에서는, 데이터 버스를 통해 전송되어 오는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환한다.
이와 같은 방법 및 장치에서는, 각 제어회로에 내장되는 라인 메모리의 메모리 용량은, 표시용 제어장치를 하나의 제어회로에 의해 구성한 경우에 필요로 되는 메모리 용량의 1/N로 할 수 있기 때문에, 상술한 바와 같이, HDTV(1920×1080)용의 표시용 제어장치에서는, 내장하는 라인 메모리의 메모리 용량으로서, XGA(1024×768)용의 표시용 제어장치의 2배 정도 필요하지만, 이와 같은 구동 방법으로 함으로써, 1 제어회로를 구성하는 LSI 등의 표시용 제어소자를, 하나로 저해상도의 XGA용의 표시용 제어장치로서 기능하는 구성으로 하고, 고해상도의 HDTV용의 표시용 제어장치는, 이를 2개 이용하여 구성하는 것이 가능해진다.
즉, 상기 구동방법으로 함으로써, 저해상도의 표시용 제어장치를 구성하는 표시용 제어소자와 공용할 수 있고, 서로 다른 저해상도 사이에서의 표시용 제어장치의 통일화를 비용의 장점이 발생하는 형태로 도모할 수 있게 되고, 더 나아가서 표시장치의 저가격화를 실현할 수 있게 된다는 효과를 갖는다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시형태 또는 실시예는, 어디까지나, 본 발명의 기술내용을 명확하게 하는 것으로서, 그와 같은 구체예에만 한정하여 좁게 해석되어서는 안되고, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위내에서, 다양하게 변경하여 실시할 수 있는 것이다.

Claims (21)

  1. N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터를, 표시용 제어장치에서 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 출력하는 표시 장치의 구동 방법으로,
    표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 사용하고, 이들 제어 회로에 상기 N계통으로 입력되는 화상 데이터를 1계통씩 입력시키고,
    각 제어 회로에서는, 입력되는 화상 데이터 중 구동을 담당하는 대응 화면 이외의 화상데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어 회로로 전송하는 한편, 대응화면의 화상 데이터에 대해서는 다른 제어 회로로부터 데이터 버스를 통해 전송되어 오는 대응 화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 표시 장치의 구동 방법.
  2. 1 화소씩 1계통으로 입력되는 화상 데이터를, 표시용 제어장치에서 화면 수평방향으로 N분할된 각 화면의 화상 데이터로 각각 변환하여 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 출력하는 표시 장치의 구동 방법으로,
    표시용 제어장치로서 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 사용하고, 이들 중 하나의 제어 회로에만 화상 데이터를 입력시키고,
    화상 데이터가 입력되는 제어 회로에서는, 구동을 담당하는 대응 화면의 화상 데이터를 내장의 라인 메모리에 저장하여 출력 화상 데이터로 변환하는 한편, 대응 화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어 회로에 전송하고,
    화상 데이터가 입력되는 제어회로 이외의 제어회로에서는, 데이터 버스를 통해 전송되는 대응화면의 화상 데이터를 내장 라인 메모리에 저장하여 출력 화상 데이터로 변환하는 표시 장치의 구동 방법.
  3. N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터가, 표시용 제어장치에서 화면 수평 방향으로 N분할된 각 화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 공급되는 표시 장치로서,
    상기 표시 제어장치가, 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 구비하고,
    이들 제어 회로에 상기 N계통으로 입력되는 화상 데이터가 1계통씩 입력되고,
    각 제어 회로에서는, 입력되는 화상 데이터 중에 구동을 담당하는 대응 화면이외의 화상데이터를 데이터 버스를 통해 구동을 담당하는 소정의 제어 회로로 전송하는 한편, 대응 화면의 화상 데이터에 대해서는 다른 제어 회로로부터 데이터 버스를 통해 전송되어 오는 대응 화면의 화상 데이터와 함께 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 표시 장치.
  4. 1화소씩 1계통으로 입력되는 화상 데이터가, 표시용 제어장치에서 화면 수평방향으로 N분할된 각 화면의 화상 데이터로 각각 변환되어 N×k(k는 1 이상의 정수)계통으로 표시 구동부에 공급되는 표시 장치로서,
    표시용 제어장치가, 서로 데이터 버스를 통해 접속된 N개의 제어 회로를 구비하고,
    이들 중 하나의 제어 회로에만 화상 데이터가 입력되고,
    화상 데이터가 입력되는 제어 회로에서는, 구동을 담당하는 대응 화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 한편, 대응 화면 이외의 화상 데이터에 대해서는 데이터 버스를 통해 구동을 담당하는 소정의 제어 회로에 전송하고,
    화상 데이터가 입력되는 제어 회로 이외의 제어 회로에서는, 데이터 버스를 통해 전송되는 대응 화면의 화상 데이터를 내장 라인 메모리에 저장하고, 출력 화상 데이터로 변환하는 표시 장치.
  5. 제3항 또는 제4항에 있어서, 상기 N개의 제어 회로 중의 하나의 제어 회로가, 다른 제어 회로의 구동을 제어하는 표시 장치.
  6. 제3항 또는 제4항에 있어서, 상기 각 제어 회로는, 화상 데이터를 다른 제어 회로에 전송할 때, 상기 데이터 버스를 통해 당해 화상 데이터와 함께 입력된 클록 신호를 포함하는 표시 제어신호도 전송하는 표시 장치.
  7. 제3항에 있어서, 상기 데이터 버스가 데이터를 쌍방향으로 전송가능한 쌍방향 데이터 버스이고,
    상기 각 제어 회로에 있어서의 상기 내장 라인 메모리는, 독립적으로 제어가능한 메모리 영역으로 분할되어 있고, 직접 입력되는 화상 데이터와 전송되어 오는 화상 데이터는 다른 메모리 영역에 저장하고, 또한, 직접 입력되는 화상 데이터의 저장 개시 타이밍에 대해, 전송되어 오는 화상 데이터의 저장 개시 타이밍이 수 클록분 지연되어 있는 표시 장치.
  8. 제3항 또는 제4항에 있어서, 상기 각 제어 회로가, 동일한 반도체칩으로 이루어지는 표시 장치.
  9. 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 제1 및 제2의 라인 메모리와,
    상기 입력부, 상기 데이터 입출력부, 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고,
    상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1라인분의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에만 저장하는 제1모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터로서, N(N은 2 이상의 정수)계통으로 분할되어 입력되는 소정의 1계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어소자로부터 전송되어 오는 화상 데이터와 함께 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제2모드를 갖는 표시용 제어 소자.
  10. 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 출력부와,
    상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 제1 및 제2의 라인 메모리와,
    상기 입력부, 상기 데이터 입출력부 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고,
    상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1라인분의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에만 저장하는 제1모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1라인분의 화상 데이터 중에, 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제3모드와,
    상기 제어부에 의한 제어하에, 1라인분의 화상 데이터 중 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하는 제4모드를 갖는 표시용 제어 소자.
  11. 외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 제1 및 제2의 라인 메모리와,
    상기 입력부, 상기 데이터 입출력부 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고,
    상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1라인분의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에만 저장하는 제1모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터로서, N(N은 2 이상의 정수)계통으로 분할되어 입력되는 소정의 1계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되는 화상 데이터와 함께 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제2모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제3모드와,
    상기 제어부에 의한 제어하에, 1라인분의 화상 데이터 중 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하는 제4모드를 갖는 표시용 제어 소자.
  12. 외부로부터 적어도 화상 데이터가 입력되는 입력부와,
    제1라인 메모리 및 제2라인 메모리와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부, 상기 제1 및 제2의 라인 메모리 및 상기 데이터 입출력부를 제어하는 제어부를 구비하고,
    상기 제어부가,상기 제1 및 제2의 라인 메모리의 용량 이하의 해상도에 대응하는 제1모드에서는, 상기 입력부로부터 입력된 1라인분의 화상 데이터를 상기 제1 라인 메모리에 저장하면서, 상기 제2라인 메모리로부터 이미 저장되어 있는 1라인 전의 화상 데이터를 독출하는 처리를, 1라인마다 상기 제1 및 제2의 라인 메모리에 있어서의 저장 동작과 독출 동작을 교체시키면서 행하는 한편,
    상기 제1 및 제2의 라인 메모리의 용량을 초과하는 해상도에 대응한, N(N은 2 이상의 정수)화소씩 N계통으로 입력되는 화상 데이터의 어느 1계통이 상기 입력부로부터 입력되는 제2모드에서는, 상기 입력부로부터 입력되는 소정 계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터는, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되어 오는 화상 데이터와 함께 상기 제1라인 메모리에 저장하고, 대응 화면 이외의 화상 데이터는, 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자로 전송하고, 또한, 상기와 같이 제1라인 메모리에 화상 데이터를 저장하고, 다른 표시용 제어 소자에 화상 데이터의 전송을 행하는 기간에, 상기 제2라인 메모리로부터 이미 저장되어 있는 1라인 전의 화상 데이터를 독출하는 처리를, 1라인마다 상기 제1 및 제2의 각 라인 메모리에 있어서의 저장 동작과 독출 동작을 교체시키면서 행하는 표시용 제어 소자.
  13. 제12항에 있어서,
    상기 제2 모드에 있어서, 상기 N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터는, 홀수 화소와 짝수 화소의 2계통으로 분할된 화상 데이터이고, 이들 2계통의 화상 데이터의 어느 1계통이 상기 입력부로부터 입력되도록 되어 있고,
    상기 입력부로부터 입력되는 소정 계통의 1라인분의 화상 데이터는, 홀수 화소와 짝수 화소의 2계통으로 분할된 화상 데이터 중 어느 것인 제1계통의 1라인분의 화상 데이터이고, 또한, 상기 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터는 전반분 또는 후반분의 어느 화상 데이터이고, 상기 대응 화면 이외의 화상 데이터는, 전반분 또는 후반분 중 다른 일방의 화상 데이터이고,
    상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되어 오는 화상 데이터는, 홀수 화소와 짝수 화소의 2계통으로 분할된 화상 데이터 중 다른 일방인 제2계통의 1라인분의 화상 데이터에 있어서의, 상기 표시용 소자가 구동을 담당하는 전반분 또는 후반분의 어느 화상 데이터인, 표시용 제어소자.
  14. 제9항 내지 제13항 중 어느 하나의 항에 있어서,
    상기 제어부가, 설정에 의해 상기 다른 표시용 제어 소자에 대해, 다른 표시용 제어 소자에 있어서의 상기 데이터 입출력부의 동작을 제어하는 동작 제어신호를 출력하는 표시용 제어 소자.
  15. 제9항 내지 제13항 중 어느 하나의 항에 있어서,
    상기 제어부가, 상기 데이터 입출력부를 통해 다른 표시용 제어 소자와의 사이에서, 화상 데이터와 일체로 입력된 클록신호를 포함하는 표시 제어 신호도 교환하는 표시용 제어 소자.
  16. 제9항 내지 제13항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2의 각 라인 메모리가 각각, 독립적으로 제어가능한 메모리영 역으로 분할되어 있고, 상기 제어부는, 직접 입력되는 화상 데이터와 전송되어 오는 화상 데이터는 다른 메모리 영역에 저장하고, 또한, 전송되는 화상데이터의 저장 개시를, 직접 입력되는 화상 데이터의 저장 개시보다도 수 클록분 지연시키는 표시용 제어 소자.
  17. 복수의 신호선과 복수의 주사선, 및 이들 신호선과 주사선과의 각 교점에 제공되고, 어레이상으로 배열된 복수의 화소를 갖는 표시 패널과,
    상기 표시 패널의 복수의 신호선을 구동하는 신호선 구동 회로와,
    상기 표시 패널의 복수의 주사선을 구동하는 주사선 구동 회로와,
    표시용 제어 소자를 하나 또는 복수의 구비한 표시 장치로서,
    상기 표시용 제어소자가,
    외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와, 다른 표시용 제어소자 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 제1 및 제2의 라인 메모리와,
    상기 입력부, 상기 데이터 입출력부 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장 동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고,
    상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1라인분의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에만 저장하는 제1모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터로서, N(N은 2 이상의 정수)계통으로 분할되어 입력되는 소정의 1계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되는 화상 데이터와 함께 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제2모드를 갖는 표시 장치.
  18. 복수의 신호선과 복수의 주사선 및 이들 신호선과 주사선의 각 교점에 제공되고, 어레이상으로 배열된 복수의 화소를 갖는 표시 패널과,
    상기 표시 패널의 복수의 신호선을 구동하는 신호선 구동 회로와,
    상기 표시 패널의 복수의 주사선을 구동하는 주사선 구동 회로와,
    표시용 제어 소자를 하나 또는 복수의 구비한 표시 장치로서,
    상기 표시용 제어 소자가,
    외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 제1 및 제2의 라인 메모리와,
    상기 입력부, 상기 데이터 입출력부 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고,
    상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1라인분의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에만 저장하는 제1모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제3모드와,
    상기 제어부에 의한 제어하에, 1라인분의 화상 데이터 중 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2 메모리의 어느 일방에 저장하는 제4모드를 갖는 표시 장치.
  19. 복수의 신호선과 복수의 주사선 및 이들 신호선과 주사선의 각 교점에 제공되고, 어레이상으로 배열된 복수의 화소를 갖는 표시 패널과,
    상기 표시 패널의 복수의 신호선을 구동하는 신호선 구동 회로와,
    상기 표시 패널의 복수의 주사선을 구동하는 주사선 구동 회로와,
    표시용 제어 소자를 하나 또는 복수의 구비한 표시 장치로서,
    상기 표시용 제어 소자가,
    외부로부터의 적어도 화상 데이터의 입력을 가능하게 하는 입력부와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부 또는 상기 데이터 입출력부로부터 입력되는 화상 데이터를 저장하는 제1 및 제2의 라인 메모리와,
    상기 입력부, 상기 데이터 입출력부, 및 상기 제1 및 제2의 라인 메모리를 제어하는 제어부로서, 상기 제1 및 제2의 라인 메모리에 대한 화상 데이터의 저장동작과 독출 동작을, 화상 데이터 1라인마다 교체시키면서 행하는 제어부를 구비하고,
    상기 제어부에 의한 제어하에, 상기 데이터 입출력부를 통한 화상 데이터의 전송을 행하지 않고, 상기 입력부로부터 입력되는 1라인분의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에만 저장하는 제1모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 화상 데이터로서, N(N은 2 이상의 정수)계통으로 분할되어 입력되는 소정의 1계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되는 화상 데이터와 함께 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자로 전송하는 제2 모드와,
    상기 제어부에 의한 제어하에, 상기 입력부로부터 입력되는 1라인분의 화상데이터 중, 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2의 라인 메모리의 어느 일방에 저장하고, 대응 화면 이외의 화상 데이터를 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하는 제3모드와,
    상기 제어부에 의한 제어하에, 1라인분의 화상 데이터 중 상기 데이터 입출력부로부터 입력되는 구동을 담당하는 대응 화면의 화상 데이터를 상기 제1 또는 제2 라인 메모리의 어느 일방에 저장하는 제4모드를 갖는 표시 장치.
  20. 복수의 신호선과 복수의 주사선 및 이들 신호선과 주사선의 각 교점에 제공되고, 어레이상으로 배열된 복수의 화소를 갖는 표시 패널과,
    상기 표시 패널의 복수의 신호선을 구동하는 신호선 구동 회로와,
    상기 표시 패널의 복수의 주사선을 구동하는 주사선 구동 회로와,
    표시용 제어 소자를 하나 또는 복수의 구비한 표시 장치로서,
    상기 표시용 제어 소자가,
    외부로부터 적어도 화상 데이터가 입력되는 입력부와,
    제1라인 메모리 및 제2라인 메모리와,
    다른 표시용 제어 소자와의 사이에 적어도 화상 데이터의 상호 교환을 가능하게 하는 데이터 입출력부와,
    상기 입력부, 상기 제1 및 제2의 라인 메모리 및 상기 데이터 입출력부를 제어하는 제어부를 구비하고,
    상기 제어부가, 상기 제1 및 제2의 라인 메모리의 용량 이하의 해상 도에 대응한 제1모드에서는, 상기 입력부로부터 입력된 1라인분의 화상 데이터를 상기 라인 메모리에 저장하면서, 상기 제2라인 메모리로부터 이미 저장되어 있는 1라인 전의 화상 데이터를 독출하는 처리를, 1라인마다 상기 제1 및 제2의 라인 메모리에 있어서의 저장 동작과 독출 동작을 교체시키면서 행하는 한편,
    상기 제1 및 제2의 라인 메모리의 용량을 초과하는 해상도에 대응한, N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터의 어느 1계통이 상기 입력부로부터 입력되는 제2모드에서는, 상기 입력부로부터 입력되는 소정 계통의 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터는, 상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되는 화상 데이터와 함께 상기 라인 메모리에 저장하고, 대응 화면 이외의 화상 데이터는, 상기 데이터 입출력부를 통해 구동을 담당하는 소정의 표시용 제어 소자에 전송하고, 또한, 상기와 같이 제1라인 메모리에 화상 데이터를 저장하고, 다른 표시용 제어 소자로 화상 데이터의 전송을 행하고 있는 기간에, 상기 제2라인 메모리로부터 이미 저장되어 있는 1라인 전의 화상 데이터를 독출하는 처리를, 1라인마다 상기 제1 및 제2의 각 라인 메모리로부터의 저장 동작과 독출 동작을 교체시키면서 행하는 표시 장치.
  21. 제20항에 있어서,
    상기 제2 모드에 있어서, 상기 N(N은 2 이상의 정수) 화소씩 N계통으로 입력되는 화상 데이터는, 홀수 화소와 짝수 화소의 2계통으로 분할된 화상 데이터이고, 이들 2계통의 화상 데이터의 어느 1계통이 상기 입력부로부터 입력되도록 되어 있고,
    상기 입력부로부터 입력되는 소정 계통의 1라인분의 화상 데이터는, 홀수 화소와 짝수 화소의 2계통으로 분할된 화상 데이터 중 어느 것인 제1계통의 1라인분의 화상 데이터이고, 또한, 상기 1라인분의 화상 데이터 중, 구동을 담당하는 대응 화면의 화상 데이터는 전반분 또는 후반분의 어느 화상 데이터이고, 상기 대응 화면 이외의 화상 데이터는, 전반분 또는 후반분 중 다른 일방의 화상 데이터이고,
    상기 데이터 입출력부를 통해 상기 다른 표시용 제어 소자로부터 전송되어 오는 화상 데이터는, 홀수 화소와 짝수 화소의 2계통으로 분할된 화상 데이터 중 다른 일방인 제2계통의 1라인분의 화상 데이터에 있어서의, 상기 표시용 소자가 구동을 담당하는 전반분 또는 후반분의 어느 화상 데이터인, 표시장치.
KR1020050062921A 2004-07-12 2005-07-12 표시 장치와 그 구동 방법 및 표시용 제어 소자 KR100742670B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00205223 2004-07-12
JP2004205223 2004-07-12
JP2005151626A JP4468238B2 (ja) 2004-07-12 2005-05-24 表示装置及びその駆動方法
JPJP-P-2005-00151626 2005-05-24

Publications (2)

Publication Number Publication Date
KR20060050100A KR20060050100A (ko) 2006-05-19
KR100742670B1 true KR100742670B1 (ko) 2007-07-25

Family

ID=35540780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062921A KR100742670B1 (ko) 2004-07-12 2005-07-12 표시 장치와 그 구동 방법 및 표시용 제어 소자

Country Status (4)

Country Link
US (1) US7773048B2 (ko)
JP (1) JP4468238B2 (ko)
KR (1) KR100742670B1 (ko)
TW (1) TWI277924B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130198867A1 (en) 2011-12-09 2013-08-01 Z124 A Docking Station for Portable Devices Providing Authorized Power Transfer and Facility Access
US9507930B2 (en) 2003-04-25 2016-11-29 Z124 Physical key secure peripheral interconnection
US9003426B2 (en) 2011-12-09 2015-04-07 Z124 Physical key secure peripheral interconnection
JP4501962B2 (ja) * 2007-05-21 2010-07-14 セイコーエプソン株式会社 画像表示装置
TWI380269B (en) * 2007-10-05 2012-12-21 Au Optronics Corp Display and method of transmitting image data therein
US20090231175A1 (en) * 2008-03-12 2009-09-17 Hua Wu Multimedia signal processing apparatus
TWI397885B (zh) * 2008-05-07 2013-06-01 Novatek Microelectronics Corp 用於一平面顯示器之一時序控制器存取資料的方法與平面顯示器
US8866698B2 (en) * 2008-10-01 2014-10-21 Pleiades Publishing Ltd. Multi-display handheld device and supporting system
US20100117950A1 (en) * 2008-11-07 2010-05-13 Chia-Hui Chen Cascade sequential bus structure
JP2010164666A (ja) * 2009-01-14 2010-07-29 Hitachi Displays Ltd ドライバ回路、液晶表示装置、及び出力信号制御方法
US8930605B2 (en) 2010-10-01 2015-01-06 Z124 Systems and methods for docking portable electronic devices
MX2013003517A (es) * 2010-10-01 2013-09-26 Z124 Sistemas y metodos que se relacionan con interfaces de usuario para conectar dispositivos electronicos portatiles.
US9383770B2 (en) 2011-08-31 2016-07-05 Z124 Mobile device that docks with multiple types of docks
US9246353B2 (en) 2011-08-31 2016-01-26 Z124 Smart dock charging
US9244491B2 (en) 2011-08-31 2016-01-26 Z124 Smart dock for auxiliary devices
US9351237B2 (en) 2011-09-27 2016-05-24 Z124 Displaying of charging status on dual screen device
TWI441130B (zh) * 2011-10-18 2014-06-11 Au Optronics Corp 整合式源極驅動系統及包含其之顯示器
US9086840B2 (en) 2011-12-09 2015-07-21 Z124 RSID proximity peripheral interconnection
TWI490842B (zh) 2012-10-29 2015-07-01 Dazzo Technology Corp 顯示裝置、驅動晶片組及其運作方法
KR101407312B1 (ko) * 2012-10-31 2014-06-13 엘지디스플레이 주식회사 표시장치
US9697781B2 (en) * 2012-12-10 2017-07-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device with a plurality of synchronized timing controllers and display driving method thereof
US8613055B1 (en) * 2013-02-22 2013-12-17 Ping Identity Corporation Methods and apparatus for selecting an authentication mode at time of issuance of an access token
KR20140122967A (ko) * 2013-04-11 2014-10-21 한국전자통신연구원 영상 표시 장치 및 그 방법
WO2015068676A1 (ja) * 2013-11-05 2015-05-14 シャープ株式会社 表示装置およびその駆動方法
KR20150054566A (ko) * 2013-11-12 2015-05-20 삼성에스디아이 주식회사 비밀 번호 설정 장치 및 방법
JP6325886B2 (ja) 2014-05-14 2018-05-16 オリンパス株式会社 表示処理装置および撮像装置
JP6358847B2 (ja) 2014-05-14 2018-07-18 オリンパス株式会社 表示処理装置および撮像装置
JP6300651B2 (ja) 2014-06-12 2018-03-28 オリンパス株式会社 動画記録再生装置
KR102164798B1 (ko) * 2014-09-11 2020-10-13 삼성전자 주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US10074333B2 (en) 2014-09-17 2018-09-11 Sharp Kabushiki Kaisha Display device and method for driving same
KR102261510B1 (ko) * 2014-11-04 2021-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
JP6478621B2 (ja) * 2014-12-22 2019-03-06 キヤノン株式会社 画像処理装置
JP2019113672A (ja) * 2017-12-22 2019-07-11 シャープ株式会社 表示制御装置、表示装置、および制御方法
CN113362779A (zh) * 2021-06-28 2021-09-07 武汉华星光电技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211846A (ja) * 1994-10-26 1996-08-20 Toshiba Corp フラットパネル表示装置およびその駆動方法
JPH10105131A (ja) 1996-10-03 1998-04-24 Sharp Corp 液晶表示装置の駆動方法
JPH10312175A (ja) 1997-05-13 1998-11-24 Toshiba Corp 液晶表示装置および液晶駆動半導体装置
JP2000322044A (ja) 1999-05-14 2000-11-24 Canon Inc 表示制御装置および方法
JP2000330536A (ja) 1999-05-25 2000-11-30 Hitachi Ltd 液晶マルチディスプレイ表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771031A (en) 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JP3582382B2 (ja) * 1998-11-13 2004-10-27 株式会社日立製作所 マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置
JP3526019B2 (ja) 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
JP3706002B2 (ja) 2000-06-06 2005-10-12 三菱電機株式会社 画像描画装置及び画像描画方法
KR100330036B1 (ko) * 2000-06-29 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
US20030112204A1 (en) * 2001-11-14 2003-06-19 Polydisplay Asa Cascading of multi-or bi-stable liquid crystal display elements in large self-organizing scalable low frame rate display boards
JP2003216134A (ja) 2002-01-18 2003-07-30 Ihatove Co Ltd 球状構造物壁面画像表示装置
US6825845B2 (en) * 2002-03-28 2004-11-30 Texas Instruments Incorporated Virtual frame buffer control system
KR100825103B1 (ko) 2002-05-16 2008-04-25 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US6999045B2 (en) * 2002-07-10 2006-02-14 Eastman Kodak Company Electronic system for tiled displays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211846A (ja) * 1994-10-26 1996-08-20 Toshiba Corp フラットパネル表示装置およびその駆動方法
JPH10105131A (ja) 1996-10-03 1998-04-24 Sharp Corp 液晶表示装置の駆動方法
JPH10312175A (ja) 1997-05-13 1998-11-24 Toshiba Corp 液晶表示装置および液晶駆動半導体装置
JP2000322044A (ja) 1999-05-14 2000-11-24 Canon Inc 表示制御装置および方法
JP2000330536A (ja) 1999-05-25 2000-11-30 Hitachi Ltd 液晶マルチディスプレイ表示装置

Also Published As

Publication number Publication date
TW200615878A (en) 2006-05-16
KR20060050100A (ko) 2006-05-19
TWI277924B (en) 2007-04-01
JP4468238B2 (ja) 2010-05-26
JP2006053527A (ja) 2006-02-23
US7773048B2 (en) 2010-08-10
US20060007114A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
KR100742670B1 (ko) 표시 장치와 그 구동 방법 및 표시용 제어 소자
JP4953227B2 (ja) ゲート駆動部を有する表示装置
US7714850B2 (en) Display device and driving method thereof
TWI386742B (zh) 液晶顯示器及其液晶顯示面板的驅動方法
US20060193002A1 (en) Drive circuit chip and display device
KR100487389B1 (ko) 신호선 구동회로 및 그를 사용한 표시장치
US9030376B2 (en) Display device to drive a plurality of display modules for dividing data signals
JP5137873B2 (ja) 表示装置および駆動装置
JP2003015611A (ja) 液晶駆動装置
CN101192397B (zh) 用于显示控制的半导体集成电路器件
JP3627536B2 (ja) 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器
JP2000098335A (ja) 液晶表示装置およびその駆動方法
JP4890588B2 (ja) 表示用制御素子及び表示装置
US8077132B2 (en) Flat display device and method of driving the same
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
CN113035108B (zh) 显示设备
JP2008151824A (ja) 電気光学装置及びその駆動方法並びに電子機器
KR100764047B1 (ko) 액정 디스플레이 장치 및 그 구동방법
KR100363329B1 (ko) 소스 드라이브 아이씨의 개수가 감소된 액정 디스플레이모듈 및 소스 라인들을 구동하는 방법
KR20070081164A (ko) 액정 표시 장치
US6943767B2 (en) Image display device and method of supplying writing electric potential to an image display device
JP2001228831A (ja) 電気光学装置
KR101238006B1 (ko) 컬럼-게이트 구동부를 구비한 액정 표시장치
JPH10312175A (ja) 液晶表示装置および液晶駆動半導体装置
JP4813606B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee