KR100739279B1 - 전기 전도성 제어 방법 - Google Patents

전기 전도성 제어 방법 Download PDF

Info

Publication number
KR100739279B1
KR100739279B1 KR1020030073854A KR20030073854A KR100739279B1 KR 100739279 B1 KR100739279 B1 KR 100739279B1 KR 1020030073854 A KR1020030073854 A KR 1020030073854A KR 20030073854 A KR20030073854 A KR 20030073854A KR 100739279 B1 KR100739279 B1 KR 100739279B1
Authority
KR
South Korea
Prior art keywords
irradiation
light
index
thin film
light irradiation
Prior art date
Application number
KR1020030073854A
Other languages
English (en)
Other versions
KR20040044098A (ko
Inventor
가라사와다케시
이케우치미츠루
Original Assignee
우시오덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우시오덴키 가부시키가이샤 filed Critical 우시오덴키 가부시키가이샤
Publication of KR20040044098A publication Critical patent/KR20040044098A/ko
Application granted granted Critical
Publication of KR100739279B1 publication Critical patent/KR100739279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 광범위한 조건에 대응 가능한 광 조사 방법이고, 넓은 면적에 제어성이 좋게 광을 조사하여 재료를 개질하기 위한 장치의 생산성을 대폭으로 향상시키며, 또한 비용의 삭감을 가능하게 하는 광 조사 방법을 제공하는 것이다.
불순물을 도입한 비정질 실리콘 또는 폴리 크리스탈 실리콘을 피조사물로 하고, 플래시 램프를 배치한 광 조사 장치를 이용하여, 상기 피조사물에 광을 조사하여 상기 피조사물의 전기 전도성을 제어하는 전기 전도성 제어 방법에 있어서, 광을 조사함에 있어서 광 에너지(E)를 J/cm2로 표시하고, 펄스 폭(τ)을 sec로 표시할 때, S=E/τ1/2에 의해 정의하는 조사 지표(S)를 제어하여 광 조사를 행하고, 상기 조사 지표(S)의 값을 400≤S≤900의 범위로 한 것을 특징으로 하는 전기 전도성 제어 방법으로 한다.

Description

전기 전도성 제어 방법{METHOD OF CONTROLLING ELECTRIC CONDUCTIVITY}
도 1은 본 발명이 적용되는 광 조사 장치의 일례이다.
도 2는 본 발명에서의 조사 지표(S)를 제어하는 회로 구성의 일례이다.
도 3은 조사 지표(S)의 유효 범위를 도시하는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 크세논 플래시 램프 2 : 반사판
3 : 디퓨저 4 : 시료 스테이지
5 : 시료 6 : 석영판
7 : 챔버 8 : 히터
10 : 광 조사 장치 11 : 변압기
12 : 트리거 바 13 : 충전기
14 : 트리거 충전기 L1, L2, L3 : 코일
C1, C2, C3, C4, C5, C6 : 콘덴서
D : 다이오드 S : 기동 스위치
R : 저항
본 발명은 박막 트랜지스터(TFT)의 제작에 필요한 불순물을 도입한 비정질 실리콘 및/또는 폴리크리스탈 실리콘으로 이루어지는 실리콘 반도체층의 전기 전도성 제어 방법에 관한 것이며, 더욱 상세하게는 광 조사를 이용하는 도펀트의 활성화 방법에 관한 것이다.
종래부터 광 조사는 여러 가지의 용도로 이용되어지고, 그를 위한 장치도 다종 다양하다. 살균의 목적으로서 박테리아 등을 사멸시키기 위한 자외선 램프를 장비한 장치 등이 좋은 예일 것이다. 전기 전자 공업에서도 포토리소그래피 공정에서의 레지스트의 패턴 형성이나 박막 형성할 때의 광 어시스트 등의 광 조사는 중요한 요소 기술 중 하나가 되어 있다. 고 정밀 광 조사의 예로서 레이저 광을 이용하는 것이 있다. 레이저로부터는 단일 파장의 코히어런트 광을 얻을 수 있어, 집광성이 우수하므로 미크론 스케일의 부분 조사도 가능하다. 이 특성을 살려 극소한 배선 패턴의 부분 수복이나 절단 등의, 말하자면 레이저 리페어 등의 응용 기술이 있다.
박막의 결정성 향상 등에서는 어떻게 필요한 에너지를 효율적으로 필요한 부분에 공급할 수 있을지가 중요하다. 따라서 이러한 목적을 위해서도 정밀도가 높은 광 조사 특성의 제어를 필요로 하므로 레이저 광 조사 기술이 이용되고 있다. 비정질 실리콘(a·Si) 박막에 엑시머 레이저 광을 조사함으로써 폴리크리스탈 실리콘(p·Si) 박막을 형성하는 기술은 널리 보급되고 있으며, 디바이스의 작성 공정에도 도입되고 있다.
광 조사는 피조사물의 특성 및 목적에 따라 필요한 조건이 다르기 때문에 통상적으로는 특정 용도마다 개개의 장치가 개발되어 왔다. 앞의 레이저 조사 장치 등이 그 예이다. 그러나, 이 레이저 광의 특성은 넓은 영역으로의 조사라는 점에서는 불리하다. 예컨대, 몇 cm 혹은 그 이상에 달하는 영역에 조사하는 경우에는 빔 익스팬더 등의 광학계의 연구에 의해 의도적으로 조사 영역을 확대할 필요가 있다.
조사 영역을 확대함으로써, 당연한 것이지만 조사 강도 밀도는 저하되므로 넓은 영역으로의 고 강도 조사를 필요로 하는 경우에는 고가인 대형 고출력 레이저를 필요로 한다. 더욱이, 고출력 레이저로부터의 광을 확대하는 것에도 한계가 있어, 경우에 따라서는 확대한 레이저빔의 조사 위치를 순차 이동시킴으로써 필요한 조사 영역을 충족하도록 하는 연구가 이루어지고 있다.
그러나, 박막 트랜지스터(TFT)의 기능은 반도체층의 전기 전도성을 p형 및 n형 각각에 대하여 원하는 값으로 제어하는 것을 필요로 하고 있다. 원리적으로는 반도체층에 불순물을 도입하여, 어떠한 방법에 의해 가열함으로써 그 목적을 달성할 수는 있지만, 실용상 적용 가능한 방법은 대상이 되는 디바이스의 구조, 사용되는 재료의 종류나 형성 방법 등 여러 가지 요인을 고려하여 결정하지 않으면 안된다.
내열성이 뛰어난 재료계로 구성되어 있는 경우에는 불순물의 도입 후에 시료 전체를 가열로에 넣고, 고온, 예컨대 수 백℃∼수 천℃ 정도로까지 가열하여, 수 십분간 유지하는 것과 같은 방법도 가능하다. 또한, 이 목적을 위하여 광 조사도 이용되고 있다. 광원의 종류도 풍부하기 때문에, 다양한 방법이 개발되어 있고, 대표적인 방법 중의 하나로 레이저 광 조사에 의한 것이 있다.
이것은 반도체층에 불순물을 도입한 시료를 고온 노에 넣는 것이 아니고, 어느 정도의 온도로 설정한 히터 스테이지 상에 시료를 설치하여, 그것에 레이저 광을 조사하는 방법이다. 레이저는 그 종류에 따라 파장 및 조사 방법(연속 또는 펄스)에 변화가 있기 때문에, 대상 재료 및 목적에 따라 어느 정도의 선택이 가능하다. 유리 기판 상에서의 TFT의 형성에서는 유리 기판이 연화 또는 용융되지 않는 것이 필수 요건이기 때문에, 펄스 레이저를 이용하는 경우가 많다.
박막 트랜지스터(TFT)를 위한 반도체층의 전기 전도성 제어에서는 그 방법의 선택이 중요하다. 시료 전체를 가열로에 넣어 고온, 장시간 가열하는 것과 같은 프로세스에 관해서는 반드시 적용가능하다고는 한정할 수 없고, 특히 디스플레이 용도로 이용되는 TFT의 경우에는 내열성이 뛰어난 석영 기판을 이용하는 것과 같은 구성의 경우 이외에는 실질적으로 불가능하다. 비용 등의 관점으로부터 유리 기판이 이용되는 경우가 가장 많고, 최근에는 수지 기판의 검토도 이루어지고 있는 상황이며, 이들 재료계에 있어서는 충분한 활성화가 달성될 수 있는 고온 노의 사용은 현실적이지 않다.
한편, 레이저 광 조사는 비내열 재료로의 대응이 어느 정도 가능한 측면을 갖고 있다. 아주 짧은 펄스의 레이저 광을 조사하는 경우에는, 그 파장을 적절히 선택함으로써 피조사물의 표면 근방을 선택적으로 가열하는 것이 가능하게 되고, 기판 재료의 손상을 최소한으로 저지할 수 있게 된다. 그러나, 필요로 하는 영역에 일괄 조사하는 것은 통상 불가능하여, 라인 빔 형상으로 하여 스캔시키는 방법이 취해지고 있다.
따라서, 프로세스 시간을 상당 정도 필요로 하고, 특히 중, 대형 디스플레이가 목적인 경우에는 생산성이 낮다는 문제를 갖고 있다. 더구나, 펄스 레이저의 빔 스캔이기 때문에 어느 정도의 편차는 피할 수 없고, 완성된 제품의 면내의 불균일성을 발생시키는 문제점을 안고 있다.
본 발명은 광범위한 조건에 대응 가능한 광 조사 방법이고, 넓은 면적에 제어성이 좋은 광을 조사하여 재료를 개질하기 위한 장치의 생산성을 대폭으로 향상시키고, 또한 비용의 삭감을 가능하게 하는 광 조사 방법을 제공하는 것을 목적으로 한다. 특히, 박막 트랜지스터의 특성 제어에서는 불가결한 반도체층의 도펀트의 활성화의 효율화, 저비용화를 목적으로 한다.
따라서, 상기 과제를 해결하기 위하여, 제1항 기재의 발명은, 불순물을 도입한 비정질 실리콘 또는 폴리크리스탈 실리콘을 피조사물로 하고, 플래시 램프를 배치한 광 조사 장치를 이용하여, 상기 피조사물에 광을 조사하여 상기 피조사물의 전기 전도성을 제어하는 전기 전도성 제어 방법에 있어서, 광을 조사함에 있어서 광 에너지(E)를 J/cm2로 표시하고, 펄스 폭(τ)을 sec으로 표시할 때, S=E/τ1/2에 의해 정의하는 조사 지표(S)를 제어하여 광 조사를 행하고, 상기 조사 지표(S)의 값을 400≤S≤900의 범위로 한 것을 특징으로 하는 전기 전도성 제어 방법으로 한다.
그리고 제2항 기재의 발명은, 상기 조사 지표(S)의 값을 500≤S≤900의 범위로 한 것을 특징으로 하는 제1항 기재의 전기 전도성 제어 방법으로 한다.
삭제
또한 본원에서 언급하는 펄스 폭이란, 통상적으로 반값(半値) 폭이라고 하는 것에 상당하고, 펄스의 첨두(尖頭)값의 1/2에 상당하는 값의 시간폭을 말한다.
본 발명에 의한 광 조사 장치의 구성예를 개략적으로 나타내는 것이 도 1이다. 광 조사 장치(10)에는 광원으로서 다수개의 크세논 플래시 램프(1)를 이용하고, 그들의 뒷면, 즉 피조사물인 시료(5)의 반대측에는 반사판(2)이 설치되어 있어, 램프로부터의 광 조사시의 균일성 향상과 뒷면으로 흩어져 없어지는 광을 유효하게 이용하는 데 기여하도록 설계되어 있다. 램프(1)와 시료(5) 간에는 디퓨저(3)를 설치하여, 광의 균일성을 한층 향상시키도록 되어 있다. 시료(5)는 Ar, N2, 진공 또는 대기 분위기와 목적에 따라서 설정된 가스 분위기로 이루어진 챔버(7) 내에 배치되고, 아래쪽으로부터 히터(8)로 예열된 시료 스테이지(4) 상에 세트되어 램프(1)와의 거리를 조절한 후에 조사가 실행된다.
이하에 기술한 구체적 실시예의 시료 스테이지(4)의 표면은 알루미늄(Al)을 이용한 고반사면 마무리가 되어 있는 것을 이용하였다. Al의 반사 특성은 문헌 등에 있으므로 여기에는 생략하지만, 자외부터 적외에 이르기까지 광대역에 걸쳐 균일하고 또한 높은 반사 특성을 나타내며, 크세논 플래시 램프(1)로부터의 광을 효율적으로 반사하는 성질을 갖고 있다.
그러나, 시료 스테이지는 목적에 따라서 다양할 수 있고, 표면의 재질로서는 세라믹스(알루미나, 질화 알루미늄 등), 금속(알루미늄, 스테인레스 등), 혹은 에나멜로 코팅한 금속 등이 있다. 피조사물의 성질, 사용 온도 등을 고려하여 알맞은 것을 선택하게 된다.
여기서, 본 발명에서 다룬 조사(照射) 지표(S)에 관해서 설명한다. 펄스 광을 피조사물에 조사하여 개질하는 경우, 같은 정도로 개질하는 조건은 펄스 광의 에너지의 많고 적음과 펄스 폭에 따라 다수 존재한다. 본 발명에서 규정한「광 에너지 (E)[J/cm2]와 펄스 폭(τ)[sec]을 근거로 산출되는 조사 지표(S)」로 표기하면, 대략 같은 값에서, 상이한 광 에너지나 펄스 폭을 갖는 광 조사에서도 개질을 위한 조건을 표기할 수 있다는 것을 발명자는 발견한 것이다.
본 발명에서의 조사 지표(S)를 제어하는 회로 구성의 일례를 도 2에 도시한다. 충전기(13)로부터의 에너지를 코일(L1, L2, L3) 및 콘덴서(C1, C2, C3)의 조합으로 이루어지는 회로에 축적하여, 크세논 플래시 램프(1)의 발광에 이용한다. 여기서는 코일과 콘덴서의 조합을 3단 이용하는 회로 예를 기재하였지만, 목적에 따라서 단수 및 개개의 부품 용량 등의 정격을 선정하는 것은 말할 필요도 없다.
크세논 플래시 램프(1)를 점등시켜 원하는 광 조사 효과를 얻기 위해서는 필요로 하는 에너지를 램프에 대하여 거의 순간적으로 공급해야 할 필요가 있으나, 그 에너지는 통상의 전원으로부터 직접 급전하는 방법으로는 불충분하기 때문에, 축전 기능을 갖는 디바이스에 비축한 후에 신호에 의해 한번에 방출시키는 방법을 이용한다. 축전 기능은 콘덴서(C1, C2, C3)가 담당하고 있고, 그 용량(C)은 목적에 따라서 설정한다. 부하에 대하여 적절한 펄스로서 방전시키기 위해서 인덕턴스(L)를 회로 내에 설치시켜 놓는다. 이들 C와 L의 조합 및 개수에 의해 에너지와 펄스 폭을 바꿀 수 있다. 여기서는 3단 구성을 나타내고 있지만, 이것에 한정되는 것은 아니다.
콘덴서(C1, C2, C3)에 전하를 축적한 것만으로는 램프는 발광하지 않아, 어떤 방법으로 방전을 개시시키기 위한 트리거를 걸 필요가 있다. 전하량이 과대한 경우에는 트리거없이 발광하지만, 그러한 사용으로는 제어를 전혀 할 수 없으므로, 램프의 제어 가능한 전하량 범위로 사용하는 것이다. 이러한 외부 트리거는 고전압의 펄스를 이용하여 램프 내의 양극과 음극 간에 얇은 이온화한 영역을 만든다. 이온화는 트리거 바(12)에 고전압 펄스를 인가함으로써 발생하는 전위 구배(勾配)에 의해서 발광관 벽의 근방에서 시작하고, 매우 단시간 안에 램프 내로 퍼져 순간적으로 섬광이 된다. 도 2에서, 14는 트리거 충전기, D는 다이오드, R은 저항, C4, C5, C6은 콘덴서, S는 기동 스위치, 11은 변압기이다. 변압기(11)에 트리거 바(12)가 접속되고, 트리거 바(12)는 램프(1)의 발광관 외벽에 근접 배치되어 있 다.
또한 에너지(E)와 펄스 폭(τ)은 다음과 같이 구한다. 펄스의 에너지(E)는 서모파일 방식의 센서 헤드를 이용하여, 오리피스를 통해 조사광을 헤드부에 입사시킴으로써 측정을 행한다. 또한, 펄스 폭은 회로의 전류 파형을 오실로스코프로 측정하여 구한다. 본 발명에 적용되는 광 에너지 범위는 대략 5J/cm2∼30J/cm2이고, 펄스 폭은 0.01∼50×10-3 sec이다.
(실시예 1)
본 발명의 구체적 실시예 1은 박막 트랜지스터 작성에 이용되는 공정의 일부로 되어 있는 비정질 상태로 형성된 박막을 폴리크리스탈 상태로 한 후에 n형의 이온 도핑층의 활성화 처리를 하기까지의 공정을 예를 들어 설명한다.
통상의 탈지 세정을 완료한 유리 기판을 막 형성 장치의 로드 록 챔버에 넣어, 진공으로 배기한 후에 막 형성실로 반송하고, CVD법에 의해 SiO2 박막을 500nm의 두께로 형성한다. 다음에 플라즈마 CVD 방법에 의해 a·Si 박막을 50nm의 두께로 형성한다. 이 2층 구조를 포토리소그래피 공정을 이용하여 원하는 패턴 형상의 형성을 행한다. 에칭액이나 조건 등은 많은 문헌에 기재되어 있으므로 그 상세한 것은 생략한다.
이와 같이 유리 기판 상에 형성한 SiO2 박막(5O0nm)/비정질 실리콘(a·Si) 박막(50nm)의 2층 구조를 패턴화한 시료에 플래시 램프로부터의 펄스 광을 조사함 으로써 폴리크리스탈 실리콘을 형성한다. 이 때에는 시료 스테이지의 온도를 300℃로 하고, 조사 지표(S)가 500∼600 부근인 값을 이용한다.
다음에, 게이트 절연막으로서 SiO2 박막을 플라즈마 CVD 방법에 의해 형성한다. 또한, 스퍼터링 방법에 의해 Al박막을 200nm∼300nm로 퇴적시키고, 게이트 전극 및 배선으로서의 패터닝을 행한다. 계속해서 트랜지스터의 누설 전류를 저감시키기 위해서 오프셋 구조 또는 LDD 구조를 포토리소그래피에 의해 형성한다.
트랜지스터의 소스 및 드레인의 저저항 영역 형성을 위해 이온 도핑을 행한다. N채널 트랜지스터 부분의 형성을 위해 P채널 트랜지스터 측을 레지스트로 마스킹하여 놓고, PH3 가스를 이온화함으로써 P를 도핑한다. 이온 도핑 후에 이들 도펀트를 전기 전도에 도움이 되게 하기 위한 활성화 처리를 행한다. 그를 위해, 플래시 램프로부터의 펄스 광을 조사한다.
전기 전도도의 평가 특성으로서 시트 저항을 예로 들어 설명한다.
조사 지표(S)가 작은 경우는 시트 저항은 높지만, 크게 함에 따라 저항값이 떨어지고, 조사 지표(S)가 500 내지 600부근에서 거의 포화하는 경향이 있다.
즉, 조사 지표(S)값을 500≤S≤900의 범위로 제어하면, 실제의 실리콘 반도체의 제조에서 시트 저항값의 변화가 작으며, 제품간의 편차가 적은 실리콘 반도체를 얻을 수 있다.
또한, 조사 지표(S)값이 큰 조건에서 조사한 경우에는 박막으로의 손상을 발생시키는 경우가 있어, 900 부근부터 그 경향이 현저하게 나타나기 때문에, 이것보 다 큰 조사 지표값은 실용상 적합하지 않다. 따라서, 가능한 한 시트 저항을 낮출 필요가 있는 경우에는 본 샘플에 한해서 말하면, 조사 지표(S)는 500∼600정도가 최적값이 된다. 한편, 시트 저항이 어느 정도 내려가면 되고, 예컨대 플래시 램프에 의한 조사와 같이 매우 단 시간이어도 프로세스에 의한 온도 상승을 최대한 억제하고자 하는 경우에는 조사 지표(S)가 400 부근이더라도 무방한 경우도 있다.
(실시예 2)
본 발명의 구체적 실시예 2는 박막 트랜지스터 작성에 이용되는 공정의 일부가 되는 비정질 상태로 형성된 박막을 폴리크리스탈 상태로 한 후에 P형의 이온 도핑층의 활성화 처리를 하기까지의 공정을 예를 들어 설명한다.
통상의 탈지 세정을 끝낸 유리 기판을 막 형성 장치의 로드 록 챔버에 넣고, 진공으로 배기한 후에 막 형성실로 반송하여 CVD 방법에 의해 SiO2 박막을 500nm의 두께로 형성한다. 다음에 플라즈마 CVD 방법에 의해 a·Si 박막을 50nm의 두께로 형성한다. 이 2층 구조를 포토리소그래피 공정을 이용하여 원하는 패턴 형상의 형성을 행한다. 에칭액이나 조건 등은 많은 문헌에 기재되어 있으므로 그 상세한 것은 생략한다.
이와 같이 유리 기판 상에 형성한 SiO2 박막(5OOnm)/비정질 실리콘(a·Si) 박막(50nm)의 2층 구조를 패턴화한 시료에 플래시 램프로부터의 펄스 광을 조사함으로써 폴리크리스탈 실리콘을 형성한다. 이 때는 시료 스테이지의 온도를 300℃로 하고, 조사 지표(S)가 500∼600 부근인 값을 이용한다.
다음에, 게이트 절연막으로서 SiO2 박막을 플라즈마 CVD법에 의해 형성한다. 또한, 스퍼터링법에 의해 A1 박막을 200nm∼300nm로 퇴적시켜, 게이트 전극 및 배선으로서의 패터닝을 행한다. 계속해서 트랜지스터의 누설 전류를 저감시키기 위해서 오프셋 구조 또는 LDD 구조를 포토리소그래피에 의해 형성한다.
트랜지스터의 소스 및 드레인의 저저항 영역 형성을 위해 이온 도핑을 행한다. P채널 트랜지스터 부분의 형성을 위해 N채널 트랜지스터 측을 레지스트로 마스킹하여 놓고, B2H6 가스를 이온화함으로써 B를 도핑한다. 이온 도핑 후에 이들 도펀트를 전기 전도에 도움을 주게 하기 위한 활성화 처리를 행한다. 그를 위해 플래시 램프로부터의 펄스 광을 조사한다.
조사 지표(S)가 작은 경우는 시트 저항은 높지만, 크게 함에 따라 저항값이 내려가서, 조사 지표(S)가 500 내지 600 부근에서 포화하는 경향을 보이기 시작한다. N채널을 얻는 형성의 경우와 비교하여, 시트 저항의 변화가 거의 보이지 않을 정도로 확실한 포화점을 나타내는 것은 아니지만, 실용상 문제가 없는 값 부근에 안정되는 경향은 명료하다.
즉, 조사 지표(S)값을 500≤S≤900의 범위로 제어하면, 실제의 실리콘 반도체의 제조에서 시트 저항값의 변화가 작으며, 제품간의 편차가 적은 실리콘 반도체를 얻을 수 있다.
또한 조사 지표(S)값이 큰 조건으로 조사한 경우에는 박막으로의 손상을 발생시키는 경우가 있는 것은 N채널 형성 시와 마찬가지고, 900 부근으로부터 그 경 향이 현저해진다. 따라서, 가능한 한 시트 저항을 낮출 필요가 있는 경우에는, 본 샘플에 관해서도 조사 지표(S)는 500∼600정도가 최적값이 된다.
실시예 1 및 실시예 2에서 볼 수 있는 바와 같이, 조사 지표(S)에는, 대략 적절한 범위가 존재하고, 그 모양을 도시하는 것이 도 3이다. 도 3은 조사 지표(S)를 횡축에 두고, 광 조사 후의 실리콘 반도체의 시트 저항을 임의 단위로 종축에 두고 도시한 것이다.
종래의 광 조사 장치에서는 조사 강도를 제어하는 방법이 이용되어 왔지만, 그 경우에는 필요로 하는 조사 강도가 대상 물질에 의존하여 자리수가 다를 정도로 크게 상위했다. 또한, 레이저 어닐 장치처럼 광학계에 의해 빔 형상을 세공하는 것에서는 광범위하게 동시에 프로세스를 진행시키는 용도에는 적합하지 않다. 더욱이, 광 조사 강도에 의한 제어에서는 필요로 하는 깊이 범위만에 균등한 효과를 가져오면서, 그 보다도 심부에 불필요한 악영향을 미치게 하지 않는 조건의 설정 등에 곤란을 초래하고 있었다.
그러나, 본 발명의 장치는 고 정밀도 레이저 조사가 이용되어 온 용도로부터 광역 일괄 조사를 요하는 용도에 이르기까지 대응할 수 있다. 광원을 펄스 점등하여, 그 때에 조사 지표 S=E/τ1/2의 값으로 제어함으로써 피조사물에 대한 불필요한 장해, 예컨대 불순물의 의도하지 않은 확산·크랙의 발생·바탕 물질의 이상 가열 등의 영향을 배제하면서 원하는 전기 전도 특성을 갖는 박막의 형성·개질 등이 가 능하게 된다.

Claims (3)

  1. 불순물을 도입한 비정질 실리콘 또는 폴리크리스탈 실리콘을 피조사물로 하고, 플래시 램프를 배치한 광 조사 장치를 이용하여, 상기 피조사물에 광을 조사하여 상기 피조사물의 전기 전도성을 제어하는 전기 전도성 제어 방법에 있어서,
    광을 조사함에 있어서 광 에너지(E)를 J/cm2로 표시하고, 펄스 폭(τ)을 sec로 표시할 때, E가 5∼30J/cm2이고, τ가 0.01∼50×10-3sec인 경우에 있어서, S=E/τ1/2에 의해 정의되는 조사 지표(S)를 제어하여 광 조사를 행하고, 상기 조사 지표의 값을 400≤S≤900의 범위로 한 것을 특징으로 하는 전기 전도성 제어 방법.
  2. 제 1 항에 있어서, 상기 조사 지표(S)의 값을 500≤S≤900의 범위로 한 것을 특징으로 하는 전기 전도성 제어 방법.
  3. 삭제
KR1020030073854A 2002-11-20 2003-10-22 전기 전도성 제어 방법 KR100739279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00336029 2002-11-20
JP2002336029A JP2004172331A (ja) 2002-11-20 2002-11-20 電気伝導性制御方法

Publications (2)

Publication Number Publication Date
KR20040044098A KR20040044098A (ko) 2004-05-27
KR100739279B1 true KR100739279B1 (ko) 2007-07-12

Family

ID=32375733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073854A KR100739279B1 (ko) 2002-11-20 2003-10-22 전기 전도성 제어 방법

Country Status (4)

Country Link
US (1) US6890870B2 (ko)
JP (1) JP2004172331A (ko)
KR (1) KR100739279B1 (ko)
TW (1) TWI252542B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820097B2 (en) * 2004-11-24 2010-10-26 Ncc Nano, Llc Electrical, plating and catalytic uses of metal nanomaterial compositions
DE102011089884B4 (de) * 2011-08-19 2016-03-10 Von Ardenne Gmbh Niedrigemittierende Beschichtung und Verfahren zur Herstellung eines niedrigemittierenden Schichtsystems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338073A (ja) * 1989-07-05 1991-02-19 Sharp Corp 化合物半導体発光素子の製造方法
JPH06124904A (ja) * 1992-10-12 1994-05-06 Canon Inc プラズマ処理装置
JPH07106247A (ja) * 1993-10-06 1995-04-21 Matsushita Electric Ind Co Ltd シリコン薄膜の結晶化方法および表示装置
JP2000286195A (ja) * 1999-03-31 2000-10-13 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
KR20000018900U (ko) * 1999-03-31 2000-10-25 구자홍 광조사 장비의 램프 하우스 시스템
JP2001297983A (ja) 2000-04-14 2001-10-26 Sumitomo Heavy Ind Ltd 結晶成長評価方法及び装置
KR20020030727A (ko) * 2000-10-17 2002-04-25 가네꼬 히사시 유기 전계 발광 소자의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6165875A (en) * 1996-04-10 2000-12-26 The Penn State Research Foundation Methods for modifying solid phase crystallization kinetics for A-Si films
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
JP2002198322A (ja) * 2000-12-27 2002-07-12 Ushio Inc 熱処理方法及びその装置
JP2002246328A (ja) * 2001-02-15 2002-08-30 Toshiba Corp 熱処理方法、熱処理装置及び半導体装置の製造方法
JP2003249505A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 薄膜半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338073A (ja) * 1989-07-05 1991-02-19 Sharp Corp 化合物半導体発光素子の製造方法
JPH06124904A (ja) * 1992-10-12 1994-05-06 Canon Inc プラズマ処理装置
JPH07106247A (ja) * 1993-10-06 1995-04-21 Matsushita Electric Ind Co Ltd シリコン薄膜の結晶化方法および表示装置
JP2000286195A (ja) * 1999-03-31 2000-10-13 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
KR20000018900U (ko) * 1999-03-31 2000-10-25 구자홍 광조사 장비의 램프 하우스 시스템
JP2001297983A (ja) 2000-04-14 2001-10-26 Sumitomo Heavy Ind Ltd 結晶成長評価方法及び装置
KR20020030727A (ko) * 2000-10-17 2002-04-25 가네꼬 히사시 유기 전계 발광 소자의 제조 방법

Also Published As

Publication number Publication date
TW200416904A (en) 2004-09-01
KR20040044098A (ko) 2004-05-27
US6890870B2 (en) 2005-05-10
TWI252542B (en) 2006-04-01
JP2004172331A (ja) 2004-06-17
US20040106243A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
KR100506956B1 (ko) 반도체장치형성방법및반도체장치제조방법
USRE37993E1 (en) Laser processing method
US5561081A (en) Method of forming a semiconductor device by activating regions with a laser light
US5849043A (en) Apparatus for laser ion doping
KR100326092B1 (ko) 열플라즈마 어닐링 장치 및 어닐링 방법
KR101150057B1 (ko) 기판 가열 장치 및 기판 가열 방법
US5965904A (en) Semiconductor device comprising silicon semiconductor layer
US6541924B1 (en) Methods and systems for providing emission of incoherent radiation and uses therefor
US5089802A (en) Diamond thermistor and manufacturing method for the same
US20040183461A1 (en) Methods and systems for providing emission of incoherent radiation and uses therefor
KR100739279B1 (ko) 전기 전도성 제어 방법
KR20010014814A (ko) 제어 대기에서 전자 방사에 의한 재료 처리 방법 및 장치
US5252498A (en) Method of forming electronic devices utilizing diamond
US6897130B2 (en) Method for thermal processing semiconductor wafer with a flash discharge lamp after preheating to a predetermined temperature
JP3375988B2 (ja) レーザー処理装置
KR101046625B1 (ko) 반도체 제조 방법, 반도체 제조 장치 및 표시 장치
KR100335556B1 (ko) 반도체장치의 제조방법 및 제조장치
KR101068790B1 (ko) 전자 빔 처리 장치
JP3621154B2 (ja) アクティブマトリクス型表示装置の作製方法
KR101248927B1 (ko) 광학식 열원을 포함하는 기판처리장치 및 이를 이용한 저온폴리 실리콘의 증착 방법
JP4036278B2 (ja) イオンドーピング装置
JP3018627B2 (ja) 絶縁膜の製造方法
GB2300000A (en) Thin film forming using laser and activated oxidising gas
KR102296883B1 (ko) 기판을 열처리하기 위한 방법 및 장치
JP2004031643A (ja) 光照射方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 13