KR100709430B1 - 반도체소자 및 그의 레이아웃 형성 방법 - Google Patents

반도체소자 및 그의 레이아웃 형성 방법 Download PDF

Info

Publication number
KR100709430B1
KR100709430B1 KR1020040050248A KR20040050248A KR100709430B1 KR 100709430 B1 KR100709430 B1 KR 100709430B1 KR 1020040050248 A KR1020040050248 A KR 1020040050248A KR 20040050248 A KR20040050248 A KR 20040050248A KR 100709430 B1 KR100709430 B1 KR 100709430B1
Authority
KR
South Korea
Prior art keywords
region
size
active region
defining
active
Prior art date
Application number
KR1020040050248A
Other languages
English (en)
Other versions
KR20060001191A (ko
Inventor
이정호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050248A priority Critical patent/KR100709430B1/ko
Publication of KR20060001191A publication Critical patent/KR20060001191A/ko
Application granted granted Critical
Publication of KR100709430B1 publication Critical patent/KR100709430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자 및 그의 레이아웃 형성 방법에 관한 것으로, 반도체소자의 고집적화에 따른 특성의 열화를 방지할 수 있도록 육각형 벌집 형태로 캐패시터 영역을 정의하고, 활성영역의 장축과 워드라인 영역의 단축에 대한 크기를 10 퍼센트 증가한 후, 이들의 크기를 10 퍼센트 감소시킴으로써 정전용량 및 활성영역의 장축 방향에 대한 크기 감소 없이 반도체소자의 고집적화를 가능하게 하고 그에 따른 수율을 향상시킬 수 있도록 하는 기술이다.

Description

반도체소자 및 그의 레이아웃 형성 방법{Semiconductor device and method for forming a layout of the same}
도 1 및 도 2 는 종래기술에 따른 반도체소자의 레이아웃도.
도 3 및 도 4 는 본 발명의 일실시예에 따른 반도체소자의 레이아웃도.
도 5 는 본 발명의 다른 실시예에 따른 반도체소자의 레이아웃도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,21,41 : 활성영역 13,23,43 : 소자분리영역
15,25 : 워드라인 영역 17,27,49 : 캐패시터 영역
45 : 활성영역 상의 워드라인 영역
47 : 소자분리영역 상의 워드라이 영역
본 발명은 반도체소자에 관한 것으로, 특히 반도체소자의 고집적화시 문제시 되는 정전용량 감소 및 셀 트랜지스터의 게이트 길이 감소에 의한 셀 리프레쉬 특성 열화 및 누설전류특성 열화 등의 문제점을 해결할 수 있도록 하는 기술에 관한 것이다.
반도체소자가 고집적화에 됨에 따라 셀 지역 각각의 구성 요소, 특히 게이트 길이, 캐패시터 면적 및 활성영역 면적 등이 줄어듦에 따라 셀 리프레쉬 특성 열화, 셀 콘택 저항 증가 및 캐패시터의 정전용량 감소 등의 현상이 유발되었다.
도 1 은 종래기술에 따른 반도체소자의 셀 레이아웃을 도시한 것이다.
도 1을 참조하면, 활성영역(11)을 정의하는 소자분리영역(13)을 레이아웃한다.
상기 소자분리영역(13) 및 활성영역(11)의 상부에 게이트인 워드라인을 형성할 수 있는 워드라인 영역(15)을 100 ㎚ 의 CD 크기로 레이아웃한다.
상기 활성영역(11)의 장축 단부에 콘택될 캐패시터 영역(17)을 레이아웃한다.
도 2 는 상기 도 1 과 같이 레이아웃된 반도체소자를 10 퍼센트 감소시켜 90 퍼센트의 크기로 레이아웃한 것으로, 활성영역(11), 워드라인 영역(15) 및 캐패시터 영역(17)이 감소되어 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 반도체소자의 고집적화에 따른 레이아웃 축소를 가능하게 하는 반도체소자 및 그의 레이아웃 형성 방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 반도체소자의 레이아웃 형성 방법은,
장축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 장방형 활성영역을 정의한 소자분리영역을 정의하는 단계와, 활성영역의 양 끝단과 이와 인접한 소자분리영역을 포함한 영역에 위치되며, 활성영역과 접속되는 육각형 캐패시터 영역을 정의하는 단계와, 활성영역 및 소자분리영역을 지나며, 단축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 워드라인 영역을 정의하는 단계와, 활성영역의 장축, 캐패시터 영역 및 워드라인 영역의 단축의 크기를 소정 비율 감소시키는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
또한, 이상의 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 반도체소자의 레이아웃 형성방법은,
장축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 장방형 활성영역을 정의한 소자분리영역을 정의하는 단계와, 활성영역의 양 끝단과 이와 인접한 소자분리영역을 포함한 영역에 위치되며, 활성영역과 접속되는 육각형 캐패시터 영역을 정의하는 단계와, 활성영역 및 소자분리영역을 지나며, 활성영역 상에서 단축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 워드라인 영역을 정의하는 단계와, 활성영역의 장축, 캐패시터 영역 및 워드라인 영역의 단축의 크기를 소정 비율 감소시키는 단계를 포함하는 것을 특징으로 한다.
그리고, 이상의 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 반도체소자는,
반도체소자에 있어서, 장축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 장방형 활성영역을 정의한 소자분리영역을 정의하는 단계와, 활성영역의 양 끝단과 이와 인접한 소자분리영역을 포함한 영역에 위치되며, 활성영역과 접속되는 육각형 캐패시터 영역을 정의하는 단계와, 활성영역 및 소자분리영역을 지나며, 단축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 워드라인 영역을 정의하는 단계와, 활성영역의 장축, 캐패시터 영역 및 워드라인 영역의 단축에 대한 크기를 소정 비율 감소시키는 단계를 포함한 레이아웃 형성 방법으로 형성되는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 3 및 도 4는 본 발명의 일 실시 예에 따른 반도체소자를 도시한 레이아웃도로서, 도 4는 도 3 과 같이 레이아웃된 반도체소자를 반도체소자의 고집적화에 따라 그 크기를 10 퍼센트 감소시켜 레이아웃한 것이다.
도 3을 참조하면, 캐패시터 영역(27)은 도 1 캐패시터 영역(17)과 같이 이들 사이의 최소 거리를 유지하며, 활성영역(21)의 양 끝단과 이와 인접한 소자분리영역(23)의 일부를 포함한 영역에 위치하고, 활성영역(21)과 접속되도록 육각형 벌집 형태로 정의된다.
그리고, 활성영역(21)과 소자분리영역(23)을 지나는 워드라인 영역(25)의 단축과 활성영역(21)의 장축 크기를 도 1의 종래기술의 그것보다 10 퍼센트 증가토록 정의한다.
이때, 워드라인 영역(25)은 활성영역(21) 상의 워드라인 영역(25)과 소자분리영역(23) 상의 워드라인 영역(25)으로 구분되며, 소자분리영역(23) 상의 워드라인 영역(25)은 인접한 활성영역(21)과 중첩되지 않도록 지그재그 형태로 정의한다. 여기서, 소자분리영역(23) 상의 워드라인 영역(25)은 활성영역(21)의 장축 방향을 기준으로 일측과 타측이 서로 다른 방향으로 꺾이도록 정의된다.
그리고, 워드라인 영역(25)의 단축에 대한 크기는 110 퍼센트로 정의된다.
도 4를 참조하면, 도 3의 레이아웃을 90 퍼센트 크기로 축소하여, 종래기술에서와 같이 도 1의 활성영역(11)의 장축에 대한 크기와 캐패시터 영역(17)에 대한 크기가 변화가 없다.
이때, 상기 캐패시터 영역(17)은 최소의 거리를 유지한다.
도 5 는 본 발명의 다른 실시예에 따른 반도체소자를 도시한 레이아웃도이다.
도 5를 참조하면, 캐패시터 영역(49)은 도 1 캐패시터 영역(17)과 같이 이들 사이의 최소 거리를 유지하며, 활성영역(41)의 양 끝단과 이와 인접한 소자분리영역(23)의 일부를 포함한 영역에 위치하고, 활성영역(41)과 접속되도록 육각형 벌집 형태로 정의된다.
그리고, 활성영역(41)을 지나는 워드라인 영역(45)의 단축과 활성영역(41)의 장축에 대한 크기를 도 1의 종래기술의 그것보다 10 퍼센트 증가된 110 퍼센트로 정의한다.
이때, 소자분리영역(43)을 지나는 워드라인 영역(47)의 단축에 대한 크기는 도 1의 워드라인 영역(15)의 단축에 대한 크기와 같은 100 퍼센트로 정의되어 후속 공정으로 실시되는 콘택 공정시 콘택 마진을 향상시킬 수 있도록 하는 역할을 한다.
여기서, 워드라인 영역은 활성영역(41) 상의 워드라인 영역(45)과 소자분리영역(43) 상의 워드라인 영역(47)으로 구분되며, 소자분리영역(43) 상의 워드라인 영역(45)은 인접한 활성영역(41)과 중첩되지 않도록 지그재그 형태로 정의되어, 특히 활성영역(41)의 장축 방향을 기준으로 일측과 타측이 서로 다른 방향으로 꺾이도록 정의된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자는,
반도체소자의 고집적화에 따른 소자의 크기 축소시 문제가 될 수 있는 워드라인 CD 크기 감소 및 캐패시터의 면적 감소로 인하여 반도체소자의 리프레쉬 특성 이 저하되는 현상을 방지할 수 있도록 반도체소자의 고집적화를 가능하게 하며 워드라인 CD 크기 및 캐패시터의 면적의 변화없이 반도체소자를 구현할 수 있도록 레이아웃함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 수율을 향상시킬 수 있도록 하는 효과를 제공한다.

Claims (6)

  1. 장축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 장방형 활성영역을 정의한 소자분리영역을 정의하는 단계;
    상기 활성영역의 양 끝단과 이와 인접한 상기 소자분리영역을 포함한 영역에 위치되며, 상기 활성영역과 접속되는 육각형 캐패시터 영역을 정의하는 단계;
    상기 활성영역 및 상기 소자분리영역을 지나며, 단축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 워드라인 영역을 정의하는 단계; 및
    상기 활성영역의 장축, 상기 캐패시터 영역 및 상기 워드라인 영역의 단축의 크기를 소정 비율 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 레이아웃 형성 방법.
  2. 제 1항에 있어서,
    상기 소정 비율은 10%인 것을 특징으로 하는 반도체소자의 레이아웃 형성 방법.
  3. 제 1항에 있어서,
    상기 소자분리영역을 지나는 상기 워드라인 영역을 이와 인접한 활성영역과 중첩되지 않도록 지그재그 형태로 정의하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 레이아웃 형성 방법.
  4. 장축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 장방형 활성영역을 정의한 소자분리영역을 정의하는 단계;
    상기 활성영역의 양 끝단과 이와 인접한 상기 소자분리영역을 포함한 영역에 위치되며, 상기 활성영역과 접속되는 육각형 캐패시터 영역을 정의하는 단계;
    상기 활성영역 및 상기 소자분리영역을 지나며, 상기 활성영역 상에서 단축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 워드라인 영역을 정의하는 단계; 및
    상기 활성영역의 장축, 상기 캐패시터 영역 및 상기 워드라인 영역의 단축의 크기를 소정 비율로 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 레이아웃 형성 방법.
  5. 제 4항에 있어서,
    상기 소정 비율은 10%인 것을 특징으로 하는 반도체소자의 레이아웃 형성 방법.
  6. 반도체소자에 있어서,
    장축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 장방형 활성영역을 정의한 소자분리영역을 정의하는 단계;
    상기 활성영역의 양 끝단과 이와 인접한 상기 소자분리영역을 포함한 영역에 위치되며, 상기 활성영역과 접속되는 육각형 캐패시터 영역을 정의하는 단계;
    상기 활성영역 및 상기 소자분리영역을 지나며, 단축의 크기가 의도한 레이아웃 크기보다 10 퍼센트 증가된 워드라인 영역을 정의하는 단계; 및
    상기 활성영역의 장축, 상기 캐패시터 영역 및 상기 워드라인 영역의 단축의 크기를 소정 비율 감소시키는 단계를 포함한 레이아웃 형성 방법으로 형성되는 것을 특징으로 하는 반도체소자.
KR1020040050248A 2004-06-30 2004-06-30 반도체소자 및 그의 레이아웃 형성 방법 KR100709430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050248A KR100709430B1 (ko) 2004-06-30 2004-06-30 반도체소자 및 그의 레이아웃 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050248A KR100709430B1 (ko) 2004-06-30 2004-06-30 반도체소자 및 그의 레이아웃 형성 방법

Publications (2)

Publication Number Publication Date
KR20060001191A KR20060001191A (ko) 2006-01-06
KR100709430B1 true KR100709430B1 (ko) 2007-04-18

Family

ID=37104372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050248A KR100709430B1 (ko) 2004-06-30 2004-06-30 반도체소자 및 그의 레이아웃 형성 방법

Country Status (1)

Country Link
KR (1) KR100709430B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283682A (ja) * 1990-12-17 1994-10-07 Tadamichi Masamoto ランダム・アクセス・メモリ。
JPH06326264A (ja) * 1993-05-14 1994-11-25 Texas Instr Japan Ltd 半導体記憶装置
KR19980063286U (ko) * 1997-04-15 1998-11-16 문정환 커패시터구조
KR19980084806A (ko) * 1997-05-26 1998-12-05 김영환 반도체 소자의 구동 트랜지스터 레이아웃 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283682A (ja) * 1990-12-17 1994-10-07 Tadamichi Masamoto ランダム・アクセス・メモリ。
JPH06326264A (ja) * 1993-05-14 1994-11-25 Texas Instr Japan Ltd 半導体記憶装置
KR19980063286U (ko) * 1997-04-15 1998-11-16 문정환 커패시터구조
KR19980084806A (ko) * 1997-05-26 1998-12-05 김영환 반도체 소자의 구동 트랜지스터 레이아웃 방법

Also Published As

Publication number Publication date
KR20060001191A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US8130529B2 (en) Semiconductor device
CN108389860B (zh) 半导体装置
TW201830638A (zh) 半導體裝置
US8399919B2 (en) Unit block circuit of semiconductor device
KR20000017482A (ko) 구동성 강화 구동기 트랜지스터 구성체 및 증가된 전류 제공트랜지스터 구성체
JP5077343B2 (ja) 容量セル、集積回路、集積回路設計方法および集積回路製造方法
KR100709430B1 (ko) 반도체소자 및 그의 레이아웃 형성 방법
KR100808605B1 (ko) 주변회로지역의 반도체 소자
KR20090044481A (ko) 반도체 장치
US20110198706A1 (en) Semiconductor cell structure, semiconductor device including semiconductor cell structure, and semiconductor module including semiconductor device
US6057579A (en) Transistor structure of ESD protection device
US9721841B1 (en) Electronic circuit of fin FET and methof for fabricating the electronic circuit
KR100443518B1 (ko) 디램 셀 트랜지스터 제조방법
CN220086050U (zh) 半导体装置
KR100395910B1 (ko) 반도체 디램 셀
KR0161809B1 (ko) 적층형 박막 트랜지스터를 가진 반도체 메모리장치
TWI741543B (zh) 記憶體結構
US20030107094A1 (en) Transistor structures having access gates with narrowed central portions
KR20110012691A (ko) 반도체 장치의 단위 블록 회로 형성 방법
KR0156427B1 (ko) 반도체 장치의 구조
US20090101981A1 (en) One-transistor type dram
KR20150116076A (ko) 반도체 소자의 레이아웃 및 그 방법
US20050212025A1 (en) Memory device and method of fabricating the same
KR101168391B1 (ko) 반도체 소자
KR100324817B1 (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040630

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050328

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040630

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060922

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070412

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070412

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100325

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110325

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee